JP2008014781A - ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ - Google Patents

ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ Download PDF

Info

Publication number
JP2008014781A
JP2008014781A JP2006185967A JP2006185967A JP2008014781A JP 2008014781 A JP2008014781 A JP 2008014781A JP 2006185967 A JP2006185967 A JP 2006185967A JP 2006185967 A JP2006185967 A JP 2006185967A JP 2008014781 A JP2008014781 A JP 2008014781A
Authority
JP
Japan
Prior art keywords
calibration
adapter
standard
port
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006185967A
Other languages
English (en)
Inventor
Takashi Yamazaki
山崎　隆司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Priority to JP2006185967A priority Critical patent/JP2008014781A/ja
Priority to US11/820,761 priority patent/US20080010034A1/en
Publication of JP2008014781A publication Critical patent/JP2008014781A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G01R27/32—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Abstract

【課題】ノンインサータブル・デバイスを測定するネットワーク・アナライザを、従来に比べて簡単に校正する。
【解決手段】簡易Ｎポート校正を実施するために必要な、特性が未知のアダプタを用意し、用意したアダプタを用いて、ネットワーク・アナライザに簡易Ｎポート校正を施す。そして、校正時にアダプタが接続されたテスト・ポートにおいて、アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準を順次測定する。最後に、各標準の測定値から求められるアダプタの特性を用いて、簡易Ｎポート校正により得られる校正係数を補正する。ただし、Ｎは２以上の整数である。
【選択図】図３

Description

本発明は、ネットワーク・アナライザを校正する技術に関する。本発明は、特に、ノンインサータブル・デバイスを測定するネットワーク・アナライザに用いて好適である。
ネットワーク・アナライザにおいて、校正のためにスルー接続特性を測定する場合、通常はテスト・ポート同士を直接接続し、スルーの長さをゼロとする必要がある。被測定物がインサータブル・デバイスの場合、テスト・ポート同士を直接接続することにより、長さゼロのスルーパスが得られる。以下、被測定物をＤＵＴと称する。一方、ＤＵＴがノンインサータブル・デバイスの場合、テスト・ポート同士を直接接続することができないテスト・ポートの組み合わせが少なくとも１つ存在する。そこで、ＤＵＴがノンインサータブル・デバイスの場合におけるネットワーク・アナライザの校正には、通常と異なる方法が採用されている。そのような校正方法の例としては、ポート延長（port-extension）法、等価アダプタ交換（swap-equal-adapters）法（非特許文献１を参照。）、アダプタ除去（adapter-removal）法（非特許文献２を参照。）、アダプタをスルー標準とする方法（非特許文献３を参照。）、または、ディエンベッディング機能を用いて、既知のアダプタ特性を除去する方法（特許文献１および非特許文献４を参照。）などがある。
上記の幾つかの方法について簡単に説明する。まず、ポート延長（port-extension）法は、アダプタの電気長によりポートが延長されたものとして、その影響を除去する方法である。アダプタ除去法は、ある２つのテスト・ポートの間に挿入されるアダプタを一方のテスト・ポートに接続した状態でフル２ポート校正した結果と、同アダプタを他方のテスト・ポートに接続した状態でフル２ポート校正した結果とを用いる方法である。アダプタをスルー標準とする方法は、おおまかに言えば、以下の４つの手順により実施される。（１）まず、アダプタを接続するテスト・ポートを１ポート校正する。（２）次に、校正を実施したテスト・ポートにアダプタを接続する。さらに同アダプタにオープン標準、ショート標準、およびロード標準を順次接続し、校正を実施したテスト・ポートでアダプタを介して各標準を測定する。（３）そして、アダプタの回路パラメータ（例えば、Ｓパラメータ）を計算する。（４）最後に、ＤＵＴの測定に使用するＮ個のテスト・ポートに対して、フルＮポート校正を実施する。このとき、アダプタを接続するテスト・ポート間におけるスルー標準の回路パラメータとして、先に求めたアダプタの回路パラメータが使用されるようにネットワーク・アナライザを設定する。
特開平１１−３５２１６３号公報（第６頁、図１０） 特開平２００５−３３１５１９号公報 特開平１１−３８０５４号公報（第２〜３頁、図７、図１０） 「ネットワーク・アナライザ測定に対する誤差補正の適用（Applying Error Correction to Network Analyzer Measurements）」，（米国），アジレント ＡＮ １２８７−３（Agilent AN 1287-3），アプリケーション・ノート（Application Note），アジレント・テクノロジーズ・インク（Agilent Technologies, Inc.），ｐ．１３ 「ノンインサータブル・デバイスの測定（measuring Noninsertable Devices）」，（米国），アジレント ８５１０−１３（Agilent 8510-13），プロダクト・ノート（Product Note），アジレント・テクノロジーズ・インク（Agilent Technologies, Inc.），ｐ．８−９ 「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド（Agilent E5070B/E5071B Series RF Network Analyzers User's Guide）」，アジレント・テクノロジーズ・インク（Agilent Technologies, Inc.），ｐ．１５０−１５４ 「ノンインサータブル・デバイスのＶＮＡ測定技術（Techniques for VNA Measurements of Non-insertable Devices）」，アンリツ株式会社（Anritsu Corporation），ｐ．４−５ 「アジレント E5070B/E5071B ENAシリーズ RFネットワーク・アナライザ ユーザーズ・ガイド（Agilent E5070B/E5071B Series RF Network Analyzers User's Guide）」，アジレント・テクノロジーズ・インク（Agilent Technologies, Inc.），ｐ．１４５−１４７
ところで、ポート延長法および等価アダプタ交換法による校正は、他の方法による場合と比べて、精度が良くない。また、等価アダプタ交換法による校正は、よく似た特性を有する２種のアダプタを用意することを要するが、そのようなアダプタを用意することが困難である。ディエンベッディング機能を用いる方法は、校正の事前にアダプタの特性が既知でなければならず、その特性の取得は困難な場合がある。また、アダプタの特性およびアダプタの向きの指定に注意を要する。アダプタ除去法による校正は、Ｎポートの測定環境において、（２×ＮＣ２）セットのフル２ポート校正を必要とし、その測定回数の多さが問題となっている。また、アダプタをスルー標準とする方法による校正の場合、校正に必要なアダプタの数が増えるにつれて、校正作業が複雑になる。例えば、アダプタの数が増えると、アダプタに関する設定項目の数や、測定回数が増える。このことは、測定誤差を生じやすくする。そこで、本発明は、ノンインサータブル・デバイスを測定するネットワーク・アナライザを、従来に比べて簡単に校正する技術を提供することを目的とする。
本発明は、まず、ネットワーク・アナライザにＮポート校正を施し、その後、校正されたテスト・ポートにおいて、アダプタを外した状態または取り付けた状態で、オープン標準、ショート標準、および、ロード標準のそれぞれを測定する。ただし、Ｎは２以上である。そして、３つの標準の測定値からアダプタの特性を求め、その特性に基づき校正面を移動する。具体的には、以下のとおりである。
本第一の発明は、２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、Ｎポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、Ｎポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Ｎが２以上の整数であることを特徴とするものである。
また、本第二の発明は、３以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、簡易Ｎポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、前記アダプタを用いて、簡易Ｎポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Ｎが３以上の整数であることを特徴とするものである。
さらに、本第三の発明は、２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、電子校正モジュールを用意するステップと、前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記アダプタおよび前記電子校正モジュールを用いて、Ｎポート校正を実施するステップと、前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップとを含み、Ｎが２以上の整数であることを特徴とするものである。
またさらに、本第四の発明は、２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、前記テスト・ポートに対して、前記アダプタを取り外した状態で、Ｎポート校正を実施するステップと、前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップを含み、Ｎが２以上の整数であることを特徴とするものである。
また、本第五の発明は、第一の発明、第二の発明、第三の発明または第四の発明のいずれかの方法において、前記校正係数を補正するステップが、次式で表される２端子対回路の特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
Figure 2008014781
 ただし、Ｓ１１Ｍｓ，Ｓ１１Ｍｏ，および，Ｓ１１Ｍｌは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、Ｓ１１Ａｓ，Ｓ１１Ａｏ，および，Ｓ１１Ａｌは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
さらに、本第六の発明は、２以上のテスト・ポートを有するネットワーク・アナライザであって、Ｎポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段を備え、Ｎが２以上の整数であることを特徴とするものである。
またさらに、本第七の発明は、第六の発明のネットワーク・アナライザにおいて、前記Ｎポート校正が、簡易Ｎポート校正、または、電子校正モジュールを用いたＮポート校正であることを特徴とするものである。
また、本第八の発明は、第六の発明または第七の発明のネットワーク・アナライザにおいて、前記校正係数の補正が、次式で表される２端子対回路の特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）を前記校正係数に追加することにより、前記校正係数を補正することを特徴とするものである。
Figure 2008014781
 ただし、Ｓ１１Ｍｓ，Ｓ１１Ｍｏ，および，Ｓ１１Ｍｌは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、Ｓ１１Ａｓ，Ｓ１１Ａｏ，および，Ｓ１１Ａｌは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
本発明によれば、アダプタに関する設定が不要となり、従来に比べて機器操作が単純化される。また、アダプタ等の着脱および測定の回数が少なくなる。さらに、本発明によれば、校正の事前に、アダプタの特性が既知である必要もない。
本発明の実施の形態を、添付の図面を参照しながら、説明する。本発明の第一の実施形態は、Ｓパラメータなどの回路パラメータを測定するネットワーク・アナライザ１００である。以下、図１を参照する。図１は、ネットワーク・アナライザ１００の構成を示す図である。ネットワーク・アナライザ１００は、測定部１１０と、プロセッサ１２０と、記憶部１３０と、インターフェース部１４０と、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４とを備える。以下の説明および図において、インターフェース部をＩ／Ｆ部と略称する。測定部１１０は、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４のそれぞれに接続されている。図において明示していないが、測定部１１０とテスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４との間には、同軸ケーブルやアダプタなどが存在する。測定部１１０は、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４のうちの任意のポートに対して、測定信号を供給することができる。また、測定部１１０は、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４のそれぞれにおける出射信号および入射信号を測定することができる。なお、出射信号は、ネットワーク・アナライザ内部から同外部へ向かう信号である。従って、出射信号は、測定信号と等しい。また、入射信号は、ネットワーク・アナライザ外部から同内部へ向かう信号である。
プロセッサ１２０は、演算や制御などの処理を行う装置である。プロセッサ１２０は、ＣＰＵ、ＭＰＵ、ＤＳＰ、または、それらを含むゲートアレイなどで構成される。記憶部１３０は、データやプログラムが格納される装置である。記憶部１３０は、固定ディスク装置、リムーバブルディスク装置、半導体メモリなどで構成される。Ｉ／Ｆ部１４０は、ネットワーク・アナライザ１００の外部の装置との通信や、ネットワーク・アナライザ１００のユーザとの入出力を行う装置である。Ｉ／Ｆ部１４０には、ノブ、ボタン、キーボード、マウス、ディスプレイ、ＵＳＢインターフェース、および、ＬＡＮインターフェースなどが含まれる。
テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４には、ＤＵＴ３００が接続される。Ｐ１，Ｐ２，Ｐ３およびＰ４のコネクタ仕様、ならびに、ＤＵＴ３００の対応するポート３１０，３２０，３３０および３４０のコネクタ仕様は、表１に記載のとおりである。
Figure 2008014781
ＤＵＴ３００の特性を測定するために、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４とＤＵＴ３００との間に校正面Ｃ１を確立しなければならない。なお、校正面は、基準面とも称される。
次に、ネットワーク・アナライザ１００を校正する手順について説明する。ここで、図１に加えて図２を参照する。図２は、ネットワーク・アナライザ１００を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ１２０により処理される。
まず、ステップＳ１０において、簡易Ｎポート校正を行う。Ｎは、校正対象のテスト・ポート（Ｐ１，Ｐ２，Ｐ３，Ｐ４）の数である。本実施形態では、簡易フル４ポート校正を実施する。本実施形態では、簡易フル４ポート校正を実施するために、一方の端に３．５ミリ（オス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有するアダプタ４１０が、テスト・ポートＰ１に対して提供される。また、一方の端に３．５ミリ（メス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有するアダプタ４２０が、テスト・ポートＰ４に対して提供される。これらのアダプタは、相反性を有するものとする。ここで、図３を参照する。図３は、ネットワーク・アナライザ１００ならびにアダプタ４１０および４２０を示す図である。そして、スルー接続特性は、テスト・ポートＰ１とテスト・ポートＰ２との間、テスト・ポートＰ２とテスト・ポートＰ３との間、および、テスト・ポートＰ２とテスト・ポートＰ４との間のそれぞれにおいて測定される。本ステップの校正が実施されると、校正面Ｃ２が確立される。なお、本ステップにおいて、簡易フルＮポート校正の代わりに、他の簡易Ｎポート校正、例えば、簡易ＮポートＴＲＬ校正を実施することができる。
ここで、簡易Ｎポート校正について述べておく。簡易Ｎポート校正は、Ｎポート校正において必要なスルー接続特性およびライン接続特性の測定の一部を省略して、校正係数を求める方法である。この校正法によれば、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせの数は、（Ｎ−１）となる。省略した測定に係る校正係数は、他の校正係数を用いて求められる。例えば、省略された測定に係る伝送トラッキングＥｔは、次の一般式により求められる。ここで、ｉ，ｊ，ｋは、テスト・ポートを示す番号である。また、Ｅｔ（ｙ，ｘ）は、テスト・ポートｘからテスト・ポートｙへの方向における伝送トラッキングである。さらに、Ｅｄ（ｘ），Ｅｒ（ｘ）およびＥｓ（ｘ）は、それぞれ、送信側のテスト・ポートｘにおける方向性、反射トラッキングおよびソース・マッチである。
Figure 2008014781
なお、スルー接続特性およびライン接続特性を測定すべきテスト・ポートの組み合わせは、同一のテスト・ポートで各組み合わせを連結することにより形成される全体が校正対象のテスト・ポートの全てを含むように、選択される。従って、例えば、簡易４ポート校正を実施するためには、テスト・ポートのコネクタは、以下の３つの条件のいずれかを満たす必要がある。（１）３つのテスト・ポートのコネクタが同種でオス、かつ、残る１つのテスト・ポートのコネクタが同種でメス。（２）２つのテスト・ポートのコネクタが同種でオス、かつ、残る２つのテスト・ポートのコネクタが同種でメス。（３）３つのテスト・ポートのコネクタが同種でメス、かつ、残る１つのテスト・ポートのコネクタが同種でオス。そして、テスト・ポートのコネクタが上記のいずれの条件も満たさない場合、上記のいずれかの条件を満たすためのアダプタが必要となる。本実施形態では、（１）の条件を満たすようにアダプタが提供されている。
もちろん、（２）または（３）の条件を満たすようにアダプタが提供されても良い。例えば、上記（２）の条件を満たすようにアダプタが提供される場合、一方の端に３．５ミリ（オス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有するアダプタ４１０が、テスト・ポートＰ１に対して提供される。また、一方の端に３．５ミリ（メス）のコネクタを有し、もう一方の端にＮ型（メス）のコネクタを有するアダプタ４２０が、テスト・ポートＰ４に対して提供される。そして、スルー接続特性は、テスト・ポートＰ１とテスト・ポートＰ２との間、テスト・ポートＰ２とテスト・ポートＰ３との間、および、テスト・ポートＰ３とテスト・ポートＰ４との間のそれぞれにおいて測定される。あるいは、スルー接続特性は、テスト・ポートＰ１とテスト・ポートＰ２との間、テスト・ポートＰ１とテスト・ポートＰ４との間、および、テスト・ポートＰ３とテスト・ポートＰ４との間のそれぞれにおいて測定されても良い。
次に、ステップＳ１１において、スルー接続特性の測定時にアダプタが用いられたテスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートＰ１およびＰ４のそれぞれに、オープン標準、ショート標準、および、ロード標準のそれぞれを順番に直接接続し、各標準を個々に測定する。
次に、ステップＳ１２において、スルー接続特性の測定時に用いられたアダプタの特性を求める。例えば、テスト・ポートＰ１に接続されたアダプタの特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）は、ステップＳ１１における測定値から、式１により求められる。
Figure 2008014781
 ただし、
Figure 2008014781
ここで、Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａおよびＳ２２ａは、順方向反射係数、順方向伝送係数、逆方向伝送係数および逆方向反射係数である。また、Ｓ１１Ｍｓ，Ｓ１１Ｍｏ，および，Ｓ１１Ｍｌは、それぞれ、テスト・ポートＰ１におけるショート標準、オープン標準、および、ロード標準の測定値である。さらに、Ｓ１１Ａｓ，Ｓ１１Ａｏ，および，Ｓ１１Ａｌは、それぞれ、Ｓ１１Ｍｓに対する理論値、Ｓ１１Ｍｏに対する理論値、および、Ｓ１１Ｍｌに対する理論値である。理論値は、校正キットの定義値または理想標準の特性値から得られる。
また、式５の符号は、操作者等により指定されるアダプタの電気長、または、ステップＳ１１における測定値（Ｓ１２ａまたはＳ２１ａ）に基づいて、決定される。例えば、指定された電気長に基づいて符号を決定する場合、まず、電気長から計算される遅延時間に測定信号の角速度を乗じて位相を求める。そして、符号をプラスとした場合の式５の値、および、符号をマイナスとした場合の式５の値のうち、先に求めた位相値に近い方を選択する。また、測定値に基づいて符号を決定する場合、測定周波数範囲内における測定値の位相連続性に基づいて、符号を決定する。まず、いずれか一方の符号に仮決めして、測定周波数範囲内における測定値を求める。そして、隣接する測定点間において位相が所定値以上に離れていれば、位相が連続しておらず、符号選択が誤りであったと判定する。その場合、符号を反転して、測定値を求め直す。
最後に、ステップＳ１３において、校正面Ｃ１を確立すべく、ステップＳ１０の校正で得られる校正係数を補正する。すなわち、ステップＳ１０の校正で得られる校正係数から、ステップＳ１２で求められるアダプタ特性を除去する。ところで、アダプタを取り外すことは、アダプタの特性の逆特性を有する２端子対回路を追加することと等価である。この考え方に基づいて、校正係数を補正する。すなわち、ステップＳ１０の校正で得られる校正係数に、ステップＳ１２で求められるアダプタ特性の逆特性を追加する。なお、校正係数は、誤差係数とも称される。以下、アダプタ特性の逆特性を有する２端子対回路を、単に、反アダプタと称する。
例えば、テスト・ポートＰ１に接続されるアダプタの特性を校正係数から除去する場合、以下のように、校正係数を補正する。まず、テスト・ポートＰ１が送信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図４を参照する。図４は、送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。図４において、Ｅｄ（１），Ｅｒ（１）およびＥｓ（１）は、ステップＳ１０の校正により得られる校正係数のうち、送信ポートをテスト・ポートＰ１とする場合の送信側の校正係数である。Ｅｄ（１），Ｅｒ（１）およびＥｓ（１）は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図４において省略されている。
反アダプタの特性（Ｓ１１ｒ，Ｓ１２ｒ，Ｓ２１ｒ，Ｓ２２ｒ）は、式７に示すとおりである。
Figure 2008014781
この反アダプタの特性と、ステップＳ１０の校正で得られる送信側の校正係数とを合成すると、式８で表される係数が得られる。
Figure 2008014781
さらに、式８で表される係数を４８項誤差モデルに適用する。ここで、その適用結果を示す図５を参照する。図５は、送信ポートに反アダプタが接続される場合の４８項誤差モデルのシグナルフローを示す図である。送信ポートは、図４と同様に、テスト・ポートＰ１である。さて、図５において、Ｅｌ（２，１），Ｅｌ（３，１），Ｅｌ（４，１），Ｅｔ（２，１），Ｅｔ（３，１）およびＥｔ（４，１）は、ステップＳ１０の校正により得られる校正係数のうち、送信ポートをテスト・ポートＰ１とする場合の受信側の校正係数である。Ｅｌ（２，１）は、テスト・ポートＰ１とテスト・ポートＰ２との間におけるロード・マッチである。Ｅｌ（３，１）は、テスト・ポートＰ１とテスト・ポートＰ３との間におけるロード・マッチである。Ｅｌ（４，１）は、テスト・ポートＰ１とテスト・ポートＰ４との間におけるロード・マッチである。Ｅｔ（２，１）は、テスト・ポートＰ１とテスト・ポートＰ２との間における伝送トラッキングである。Ｅｔ（３，１）は、テスト・ポートＰ１とテスト・ポートＰ３との間における伝送トラッキングである。Ｅｔ（４，１）は、テスト・ポートＰ１とテスト・ポートＰ４との間における伝送トラッキングである。なお、説明で使用しない係数は、図５において省略されている。
図５のシグナルフローにより明らかなように、ステップＳ１０の校正で得られる校正係数に、反アダプタの特性を追加することにより得られる新たな校正係数（Ｅｄｎｅｗ，Ｅｒｎｅｗ，Ｅｓｎｅｗ，Ｅｔｎｅｗ，Ｅｌｎｅｗ）は、次式で表される。
Figure 2008014781
ここで、Ｅｄｎｅｗ（１），Ｅｄｎｅｗ（１）およびＥｄｎｅｗ（１）は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。また、Ｅｔｎｅｗ（２，１），Ｅｔｎｅｗ（３，１）およびＥｔｎｅｗ（４，１）は、伝送トラッキングである。Ｅｌｎｅｗ（２，１），Ｅｌｎｅｗ（３，１），Ｅｌｎｅｗ（４，１）は、ロード・マッチである。なお、括弧内の数字は、関連するテスト・ポートを表している。例えば、Ｅｌｎｅｗ（２，１）は、テスト・ポートＰ１とテスト・ポートＰ２との間における新たなロード・マッチである。
次に、テスト・ポートＰ１が受信ポートである誤差モデルにおける校正係数の補正について説明する。ここで、図６を参照する。図６は、送信ポートをテスト・ポートＰ２とする場合のシグナルフローを示す図である。反アダプタは、テスト・ポートＰ１に接続されている。図６において、Ｅｔ（１，２）およびＥｌ（１，２）は、ステップＳ１０の校正により得られる校正係数のうち、送信ポートをテスト・ポートＰ２とする場合の受信側の校正係数である。Ｅｔ（１，２）およびＥｌ（１，２）は、それぞれ、伝送トラッキングおよびロード・マッチである。なお、説明で使用しない係数は、図６において省略されている。
さて、反アダプタの特性と、ステップＳ１０の校正で得られる受信側の校正係数とを合成すると、式１８で表される係数が得られる。
Figure 2008014781
さらに、式１８で表される係数を４８項誤差モデルに適用する。ここで、その適用結果を示す図７を参照する。図７は、受信ポートに反アダプタが接続される場合の４８項誤差モデルのシグナルフローを示す図である。送信ポートは、図６と同様に、テスト・ポートＰ２である。さて、図７において、Ｅｄ（２），Ｅｒ（２）およびＥｓ（２）は、ステップＳ１０の校正により得られる校正係数のうち、送信ポートをテスト・ポートＰ２とする場合の送信側の校正係数である。Ｅｄ（２），Ｅｒ（２）およびＥｓ（２）は、それぞれ、方向性、反射トラッキングおよびソース・マッチである。なお、説明で使用しない係数は、図７において省略されている。
図７のシグナルフローにより明らかなように、ステップＳ１０の校正で得られる校正係数から、ステップＳ１２で求められるアダプタ特性を除去することにより得られる新たな校正係数（Ｅｄｎｅｗ，Ｅｒｎｅｗ，Ｅｓｎｅｗ，Ｅｔｎｅｗ，Ｅｌｎｅｗ）は、次式で表される。
Figure 2008014781
ここで、Ｅｄｎｅｗ（２），Ｅｒｎｅｗ（２），Ｅｓｎｅｗ（２），Ｅｔｎｅｗ（１，２）およびＥｌｎｅｗ（１，２）は、それぞれ、方向性、反射トラッキング、ソース・マッチ、伝送トラッキングおよびロード・マッチである。言うまでもないが、括弧内の数字は、関連するテスト・ポートを表している。例えば、Ｅｌｎｅｗ（１，２）は、テスト・ポートＰ１とテスト・ポートＰ２との間におけるロード・マッチである。
さて、本ステップにおける上述の補正方法は、他のテスト・ポートおよび校正係数に対しても同様に適用できる。アダプタが接続されるテスト・ポートが送信ポートであるモデルにおいて、送信側および受信側の両方の校正係数がアダプタの特性の影響を受ける。この場合、式９〜式１７と同様の補正方法が適用できる。また、そのテスト・ポートが受信ポートであるモデルにおいて、受信側の校正係数がアダプタの特性の影響を受ける。この場合、式１９〜式２３と同様の補正方法が適用できる。
例えば、送信ポートがテスト・ポートＰ３であり、かつ、受信ポートがテスト・ポートＰ１である誤差モデルにおいて、伝送トラッキングおよびロード・マッチがアダプタの特性の影響を受ける。この場合、式２２および式２３と同様の補正方法が適用できる。すわなち、補正された校正係数は、次式で表される。
Figure 2008014781
ここで、Ｅｔ（１，３）およびＥｌ（１，３）は、ステップＳ１０の校正により得られる校正係数のうち、送信ポートをテスト・ポートＰ３とする場合の受信側の校正係数である。Ｅｔ（１，３）およびＥｌ（１，３）は、それぞれ、伝送トラッキングおよびロード・マッチである。
以上が、ステップＳ１３に関する説明である。なお、フローチャートには図示しないが、ステップＳ１３において得られる補正後の校正係数は、記憶部１３０などに格納され、測定時に誤差補正のために参照される。本実施形態では、校正のために必要な測定は、１セットのフル４ポート校正、および、２セットのＯＳＬ測定である。一方、同ネットワーク・アナライザ１００に対して、従来のアダプタ除去法を実施した場合、１０セットのフル２ポート校正を要する。以上が第一の実施形態に関する説明である。
ところで、第一の実施形態において、ステップＳ１０で実施するＮポート校正は、簡易Ｎポート校正法によるＮポート校正に代えて、電子校正モジュールを用いたＮポート校正を採用することができる。そのように変形した場合の態様を、第二の実施形態として、以下に説明する。
ここで、図８を参照する。図８は、ネットワーク・アナライザ１００と電子校正モジュール５００を示す図である。図８において、図１と同一の構成要素については、図１と同一の参照符号を付して、その説明を省略する。電子校正モジュール５００は、プログラマブルで再現性が高いインピーダンス・ステートを備えた校正装置である。電子校正モジュール５００は、「アジレント（登録商標） Ｅ４４３１Ｂ」などである。本実施形態において、電子校正モジュール５００は、４つのポートを有し、各ポートのコネクタがＮ型（メス）である。第一の実施形態と同様に、ＤＵＴ３００の特性を測定するために、テスト・ポートＰ１，Ｐ２，Ｐ３およびＰ４とＤＵＴ３００との間に校正面Ｃ１（図１）を確立しなければならない。
次に、ネットワーク・アナライザ１００を校正する手順について説明する。ここで、図８に加えて図９を参照する。図９は、ネットワーク・アナライザ１００を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ１２０により処理される。
まず、ステップＳ２０において、電子校正モジュールを用いてＮポート校正を行う。Ｎは、校正対象のテスト・ポート（Ｐ１，Ｐ２，Ｐ３，Ｐ４）の数である。本実施形態では、フル４ポート校正を実施する。電子校正モジュール５００を用いてＮポート校正を実施する場合、テスト・ポート同士を電気的に接続するためのアダプタは不要である。その代わりに、各テスト・ポートに対して、電子校正モジュール５００のコネクタと接続するためのアダプタが提供される。従って、本実施形態では、一方の端に３．５ミリ（オス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有するアダプタ４３０が、テスト・ポートＰ１に対して提供される。また、両端にＮ型（オス）のコネクタを有するアダプタ４４０が、テスト・ポートＰ２に対して提供される。さらに、一方の端に３．５ミリ（メス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有するアダプタ４５０が、テスト・ポートＰ４に対して提供される。これらのアダプタは、相反性を有するものとする。そして、スルー接続は、電子校正モジュール５００を介して実施される。本ステップの校正が実施されると、校正面Ｃ３が確立される。
次に、ステップＳ２１において、テスト・ポートのそれぞれにおいて、アダプタを外した状態で、オープン標準、ショート標準、および、ロード標準を個々に測定する。具体的には、テスト・ポートＰ１，Ｐ２およびＰ４のそれぞれに、オープン標準、ショート標準、および、ロード標準を順番に直接接続し、各標準を個々に測定する。
次に、ステップＳ２２において、各アダプタの特性を求める。本ステップでは、ステップＳ１２と同様の手順により、各アダプタの特性が求められる。例えば、テスト・ポートＰ１に接続されたアダプタの特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）は、ステップＳ１１における測定値から、式１により求められる。その詳細な説明は、ステップＳ１２の説明を参照されたい。
最後に、ステップＳ２３において、校正面Ｃ１（図１）を確立すべく、ステップＳ２０の校正で得られる校正係数を補正する。本ステップでは、ステップＳ１３と同様の手順により、校正係数を補正する。すなわち、ステップＳ２０の校正で得られる校正係数から、ステップＳ２２で求められるアダプタ特性を除去する。
なお、フローチャートには図示しないが、ステップＳ２３において得られる補正後の校正係数は、記憶部１３０などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
次に、本発明の第三の実施形態について説明する。第三の実施形態は、テスト・ポートのコネクタが同一であり、ＤＵＴ３００を測定する際にアダプタが用いられる点で、第一の実施形態と異なる。第三の実施形態は、Ｓパラメータなどの回路パラメータを測定するネットワーク・アナライザ２００である。以下、図１０を参照する。図１０は、ネットワーク・アナライザ２００の構成を示す図である。図１０において、図１と同一の構成要素については、図１と同一の参照符号を付して、その説明を省略する。ネットワーク・アナライザ２００は、測定部１１０と、プロセッサ１２０と、記憶部１３０と、インターフェース部１４０と、テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４とを備える。測定部１１０は、テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４のそれぞれに接続されている。テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４のコネクタ仕様は、表２に記載のとおりである。
Figure 2008014781
テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４は、測定用のアダプタ４６０，４７０および４８０を介してＤＵＴ３００と接続される。なお、アダプタ４６０は、両端に３．５ミリ（メス）のコネクタを有する。アダプタ４７０は、一方の端に３．５ミリ（メス）のコネクタを有し、もう一方の端にＮ型（メス）のコネクタを有する。アダプタ４８０は、一方の端に３．５ミリ（メス）のコネクタを有し、もう一方の端にＮ型（オス）のコネクタを有する。これらのアダプタは、相反性を有する。ＤＵＴ３００の特性を測定するために、テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４とＤＵＴ３００との間に校正面Ｃ４を確立しなければならない。
次に、ネットワーク・アナライザ２００を校正する手順について説明する。ここで、図１０に加えて図１１を参照する。図１１は、ネットワーク・アナライザ２００を校正する手順を示すフローチャートである。なお、フローチャート内の各ステップにおける演算は、プロセッサ１２０により処理される。
まず、ステップＳ３０において、テスト・ポートに対するフルＮポート校正を行う。Ｎは、校正対象のテスト・ポート（Ｐ１，Ｐ２，Ｐ３，Ｐ４）の数である。本実施形態では、テスト・ポートＱ１，Ｑ２，Ｑ３およびＱ４に対するフル４ポート校正を実施する。表２を見て明らかなように、テスト・ポート同士は直接接続できない。従って、フル４ポート校正において、スルー接続特性を測定する場合、両端に３．５ミリ（メス）コネクタを有する校正用アダプタを介してテスト・ポート同士を接続する。校正用アダプタの特性が未知の場合、第一または第二の実施形態で説明した補正方法（ステップＳ１０〜Ｓ１３の一連の手順、または、ステップＳ２０〜Ｓ２３の一連の手順）により校正することができる。もし、校正用アダプタのコネクタが既知であれば、前述のステップＳ１０およびステップＳ１３のみを実施すれば良い。本ステップの校正が実施されると、校正面Ｃ５が確立される。
次に、ステップＳ３１において、測定用アダプタを接続した状態で、オープン標準、ショート標準、ロード標準を個々に測定する。具体的には、ＤＵＴ３００の接続および測定に必要なアダプタをテスト・ポートに接続し、さらに、そのアダプタの先にオープン標準、ショート標準、ロード標準を順次接続し、そのテスト・ポートで各標準を測定する。つまり、テスト・ポートＱ１，Ｑ２およびＱ３のそれぞれにおいて、アダプタを接続した状態で、オープン標準、ショート標準、ロード標準が順次測定される。なお、テスト・ポートＱ１にはアダプタ４６０が、テスト・ポートＱ２にはアダプタ４７０が、テスト・ポートＱ３にはアダプタ４８０が、それぞれ接続される。
次に、ステップＳ３２において、ＤＵＴ３００の接続および測定のために用いられるアダプタの特性を求める。例えば、アダプタ４６０の特性（Ｓ１１ｗ，Ｓ１２ｗ，Ｓ２１ｗ，Ｓ２２ｗ）は、ステップＳ３１における測定値から、式２６により求められる。式中のＡ，ＢおよびＣは、前述のとおりである。
Figure 2008014781
最後に、ステップＳ３３において、ステップＳ３０の校正で得られる校正係数を補正する。すなわち、ステップＳ３０の校正で得られる校正係数に、ステップＳ３２で求められた測定用アダプタの特性を追加する。本ステップにおける校正係数の補正は、前述のステップＳ１３における補正と同じ手順で実施可能である。例えば、ステップＳ３０の校正で得られる校正係数に、ステップＳ３２で求められたアダプタ４６０の特性を追加する場合、ステップＳ１３の説明において、Ｓ１１ｒをＳ１１ｗに、Ｓ１２ｒをＳ１２ｗに、Ｓ２１ｒをＳ２１ｗに、Ｓ２２ｒをＳ２２ｗに、それぞれ読み替えればよい。
校正係数に各測定用アダプタの特性を追加すると、アダプタ４６０，４７０および４８０ならびにテスト・ポートＱ４と、ＤＵＴ３００との間に校正面Ｃ４が確立される。また、フローチャートには図示しないが、ステップＳ３３において得られる補正後の校正係数は、記憶部１３０などに格納され、測定時に誤差補正のために参照される。以上が、第二の実施形態に関する説明である。
ところで、上記３つの実施形態において、以下のような変形が可能である。まず、ステップＳ１２において、アダプタの特性を求める代わりに、反アダプタの特性を求めるように、変更することができる。この場合、ステップＳ１３において、反アダプタの特性を求める演算が不要になる。また、第二の実施形態における補正のための演算と、第二の実施形態における補正のための演算とを共通化することができる。これは、式７と式２６から明らかである。両式は、フルＮポート校正後に、ある同一テスト・ポートにおけるオープン標準、ショート標準およびロード標準の測定値から得られる２端子対回路の特性を表す式である。両式ともに、同じ式であることが分かる。
また、上記３つの実施形態では、４ポート環境について説明されている。しかし、本発明は、４ポート環境に限定されず、２ポート、３ポート、または、５以上のポートの環境に対しても、同様に適用可能である。要するに、本発明は、２以上の自然数個のポートを有するネットワーク・アナライザに適用可能である。
ネットワーク・アナライザ１００の構成を示す図である。 ネットワーク・アナライザ１００ならびにアダプタ４１０および４２０を示す図である。 ネットワーク・アナライザ１００を校正する手順を示すフローチャートである。 送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。 送信ポートに反アダプタが接続される場合のシグナルフローを示す図である。 受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。 受信ポートに反アダプタが接続される場合のシグナルフローを示す図である。 ネットワーク・アナライザ１００と電子校正モジュール５００を示す図である。 ネットワーク・アナライザ１００を校正する手順を示すフローチャートである。 ネットワーク・アナライザ２００の構成を示す図である。 ネットワーク・アナライザ２００を校正する手順を示すフローチャートである。
符号の説明
１００，２００ ネットワーク・アナライザ
１１０ 測定部
１２０ プロセッサ
１３０ 記憶部
１４０ インターフェース部
３１０，３２０，３３０ ポート
４１０，４２０，４３０，４４０ アダプタ
４５０，４６０，４７０，４８０ アダプタ

Claims (8)

  1. ２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
    Ｎポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
    前記アダプタを用いて、Ｎポート校正を実施するステップと、
    前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
    前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
    を含み、Ｎが２以上の整数であることを特徴とする校正方法。
  2. ３以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
    簡易Ｎポート校正を実施するために必要な、特性が未知のアダプタを用意するステップと、
    前記アダプタを用いて、簡易Ｎポート校正を実施するステップと、
    前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
    前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
    を含み、Ｎが３以上の整数であることを特徴とする校正方法。
  3. ２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
    電子校正モジュールを用意するステップと、
    前記電子校正モジュールのポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
    前記アダプタおよび前記電子校正モジュールを用いて、Ｎポート校正を実施するステップと、
    前記校正時に前記アダプタが接続された前記テスト・ポートにおいて、前記アダプタを取り外した状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
    前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
    を含み、Ｎが２以上の整数であることを特徴とする校正方法。
  4. ２以上のテスト・ポートを有するネットワーク・アナライザを校正する方法であって、
    被測定物を測定する前記テスト・ポートのうち、前記被測定物の前記ポートに直接接続できない前記テスト・ポートに対して、その接続を仲介する、特性が未知のアダプタを用意するステップと、
    前記テスト・ポートに対して、前記アダプタを取り外した状態で、Ｎポート校正を実施するステップと、
    前記アダプタが用意される前記テスト・ポートにおいて、前記アダプタを取り付けた状態で、オープン標準、ショート標準およびロード標準のそれぞれを測定するステップと、
    前記オープン標準、ショート標準およびロード標準の測定値から求められる前記アダプタの特性を用いて、前記校正により得られる校正係数を補正するステップと、
    を含み、Ｎが２以上の整数であることを特徴とする校正方法。
  5. 前記校正係数を補正するステップが、次式で表される２端子対回路の特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項１乃至請求項４のいずれかに記載の校正方法。
    Figure 2008014781
     ただし、Ｓ１１Ｍｓ，Ｓ１１Ｍｏ，および，Ｓ１１Ｍｌは、それぞれ、前記アダプタに関連する前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、Ｓ１１Ａｓ，Ｓ１１Ａｏ，および，Ｓ１１Ａｌは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
  6. ２以上のテスト・ポートを有するネットワーク・アナライザであって、
    Ｎポート校正が施された前記テスト・ポートにおけるオープン標準、ショート標準およびロード標準のそれぞれの測定結果から二端子対回路の特性を求め、前記求めた特性を用いて前記校正により得られる校正係数を補正する演算手段、
    を備え、Ｎが２以上の整数であることを特徴とするネットワーク・アナライザ。
  7. 前記Ｎポート校正が、簡易Ｎポート校正、または、電子校正モジュールを用いたＮポート校正であることを特徴とする請求項６に記載のネットワーク・アナライザ。
  8. 前記校正係数の補正が、次式で表される２端子対回路の特性（Ｓ１１ａ，Ｓ１２ａ，Ｓ２１ａ，Ｓ２２ａ）を前記校正係数に追加することにより、前記校正係数を補正することを特徴とする請求項６または請求項７に記載のネットワーク・アナライザ。
    Figure 2008014781
     ただし、Ｓ１１Ｍｓ，Ｓ１１Ｍｏ，および，Ｓ１１Ｍｌは、それぞれ、前記テスト・ポートにおける前記ショート標準の測定値、前記オープン標準の測定値、および、前記ロード標準の測定値である。また、Ｓ１１Ａｓ，Ｓ１１Ａｏ，および，Ｓ１１Ａｌは、それぞれ、前記ショート標準の測定値に対する理論値、前記オープン標準の測定値に対する理論値、および、前記ロード標準の測定値に対する理論値である。
JP2006185967A 2006-07-05 2006-07-05 ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ Pending JP2008014781A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006185967A JP2008014781A (ja) 2006-07-05 2006-07-05 ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ
US11/820,761 US20080010034A1 (en) 2006-07-05 2007-06-20 Method for network analyzer calibration and network analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006185967A JP2008014781A (ja) 2006-07-05 2006-07-05 ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ

Publications (1)

Publication Number Publication Date
JP2008014781A true JP2008014781A (ja) 2008-01-24

Family

ID=38920071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006185967A Pending JP2008014781A (ja) 2006-07-05 2006-07-05 ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ

Country Status (2)

Country Link
US (1) US20080010034A1 (ja)
JP (1) JP2008014781A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044205A (ja) * 2012-08-24 2014-03-13 Tektronix Inc 測定方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436626B2 (en) * 2009-12-17 2013-05-07 Taiwan Semiconductor Manfacturing Company, Ltd. Cascaded-based de-embedding methodology
TWI503556B (zh) * 2013-12-31 2015-10-11 Mpi Corp Detection and operation of detection system
CN113296039B (zh) * 2021-04-25 2023-01-24 中国计量科学研究院 一种确定组合体校准因子的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866011B2 (ja) * 1994-08-24 1999-03-08 日本ヒューレット・パッカード株式会社 回路網測定装置の校正方法
US6147501A (en) * 1997-08-26 2000-11-14 Hewlett-Packard Company Automatic calibration of a network analyzer
US6188968B1 (en) * 1998-05-18 2001-02-13 Agilent Technologies Inc. Removing effects of adapters present during vector network analyzer calibration
US6417674B1 (en) * 2000-03-06 2002-07-09 Agilent Technologies, Inc. Two port self-calibration for an N-port network analyzer
US6650123B2 (en) * 2002-01-15 2003-11-18 Anritsu Company Methods for determining characteristics of interface devices used with vector network analyzers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044205A (ja) * 2012-08-24 2014-03-13 Tektronix Inc 測定方法

Also Published As

Publication number Publication date
US20080010034A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
TWI470248B (zh) 量測待測物散射參數的方法
US6882160B2 (en) Methods and computer program products for full N-port vector network analyzer calibrations
US7500161B2 (en) Correcting test system calibration and transforming device measurements when using multiple test fixtures
EP2363719A1 (en) Method and apparatus for calibrating a test system for measuring a device under test
JPH11326413A (ja) ネットワ―ク・アナライザにおける測定誤差補正方法
US8504315B2 (en) Method for the secondary error correction of a multi-port network analyzer
KR20160048112A (ko) 시험 장치를 교정하기 위한 방법
KR101152046B1 (ko) 측정오차의 보정방법 및 전자부품특성 측정장치
US7768271B2 (en) Method for calibration of a vectorial network analyzer having more than two ports
WO2012105127A1 (ja) 測定誤差の補正方法及び電子部品特性測定装置
JP2006078479A (ja) 自動ポート延長校正を含むネットワークアナライザ及び動作方法
JP2008014781A (ja) ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ
TWI463147B (zh) Calibration method of radio frequency scattering parameters with two correctors
JP7153309B2 (ja) ベクトルネットワークアナライザを用いた反射係数の測定方法
JP2005148067A (ja) 試験を受ける３ポートデバイスの校正パラメータの取得
JP4670549B2 (ja) 測定誤差の補正方法
JP5458817B2 (ja) 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置
JP4775575B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
TWI463146B (zh) Radiofrequency Scattering Parameter Measurement and Correction Method
JP2006242799A (ja) 測定誤差の補正方法及び電子部品特性測定装置
WO2008021907A2 (en) Calibrated s-parameter measurements of probes
TWI426289B (zh) Radio frequency scattering parameter correction method with three correctors
JP4449422B2 (ja) 測定誤差の補正方法
US10429482B2 (en) De-embedding and calibration of mirror symmetric reciprocal networks
JPWO2015133265A1 (ja) 測定誤差の補正方法及び電子部品特性測定装置