JP3916502B2 - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP3916502B2 JP3916502B2 JP2002126239A JP2002126239A JP3916502B2 JP 3916502 B2 JP3916502 B2 JP 3916502B2 JP 2002126239 A JP2002126239 A JP 2002126239A JP 2002126239 A JP2002126239 A JP 2002126239A JP 3916502 B2 JP3916502 B2 JP 3916502B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- output circuit
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Description
【発明の属する技術分野】
本発明は出力回路に関し、特に、信号伝送システムや半導体記憶装置等に搭載される出力回路に関する。
【0002】
近年、情報処理装置を構成するLSI(Large Scale Integration Circuit)間或いはLSI内の信号においても、電源電圧の異なる回路間での信号の受け渡しが必要となって来ている。しかしながら、このような異なる電源電圧の回路間における信号の伝送において、出力回路が受信端で最適なコモンレベルとなる信号を出力することは困難であり、さらに、近年の高速伝送の要求に対しては、高周波成分のロスや信号反射の問題がある。そこで、受信回路側で最適なコモンレベルとなる信号を出力することができ、また、高周波成分のロスや信号の反射を防止する小振幅の信号伝送が可能な出力回路の提供が要望されている。
【0003】
【従来の技術】
図1は従来の出力回路の一例を示す回路図であり、小幅振インターフェイスであるLVDS(Low Voltage Differential Signaling)の出力回路の一例を示すものである。
【0004】
図1に示されるように、従来のLVDSの出力回路の一例は、電流源301,302、pチャネル型MOSトランジスタ(pMOSトランジスタ)303,304、nチャネル型MOSトランジスタ(nOSトランジスタ)305,306、および、抵抗307,308を備えている。
【0005】
高電位電源線(V1)に接続された電流源301と、低電位電源線(V0)に接続された電流源302との間には、それぞれ入力信号DATAおよびDATAXが供給されるインバータ(トランジスタ304,306および303,305)が設けられている。ここで、入力信号DATA,DATAXは差動(相補)信号であり、入力信号DATAXが供給されたインバータ(トランジスタ303,305)の出力から出力信号OUTが取り出され、また、入力信号DATAが供給されたインバータ(トランジスタ304,306)の出力から出力信号OUTXが取り出される。そして、差動出力OUT,OUTXには、直列接続された抵抗307,308が設けられている。なお、抵抗307および308の接続ノードにはコモン電圧VCMが印加されている。
【0006】
図1に示される従来の出力回路において、出力信号OUT,OUTXの振幅(出力振幅)は、電流源301,302の電流値および抵抗307,308の抵抗値により調整することができ、また、出力信号OUT,OUTXのコモンベルは、抵抗307および308の接続ノードに印加したコモン電圧VCMにより調整することができるようになっている。
【0007】
【発明が解決しようとする課題】
ところで、近年の高速伝送の要求を満たす高速動作が可能な回路には、例えば、ゲート酸化膜を薄くするなどの処理を行った素子(トランジスタ)を使用して低い電源電圧による駆動を行うことが多い。すなわち、高速動作が可能な回路は、高速な動作は可能であるが耐圧の低いトランジスタで構成されることが多く、例えば、電源電圧や信号振幅、或いは、コモンレベル等が異なる回路と接続する場合、トランジスタの耐圧を超える電圧が印加されることになって回路が破壊されてしまうことも考えられる。
【0008】
そのため、従来、信号のDCレベル(平均電圧,コモンレベル)の違いを遮断するために、容量結合などで耐圧を越えないような対策を講じなければならない。具体的に、信号を出力する出力回路の信号が4V〜5Vで変化し、その出力信号を受信する受信回路の入力(耐圧)が0.5V〜1.5Vの場合には、出力回路の出力(図1の出力OUT,OUTX)と受信回路との間に容量を設けて、信号のDCレベルの違いを遮断することが行われている。
【0009】
しかしながら、例えば、図1の出力回路において、出力信号(OUT,OUTX)のコモンレベルを調整するためにコモン電圧VCMを印加すると、出力回路の電源からコモン電圧端子(VCM)側に電流が流れてしまい消費電流が増大することになる。さらに、電源からコモン電圧端子側に流れる電流が大きい場合、コモン電圧端子の電位を所望の電圧に設定するにはコモン電圧VCMを電流容量の大きい信号ピンに接続しなくてはならない。
【0010】
本発明は、上述した従来の出力回路が有する課題に鑑み、受信回路側で最適な振幅およびコモンレベルとなる信号を出力することが可能な出力回路の提供を目的とする。さらに、本発明は、高周波成分のロスや信号の反射を防止する小振幅の信号伝送を行うことが可能な低消費電力の出力回路の提供も目的とする。
【0011】
【課題を解決するための手段】
本発明によれば、高速動作可能な素子を備え、入力信号に従って出力信号のデータを制御するデータ制御回路と、第1の電源線および第2の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、前記出力信号のコモンレベルを検出するコモンレベル検出回路と、耐圧の高い素子を備え、前記コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路と、を備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路が提供される。
【0012】
本発明の出力回路によれば、入力信号に従って出力信号のデータを制御するデータ制御回路および可変抵抗回路が第1の電源線と第2の電源線との間に直列に設けられ、調整回路は、出力信号のコモンレベルを検出するコモンレベル検出回路の出力に応じて可変抵抗回路の抵抗値を調整するようになっている。これにより、出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整することができるようになっている。
【0013】
ここで、調整回路は、耐圧の高いトランジスタを備え、また、データ制御回路は、高速動作可能なトランジスタを備えている。さらに、可変抵抗回路は、耐圧の高いトランジスタを備えている。すなわち、本発明の出力回路は、他の回路に直接接続される出力段には高耐圧の素子を配置することで耐圧を確保し、また、回路のスピードを決めるスイッチ部に高速素子を用いることで高速動作を実現している。
【0014】
出力信号のコモンレベルは可変抵抗の抵抗値を調整することにより、高電位電源電圧V1から低電位電源電圧V0への電流パス内で抵抗分割された電位に合わせることができる。さらに、高電位電源電圧V1を高くとることでスイッチの耐圧よりも高い電圧にコモンレベルを設定することができ、広い電圧範囲でし信号を出力することが可能となる。また、出力信号の振幅を小振幅に調整できるので、高速伝送する場合は高周波成分のロスや信号の反射防止の効果が得られ、信号伝送のビットエラーを低減することができる。
【0015】
【発明の実施の形態】
以下、本発明に係る出力回路の実施例を、添付図面を参照して詳述する。
【0016】
図2は本発明に係る出力回路の第1実施例を示す回路図であり、シングルエンドの出力回路の例を示すものである。図2おいて、参照符号1は低速・高耐圧部を出力示し、また、2は高速・低耐圧部を示している。
【0017】
低速・高耐圧部1は、可変抵抗(可変抵抗回路)11、電流源12、比較器(調整回路)13および平均電圧検出器(コモンレベル検出回路)14を備え、また、高速・低耐圧部2はスイッチ21およびリークパス22を備える。ここで、高速・低耐圧部2は、入力信号DATAXに従って出力信号OUTのデータを制御するデータ制御回路として機能している。
【0018】
低速・高耐圧部1(可変抵抗11、電流源12、比較器13および平均電圧検出器14)を構成するトランジスタとしては、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のものが使用され、また、高速・低耐圧部2(スイッチ21およびリークパス22)を構成するトランジスタとしては、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なものが使用される。すなわち、出力信号OUTの振幅およびコモンレベルを規定する回路に対して高耐圧の素子(トランジスタ)を用いることにより、広い電圧範囲の出力信号OUTを出力することが可能となっている。
【0019】
高電位電源線(V1)と低電位電源線(V0)との間には、可変抵抗11、電流源12およびスイッチ21が直列に接続され、また、スイッチ21にはリークパス22が並列に接続されている。すなわち、高速動作のスイッチ21には、その一端(ノードVa)に直接高電圧が印加されることがないように、電流源12が挿入されている。
【0020】
可変抵抗11は、比較器13の出力により制御され、また、比較器13は、その正入力に印加された基準電圧Vrefとその負入力に供給された平均電圧検出器14の出力電圧Vxを比較し、電圧Vxが基準電圧Vrefと等しくなるように可変抵抗11の抵抗値R1を制御するようになっている。
【0021】
本第1実施例の出力回路は、スイッチ21のオン或いはオフにより、低レベル『L』或いは高レベル『H』の出力信号OUTを出力する。ここで、比較器13は、平均電圧検出器14から得られた出力信号OUTの平均電圧と、基準電圧(任意の電圧)Vrefとを比較し、その比較結果に従って可変抵抗11の抵抗値(R1)を調整する。すなわち、基準電圧Vrefに合わせて可変抵抗11の抵抗値R1を大きくすれば出力信号OUTのコモンレベル(平均電圧)は低くなり、逆に、抵抗値R1を小さくすればコモンレベルは高くなる。さらに、リークパス22を流れる電流量を制御することで、スイッチ21がオフしている時の高レベルと、出力信号OUTの振幅を調整することができる。
【0022】
図3は図2の出力回路の動作を説明するための図であり、図3(a)はスイッチ21をオフしたときの等価回路図であり、図3(b)はスイッチ21をオンしたときの等価回路図であり、そして、図3(c)は出力信号OUTの振幅およびコモンレベルを説明するための図である。
【0023】
まず、図3(a)および図3(c)に示されるように、スイッチ21をオフすると、高電位電源線(V1)と低電位電源線(V0)との間には、等価的に可変抵抗11(R1)およびリークパス22(R2)が直列に接続されたことになり、出力信号OUTの高レベル電圧Vmaxは、Vmax={R2/(R1+R2)}×V1]となる。
【0024】
一方、図3(b)および図3(c)に示されるように、スイッチ21をオンすると、高電位電源線(V1)と低電位電源線(V0)との間には、等価的に可変抵抗11(R1)および電流源12が直列に接続されたことになり、出力の低レベル電圧Vminは、Vmin=V1−R1×Iとなる。
【0025】
さらに、出力信号OUTの平均電圧(コモンレベル)Vxは平均電圧検出器14により検出され、この平均電圧検出器14の出力(Vx)と基準電圧Vrefが比較器13で比較されて可変抵抗11の抵抗値R1がフィードバック制御されるため、出力信号OUTのコモンレベルVxは基準電圧Vrefに対応したレベルに調整される。
【0026】
図4は本発明に係る出力回路の第2実施例を示す回路図である。
【0027】
図4と図2との比較から明らかなように、本第2実施例の出力回路は、第1実施例の出力回路において、可変抵抗11をpMOSトランジスタで構成し、電流源12,スイッチ21およびリークパス22をそれぞれnMOSトランジスタで構成するようになっている。ここで、電流源用のトランジスタ12のゲートにはバイアス電圧Vcnが印加され、また、スイッチ用のトランジスタ21のゲートには、入力信号(反転レベルの信号)DATAXが供給されている。
【0028】
本第2実施例の出力回路において、スイッチ用のトランジスタ21のドレイン(ノードVa)は、電流源用のトランジスタ12のソースに接続されており、ノードVaの最大電圧Va(max)は、トランジスタ12のゲートに印加されたバイアス電圧Vcnからこのトランジスタ12の閾値電圧Vthを引いた電圧となる(Va(max)=Vcn−Vth)。
【0029】
従って、バイアス電圧Vcnの電位を制御することで、スイッチ用のトランジスタ21に対して、高速素子の耐圧以下の電圧が印加されるようにノードVaの最大電圧Va(max)を調整することができる。
【0030】
なお、ゲートとドレインを接続したリークパス用のトランジスタ22は、待機時や電源投入時のバイアス電圧Vcnの電位が安定するまで、ノードVaの電圧を調整するためのものである。さらに、このリークパス用のトランジスタ22は、スイッチ用のトランジスタ21がオフのときに、出力信号OUTの電位(高レベル『H』の電位)を決める機能も有している。
【0031】
図5は本発明に係る出力回路の第3実施例を示す回路図であり、図2に示す第1実施例のシングルエンドの出力回路を差動として構成したものである。図5において、参照符号201および202は高速・低耐圧部を示し、他の部分は、低速・高耐圧部を構成する。すなわち、スイッチ211,212およびリークパス221,222は、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なトランジスタにより構成され、また、可変抵抗111,112、電流源121,122、比較器13およびコモン電圧検出器14は、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成されている。
【0032】
本第3実施例の出力回路において、スイッチ211とスイッチ212は、交互にオン/オフするようになっており、差動の出力(OUT,OUTX)には、相反する信号が出力される。コモン電圧検出器14は、差動の出力信号OUT,OUTXのコモン電圧(コモンレベル)を検出し、その検出されたコモン電圧Vxは比較器13に供給される。比較器13は、その負入力に印加されたコモン電圧Vxとその正入力に印加された基準電圧Vrefとを比較し、その比較結果に従って可変抵抗111および112の抵抗値を調整する。すなわち、基準電圧Vrefに合わせて可変抵抗111および112の抵抗値を大きくすれば出力信号OUTのコモン電圧は低くなり、逆に、可変抵抗111および112の抵抗値を小さくすればコモン電圧は高くなる。さらに、リークパス221および222を流れる電流を増大すれば信号振幅は大きくなり、また、リークパス221および222を流れる電流を減少すれば信号振幅は小さくなる。
【0033】
このように、信号振幅およびコモンレベルを規定する回路には、低速でも高耐圧の素子が使用され、これにより出力信号OUT,OUTXを広い電圧範囲で出力可能としている。なお、高速動作のスイッチ211,212にはノードVa1,Va2に直接高電圧が印加されないように電流源121,122が挿入されている。
【0034】
図6は本発明に係る出力回路の第4実施例を示す回路図である。
【0035】
図6と図5との比較から明らかなように、本第4実施例の出力回路は、第3実施例の出力回路において、可変抵抗111,112をpMOSトランジスタで構成し、電流源121,122、スイッチ211,212およびリークパス221,222をそれぞれnMOSトランジスタで構成するようになっている。ここで、電流源用のトランジスタ121,122のゲートにはバイアス電圧Vcnが印加され、スイッチ用のトランジスタ211のゲートには入力信号(反転論理の信号)DATAXが供給され、スイッチ用のトランジスタ212のゲートには入力信号(正論理の信号)DATAが供給されている。さらに、コモン電圧検出器14は、抵抗141および142で構成され、これら抵抗の接続ノードから出力(Vx)が取り出されるようになっている。
【0036】
図7は本発明に係る出力回路の第5実施例を示す回路図である。
【0037】
図7と図6との比較から明らかなように、本第5実施例の出力回路は、実質的に上述した第4実施例と同様の構成とされている。比較器13は、負荷用のpMOSトランジスタ131,132、差動対のnMOSトランジスタ133,134および電流源として機能するnMOSトランジスタ135を有する一般的な差動増幅器として構成され、差動対の一方のトランジスタ133のゲートには基準電圧Vrefが印加され、差動対の他方のトランジスタ134のゲートにはコモン電圧検出器14により検出されたコモン電圧Vxが印加されている。そして、比較器13のトランジスタ131および133の接続ノードから取り出された出力は、可変抵抗として機能するpMOSトランジスタ111および112のゲートに供給され、それら可変抵抗の抵抗値を制御するようになっている。
【0038】
ここで、本第5実施例の出力回路においても、スイッチ(nMOSトランジスタ)211,212およびリークパス(nMOSトランジスタ)221,222(高速・低耐圧部201,202)は、例えば、ゲート酸化膜が薄く耐圧は低いが高速動作が可能なトランジスタにより構成され、その他の部分、すなわち、可変抵抗(pMOSトランジスタ)111,112、電流源(nMOSトランジスタ)121,122および比較器13(pMOSトランジスタ131,132およびnMOSトランジスタ133〜135)は、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成される。なお、コモン電圧検出器14は、抵抗141および142で構成されるが、これらの抵抗をトランジスタを使用して形成する場合には、例えば、ゲート酸化膜が厚くて動作速度は遅いが高耐圧のトランジスタにより構成されることになる。
【0039】
このように、本発明の出力回路は、シングルエンドおよび差動の出力回路に適用することができ、また、トランジスタの導電型(pおよびnチャネル型)も適用する電源電圧の極性等により変化し得るのはもちろんである。さらに、出力回路を構成するデバイスは、上述したMOSトランジスタに限定されるものではなく、また、比較器やコモン電圧検出器も様々なものを適用することができる。
【0040】
(付記1) 入力信号に従って出力信号のデータを制御するデータ制御回路と、
第1の電源線および第2の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、
前記出力信号のコモンレベルを検出するコモンレベル検出回路と、
該コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路とを備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路。
【0041】
(付記2) 付記1に記載の出力回路において、前記調整回路は、耐圧の高い素子を備え、且つ、前記データ制御回路は、高速動作可能な素子を備えることを特徴とする出力回路。
【0042】
(付記3) 付記2に記載の出力回路において、さらに、前記可変抵抗回路は、耐圧の高い素子を備えることを特徴とする出力回路。
【0043】
(付記4) 付記2に記載の出力回路において、さらに、前記コモンレベル検出回路は、耐圧の高い素子を備えることを特徴とする出力回路。
【0044】
(付記5) 付記2に記載の出力回路において、前記データ制御回路は、制御電極に前記入力信号が供給されたスイッチ用の素子を備え、該スイッチ用の素子は、耐圧は低くても高速動作可能であることを特徴とする出力回路。
【0045】
(付記6) 付記5に記載の出力回路において、前記データ制御回路は、ダイオード接続されたリークパス用のトランジスタを備え、該リークパス用のトランジスタは、耐圧は低くても高速動作可能なトランジスタであることを特徴とする出力回路。
【0046】
(付記7) 付記1〜6のいずれか1項に記載の出力回路において、さらに、前記可変抵抗回路と前記データ制御回路との間に設けられた電流源を備えることを特徴とする出力回路。
【0047】
(付記8) 付記7に記載の出力回路において、前記電流源は、制御電極にバイアス電圧が印加されたトランジスタであることを特徴とする出力回路。
【0048】
(付記9) 付記1〜8のいずれか1項に記載の出力回路において、前記調整回路は差動増幅器であり、基準電圧と前記コモンレベル検出回路の出力とを差動増幅することを特徴とする出力回路。
【0049】
(付記10) 付記1〜9のいずれか1項に記載の出力回路において、前記第1の電源線は高電位電源線であり、前記第2の電源線は低電位電源線であることを特徴とする出力回路。
【0050】
(付記11) 付記10に記載の出力回路において、前記可変抵抗回路は、pチャネル型MOSトランジスタであり、該pチャネル型MOSトランジスタのゲートに対して前記調整回路の出力が供給されることを特徴とする出力回路。
【0051】
(付記12) 付記10に記載の出力回路において、前記データ制御回路は、ゲートに前記入力信号が供給されたスイッチ用のnMOSトランジスタと、ダイオード接続されたリークパス用のnMOSトランジスタを備えることを特徴とする出力回路。
【0052】
(付記13) 付記1〜12のいずれか1項に記載の出力回路において、前記入力信号および前記出力信号はシングルエンドの信号であり、該出力回路はシングルエンドの出力回路であることを特徴とする出力回路。
【0053】
(付記14) 付記1〜12のいずれか1項に記載の出力回路において、前記入力信号および前記出力信号は差動の信号であり、該出力回路は差動の出力回路であることを特徴とする出力回路。
【0054】
(付記15) 付記14に記載の出力回路において、前記コモンレベル検出回路および前記調整回路は差動の信号に対して共通に設けられ、その他の構成は差動の信号に対してそれぞれ別に設けられていることを特徴とする出力回路。
【0055】
(付記16) 付記15に記載の出力回路において、前記コモンレベル検出回路は差動の出力信号を受け取る直列接続された第1および第2の抵抗を備え、該第1および第2の抵抗による抵抗分割により前記出力信号のコモンレベルを検出することを特徴とする出力回路。
【0056】
【発明の効果】
以上、詳述したように、本発明によれば、出力信号の振幅およびコモンレベルを任意に調整することができるため、受信回路側で最適な振幅およびコモンレベルとなる信号を出力することが可能な出力回路を提供することができる。さらに、本発明によれば、高周波成分のロスや信号の反射を防止する小振幅の信号伝送が可能なため、低消費電力の出力回路を提供することもできる。
【図面の簡単な説明】
【図1】従来の出力回路の一例を示す回路図である。
【図2】本発明に係る出力回路の第1実施例を示す回路図である。
【図3】図2の出力回路の動作を説明するための図である。
【図4】本発明に係る出力回路の第2実施例を示す回路図である。
【図5】本発明に係る出力回路の第3実施例を示す回路図である。
【図6】本発明に係る出力回路の第4実施例を示す回路図である。
【図7】本発明に係る出力回路の第5実施例を示す回路図である。
【符号の説明】
1…低速・高耐圧部
2;201,202…高速・低耐圧部
11;111,112…可変抵抗
12;121,122…電流源
13…比較器
14…平均電圧検出器(コモン電圧検出器)
21;211,212…スイッチ(スイッチ用のトランジスタ)
22;221,222…リークパス(リークパス用のトランジスタ)
DATA,DATAX…入力信号
OUT,OUTX…出力信号
V0…低電位電源電圧(低電位電源線)
V1…高電位電源電圧(高電位電源線)
Vref…基準電圧
Vx…平均電圧検出器(コモン電圧検出器)の出力電圧
Claims (9)
- 高速動作可能な素子を備え、入力信号に従って出力信号のデータを制御するデータ制御回路と、
第1の電源線および第2の電源線の間に、前記データ制御回路と直列に設けられた可変抵抗回路と、
前記出力信号のコモンレベルを検出するコモンレベル検出回路と、
耐圧の高い素子を備え、前記コモンレベル検出回路の出力に応じて前記可変抵抗回路の抵抗値を調整する調整回路と、を備え、前記出力信号のコモンレベルを任意の電圧レベルに調整すると共に、該出力信号の振幅を調整可能としたことを特徴とする出力回路。 - 請求項1に記載の出力回路において、さらに、前記可変抵抗回路は、耐圧の高い素子を備えることを特徴とする出力回路。
- 請求項1に記載の出力回路において、前記データ制御回路は、制御電極に前記入力信号が供給されたスイッチ用の素子を備え、該スイッチ用の素子は、耐圧は低くても高速動作可能であることを特徴とする出力回路。
- 請求項3に記載の出力回路において、前記データ制御回路は、ダイオード接続されたリークパス用のトランジスタを備え、該リークパス用のトランジスタは、耐圧は低くても高速動作可能なトランジスタであることを特徴とする出力回路。
- 請求項1〜4のいずれか1項に記載の出力回路において、さらに、前記可変抵抗回路と前記データ制御回路との間に設けられた電流源を備えることを特徴とする出力回路。
- 請求項1〜5のいずれか1項に記載の出力回路において、前記入力信号および前記出力信号はシングルエンドの信号であり、該出力回路はシングルエンドの出力回路であることを特徴とする出力回路。
- 請求項1〜5のいずれか1項に記載の出力回路において、前記入力信号および前記出力信号は差動の信号であり、該出力回路は差動の出力回路であることを特徴とする出力回路。
- 請求項7に記載の出力回路において、前記コモンレベル検出回路および前記調整回路は差動の信号に対して共通に設けられ、その他の構成は差動の信号に対してそれぞれ別に設けられていることを特徴とする出力回路。
- 請求項8に記載の出力回路において、前記コモンレベル検出回路は差動の出力信号を受け取る直列接続された第1および第2の抵抗を備え、該第1および第2の抵抗による抵抗分割により前記出力信号のコモンレベルを検出することを特徴とする出力回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126239A JP3916502B2 (ja) | 2002-04-26 | 2002-04-26 | 出力回路 |
US10/405,241 US6870423B2 (en) | 2002-04-26 | 2003-04-03 | Output circuit capable of transmitting signal with optimal amplitude and optimal common-mode voltage at receiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126239A JP3916502B2 (ja) | 2002-04-26 | 2002-04-26 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318721A JP2003318721A (ja) | 2003-11-07 |
JP3916502B2 true JP3916502B2 (ja) | 2007-05-16 |
Family
ID=29243798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002126239A Expired - Fee Related JP3916502B2 (ja) | 2002-04-26 | 2002-04-26 | 出力回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6870423B2 (ja) |
JP (1) | JP3916502B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274244B2 (en) * | 2004-05-06 | 2007-09-25 | Rambus Inc. | Pulse multiplexed output system |
KR100697281B1 (ko) * | 2005-03-17 | 2007-03-20 | 삼성전자주식회사 | 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 |
US7402987B2 (en) * | 2005-07-21 | 2008-07-22 | Agere Systems Inc. | Low-dropout regulator with startup overshoot control |
US7995660B2 (en) * | 2007-10-31 | 2011-08-09 | International Business Machines Corporation | Receiver termination circuit for a high speed direct current (DC) serial link |
JP5262581B2 (ja) * | 2007-11-16 | 2013-08-14 | 富士通セミコンダクター株式会社 | 差動出力回路 |
US20090128119A1 (en) * | 2007-11-16 | 2009-05-21 | Fujitsu Microelectronics Limited | Differential output circuit |
US8022710B2 (en) * | 2008-01-18 | 2011-09-20 | GM Global Technology Operations LLC | Methods for common mode voltage-based AC fault detection, verification and/or identification |
US7649360B2 (en) * | 2008-01-18 | 2010-01-19 | Gm Global Technology Operations, Inc. | Apparatus and systems for common mode voltage-based AC fault detection, verification and/or identification |
US7768326B2 (en) * | 2008-09-18 | 2010-08-03 | Kabushiki Kaisha Toshiba | Wide range operational charge pump circuit |
TWI403886B (zh) | 2008-12-02 | 2013-08-01 | Richtek Technology Corp | 負壓供應電路與供應負壓的方法 |
KR101030957B1 (ko) * | 2008-12-29 | 2011-04-28 | 주식회사 실리콘웍스 | 차동전류 구동 방식의 인터페이스 시스템 |
JP2011155452A (ja) * | 2010-01-27 | 2011-08-11 | Renesas Electronics Corp | 差動論理回路、分周回路、及び周波数シンセサイザ |
US8461897B2 (en) | 2010-06-07 | 2013-06-11 | Skyworks Solutions, Inc. | Apparatus and method for well buffering |
US8476922B2 (en) * | 2011-05-27 | 2013-07-02 | Analog Devices, Inc. | Balanced impedance method for differential signaling |
KR101895469B1 (ko) | 2012-05-18 | 2018-09-05 | 삼성전자주식회사 | 입력 버퍼 |
US8643168B1 (en) * | 2012-10-16 | 2014-02-04 | Lattice Semiconductor Corporation | Integrated circuit package with input capacitance compensation |
JP6985875B2 (ja) * | 2017-09-28 | 2021-12-22 | 株式会社メガチップス | デジタル−アナログ変換回路 |
WO2021058630A1 (en) * | 2019-09-24 | 2021-04-01 | Analog Devices International Unlimited Company | Stabilizing common mode of differential switching output stage |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5831541A (en) * | 1997-05-14 | 1998-11-03 | Deere & Company | Method and circuit for determining if seed sensor is operably connected to seed monitor system |
US6107882A (en) * | 1997-12-11 | 2000-08-22 | Lucent Technologies Inc. | Amplifier having improved common mode voltage range |
US5942921A (en) * | 1997-12-19 | 1999-08-24 | Advanced Micro Devices, Inc. | Differential comparator with an extended input range |
US6611155B2 (en) * | 2001-06-08 | 2003-08-26 | Texas Instruments Incorporated | Internally and externally biased dual mode 1394 compliant driver |
-
2002
- 2002-04-26 JP JP2002126239A patent/JP3916502B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-03 US US10/405,241 patent/US6870423B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003318721A (ja) | 2003-11-07 |
US6870423B2 (en) | 2005-03-22 |
US20030201799A1 (en) | 2003-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916502B2 (ja) | 出力回路 | |
JP3715066B2 (ja) | 電流モードロジック回路 | |
US5113097A (en) | CMOS level shifter circuit | |
US6590413B1 (en) | Self-tracking integrated differential termination resistance | |
US6252435B1 (en) | Complementary differential amplifier with resistive loads for wide common-mode input range | |
US6275073B1 (en) | Differential input circuit | |
US20060164148A1 (en) | Zero-bias-power level shifting | |
US4634890A (en) | Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit | |
KR20040084722A (ko) | 동작 범위가 넓은 차동 증폭기 | |
US8054122B2 (en) | Analog switch with a low flatness operating characteristic | |
US5847581A (en) | Low power CMOS precision input receiver with integrated reference | |
US6744284B2 (en) | Receiver circuit of semiconductor integrated circuit | |
US20040251882A1 (en) | LVDS driver for small supply voltages | |
US6133764A (en) | Comparator circuit and method | |
JP2003152523A (ja) | ドライバ回路 | |
JPH052037A (ja) | ゼロクロス検出回路 | |
US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
KR100500928B1 (ko) | 스위칭포인트 감지회로 및 그를 이용한 반도체 장치 | |
US20050275463A1 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
CN110611497B (zh) | 比较器以及振荡电路 | |
JP3170980B2 (ja) | 半導体集積回路 | |
JP4190543B2 (ja) | 比較器 | |
US8115550B2 (en) | Transmitter | |
US20050275431A1 (en) | High-speed low-voltage differential signaling buffer using a level shifter | |
KR100293303B1 (ko) | 반도체 장치용 입력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |