JP3715066B2 - 電流モードロジック回路 - Google Patents
電流モードロジック回路 Download PDFInfo
- Publication number
- JP3715066B2 JP3715066B2 JP07248597A JP7248597A JP3715066B2 JP 3715066 B2 JP3715066 B2 JP 3715066B2 JP 07248597 A JP07248597 A JP 07248597A JP 7248597 A JP7248597 A JP 7248597A JP 3715066 B2 JP3715066 B2 JP 3715066B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- nmos transistor
- circuit
- nmos
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
【０００１】
【発明の属する技術分野】
この発明は、ＭＯＳトランジスタのボディ領域の電圧を制御し、低電圧動作および高速動作可能なＭＯＳトランジスタを用いた電流モードロジック回路に関するものである。
【０００２】
【従来の技術】
従来例１．
図７は、ＭＯＳトランジスタを用いた従来の電流モードロジック回路を示す回路図であり、図において、Ｎ１，Ｎ２はＮＭＯＳトランジスタ、Ｒ１，Ｒ２は抵抗、Ｉは定電流源、ＩＮはＮＭＯＳトランジスタＮ１のゲートへ接続された入力端子、ＯＵＴはＮＭＯＳトランジスタＮ１のドレインへ接続された出力端子、ＲＥＦ（リファレンス）は基準電圧の入力端子、ｄはノード、ＢはＮＭＯＳトランジスタＮ１、Ｎ２のボディ端子である。
【０００３】
次に動作について説明する。
以下の説明で用いられる電圧値、電流値、抵抗値は一例であり、電源電圧が２．０Ｖ、基準電圧が１．２Ｖ、抵抗Ｒ１，Ｒ２がともに１ｋΩ、定電流源Ｉが供給する電流Ｉが０．４ｍＡ、ＮＭＯＳトランジスタＮ１およびＮ２のしきい値電圧が０．４Ｖであるとする。また、入力端子ＩＮには、ロウレベル（Ｌｏｗ）の電圧として１．０Ｖの矩形波電圧が、ハイレベル（Ｈｉｇｈ）の電圧値として１．４Ｖの矩形波電圧が印加されるものとする。
【０００４】
先ず、ノードｄの電圧が、入力端子ＩＮに印加される電圧に従ってどのように決定されるかを説明する。ノードｄの電圧は、入力端子ＩＮあるいは基準電圧ＲＥＦの電圧よりもＮＭＯＳトランジスタＮ１、Ｎ２のしきい値電圧分下がった電圧値となる。入力端子ＩＮへロウレベルの電圧が印加される場合、ノードｄの電圧は基準電圧より、しきい値電圧分下がった電圧である０．８Ｖになる。入力端子ＩＮへハイレベルの電圧が印加される場含、ノードｄの電圧は、入力端子電圧よりしきい値電圧分下がった電圧である１．０Ｖになる。
【０００５】
次に、ＮＭＯＳトランジスタＮ１，Ｎ２のオン・オフ動作および出力端子ＯＵＴの電圧について説明する。
入力端子ＩＮへ１．０Ｖのロウレベルの電圧が印加された場含、ＮＭＯＳトランジスタＮ１のゲート・ソース間の電圧差は０．２Ｖである。この値はしきい値電圧０．４Ｖよりも小さい電圧であるため、ＮＭＯＳトランジスタＮ１はオフする。一方、ＮＭＯＳトランジスタＮ２のゲート・ソース間の電圧差は０．４Ｖであり、ＮＭＯＳトランジスタＮ２はオン状態にある。このため、出力端子ＯＵＴの電圧は、定電流源Ｉの電圧値２．０Ｖとなる。
【０００６】
次に、入力端子ＩＮに１．４ＶのＨｉｇｈ電圧が印加された場合、ＮＭＯＳトランジスタＮ１のゲート・ソース間の電圧差は０．４Ｖ、ＮＭＯＳトランジスタＮ２のゲート・ソース間の電圧差は０．２Ｖになるため、ＮＭＯＳトランジスタＮ１がオン、ＮＭＯＳトランジスタＮ２がオフ状態になる。このとき抵抗Ｒ１には０．４ｍＡの電流が流れ、このため出力端子ＯＵＴの電圧は１．６Ｖになる。以上により、以下の関係を得る。
【０００７】
＜ＩＮ＞ ＜ＯＵＴ＞
−−−−−−−−−−−−−−−−−
１．０Ｖ ２．０Ｖ
１．４Ｖ １．６Ｖ
−−−−−−−−−−−−−−−−−
【０００８】
上記した関係より、図７に示す従来の電流モードロジック回路は、入力端子ＩＮへ印加された入力電圧値を反転させるインバータの役割を果たす機能を有することがわかる。
【０００９】
従来例２．
図８は、従来のソースホロワ回路を備えたフリップフロップ回路を示す回路図であり、図において、Ｒ１〜Ｒ４は抵抗、Ｑ１〜Ｑ１６はＮＭＯＳトランジスタ、ＣＳ１〜ＣＳ６は定電流源、Ｄはデータ信号入力端子、Ｃはクロック信号入力端子、ＱおよびＱＢはデータ信号出力端子、ＶＢ１は第１の基準電圧端子、ＶＢ２は第２の基準電圧端子である。
【００１０】
図８に示す従来例２のフリップフロップ回路は、ＮＭＯＳトランジスタＱ１〜Ｑ８、抵抗Ｒ１，Ｒ２、定電流源ＣＳ１〜ＣＳ３からなるマスタ回路と、ＮＭＯＳトランジスタＱ９〜Ｑ１６、抵抗Ｒ３，Ｒ４、定電流源ＣＳ４〜ＣＳ６からなるスレーブ回路から構成されている。このマスタ回路とスレーブ回路とは同一の回路構成となっている。
【００１１】
次に動作について説明する。
以下では、第１の基準電圧端子ＶＢ１には、データ入力端子Ｄに入力される信号の論理振幅のしきい値電圧を供給するものとする。また第２の基準電圧端子ＶＢ２にはクロック入力端子Ｃに入力される信号の論理振幅のしきい値電圧を与えるものとする。ＮＭＯＳトランジスタＱ１とＱ２，Ｑ９とＱ１０はそれぞれデータ書き込み回路を、ＮＭＯＳトランジスタＱ４とＱ５，Ｑ１２とＱ１３はそれぞれデータ保持回路を構成する。
【００１２】
クロック信号入力端子Ｃへ入力されるクロック信号がハイレベル（Ｈｉｇｈ）のときには、ＮＭＯＳトランジスタＱ３，Ｑ１４がオンし、マスタ回路内のデータ書き込み回路とスレーブ回内路のデータ保持回路がオンする。ＮＭＯＳトランジスタＱ６，Ｑ１１はオフし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路はオフ状態になる。このとき、ＮＭＯＳトランジスタＱ１に入力されるデータ信号ＩＤ１がハイレベルであれば、ＮＭＯＳトランジスタＱ１がオンし、ＮＭＯＳトランジスタＱ２がオフし、定電流源ＣＳ１によって設定された電流は、ＮＭＯＳトランジスタＱ１，Ｑ３を介して抵抗Ｒ１を流れる。
【００１３】
したがって、ＮＭＯＳトランジスタＱ８はロウレベル（Ｌｏｗ）を出力する。一方、ＮＭＯＳトランジスタＱ２はオフしているので、抵抗Ｒ２には電流が流れず、ＮＭＯＳトランジスタＱ７はハイレベルを出力する。このようにしてマスタ回路ではデータ書き込みが行われる。スレーブ回路ではデータ保持回路がオンしているので、前回保持したデータ信号ＩＤ０が保持されており、ＮＭＯＳトランジスタＱ１５，Ｑ１６を介してデータ信号出力端子ＱＢ，Ｑへ出力されている。
【００１４】
ＮＭＯＳトランジスタＱ７とＱ８と同様に、ＮＭＯＳトランジスタＱ１５とＱ１６はお互いに相補の関係にある信号を出力する。クロック信号入力端子Ｃに入力されるクロック信号が、ハイレベルからロウレベルへ変化すると、ＮＭＯＳトランジスタＱ６，Ｑ１１がオンし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路がオンする。ＮＭＯＳトランジスタＱ３，Ｑ１４はオフし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路はオフ状態になる。
【００１５】
ＮＭＯＳトランジスタＱ４とＱ５は、ゲート端子がそれぞれＮＭＯＳトランジスタＱ７とＱ８のソース端子に接続されており、クロック信号がハイレベルのときに入力されていたデータ信号ＩＤ１によりＮＭＯＳトランジスタＱ４はオンしＮＭＯＳトランジスタＱ５はオフし、これによりデータ信号ＩＤ１は保持される。従って、ＮＭＯＳトランジスタＱ７，Ｑ８はクロック信号がハイレベルのときと同じ値をスレーブ回路へ出力し続ける。
【００１６】
スレーブ回路内のデータ書き込み回路はオンしており、ＮＭＯＳトランジスタＱ７はハイレベルを出力し、またＮＭＯＳトランジスタＱ８はロウレベルを出力している。このため、ＮＭＯＳトランジスタＱ９はオンし、ＮＭＯＳトランジスタＱ１０はオフする。従って、定電流源ＣＳ４により設定されている電流は、ＮＭＯＳトランジスタＱ９，Ｑ１１を介して抵抗Ｒ３を流れる。
【００１７】
このため、ＮＭＯＳトランジスタＱ１６はロウレベルを出力する。ＮＭＯＳトランジスタＱ１０はオフしているので、抵抗Ｒ４には電流が流れず、ＮＭＯＳトランジスタＱ１５はハイレベルを出力する。このようにして、スレーブ回路ではデータが更新される。データ入力端子に入力される入力データがロウレベルの場合でも同様に動作するが、この場合には、ＮＭＯＳトランジスタＱ１６はハイレベルを、ＮＭＯＳトランジスタＱ１５はロウレベルを出力する。
【００１８】
上記したように、図８に示す従来例２のフリップフロップ回路では、クロック信号がハイレベルのときにマスタ回路内にデータを取り込み、クロック信号がロウレベルのときに、スレーブ回路がデータを更新する。
【００１９】
図９は、図８に示す従来例２のフリップフロップ回路の動作を示すタイミングチャートである。図９のタイミングチャートに示すように、図８に示す従来のフリップフロップ回路は、クロック信号入力端子Ｃから入力されるクロック信号に基づいて、入力端子Ｄから入力される入力データ信号を取り込み、所定クロック経過して、出力データ端子Ｑ，ＱＢからデータ信号を出力する。
【００２０】
図１０は、図８に示す従来のフリップフロップ回路に用いる定電流源を示す回路図であり、図において、Ｉｄは電流、Ｖｃｓはゲートに供給される電圧、Ｖｄはドレインへ供給される電圧である。図１１は、図１０に示す定電流源の電流−電圧特性を示す説明図である。図１２の説明図に示すように、一般に、ドレイン電圧Ｖｄには飽和領域の電圧を与え、ドレイン電圧Ｖｄが変化した場合であっても一定値の電流Ｉｄを流せるような領域で使用する。また、電圧Ｖｃｓ２は、電圧Ｖｃｓ１よりも高い電圧を示す。所望の電流値Ｉｄを得るためには、電圧Ｖｃｓの設定値をＶｃｓ２あるいはＶｃｓ１に設定する。
【００２１】
【発明が解決しようとする課題】
図７に示した従来例１の電流モードロジック回路では、ＮＭＯＳトランジスタのボディ端子Ｂをアース電圧ＧＮＤに接続すると、ソース・ボディ間の電圧差Ｖｓｂが大きくなるので、基板バイアス効果を介してＮＭＯＳトランジスタのしきい値電圧が上がる。上記の従来例１で説明したように、ＮＭＯＳトランジスタＮ１，Ｎ２を用いた従来の電流モードロジック回路では、ＮＭＯＳトランジスタのしきい値電圧程度の振幅を持つ入力波形を必要とするため、電源電圧を下げるのが困難であるという課題があった。さらに、図７に示す従来例１の電流モードロジック回路内の抵抗Ｒ１，Ｒ２を可変にし、ＮＭＯＳトランジスタＮ１がオンの時には抵抗Ｒ１の抵抗値を大きく、ＮＭＯＳトランジスタＮ１がオフの時には、抵抗Ｒ１の抵抗値を小さくすれば、高速に動作されることができる。
【００２２】
また、従来例２のフリップフロップ回路は、図８に示す構成を有しており、図９に示す定電流源回路が用いられていた。このため、ＮＭＯＳトランジスタＱ７と定電流源ＣＳ２、ＮＭＯＳトランジスタＱ８と定電流源ＣＳ３、ＮＭＯＳトランジスタＱ１５と定電流源ＣＳ５、ＮＭＯＳトランジスタＱ１６と定電流源ＣＳ６で構成されたソースホロワ回路において、出力がロウレベルからハイレベルヘ変化する場合には高速に動作するが、ハイレベルからロウレベルへ変化する場合には動作が遅くなるという課題があった。
【００２３】
これは、出力が立ち上がるときには、ＮＭＯＳトランジスタＱ７，Ｑ８，Ｑ１５，Ｑ１６の高駆動力による、即ち、負荷容量が大きいときには、ゲート電圧の２乗に比例する電流が流れる。一方、出力が立ち下がるときには、定電流源ＣＳ２，ＣＳ３，ＣＳ５，ＣＳ６の一定電流による電流が流れるためである。
【００２４】
この発明は上記のような課題を解決するためになされたものであり、低電圧動作および高速動作が可能な電流モードロジック回路を得ることを目的とする。
【００２６】
【課題を解決するための手段】
請求項１記載の発明に係る電流モードロジック回路は、ゲートおよびボディ端子が第１の電圧を受ける入力端子に共通に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートおよびボディ端子が第２の電圧を受ける入力端子に共通に接続される第２のＮＭＯＳトランジスタと、第１及び第２のＮＭＯＳトランジスタのそれぞれのソースに接続される定電流源とを備え、第１および第２のＮＭＯＳトランジスタのドレインが、それぞれ抵抗を介して電源電圧へ接続されていることで、低電圧動作を可能にするものである。また、第１および第２のＮＭＯＳトランジスタのボディ端子のそれぞれに、第１の電圧を印加する入力端子および第２の電圧を印加する入力端子を接続して、第１および第２のＮＭＯＳトランジスタのボディ電圧を制御することで、第１および第２のＮＭＯＳトランジスタのしきい値電圧を下げ、低電圧動作を可能にするものである。
【００２７】
請求項２記載の発明に係る電流モードロジック回路は、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備え、第１のＰＭＯＳトランジスタのボディ端子が第２のＰＭＯＳトランジスタのドレインへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＰＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのボディ電圧を制御し、これら第１および第２のＰＭＯＳトランジスタのオン抵抗を制御することで、高速動作を可能とするものである。
【００２８】
請求項３記載の発明に係る電流モードロジック回路は、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備えている。さらに、第１のＰＭＯＳトランジスタのボディ端子が第１のＮＭＯＳトランジスタのゲートへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＮＭＯＳトランジスタのドレインへ接続されている。そして、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御することで、高速動作を可能とするものである。
【００２９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による電流モードロジック回路を示す回路図であり、図において、Ｎ１，Ｎ２はＮＭＯＳトランジスタ（第１および第２のＮＭＯＳトランジスタ）、Ｒ１，Ｒ２は抵抗、Ｉは定電流源、ＩＮはＮＭＯＳトランジスタＮ１のゲートに接続された入力端子、ＯＵＴはＮＭＯＳトランジスタＮ１のソースに接続された出力端子、ＲＥＦ（リファレンス）は基準電圧の入力端子、ｄはノード、Ｂ１，Ｂ２はそれぞれＮＭＯＳトランジスタＮ１，Ｎ２のボディ端子である。実施の形態１の電流モードロジック回路は、ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２をそれぞれのゲート端子へ接続した構成となっている。
【００３０】
実施の形態１の電流モードロジック回路は、ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２を、それぞれのゲートへ接続した構成にすることで、ＮＭＯＳトランジスタのしきい値電圧を下げ低電圧動作を可能とするものである。
【００３１】
次に動作について説明する。
ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２は、それぞれのゲート端子へ接続されているため、ソース・ボディ間の電圧差Ｖｓｂが負になる。以下の説明では、従来例１との比較を容易にするため、従来例１の場合と同様に、電源電圧が２．０Ｖ、基準電圧が１．２Ｖ、抵抗Ｒ１、Ｒ２がともに１ｋΩ、定電流源Ｉが供給する電流Ｉが０．４ｍＡ、ＮＭＯＳトランジスタＮ１およびＮ２のしきい値電圧が０．４Ｖであるとする。また、入力端子ＩＮには、ロウレベルの電圧として１．０Ｖの矩形波電圧が、ハイレベルの電圧値として１．４Ｖの矩形波電圧が印加されるものとする。
【００３２】
入力端子ＩＮへ印加される電圧が１．０Ｖから１．４Ｖへ変化する場合、ノードｄの電圧は０．８Ｖから１．０Ｖの間で変化する。この実施の形態１の電流モードロジック回路では、ＮＭＯＳトランジスタＮ１のボディ端子Ｂ１は、入力端子ＩＮと接続されているため、電圧差Ｖｓｂは負になる。そして、基板バイアス効果から、ＮＭＯＳトランジスタＮ１のしきい値電圧は、電圧差Ｖｓｂが小さくなるほど低くなる。
【００３３】
以上のように、この実施の形態１によれば、基板バイアス効果から、ＮＭＯＳトランジスタのしきい値電圧は、電圧差Ｖｓｂが小さくなるほど低くなるので、この実施の形態１の電流モードロジック回路の回路構成によれば、ＮＭＯＳトランジスタのしきい値電圧を低くして電源電圧を下げることができる。
【００３４】
実施の形態２．
図２は、この発明の実施の形態２による電流モードロジック回路を示す回路図であり、図３は、図２に示す電流モードロジック回路の他の構成を示す。これらの図において、Ｐ１，Ｐ２はＰＭＯＳトランジスタ（第１および第２のＰＭＯＳトランジスタ）、Ｂ３，Ｂ４はそれぞれＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子、ｄ１，ｄ２はノードである。また、Ｎ３，Ｎ４はＮＭＯＳトランジスタ（第３および第４のＮＭＯＳトランジスタ）である。尚、その他の構成要素は実施の形態１のものと同様なのでそれらの説明は省略する。
図２および図３に示すこの実施の形態２の電流モードロジック回路では、実施の形態１の電流モードロジック回路における抵抗Ｒ１，Ｒ２をＰＭＯＳトランジスタＰ１，Ｐ２、あるいはＮＭＯＳトランジスタＮ３，Ｎ４で置き換える。さらに、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有する。
また、図２に示す電流モードロジック回路では、ＰＭＯＳトランジスタＰ１，Ｐ２のゲートは接地されており、図３に示す電流モードロジック回路では、ＮＭＯＳトランジスタＮ３，Ｎ４のゲートは電源電圧へ接続されている。
【００３５】
実施の形態２の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有し、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ電圧を制御してオン抵抗を制御し、これにより高速動作が可能な電流モードロジック回路を得るものである。
【００３６】
次に動作について説明する。
以下では、図２に示す電流モードロジック回路の動作に関して説明を行う。尚、図３に示すＮＭＯＳトランジスタＮ３，Ｎ４を用いた電流モードロジック回路の動作は、基本的に図２の場合と同様なので、ここではそれらの説明を省略する。
入力端子ＩＮにロウレベルの電圧が入力されると、ＮＭＯＳトランジスタＮ１がオフ状態、ＮＭＯＳトランジスタＮ２がオン状態となる。このとき、ノードｄの電圧は上昇し、ノードｄ２の電圧は下降する。このためＰＭＯＳトランジスタＰ１のボディ電圧は下がり、基板バイアス効果によりＰＭＯＳトランジスタＰ１のしきい値電圧は下がる。よってＰＭＯＳトランジスタＰ１のオン抵抗が下がり、出力端子ＯＵＴの電圧は、電源電圧まで上昇する。
【００３７】
入力端子ＩＮにハイレベルの電圧が印加すると、ＮＭＯＳトランジスタＮ１がオン状態、ＮＭＯＳトランジスタＮ２がオフ状態になる。このとき、ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３でのボディ電圧は上昇し、これによりＰＭＯＳトランジスタＰ１のしきい電圧が上昇するので、ＰＭＯＳトランジスタＰ１のオン抵抗が上がる。これにより、出力端子ＯＵＴの出力電圧が下がりやすくなる。尚、図２に示した実施の形態２では、インバータ論理の場合について説明したが、例えば、バッファ論理の場合（図示せず）では、ＮＭＯＳトランジスタＮ２のドレインへ出力端子ＯＵＴが接続され、同様の動作を行う。
【００３８】
以上のように、この実施の形態２によれば、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有し、これによりＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ３，Ｎ４のしきい値電圧を上昇させ、出力端子ＯＵＴの出力電圧を下がりやすくして、高速動作を行うことができる。
【００３９】
実施の形態３．
図４は、この発明の実施の形態３による電流モードロジック回路を示す回路図であり、図において、ｄ３，ｄ４はノードである。尚、その他の構成要素は、実施の形態２のものと同様なのでそれらの説明は省略する。
この実施の形態３の電流モードロジック回路では、実施の形態２の電流モードロジック回路におけるＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子Ｂ３，Ｂ４をそれぞれノードｄ３，ｄ４へ接続し、ＰＭＯＳトランジスタＰ１，Ｐ２のゲートを接地した構成を有している。
【００４０】
実施の形態３の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子Ｂ３，Ｂ４のそれぞれが、ノードｄ３，ｄ４へ接続された構成を有し、ＰＭＯＳトランジスタＰ１，Ｐ２のボディ電圧を制御してＰＭＯＳトランジスタＰ１，Ｐ２のオン抵抗を制御し、これにより高速動作が可能なインバータを得るものである。
【００４１】
次に動作について説明する。
ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３はノードｄ３を介して入力端子ＩＮへ接続されている。また、ＰＭＯＳトランジスタＰ２のボディ端子Ｂ４は、ノードｄ４を介して出力端子ＯＵＴへ接続されている。
【００４２】
この実施の形態３の電流モードロジック回路の動作は、図２に示す実施の形態２の電流モードロジック回路の動作と同様に、負荷トランジスタであるＰＭＯＳトランジスタＰ１のオン抵抗が可変になり、その動作が高速化される。実施の形態２の電流モードロジック回路の場合と比較すると、実施の形態３の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３の電圧の変化が入力端子ＩＮに印加される電圧の変化とともに変化するので、実施の形態２のものと比較してさらに高速動作を行わせることができる。
【００４３】
実施の形態４．
図５は、この発明の実施の形態４によるソースホロワ回路を有するフリップフロップ回路を示す回路図であり、図において、Ｑ１〜Ｑ６，Ｑ７（第５のＮＭＯＳトランジスタ），Ｑ８（第６のＮＭＯＳトランジスタ），Ｑ９〜Ｑ１４，ＱＡ（第７のＮＭＯＳトランジスタ），ＱＢ（第８のＮＭＯＳトランジスタ），ＱＣ，ＱＤはＮＭＯＳトランジスタ、Ｒ１〜Ｒ４は抵抗、ＣＳ１，ＣＳ２，ＣＳ４，ＣＳ５は定電流源、ＱＢ，Ｑ，Ｃ，Ｄ，ＶＢ１，ＶＢ２はそれぞれ、ＭＯＳトランジスタＱ１３，Ｑ１２，Ｑ３，Ｑ１，Ｑ２，Ｑ６のゲートに接続されている端子である。この実施の形態４のソースホロワ回路を有するフリップフロップ回路は、ＭＯＳトランジスタＱ１〜Ｑ８，ＱＡ，ＱＢからなるマスタ回路と、ＭＯＳトランジスタＱ９〜Ｑ１６，ＱＣ，ＱＤからなるスレーブ回路から構成されている。また、ＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２からソースホロワ回路が構成される。
【００４４】
実施の形態４のソースホロワ回路を有するフリップフロップ回路は、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２から構成されるソースホロワ回路により、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げてフリップフロップ回路を高速に動作させるものである。
【００４５】
次に動作について説明する。
以下では、第１の基準電圧端子ＶＢ１には、データ入力端子Ｄに入力される信号の論理振幅のしきい値電圧を供給するものとする。また第２の基準電圧端子ＶＢ２にはクロック入力端子Ｃに入力される信号の論理振幅のしきい値電圧を与えるものとする。
【００４６】
ＮＭＯＳトランジスタＱ１とＱ２、Ｑ９とＱ１０はそれぞれデータ書き込み回路を、ＮＭＯＳトランジスタＱ４とＱ５、Ｑ１２とＱ１３はそれぞれデータ保持回路を構成する。
【００４７】
クロック信号入力端子Ｃへ入力されるクロック信号がハイレベルのときには、ＮＭＯＳトランジスタＱ３，Ｑ１４がオンし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路がオンする。ＮＭＯＳトランジスタＱ６，Ｑ１１はオフし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路はオフ状態になる。このとき、ＮＭＯＳトランジスタＱ１に入力されるデータ信号ＩＤ１がハイレベルであれば、ＮＭＯＳトランジスタＱ１がオンし、ＮＭＯＳトランジスタＱ２がオフし、定電流源ＣＳ１によって設定された電流は、ＮＭＯＳトランジスタＱ１，Ｑ３を介して抵抗Ｒ１を流れる。したがって、ＮＭＯＳトランジスタＱ８はロウレベルを出力する。
【００４８】
一方、ＮＭＯＳトランジスタＱ２はオフしているので、抵抗Ｒ２には電流が流れず、ＮＭＯＳトランジスタＱ７はハイレベルを出力する。このようにしてマスタ回路ではデータ書き込みを行う。スレーブ回路ではデータ保持回路がオンしているので、前回保持したデータ信号ＩＤ０が保持されており、ＮＭＯＳトランジスタＱ１５，Ｑ１６を介してデータ信号出力端子ＱＢ，Ｑへ出力されている。
【００４９】
ＮＭＯＳトランジスタＱ７とＱ８と同様に、ＮＭＯＳトランジスタＱ１５とＱ１６はお互いに相補の関係にある信号を出力する。クロック信号入力端子Ｃに入力されるクロック信号が、ハイレベルからロウレベルに変化すると、ＮＭＯＳトランジスタＱ６，Ｑ１１がオンし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路がオンする。ＮＭＯＳトランジスタＱ３，Ｑ１４はオフし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路はオフ状態になる。
【００５０】
ＮＭＯＳトランジスタＱ４とＱ５は、ゲート端子がそれぞれＮＭＯＳトランジスタＱ７とＱ８のソースに接続されており、クロック信号がハイレベルのときに入力されていたデータ信号ＩＤ１によりＮＭＯＳトランジスタＱ４はオンしＮＭＯＳトランジスタＱ５はオフし、これによりデータ信号ＩＤ１は保持される。従って、ＮＭＯＳトランジスタＱ７，Ｑ８はクロック信号がハイレベルのときと同じ値をスレーブ回路へ出力し続ける。
【００５１】
スレーブ回路内のデータ書き込み回路はオンしており、ＮＭＯＳトランジスタＱ７はハイレベルを出力し、またＮＭＯＳトランジスタＱ８はロウレベルを出力している。このため、ＮＭＯＳトランジスタＱ９はオンし、ＮＭＯＳトランジスタＱ１０はオフする。従って、定電流源ＣＳ４により設定されている電流は、ＮＭＯＳトランジスタＱ９，Ｑ１１を介して抵抗Ｒ３を流れる。
【００５２】
このため、ＮＭＯＳトランジスタＱ１６はロウレベルを出力する。ＮＭＯＳトランジスタＱ１０はオフしているので、抵抗Ｒ４には電流が流れず、ＮＭＯＳトランジスタＱ１５はハイレベルを出力する。このようにして、スレーブ回路ではデータが更新される。データ入力端子に入力される入力データがロウレベルの場合でも同様に動作するが、この場合には、ＮＭＯＳトランジスタＱ１６はハイレベルを、ＮＭＯＳトランジスタＱ１５はロウレベルを出力する。即ち、クロック信号がハイレベルのときにマスタ回路内にデータを取り込み、クロック信号がロウレベルのときに、スレーブ回路がデータを更新する。
【００５３】
図５に示す実施の形態４のフリップフロップ回路において、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと定電流源ＣＳ２から構成されるソースホロワ回路では、ＮＭＯＳトランジスタＱ７にハイレベルの電圧の信号が入力され、ＮＭＯＳトランジスタＱ８にロウレベルの電圧の信号が入力された場合、ＮＭＯＳトランジスタＱＢがオンし、定電流源ＣＳ２の電流は、すべてＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げることができる。また、このときにはＮＭＯＳトランジスタＱＡはオフし、ＮＭＯＳトランジスタＱ７に流れる電流は、すべてＮＭＯＳトランジスタＱ７の出力の立ち上がりに使われる。
【００５４】
以上のように、この実施の形態４によれば、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２から構成されるソースホロワ回路により、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げることができる。この場合、ＮＭＯＳトランジスタＱＡはオフしてＮＭＯＳトランジスタＱ７に流れる電流は、すべてＮＭＯＳトランジスタＱ７の出力の立ち上がりに使用することができるので、フリップフロップ回路を高速に動作することができる。
【００５５】
実施の形態５．
図６は、この発明の実施の形態５によるソースホロワ回路を備えるフリップフロップ回路を示す回路図であり、図において、ＲＡ，ＲＢ，ＲＣ，ＲＤは抵抗であり、それぞれＮＭＯＳトランジスタＱＡ，ＱＢ，ＱＣ，ＱＤのゲートへ接続されている。抵抗ＲＡ，ＲＢの他方の端子は定電流源ＣＳ２へ接続されている。同様に抵抗ＲＣ，ＲＤの他方の端子は定電流源ＣＳ５へ接続されている。尚、他の構成要素は、実施の形態４のものと同様でありそれらの説明を省略する。
【００５６】
実施の形態５のソースホロワ回路を有するフリップフロップ回路は、抵抗ＲＡ、ＲＢをＮＭＯＳトランジスタＱＡ，ＱＢのソース側と定電流源ＣＳ２との間に挿入し、スレーブ回路においては抵抗ＲＣ，ＲＤをＮＭＯＳトランジスタＱＣ，ＱＤと定電流源ＣＳ５との間に挿入し、マスタ回路のＮＭＯＳトランジスタＱＡ，ＱＢのいずれか、またスレーブ回路のＮＭＯＳトランジスタＱＣ，ＱＤのいずれかを完全にオフさせないようにするものである。即ち、マスタ回路内で、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げ、またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用させ高速に動作させるものである。
【００５７】
次に動作について説明する。
ＮＭＯＳトランジスタＱ７のゲート入力としてハイレベルの電圧の信号が入力され、ＮＭＯＳトランジスタＱ８のゲート入力としてロウレベルの電圧の信号が入力された場合、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げる。またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用される。以上のようにして高速動作を実現する。
【００５８】
この実施の形態５のフリップフロップ回路の動作は、基本的に実施の形態４のフリップフロップ回路の動作と同様であるが、実施の形態５のフリップフロップ回路のマスタ回路において、抵抗ＲＡ，ＲＢをＮＭＯＳトランジスタＱＡ，ＱＢのソース側と定電流源ＣＳ２との間に挿入し、スレーブ回路においては抵抗ＲＣ，ＲＤをＮＭＯＳトランジスタＱＣ，ＱＤのソース側と定電流源ＣＳ５との間に挿入し、マスタ回路のＮＭＯＳトランジスタＱＡ，ＱＢのいずれか、またスレーブ回路のＮＭＯＳトランジスタＱＣ，ＱＤのいずれかを完全にオフさせないようにしたものである。
【００５９】
例えば、実施の形態４のフリップフロップ回路では、ＮＭＯＳトランジスタＱＡが完全にオフした場合に、ＮＭＯＳトランジスタＱ７内のリーク電流により、低周波数で動作させる場合、ＮＭＯＳトランジスタＱ７の出力レベルが上昇してしまう場合がある。これに対し実施の形態５のフリップフロップ回路の構成では、そのようなことは発生しない。
【００６０】
なお、実施の形態４および実施の形態５では、ソースホロワ回路を有するフリップフロップ回路の例を示したが、この発明は、この例に限定されることなく一般的な電流モード回路のすべてに適用できるのは言うまでもない。また、ＮＭＯＳトランジスタのボディ端子はソース電位でもＧＮＤレベルのいずれに接続した構成でもよい。
【００６１】
以上のように、この実施の形態５によれば、ソースホロワ回路を有するフリップフロップ回路内のマスタ回路で、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げ、またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用されるので、高速動作を実現することができる。
【００６３】
【発明の効果】
以上のように、請求項１記載の発明によれば、ゲートおよびボディ端子が第１の電圧を受ける入力端子に共通に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートおよびボディ端子が第２の電圧を受ける入力端子に共通に接続される第２のＮＭＯＳトランジスタと、前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースに接続される定電流源とを備え、第１および第２のＮＭＯＳトランジスタのドレインが、それぞれ抵抗を介して電源電圧へ接続するように構成したので、低電圧動作できる効果がある。また、第１および第２のＮＭＯＳトランジスタのしきい値電圧を下げ、低電圧動作が可能となる効果がある。
【００６４】
請求項２記載の発明によれば、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備える。さらに、第１のＰＭＯＳトランジスタのボディ端子が第２のＰＭＯＳトランジスタのドレインへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＰＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのボディ電圧を制御して、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御するように構成したので、高速動作できる効果がある。
【００６５】
請求項３記載の発明によれば、第１および第２のＰＭＯＳトランジスタのゲートは接地され、第１のＰＭＯＳトランジスタのボディ端子は第１のＮＭＯＳトランジスタのゲートへ接続され、第２のＰＭＯＳトランジスタのボディ端子は第１のＮＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御するように構成したので、高速動作できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電流モードロジック回路を示す回路図である。
【図２】 この発明の実施の形態２による電流モードロジック回路を示す回路図である。
【図３】 図２に示す電流モードロジック回路の他の構成を示す回路図である。
【図４】 この発明の実施の形態３による電流モードロジック回路を示す回路図である。
【図５】 この発明の実施の形態４によるソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図６】 この発明の実施の形態５によるソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図７】 従来の電流モードロジック回路を示す回路図である。
【図８】 従来のソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図９】 従来のフリップフロップ回路の動作を示すタイミングチャートである。
【図１０】 従来のフリップフロップ回路に用いる定電流源を示す回路図である。
【図１１】 図１０に示す定電流源の電流−電圧特性を示す説明図である。
【符号の説明】
Ｂ１，Ｂ２，Ｂ３，Ｂ４ ボディ端子、Ｉ 定電流源、ＩＮ 入力端子、Ｎ１ＮＭＯＳトランジスタ（第１のＮＭＯＳトランジスタ）、Ｎ２ ＮＭＯＳトランジスタ（第２のＮＭＯＳトランジスタ）、Ｎ３ ＮＭＯＳトランジスタ（第３のＮＭＯＳトランジスタ）、Ｎ４ ＮＭＯＳトランジスタ（第４のＮＭＯＳトランジスタ）、ＯＵＴ 出力端子、Ｐ１ ＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ）、Ｐ２ ＰＭＯＳトランジスタ（第２のＰＭＯＳトランジスタ）、Ｑ１，Ｑ２ データ書き込み回路、Ｑ４，Ｑ５ データ保持回路、Ｑ７ ＮＭＯＳトランジスタ（第５のＮＭＯＳトランジスタ）、Ｑ８ ＮＭＯＳトランジスタ（第６のＮＭＯＳトランジスタ）、ＱＡ ＮＭＯＳトランジスタ（第７のＮＭＯＳトランジスタ）、ＱＢ ＮＭＯＳトランジスタ（第８のＮＭＯＳトランジスタ）、Ｒ１，Ｒ２，ＲＡ，ＲＢ 抵抗。
【発明の属する技術分野】
この発明は、ＭＯＳトランジスタのボディ領域の電圧を制御し、低電圧動作および高速動作可能なＭＯＳトランジスタを用いた電流モードロジック回路に関するものである。
【０００２】
【従来の技術】
従来例１．
図７は、ＭＯＳトランジスタを用いた従来の電流モードロジック回路を示す回路図であり、図において、Ｎ１，Ｎ２はＮＭＯＳトランジスタ、Ｒ１，Ｒ２は抵抗、Ｉは定電流源、ＩＮはＮＭＯＳトランジスタＮ１のゲートへ接続された入力端子、ＯＵＴはＮＭＯＳトランジスタＮ１のドレインへ接続された出力端子、ＲＥＦ（リファレンス）は基準電圧の入力端子、ｄはノード、ＢはＮＭＯＳトランジスタＮ１、Ｎ２のボディ端子である。
【０００３】
次に動作について説明する。
以下の説明で用いられる電圧値、電流値、抵抗値は一例であり、電源電圧が２．０Ｖ、基準電圧が１．２Ｖ、抵抗Ｒ１，Ｒ２がともに１ｋΩ、定電流源Ｉが供給する電流Ｉが０．４ｍＡ、ＮＭＯＳトランジスタＮ１およびＮ２のしきい値電圧が０．４Ｖであるとする。また、入力端子ＩＮには、ロウレベル（Ｌｏｗ）の電圧として１．０Ｖの矩形波電圧が、ハイレベル（Ｈｉｇｈ）の電圧値として１．４Ｖの矩形波電圧が印加されるものとする。
【０００４】
先ず、ノードｄの電圧が、入力端子ＩＮに印加される電圧に従ってどのように決定されるかを説明する。ノードｄの電圧は、入力端子ＩＮあるいは基準電圧ＲＥＦの電圧よりもＮＭＯＳトランジスタＮ１、Ｎ２のしきい値電圧分下がった電圧値となる。入力端子ＩＮへロウレベルの電圧が印加される場合、ノードｄの電圧は基準電圧より、しきい値電圧分下がった電圧である０．８Ｖになる。入力端子ＩＮへハイレベルの電圧が印加される場含、ノードｄの電圧は、入力端子電圧よりしきい値電圧分下がった電圧である１．０Ｖになる。
【０００５】
次に、ＮＭＯＳトランジスタＮ１，Ｎ２のオン・オフ動作および出力端子ＯＵＴの電圧について説明する。
入力端子ＩＮへ１．０Ｖのロウレベルの電圧が印加された場含、ＮＭＯＳトランジスタＮ１のゲート・ソース間の電圧差は０．２Ｖである。この値はしきい値電圧０．４Ｖよりも小さい電圧であるため、ＮＭＯＳトランジスタＮ１はオフする。一方、ＮＭＯＳトランジスタＮ２のゲート・ソース間の電圧差は０．４Ｖであり、ＮＭＯＳトランジスタＮ２はオン状態にある。このため、出力端子ＯＵＴの電圧は、定電流源Ｉの電圧値２．０Ｖとなる。
【０００６】
次に、入力端子ＩＮに１．４ＶのＨｉｇｈ電圧が印加された場合、ＮＭＯＳトランジスタＮ１のゲート・ソース間の電圧差は０．４Ｖ、ＮＭＯＳトランジスタＮ２のゲート・ソース間の電圧差は０．２Ｖになるため、ＮＭＯＳトランジスタＮ１がオン、ＮＭＯＳトランジスタＮ２がオフ状態になる。このとき抵抗Ｒ１には０．４ｍＡの電流が流れ、このため出力端子ＯＵＴの電圧は１．６Ｖになる。以上により、以下の関係を得る。
【０００７】
＜ＩＮ＞ ＜ＯＵＴ＞
−−−−−−−−−−−−−−−−−
１．０Ｖ ２．０Ｖ
１．４Ｖ １．６Ｖ
−−−−−−−−−−−−−−−−−
【０００８】
上記した関係より、図７に示す従来の電流モードロジック回路は、入力端子ＩＮへ印加された入力電圧値を反転させるインバータの役割を果たす機能を有することがわかる。
【０００９】
従来例２．
図８は、従来のソースホロワ回路を備えたフリップフロップ回路を示す回路図であり、図において、Ｒ１〜Ｒ４は抵抗、Ｑ１〜Ｑ１６はＮＭＯＳトランジスタ、ＣＳ１〜ＣＳ６は定電流源、Ｄはデータ信号入力端子、Ｃはクロック信号入力端子、ＱおよびＱＢはデータ信号出力端子、ＶＢ１は第１の基準電圧端子、ＶＢ２は第２の基準電圧端子である。
【００１０】
図８に示す従来例２のフリップフロップ回路は、ＮＭＯＳトランジスタＱ１〜Ｑ８、抵抗Ｒ１，Ｒ２、定電流源ＣＳ１〜ＣＳ３からなるマスタ回路と、ＮＭＯＳトランジスタＱ９〜Ｑ１６、抵抗Ｒ３，Ｒ４、定電流源ＣＳ４〜ＣＳ６からなるスレーブ回路から構成されている。このマスタ回路とスレーブ回路とは同一の回路構成となっている。
【００１１】
次に動作について説明する。
以下では、第１の基準電圧端子ＶＢ１には、データ入力端子Ｄに入力される信号の論理振幅のしきい値電圧を供給するものとする。また第２の基準電圧端子ＶＢ２にはクロック入力端子Ｃに入力される信号の論理振幅のしきい値電圧を与えるものとする。ＮＭＯＳトランジスタＱ１とＱ２，Ｑ９とＱ１０はそれぞれデータ書き込み回路を、ＮＭＯＳトランジスタＱ４とＱ５，Ｑ１２とＱ１３はそれぞれデータ保持回路を構成する。
【００１２】
クロック信号入力端子Ｃへ入力されるクロック信号がハイレベル（Ｈｉｇｈ）のときには、ＮＭＯＳトランジスタＱ３，Ｑ１４がオンし、マスタ回路内のデータ書き込み回路とスレーブ回内路のデータ保持回路がオンする。ＮＭＯＳトランジスタＱ６，Ｑ１１はオフし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路はオフ状態になる。このとき、ＮＭＯＳトランジスタＱ１に入力されるデータ信号ＩＤ１がハイレベルであれば、ＮＭＯＳトランジスタＱ１がオンし、ＮＭＯＳトランジスタＱ２がオフし、定電流源ＣＳ１によって設定された電流は、ＮＭＯＳトランジスタＱ１，Ｑ３を介して抵抗Ｒ１を流れる。
【００１３】
したがって、ＮＭＯＳトランジスタＱ８はロウレベル（Ｌｏｗ）を出力する。一方、ＮＭＯＳトランジスタＱ２はオフしているので、抵抗Ｒ２には電流が流れず、ＮＭＯＳトランジスタＱ７はハイレベルを出力する。このようにしてマスタ回路ではデータ書き込みが行われる。スレーブ回路ではデータ保持回路がオンしているので、前回保持したデータ信号ＩＤ０が保持されており、ＮＭＯＳトランジスタＱ１５，Ｑ１６を介してデータ信号出力端子ＱＢ，Ｑへ出力されている。
【００１４】
ＮＭＯＳトランジスタＱ７とＱ８と同様に、ＮＭＯＳトランジスタＱ１５とＱ１６はお互いに相補の関係にある信号を出力する。クロック信号入力端子Ｃに入力されるクロック信号が、ハイレベルからロウレベルへ変化すると、ＮＭＯＳトランジスタＱ６，Ｑ１１がオンし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路がオンする。ＮＭＯＳトランジスタＱ３，Ｑ１４はオフし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路はオフ状態になる。
【００１５】
ＮＭＯＳトランジスタＱ４とＱ５は、ゲート端子がそれぞれＮＭＯＳトランジスタＱ７とＱ８のソース端子に接続されており、クロック信号がハイレベルのときに入力されていたデータ信号ＩＤ１によりＮＭＯＳトランジスタＱ４はオンしＮＭＯＳトランジスタＱ５はオフし、これによりデータ信号ＩＤ１は保持される。従って、ＮＭＯＳトランジスタＱ７，Ｑ８はクロック信号がハイレベルのときと同じ値をスレーブ回路へ出力し続ける。
【００１６】
スレーブ回路内のデータ書き込み回路はオンしており、ＮＭＯＳトランジスタＱ７はハイレベルを出力し、またＮＭＯＳトランジスタＱ８はロウレベルを出力している。このため、ＮＭＯＳトランジスタＱ９はオンし、ＮＭＯＳトランジスタＱ１０はオフする。従って、定電流源ＣＳ４により設定されている電流は、ＮＭＯＳトランジスタＱ９，Ｑ１１を介して抵抗Ｒ３を流れる。
【００１７】
このため、ＮＭＯＳトランジスタＱ１６はロウレベルを出力する。ＮＭＯＳトランジスタＱ１０はオフしているので、抵抗Ｒ４には電流が流れず、ＮＭＯＳトランジスタＱ１５はハイレベルを出力する。このようにして、スレーブ回路ではデータが更新される。データ入力端子に入力される入力データがロウレベルの場合でも同様に動作するが、この場合には、ＮＭＯＳトランジスタＱ１６はハイレベルを、ＮＭＯＳトランジスタＱ１５はロウレベルを出力する。
【００１８】
上記したように、図８に示す従来例２のフリップフロップ回路では、クロック信号がハイレベルのときにマスタ回路内にデータを取り込み、クロック信号がロウレベルのときに、スレーブ回路がデータを更新する。
【００１９】
図９は、図８に示す従来例２のフリップフロップ回路の動作を示すタイミングチャートである。図９のタイミングチャートに示すように、図８に示す従来のフリップフロップ回路は、クロック信号入力端子Ｃから入力されるクロック信号に基づいて、入力端子Ｄから入力される入力データ信号を取り込み、所定クロック経過して、出力データ端子Ｑ，ＱＢからデータ信号を出力する。
【００２０】
図１０は、図８に示す従来のフリップフロップ回路に用いる定電流源を示す回路図であり、図において、Ｉｄは電流、Ｖｃｓはゲートに供給される電圧、Ｖｄはドレインへ供給される電圧である。図１１は、図１０に示す定電流源の電流−電圧特性を示す説明図である。図１２の説明図に示すように、一般に、ドレイン電圧Ｖｄには飽和領域の電圧を与え、ドレイン電圧Ｖｄが変化した場合であっても一定値の電流Ｉｄを流せるような領域で使用する。また、電圧Ｖｃｓ２は、電圧Ｖｃｓ１よりも高い電圧を示す。所望の電流値Ｉｄを得るためには、電圧Ｖｃｓの設定値をＶｃｓ２あるいはＶｃｓ１に設定する。
【００２１】
【発明が解決しようとする課題】
図７に示した従来例１の電流モードロジック回路では、ＮＭＯＳトランジスタのボディ端子Ｂをアース電圧ＧＮＤに接続すると、ソース・ボディ間の電圧差Ｖｓｂが大きくなるので、基板バイアス効果を介してＮＭＯＳトランジスタのしきい値電圧が上がる。上記の従来例１で説明したように、ＮＭＯＳトランジスタＮ１，Ｎ２を用いた従来の電流モードロジック回路では、ＮＭＯＳトランジスタのしきい値電圧程度の振幅を持つ入力波形を必要とするため、電源電圧を下げるのが困難であるという課題があった。さらに、図７に示す従来例１の電流モードロジック回路内の抵抗Ｒ１，Ｒ２を可変にし、ＮＭＯＳトランジスタＮ１がオンの時には抵抗Ｒ１の抵抗値を大きく、ＮＭＯＳトランジスタＮ１がオフの時には、抵抗Ｒ１の抵抗値を小さくすれば、高速に動作されることができる。
【００２２】
また、従来例２のフリップフロップ回路は、図８に示す構成を有しており、図９に示す定電流源回路が用いられていた。このため、ＮＭＯＳトランジスタＱ７と定電流源ＣＳ２、ＮＭＯＳトランジスタＱ８と定電流源ＣＳ３、ＮＭＯＳトランジスタＱ１５と定電流源ＣＳ５、ＮＭＯＳトランジスタＱ１６と定電流源ＣＳ６で構成されたソースホロワ回路において、出力がロウレベルからハイレベルヘ変化する場合には高速に動作するが、ハイレベルからロウレベルへ変化する場合には動作が遅くなるという課題があった。
【００２３】
これは、出力が立ち上がるときには、ＮＭＯＳトランジスタＱ７，Ｑ８，Ｑ１５，Ｑ１６の高駆動力による、即ち、負荷容量が大きいときには、ゲート電圧の２乗に比例する電流が流れる。一方、出力が立ち下がるときには、定電流源ＣＳ２，ＣＳ３，ＣＳ５，ＣＳ６の一定電流による電流が流れるためである。
【００２４】
この発明は上記のような課題を解決するためになされたものであり、低電圧動作および高速動作が可能な電流モードロジック回路を得ることを目的とする。
【００２６】
【課題を解決するための手段】
請求項１記載の発明に係る電流モードロジック回路は、ゲートおよびボディ端子が第１の電圧を受ける入力端子に共通に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートおよびボディ端子が第２の電圧を受ける入力端子に共通に接続される第２のＮＭＯＳトランジスタと、第１及び第２のＮＭＯＳトランジスタのそれぞれのソースに接続される定電流源とを備え、第１および第２のＮＭＯＳトランジスタのドレインが、それぞれ抵抗を介して電源電圧へ接続されていることで、低電圧動作を可能にするものである。また、第１および第２のＮＭＯＳトランジスタのボディ端子のそれぞれに、第１の電圧を印加する入力端子および第２の電圧を印加する入力端子を接続して、第１および第２のＮＭＯＳトランジスタのボディ電圧を制御することで、第１および第２のＮＭＯＳトランジスタのしきい値電圧を下げ、低電圧動作を可能にするものである。
【００２７】
請求項２記載の発明に係る電流モードロジック回路は、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備え、第１のＰＭＯＳトランジスタのボディ端子が第２のＰＭＯＳトランジスタのドレインへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＰＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのボディ電圧を制御し、これら第１および第２のＰＭＯＳトランジスタのオン抵抗を制御することで、高速動作を可能とするものである。
【００２８】
請求項３記載の発明に係る電流モードロジック回路は、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備えている。さらに、第１のＰＭＯＳトランジスタのボディ端子が第１のＮＭＯＳトランジスタのゲートへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＮＭＯＳトランジスタのドレインへ接続されている。そして、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御することで、高速動作を可能とするものである。
【００２９】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による電流モードロジック回路を示す回路図であり、図において、Ｎ１，Ｎ２はＮＭＯＳトランジスタ（第１および第２のＮＭＯＳトランジスタ）、Ｒ１，Ｒ２は抵抗、Ｉは定電流源、ＩＮはＮＭＯＳトランジスタＮ１のゲートに接続された入力端子、ＯＵＴはＮＭＯＳトランジスタＮ１のソースに接続された出力端子、ＲＥＦ（リファレンス）は基準電圧の入力端子、ｄはノード、Ｂ１，Ｂ２はそれぞれＮＭＯＳトランジスタＮ１，Ｎ２のボディ端子である。実施の形態１の電流モードロジック回路は、ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２をそれぞれのゲート端子へ接続した構成となっている。
【００３０】
実施の形態１の電流モードロジック回路は、ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２を、それぞれのゲートへ接続した構成にすることで、ＮＭＯＳトランジスタのしきい値電圧を下げ低電圧動作を可能とするものである。
【００３１】
次に動作について説明する。
ＮＭＯＳトランジスタＮ１，Ｎ２のそれぞれのボディ端子Ｂ１，Ｂ２は、それぞれのゲート端子へ接続されているため、ソース・ボディ間の電圧差Ｖｓｂが負になる。以下の説明では、従来例１との比較を容易にするため、従来例１の場合と同様に、電源電圧が２．０Ｖ、基準電圧が１．２Ｖ、抵抗Ｒ１、Ｒ２がともに１ｋΩ、定電流源Ｉが供給する電流Ｉが０．４ｍＡ、ＮＭＯＳトランジスタＮ１およびＮ２のしきい値電圧が０．４Ｖであるとする。また、入力端子ＩＮには、ロウレベルの電圧として１．０Ｖの矩形波電圧が、ハイレベルの電圧値として１．４Ｖの矩形波電圧が印加されるものとする。
【００３２】
入力端子ＩＮへ印加される電圧が１．０Ｖから１．４Ｖへ変化する場合、ノードｄの電圧は０．８Ｖから１．０Ｖの間で変化する。この実施の形態１の電流モードロジック回路では、ＮＭＯＳトランジスタＮ１のボディ端子Ｂ１は、入力端子ＩＮと接続されているため、電圧差Ｖｓｂは負になる。そして、基板バイアス効果から、ＮＭＯＳトランジスタＮ１のしきい値電圧は、電圧差Ｖｓｂが小さくなるほど低くなる。
【００３３】
以上のように、この実施の形態１によれば、基板バイアス効果から、ＮＭＯＳトランジスタのしきい値電圧は、電圧差Ｖｓｂが小さくなるほど低くなるので、この実施の形態１の電流モードロジック回路の回路構成によれば、ＮＭＯＳトランジスタのしきい値電圧を低くして電源電圧を下げることができる。
【００３４】
実施の形態２．
図２は、この発明の実施の形態２による電流モードロジック回路を示す回路図であり、図３は、図２に示す電流モードロジック回路の他の構成を示す。これらの図において、Ｐ１，Ｐ２はＰＭＯＳトランジスタ（第１および第２のＰＭＯＳトランジスタ）、Ｂ３，Ｂ４はそれぞれＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子、ｄ１，ｄ２はノードである。また、Ｎ３，Ｎ４はＮＭＯＳトランジスタ（第３および第４のＮＭＯＳトランジスタ）である。尚、その他の構成要素は実施の形態１のものと同様なのでそれらの説明は省略する。
図２および図３に示すこの実施の形態２の電流モードロジック回路では、実施の形態１の電流モードロジック回路における抵抗Ｒ１，Ｒ２をＰＭＯＳトランジスタＰ１，Ｐ２、あるいはＮＭＯＳトランジスタＮ３，Ｎ４で置き換える。さらに、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有する。
また、図２に示す電流モードロジック回路では、ＰＭＯＳトランジスタＰ１，Ｐ２のゲートは接地されており、図３に示す電流モードロジック回路では、ＮＭＯＳトランジスタＮ３，Ｎ４のゲートは電源電圧へ接続されている。
【００３５】
実施の形態２の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有し、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ電圧を制御してオン抵抗を制御し、これにより高速動作が可能な電流モードロジック回路を得るものである。
【００３６】
次に動作について説明する。
以下では、図２に示す電流モードロジック回路の動作に関して説明を行う。尚、図３に示すＮＭＯＳトランジスタＮ３，Ｎ４を用いた電流モードロジック回路の動作は、基本的に図２の場合と同様なので、ここではそれらの説明を省略する。
入力端子ＩＮにロウレベルの電圧が入力されると、ＮＭＯＳトランジスタＮ１がオフ状態、ＮＭＯＳトランジスタＮ２がオン状態となる。このとき、ノードｄの電圧は上昇し、ノードｄ２の電圧は下降する。このためＰＭＯＳトランジスタＰ１のボディ電圧は下がり、基板バイアス効果によりＰＭＯＳトランジスタＰ１のしきい値電圧は下がる。よってＰＭＯＳトランジスタＰ１のオン抵抗が下がり、出力端子ＯＵＴの電圧は、電源電圧まで上昇する。
【００３７】
入力端子ＩＮにハイレベルの電圧が印加すると、ＮＭＯＳトランジスタＮ１がオン状態、ＮＭＯＳトランジスタＮ２がオフ状態になる。このとき、ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３でのボディ電圧は上昇し、これによりＰＭＯＳトランジスタＰ１のしきい電圧が上昇するので、ＰＭＯＳトランジスタＰ１のオン抵抗が上がる。これにより、出力端子ＯＵＴの出力電圧が下がりやすくなる。尚、図２に示した実施の形態２では、インバータ論理の場合について説明したが、例えば、バッファ論理の場合（図示せず）では、ＮＭＯＳトランジスタＮ２のドレインへ出力端子ＯＵＴが接続され、同様の動作を行う。
【００３８】
以上のように、この実施の形態２によれば、ＰＭＯＳトランジスタＰ１，Ｐ２、ＮＭＯＳトランジスタＮ３，Ｎ４のボディ端子Ｂ３，Ｂ４のそれぞれが、それぞれのドレインへ接続された構成を有し、これによりＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ３，Ｎ４のしきい値電圧を上昇させ、出力端子ＯＵＴの出力電圧を下がりやすくして、高速動作を行うことができる。
【００３９】
実施の形態３．
図４は、この発明の実施の形態３による電流モードロジック回路を示す回路図であり、図において、ｄ３，ｄ４はノードである。尚、その他の構成要素は、実施の形態２のものと同様なのでそれらの説明は省略する。
この実施の形態３の電流モードロジック回路では、実施の形態２の電流モードロジック回路におけるＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子Ｂ３，Ｂ４をそれぞれノードｄ３，ｄ４へ接続し、ＰＭＯＳトランジスタＰ１，Ｐ２のゲートを接地した構成を有している。
【００４０】
実施の形態３の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１，Ｐ２のボディ端子Ｂ３，Ｂ４のそれぞれが、ノードｄ３，ｄ４へ接続された構成を有し、ＰＭＯＳトランジスタＰ１，Ｐ２のボディ電圧を制御してＰＭＯＳトランジスタＰ１，Ｐ２のオン抵抗を制御し、これにより高速動作が可能なインバータを得るものである。
【００４１】
次に動作について説明する。
ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３はノードｄ３を介して入力端子ＩＮへ接続されている。また、ＰＭＯＳトランジスタＰ２のボディ端子Ｂ４は、ノードｄ４を介して出力端子ＯＵＴへ接続されている。
【００４２】
この実施の形態３の電流モードロジック回路の動作は、図２に示す実施の形態２の電流モードロジック回路の動作と同様に、負荷トランジスタであるＰＭＯＳトランジスタＰ１のオン抵抗が可変になり、その動作が高速化される。実施の形態２の電流モードロジック回路の場合と比較すると、実施の形態３の電流モードロジック回路は、ＰＭＯＳトランジスタＰ１のボディ端子Ｂ３の電圧の変化が入力端子ＩＮに印加される電圧の変化とともに変化するので、実施の形態２のものと比較してさらに高速動作を行わせることができる。
【００４３】
実施の形態４．
図５は、この発明の実施の形態４によるソースホロワ回路を有するフリップフロップ回路を示す回路図であり、図において、Ｑ１〜Ｑ６，Ｑ７（第５のＮＭＯＳトランジスタ），Ｑ８（第６のＮＭＯＳトランジスタ），Ｑ９〜Ｑ１４，ＱＡ（第７のＮＭＯＳトランジスタ），ＱＢ（第８のＮＭＯＳトランジスタ），ＱＣ，ＱＤはＮＭＯＳトランジスタ、Ｒ１〜Ｒ４は抵抗、ＣＳ１，ＣＳ２，ＣＳ４，ＣＳ５は定電流源、ＱＢ，Ｑ，Ｃ，Ｄ，ＶＢ１，ＶＢ２はそれぞれ、ＭＯＳトランジスタＱ１３，Ｑ１２，Ｑ３，Ｑ１，Ｑ２，Ｑ６のゲートに接続されている端子である。この実施の形態４のソースホロワ回路を有するフリップフロップ回路は、ＭＯＳトランジスタＱ１〜Ｑ８，ＱＡ，ＱＢからなるマスタ回路と、ＭＯＳトランジスタＱ９〜Ｑ１６，ＱＣ，ＱＤからなるスレーブ回路から構成されている。また、ＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２からソースホロワ回路が構成される。
【００４４】
実施の形態４のソースホロワ回路を有するフリップフロップ回路は、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２から構成されるソースホロワ回路により、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げてフリップフロップ回路を高速に動作させるものである。
【００４５】
次に動作について説明する。
以下では、第１の基準電圧端子ＶＢ１には、データ入力端子Ｄに入力される信号の論理振幅のしきい値電圧を供給するものとする。また第２の基準電圧端子ＶＢ２にはクロック入力端子Ｃに入力される信号の論理振幅のしきい値電圧を与えるものとする。
【００４６】
ＮＭＯＳトランジスタＱ１とＱ２、Ｑ９とＱ１０はそれぞれデータ書き込み回路を、ＮＭＯＳトランジスタＱ４とＱ５、Ｑ１２とＱ１３はそれぞれデータ保持回路を構成する。
【００４７】
クロック信号入力端子Ｃへ入力されるクロック信号がハイレベルのときには、ＮＭＯＳトランジスタＱ３，Ｑ１４がオンし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路がオンする。ＮＭＯＳトランジスタＱ６，Ｑ１１はオフし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路はオフ状態になる。このとき、ＮＭＯＳトランジスタＱ１に入力されるデータ信号ＩＤ１がハイレベルであれば、ＮＭＯＳトランジスタＱ１がオンし、ＮＭＯＳトランジスタＱ２がオフし、定電流源ＣＳ１によって設定された電流は、ＮＭＯＳトランジスタＱ１，Ｑ３を介して抵抗Ｒ１を流れる。したがって、ＮＭＯＳトランジスタＱ８はロウレベルを出力する。
【００４８】
一方、ＮＭＯＳトランジスタＱ２はオフしているので、抵抗Ｒ２には電流が流れず、ＮＭＯＳトランジスタＱ７はハイレベルを出力する。このようにしてマスタ回路ではデータ書き込みを行う。スレーブ回路ではデータ保持回路がオンしているので、前回保持したデータ信号ＩＤ０が保持されており、ＮＭＯＳトランジスタＱ１５，Ｑ１６を介してデータ信号出力端子ＱＢ，Ｑへ出力されている。
【００４９】
ＮＭＯＳトランジスタＱ７とＱ８と同様に、ＮＭＯＳトランジスタＱ１５とＱ１６はお互いに相補の関係にある信号を出力する。クロック信号入力端子Ｃに入力されるクロック信号が、ハイレベルからロウレベルに変化すると、ＮＭＯＳトランジスタＱ６，Ｑ１１がオンし、マスタ回路内のデータ保持回路とスレーブ回路内のデータ書き込み回路がオンする。ＮＭＯＳトランジスタＱ３，Ｑ１４はオフし、マスタ回路内のデータ書き込み回路とスレーブ回路内のデータ保持回路はオフ状態になる。
【００５０】
ＮＭＯＳトランジスタＱ４とＱ５は、ゲート端子がそれぞれＮＭＯＳトランジスタＱ７とＱ８のソースに接続されており、クロック信号がハイレベルのときに入力されていたデータ信号ＩＤ１によりＮＭＯＳトランジスタＱ４はオンしＮＭＯＳトランジスタＱ５はオフし、これによりデータ信号ＩＤ１は保持される。従って、ＮＭＯＳトランジスタＱ７，Ｑ８はクロック信号がハイレベルのときと同じ値をスレーブ回路へ出力し続ける。
【００５１】
スレーブ回路内のデータ書き込み回路はオンしており、ＮＭＯＳトランジスタＱ７はハイレベルを出力し、またＮＭＯＳトランジスタＱ８はロウレベルを出力している。このため、ＮＭＯＳトランジスタＱ９はオンし、ＮＭＯＳトランジスタＱ１０はオフする。従って、定電流源ＣＳ４により設定されている電流は、ＮＭＯＳトランジスタＱ９，Ｑ１１を介して抵抗Ｒ３を流れる。
【００５２】
このため、ＮＭＯＳトランジスタＱ１６はロウレベルを出力する。ＮＭＯＳトランジスタＱ１０はオフしているので、抵抗Ｒ４には電流が流れず、ＮＭＯＳトランジスタＱ１５はハイレベルを出力する。このようにして、スレーブ回路ではデータが更新される。データ入力端子に入力される入力データがロウレベルの場合でも同様に動作するが、この場合には、ＮＭＯＳトランジスタＱ１６はハイレベルを、ＮＭＯＳトランジスタＱ１５はロウレベルを出力する。即ち、クロック信号がハイレベルのときにマスタ回路内にデータを取り込み、クロック信号がロウレベルのときに、スレーブ回路がデータを更新する。
【００５３】
図５に示す実施の形態４のフリップフロップ回路において、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと定電流源ＣＳ２から構成されるソースホロワ回路では、ＮＭＯＳトランジスタＱ７にハイレベルの電圧の信号が入力され、ＮＭＯＳトランジスタＱ８にロウレベルの電圧の信号が入力された場合、ＮＭＯＳトランジスタＱＢがオンし、定電流源ＣＳ２の電流は、すべてＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げることができる。また、このときにはＮＭＯＳトランジスタＱＡはオフし、ＮＭＯＳトランジスタＱ７に流れる電流は、すべてＮＭＯＳトランジスタＱ７の出力の立ち上がりに使われる。
【００５４】
以上のように、この実施の形態４によれば、マスタ回路内のＮＭＯＳトランジスタＱ７，Ｑ８，ＱＡ，ＱＢと電流源ＣＳ２から構成されるソースホロワ回路により、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げることができる。この場合、ＮＭＯＳトランジスタＱＡはオフしてＮＭＯＳトランジスタＱ７に流れる電流は、すべてＮＭＯＳトランジスタＱ７の出力の立ち上がりに使用することができるので、フリップフロップ回路を高速に動作することができる。
【００５５】
実施の形態５．
図６は、この発明の実施の形態５によるソースホロワ回路を備えるフリップフロップ回路を示す回路図であり、図において、ＲＡ，ＲＢ，ＲＣ，ＲＤは抵抗であり、それぞれＮＭＯＳトランジスタＱＡ，ＱＢ，ＱＣ，ＱＤのゲートへ接続されている。抵抗ＲＡ，ＲＢの他方の端子は定電流源ＣＳ２へ接続されている。同様に抵抗ＲＣ，ＲＤの他方の端子は定電流源ＣＳ５へ接続されている。尚、他の構成要素は、実施の形態４のものと同様でありそれらの説明を省略する。
【００５６】
実施の形態５のソースホロワ回路を有するフリップフロップ回路は、抵抗ＲＡ、ＲＢをＮＭＯＳトランジスタＱＡ，ＱＢのソース側と定電流源ＣＳ２との間に挿入し、スレーブ回路においては抵抗ＲＣ，ＲＤをＮＭＯＳトランジスタＱＣ，ＱＤと定電流源ＣＳ５との間に挿入し、マスタ回路のＮＭＯＳトランジスタＱＡ，ＱＢのいずれか、またスレーブ回路のＮＭＯＳトランジスタＱＣ，ＱＤのいずれかを完全にオフさせないようにするものである。即ち、マスタ回路内で、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げ、またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用させ高速に動作させるものである。
【００５７】
次に動作について説明する。
ＮＭＯＳトランジスタＱ７のゲート入力としてハイレベルの電圧の信号が入力され、ＮＭＯＳトランジスタＱ８のゲート入力としてロウレベルの電圧の信号が入力された場合、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げる。またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用される。以上のようにして高速動作を実現する。
【００５８】
この実施の形態５のフリップフロップ回路の動作は、基本的に実施の形態４のフリップフロップ回路の動作と同様であるが、実施の形態５のフリップフロップ回路のマスタ回路において、抵抗ＲＡ，ＲＢをＮＭＯＳトランジスタＱＡ，ＱＢのソース側と定電流源ＣＳ２との間に挿入し、スレーブ回路においては抵抗ＲＣ，ＲＤをＮＭＯＳトランジスタＱＣ，ＱＤのソース側と定電流源ＣＳ５との間に挿入し、マスタ回路のＮＭＯＳトランジスタＱＡ，ＱＢのいずれか、またスレーブ回路のＮＭＯＳトランジスタＱＣ，ＱＤのいずれかを完全にオフさせないようにしたものである。
【００５９】
例えば、実施の形態４のフリップフロップ回路では、ＮＭＯＳトランジスタＱＡが完全にオフした場合に、ＮＭＯＳトランジスタＱ７内のリーク電流により、低周波数で動作させる場合、ＮＭＯＳトランジスタＱ７の出力レベルが上昇してしまう場合がある。これに対し実施の形態５のフリップフロップ回路の構成では、そのようなことは発生しない。
【００６０】
なお、実施の形態４および実施の形態５では、ソースホロワ回路を有するフリップフロップ回路の例を示したが、この発明は、この例に限定されることなく一般的な電流モード回路のすべてに適用できるのは言うまでもない。また、ＮＭＯＳトランジスタのボディ端子はソース電位でもＧＮＤレベルのいずれに接続した構成でもよい。
【００６１】
以上のように、この実施の形態５によれば、ソースホロワ回路を有するフリップフロップ回路内のマスタ回路で、ＮＭＯＳトランジスタＱＢが即座にオンし、定電流源ＣＳ２のほとんどの電流はＮＭＯＳトランジスタＱＢを流れ、ＮＭＯＳトランジスタＱ８の出力を高速に立ち下げ、またこの時、ＮＭＯＳトランジスタＱＡは、徐々に緩やかにオンし、ＮＭＯＳトランジスタＱ７に流れる大部分の電流はＮＭＯＳトランジスタＱ７の出力の立ち上がりとして使用されるので、高速動作を実現することができる。
【００６３】
【発明の効果】
以上のように、請求項１記載の発明によれば、ゲートおよびボディ端子が第１の電圧を受ける入力端子に共通に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートおよびボディ端子が第２の電圧を受ける入力端子に共通に接続される第２のＮＭＯＳトランジスタと、前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースに接続される定電流源とを備え、第１および第２のＮＭＯＳトランジスタのドレインが、それぞれ抵抗を介して電源電圧へ接続するように構成したので、低電圧動作できる効果がある。また、第１および第２のＮＭＯＳトランジスタのしきい値電圧を下げ、低電圧動作が可能となる効果がある。
【００６４】
請求項２記載の発明によれば、ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、ソースが電源電圧へ接続され、ゲートが接地され、ドレインが第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備える。さらに、第１のＰＭＯＳトランジスタのボディ端子が第２のＰＭＯＳトランジスタのドレインへ接続され、第２のＰＭＯＳトランジスタのボディ端子が第１のＰＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのボディ電圧を制御して、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御するように構成したので、高速動作できる効果がある。
【００６５】
請求項３記載の発明によれば、第１および第２のＰＭＯＳトランジスタのゲートは接地され、第１のＰＭＯＳトランジスタのボディ端子は第１のＮＭＯＳトランジスタのゲートへ接続され、第２のＰＭＯＳトランジスタのボディ端子は第１のＮＭＯＳトランジスタのドレインへ接続され、第１および第２のＰＭＯＳトランジスタのオン抵抗を制御するように構成したので、高速動作できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による電流モードロジック回路を示す回路図である。
【図２】 この発明の実施の形態２による電流モードロジック回路を示す回路図である。
【図３】 図２に示す電流モードロジック回路の他の構成を示す回路図である。
【図４】 この発明の実施の形態３による電流モードロジック回路を示す回路図である。
【図５】 この発明の実施の形態４によるソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図６】 この発明の実施の形態５によるソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図７】 従来の電流モードロジック回路を示す回路図である。
【図８】 従来のソースホロワ回路を有するフリップフロップ回路を示す回路図である。
【図９】 従来のフリップフロップ回路の動作を示すタイミングチャートである。
【図１０】 従来のフリップフロップ回路に用いる定電流源を示す回路図である。
【図１１】 図１０に示す定電流源の電流−電圧特性を示す説明図である。
【符号の説明】
Ｂ１，Ｂ２，Ｂ３，Ｂ４ ボディ端子、Ｉ 定電流源、ＩＮ 入力端子、Ｎ１ＮＭＯＳトランジスタ（第１のＮＭＯＳトランジスタ）、Ｎ２ ＮＭＯＳトランジスタ（第２のＮＭＯＳトランジスタ）、Ｎ３ ＮＭＯＳトランジスタ（第３のＮＭＯＳトランジスタ）、Ｎ４ ＮＭＯＳトランジスタ（第４のＮＭＯＳトランジスタ）、ＯＵＴ 出力端子、Ｐ１ ＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ）、Ｐ２ ＰＭＯＳトランジスタ（第２のＰＭＯＳトランジスタ）、Ｑ１，Ｑ２ データ書き込み回路、Ｑ４，Ｑ５ データ保持回路、Ｑ７ ＮＭＯＳトランジスタ（第５のＮＭＯＳトランジスタ）、Ｑ８ ＮＭＯＳトランジスタ（第６のＮＭＯＳトランジスタ）、ＱＡ ＮＭＯＳトランジスタ（第７のＮＭＯＳトランジスタ）、ＱＢ ＮＭＯＳトランジスタ（第８のＮＭＯＳトランジスタ）、Ｒ１，Ｒ２，ＲＡ，ＲＢ 抵抗。
Claims (3)
- ゲートおよびボディ端子が第１の電圧を受ける入力端子に共通に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、
ゲートおよびボディ端子が第２の電圧を受ける入力端子に共通に接続される第２のＮＭＯＳトランジスタと、
前記第１及び第２のＮＭＯＳトランジスタのそれぞれのソースに接続される定電流源とを備え、
前記第１及び第２のＮＭＯＳトランジスタのドレインはそれぞれ抵抗を介して電源電圧へ接続されている電流モードロジック回路。 - ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、
ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、
ソースが電源電圧へ接続され、ゲートが接地され、ドレインが前記第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備え、
前記第１のＰＭＯＳトランジスタのボディ端子が前記第２のＰＭＯＳトランジスタのドレインへ接続され、前記第２のＰＭＯＳトランジスタのボディ端子が前記第１のＰＭＯＳトランジスタのドレインへ接続されることを特徴とする電流モードロジック回路。 - ゲートが第１の電圧を受ける入力端子に接続され、ドレインが出力端子に接続される第１のＮＭＯＳトランジスタと、
ゲートが第２の電圧を受ける入力端子に接続される第２のＮＭＯＳトランジスタと、
ソースが電源電圧へ接続され、ゲートが接地され、ドレインが前記第１および第２のＮＭＯＳトランジスタのそれぞれのドレインへ接続された負荷素子としての第１および第２のＰＭＯＳトランジスタとを備え、
前記第１のＰＭＯＳトランジスタのボディ端子は前記第１のＮＭＯＳトランジスタのゲートへ接続され、前記第２のＰＭＯＳトランジスタのボディ端子は前記第１のＮＭＯＳトランジスタのドレインへ接続されることを特徴とする電流モードロジック回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07248597A JP3715066B2 (ja) | 1997-03-25 | 1997-03-25 | 電流モードロジック回路 |
| US08/904,940 US5892382A (en) | 1997-03-25 | 1997-08-01 | Current mode logic circuit, source follower circuit and flip flop circuit |
| KR1019970046385A KR100299335B1 (ko) | 1997-03-25 | 1997-09-09 | 전류모드논리회로및소스팔로워회로 |
| US09/225,207 US6104214A (en) | 1997-03-25 | 1999-01-04 | Current mode logic circuit, source follower circuit, and flip flop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07248597A JP3715066B2 (ja) | 1997-03-25 | 1997-03-25 | 電流モードロジック回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003122275A Division JP3688690B2 (ja) | 2003-04-25 | 2003-04-25 | ソースホロワ回路およびフリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270997A JPH10270997A (ja) | 1998-10-09 |
| JP3715066B2 true JP3715066B2 (ja) | 2005-11-09 |
Family
ID=13490682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07248597A Expired - Fee Related JP3715066B2 (ja) | 1997-03-25 | 1997-03-25 | 電流モードロジック回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5892382A (ja) |
| JP (1) | JP3715066B2 (ja) |
| KR (1) | KR100299335B1 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| JP3731322B2 (ja) * | 1997-11-04 | 2006-01-05 | ソニー株式会社 | レベルシフト回路 |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US6140845A (en) * | 1998-12-04 | 2000-10-31 | The Texas A&M University System | Pseudo-dynamic differential flip-flop |
| GB2345600B (en) * | 1999-01-09 | 2003-07-30 | Mitel Semiconductor Ltd | Voltage to current converter |
| JP2000268309A (ja) * | 1999-03-19 | 2000-09-29 | Mitsubishi Electric Corp | 書き込み電流駆動回路 |
| US6424194B1 (en) | 1999-06-28 | 2002-07-23 | Broadcom Corporation | Current-controlled CMOS logic family |
| US6911855B2 (en) * | 1999-06-28 | 2005-06-28 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| DE19934297C1 (de) | 1999-07-21 | 2000-10-05 | Siemens Ag | Integrierte Halbleiterschaltung mit erhöhter Betriebsspannung für programmierbare Elemente (z.B. zur Konfigurierung) |
| US6191629B1 (en) * | 1999-09-27 | 2001-02-20 | Conexant Systems, Inc. | Interlaced master-slave ECL D flip-flop |
| US6340899B1 (en) | 2000-02-24 | 2002-01-22 | Broadcom Corporation | Current-controlled CMOS circuits with inductive broadbanding |
| DE10038905C2 (de) | 2000-08-09 | 2003-04-17 | Atmel Germany Gmbh | Verfahren zur Erhöhung der Grenzfrequenz bei Flip-Flops |
| US6404253B1 (en) * | 2001-01-12 | 2002-06-11 | Faraday Technology Corp. | High speed, low setup time voltage sensing flip-flop |
| US6737899B2 (en) * | 2001-02-23 | 2004-05-18 | Resonext Communications, Inc. | High-speed latch with integrated gate |
| US6522172B2 (en) * | 2001-03-20 | 2003-02-18 | Micron Technology, Inc. | High speed latch/register |
| US7239636B2 (en) | 2001-07-23 | 2007-07-03 | Broadcom Corporation | Multiple virtual channels for use in network devices |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6501314B1 (en) * | 2002-03-06 | 2002-12-31 | Teradyne, Inc. | Programmable differential D flip-flop |
| US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
| JP4133371B2 (ja) * | 2002-06-10 | 2008-08-13 | 株式会社ルネサステクノロジ | レベル変換回路 |
| US7411959B2 (en) | 2002-08-30 | 2008-08-12 | Broadcom Corporation | System and method for handling out-of-order frames |
| US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
| US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
| US8180928B2 (en) | 2002-08-30 | 2012-05-15 | Broadcom Corporation | Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney |
| US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
| US20040145389A1 (en) * | 2003-01-28 | 2004-07-29 | Taiwan Semiconductor Manufacturing Company | High speed current mode NOR logic circuit |
| US7202706B1 (en) | 2003-04-10 | 2007-04-10 | Pmc-Sierra, Inc. | Systems and methods for actively-peaked current-mode logic |
| JP2005151508A (ja) * | 2003-11-20 | 2005-06-09 | Mitsubishi Electric Corp | 電流モードロジック回路 |
| US7227383B2 (en) | 2004-02-19 | 2007-06-05 | Mosaid Delaware, Inc. | Low leakage and data retention circuitry |
| US7053668B2 (en) * | 2004-05-25 | 2006-05-30 | Kabushiki Kaisha Toshiba | SOI sense amplifier with cross-coupled body terminal |
| DE602004026841D1 (de) * | 2004-05-31 | 2010-06-10 | St Microelectronics Srl | Vorteilerstufe für Hochfrequenzanwendungen |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) * | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7362174B2 (en) * | 2005-07-29 | 2008-04-22 | Broadcom Corporation | Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection |
| US7598811B2 (en) * | 2005-07-29 | 2009-10-06 | Broadcom Corporation | Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading |
| US7598788B2 (en) * | 2005-09-06 | 2009-10-06 | Broadcom Corporation | Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth |
| US20070206641A1 (en) * | 2005-11-10 | 2007-09-06 | X-Emi, Inc. | Encoding and deserialization-serialization for digital signals |
| KR100672032B1 (ko) * | 2005-12-22 | 2007-01-19 | 삼성전자주식회사 | 수직형 트랜지스터를 이용한 반도체 회로 |
| US7362154B2 (en) * | 2006-05-18 | 2008-04-22 | International Business Machines Corporation | Radiation hardened latch |
| US7474134B2 (en) * | 2006-05-18 | 2009-01-06 | International Business Machines Corporation | Radiation hardened programmable phase frequency divider |
| KR100827893B1 (ko) * | 2006-07-28 | 2008-05-07 | 한국정보통신대학교 산학협력단 | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 |
| TWI350646B (en) * | 2007-06-05 | 2011-10-11 | O2Micro Int Ltd | Frequency divider and latch circuit and frequency dividing method thereof |
| CN101431327B (zh) * | 2007-11-06 | 2011-01-19 | 瑞昱半导体股份有限公司 | 栓锁器 |
| KR20090069363A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 동부하이텍 | 전류 모드 논리 회로 및 그 제어 장치 |
| EP2255443B1 (en) * | 2008-02-28 | 2012-11-28 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| US9306541B2 (en) * | 2011-04-11 | 2016-04-05 | Nec Corporation | Semiconductor integrated circuit |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| JP6492442B2 (ja) * | 2014-07-25 | 2019-04-03 | 富士通株式会社 | 電子部品及び情報処理装置 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648779B2 (ja) * | 1985-07-18 | 1994-06-22 | 富士通株式会社 | フリップフロップ回路 |
| US4777388A (en) * | 1986-04-24 | 1988-10-11 | Tektronix, Inc. | Fast latching flip-flop |
| US5247210A (en) * | 1986-11-12 | 1993-09-21 | Crystal Semiconductor | Method and circuitry for decreasing the recovery time of an MOS differential voltage comparator |
| US5001361A (en) * | 1988-05-13 | 1991-03-19 | Fujitsu Limited | Master-slave flip-flop circuit |
| US5017814A (en) * | 1989-12-13 | 1991-05-21 | Tektronix, Inc. | Metastable sense circuit |
| JP3321188B2 (ja) * | 1991-07-26 | 2002-09-03 | 株式会社東芝 | 出力回路 |
| US5220212A (en) * | 1991-10-10 | 1993-06-15 | National Semiconductor Corp. | Single level bipolar ECL flip flop |
| JPH0786917A (ja) * | 1993-09-14 | 1995-03-31 | Sanyo Electric Co Ltd | インバータ回路 |
| US5517134A (en) * | 1994-09-16 | 1996-05-14 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
| DE69632098T2 (de) * | 1995-04-21 | 2005-03-24 | Nippon Telegraph And Telephone Corp. | MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung |
-
1997
- 1997-03-25 JP JP07248597A patent/JP3715066B2/ja not_active Expired - Fee Related
- 1997-08-01 US US08/904,940 patent/US5892382A/en not_active Expired - Lifetime
- 1997-09-09 KR KR1019970046385A patent/KR100299335B1/ko not_active IP Right Cessation
-
1999
- 1999-01-04 US US09/225,207 patent/US6104214A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270997A (ja) | 1998-10-09 |
| KR100299335B1 (ko) | 2001-09-03 |
| US5892382A (en) | 1999-04-06 |
| KR19980079354A (ko) | 1998-11-25 |
| US6104214A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3715066B2 (ja) | 電流モードロジック回路 | |
| KR970000250B1 (ko) | 소진폭 동작용 입/출력 인터페이스를 갖는 반도체 집적회로 | |
| JPH0770983B2 (ja) | 出力バッファ回路 | |
| EP1229649B1 (en) | Output circuit | |
| JPS62142416A (ja) | Ｔｔｌ／ｃｍｏｓ適合可能入力バツフア | |
| JP3791890B2 (ja) | 電圧レベルシフタ | |
| JPH057931B2 (ja) | ||
| JP2813103B2 (ja) | 半導体集積回路 | |
| JPH08195631A (ja) | センス増幅器 | |
| JP3916502B2 (ja) | 出力回路 | |
| US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| JP2000268309A (ja) | 書き込み電流駆動回路 | |
| JP3688690B2 (ja) | ソースホロワ回路およびフリップフロップ回路 | |
| JPS6051023A (ja) | 論理レベル変換回路 | |
| JP3497888B2 (ja) | 半導体装置 | |
| US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
| EP0433062B1 (en) | Buffer circuit | |
| KR20020017393A (ko) | 반도체 메모리 소자의 전압발생장치 | |
| JP2590574B2 (ja) | 高電圧スイッチング回路 | |
| JP4112424B2 (ja) | 起動信号発生回路 | |
| JPH03249817A (ja) | パワーオン信号発生回路 | |
| JPH11234097A (ja) | ディジタル信号発生用回路装置 | |
| JPS5834956A (ja) | 入力回路 | |
| JPS594220A (ja) | シユミツト・トリガ−回路 | |
| JPS6351721A (ja) | プツシユプル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |