JP4112424B2 - 起動信号発生回路 - Google Patents
起動信号発生回路 Download PDFInfo
- Publication number
- JP4112424B2 JP4112424B2 JP2003134049A JP2003134049A JP4112424B2 JP 4112424 B2 JP4112424 B2 JP 4112424B2 JP 2003134049 A JP2003134049 A JP 2003134049A JP 2003134049 A JP2003134049 A JP 2003134049A JP 4112424 B2 JP4112424 B2 JP 4112424B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- terminal
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、起動信号発生回路に関し、特に起動対象回路の起動信号を発生させるための回路に関する。
【０００２】
【従来の技術】
図７は、従来の起動信号発生回路の構成を示す。抵抗Ｒ１及びＲ２の直列接続回路は、電源電圧Ｖｃｃ及びグランドＧＮＤの端子間に接続される。抵抗Ｒ３は、電源電圧ＶＣＣ及びリセット信号ＲＳＴの端子間に接続される。ｎチャネルＭＯＳトランジスタＭ１は、ゲートが抵抗Ｒ１及びＲ２の相互接続点に接続され、ドレインがリセット信号ＲＳＴの端子に接続され、ソースがグランドＧＮＤの端子に接続される。ここで、抵抗Ｒ３は、トランジスタＭ１の飽和状態時の抵抗よりも十分に高くしなければならないので、１ＭΩ程度の抵抗を使用する。トランジスタＭ１のゲートには、ゲート電圧ＶＧが印加される。ゲート電圧ＶＧは、次式で表される。
ＶＧ＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２）
【０００３】
ｎチャネルＭＯＳトランジスタＭ１のしきい値電圧をＶｔｈ１とする。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、リセット信号ＲＳＴは図８に示すように状態遷移する。図８は、横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１よりも小さいときには、トランジスタＭ１がオフし、リセット信号ＲＳＴは電源電圧ＶＣＣと同じ電圧になる。ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１よりも大きくなると、トランジスタＭ１がオンし、リセット信号ＲＳＴはグランドＧＮＤと同じ電位になる。
【０００４】
すなわち、電源を投入し、電源電圧ＶＣＣを０Ｖから所定の電位まで上げる。このとき、トランジスタＭ１は、しきい値電圧Ｖｔｈ１まで電流を流さないので、リセット信号ＲＳＴは、電源電圧ＶＣＣと同電位になる。さらに、電源電圧ＶＣＣを上げていき、トランジスタＭ１のゲート電圧ＶＧがしきい値電圧Ｖｔｈ１を超えると、トランジスタＭ１がオンして電流を流し、リセット信号ＲＳＴは、グランドＧＮＤと導通する。
【０００５】
結果として、電源を投入すると、リセット信号ＲＳＴは、電源電圧ＶＣＣと共に徐々に上昇してハイレベルになり、やがてグランド（ローレベル）ＧＮＤになる。リセット信号ＲＳＴは、起動信号であり、一度ハイレベルになった後に、ローレベルになる信号である。ここで、電圧ＶＲＳＴは、ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１と同じ電圧になった時点での電源電圧ＶＣＣの値とする。
【０００６】
図９は、ＲＳ（リセット−セット）フリップフロップの回路図である。例えば、図７のリセット信号ＲＳＴをＲＳ（リセット−セット）フリップフロップ回路の入力に接続し起動イニシャライズを行う場合を考える。ＲＳフリップフロップの構成を説明する。否定論理和（ＮＯＲ）回路ＮＯＲ１は、リセット信号ＲＳＴ及びＮＯＲ回路ＮＯＲ２の出力信号を入力し、それらの否定論理和信号を出力する。ＮＯＲ回路ＮＯＲ２は、セット信号ＳＥＴ及びＮＯＲ回路ＮＯＲ１の出力信号を入力し、それらの否定論理和信号を出力する。インバータＩＮＶ１は、ＮＯＲ回路ＮＯＲ１の出力信号を入力し、その論理反転信号を出力する。インバータＩＮＶ２は、インバータＩＮＶ１の出力信号を入力し、その論理反転信号を出力信号ＯＵＴ１として出力する。出力信号ＯＵＴ１は、ＮＯＲ回路ＮＯＲ１の出力信号と論理値が同じである。
【０００７】
図１０（Ａ）は、ＮＯＲ回路ＮＯＲ１及びＮＯＲ２の真理値表を示す。ＮＯＲ回路は、入力信号ＩＮ１及びＩＮ２を入力し、出力信号ＯＵＴを出力する。ローレベルを「Ｌ」、ハイレベルを「Ｈ」で示す。ＮＯＲ回路は、入力信号ＩＮ１及びＩＮ２がローレベルのときのみ出力信号ＯＵＴがハイレベルになり、それ以外は出力信号がローレベルになる。
【０００８】
図１０（Ｂ）は、ＲＳフリップフロップ回路の真理値表を示す。ローレベルを「Ｌ」、ハイレベルを「Ｈ」で示す。セット信号ＳＥＴがローレベルであり、リセット信号ＲＳＴがハイレベルのときには、出力信号ＯＵＴ１がローレベルになる。セット信号ＳＥＴがハイレベルであり、リセット信号ＲＳＴがローレベルのときには、出力信号ＯＵＴ１がハイレベルになる。セット信号ＳＥＴ及びリセット信号ＲＳＴがローレベルのときには、出力信号ＯＵＴ１は前の状態を保持する。セット信号ＳＥＴ及びリセット信号ＲＳＴがハイレベルは、禁止状態である。
【０００９】
ＲＳフリップフロップ回路は、論理値を記憶することができるが、初期時は状態が不確定である。そのため、起動信号発生回路を用いて、電源投入時に、ＲＳフリップフロップの状態を確定する必要がある。電源投入時のＲＳフリップフロップ回路において、図８のリセット信号ＲＳＴを入力し、セット信号ＳＥＴをローレベルにしておく。すると、出力信号ＯＵＴ１は、ローレベルの保持出力を保証することができる。ただし、ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨ（入力がハイレベルであると認識する電圧）は、電圧ＶＲＳＴよりも低い電圧である。このように、図７の起動信号発生回路は、電源投入時の半導体装置内の回路を定常化させることを目的としている。
【００１０】
近年では、消費電流を低減するため電源電圧を下げる傾向にある。図１１に示すように、例えば、従来のＣＰＵ電源は３．３Ｖの電源電圧ＶＣＣ１であったが、現在は１．８Ｖ以下の電源電圧ＶＣＣ２が主流となっている。一方で、回路入力の電圧ＶＩＨやＶＩＬ（入力がローレベルであると認識する電圧）は、トランジスタのしきい値電圧に依存するため、製造条件を変更しない限り変わるものではない。また、しきい値電圧を下げると、電圧ＶＩＨは低く、電圧ＶＩＬは高くなり、マージンが広がるが、一方で貫通電流やリーク電流が増えるので製造条件を変更することは無い。
【００１１】
ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨや電圧ＶＲＳＴを変えずに、電源電圧ＶＣＣ２のみ下げると、電圧ＶＲＳＴと電源電圧ＶＣＣ２の電位差１１０１が小さくなる。すなわち、電圧ＶＲＳＴが製造ばらつきによって高くなった時に、電源電圧ＶＣＣ２が電圧ＶＲＳＴに達することなく、リセット信号ＲＳＴは電源電圧ＶＣＣ２を出力し続ける事になる。ＲＳフリップフロップ回路（図９）のリセット信号ＲＳＴの端子には、論理和（ＯＲ）回路を介して、起動信号発生回路（図７）のリセット信号ＲＳＴが入力される。すると、リセット信号ＲＳＴを使用した回路は、常にリセット状態であり、正常な動作を行う事ができなくなる。
【００１２】
次に、具体的なトランジスタのしきい値電圧を代入して説明する。トランジスタＭ１のしきい値電圧Ｖｔｈ１は０．５Ｖで、製造ばらつきが±０．２Ｖであるとする。そのときのＮＯＲ回路ＮＯＲ１の電圧ＶＩＨは、０．８Ｖである。電圧ＶＲＳＴの設定は、電圧ＶＩＨよりも高くなければならないので、１．４Ｖ程度に設定する。また、起動信号発生回路の抵抗Ｒ１及びＲ２の比率設定は次式によって求められる。
Ｖｔｈ１＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２） ・・・（１）
０．５Ｖ＝１．４Ｖ×Ｒ２／（Ｒ１＋Ｒ２）
【００１３】
抵抗Ｒ１を１とするならば、抵抗Ｒ２≒０．５５６となる。よって、例えば、抵抗Ｒ１は１ＭΩで、抵抗Ｒ２は５５６ｋΩを使用する。
【００１４】
この抵抗比率にした場合、しきい値電圧Ｖｔｈ１の製造ばらつきは±０．２Ｖであるので、上式（１）のしきい値電圧Ｖｔｈ１に０．３Ｖと０．７Ｖを代入すると、電源電圧ＶＣＣはそれぞれ０．８４Ｖ、１．９６Ｖとなる。すなわち、電圧ＶＲＳＴが０．８４Ｖから１．９６Ｖのばらつきをもって切り替わる事になる。
【００１５】
さて、電圧ＶＩＨは０．８Ｖなので−０．２Ｖのばらつきのときに、電圧ＶＲＳＴが０．８４ＶであればＮＯＲ回路ＮＯＲ１は、ハイレベルを認識し、リセットが可能である。しかしながら、＋０．２Ｖのときは、電圧ＶＲＳＴが１．９６Ｖになるため、電源電圧ＶＣＣは１．９６Ｖ以上ないと、ＮＯＲ回路ＮＯＲ１はリセットを続けてしまう。すなわち、リセット信号ＲＳＴは、ハイレベルを維持し、ローレベルにならなくなってしまう。
【００１６】
近年の半導体装置では、電源電圧ＶＣＣは１．８Ｖ以下が主流であるので、製造ばらつきを減らす（歩留りを悪くする）か、消費電流が増えるがしきい値電圧Ｖｔｈ１を下げるしかない。
【００１７】
また、起動信号発生回路は、カレントミラー型の定電流回路の起動信号としても利用できる。カレントミラー型の定電流回路は、例えば、下記の特許文献１に記されている回路がある。図１２は、図７の従来の起動発生回路を、その定電流回路に用いた場合を想定した回路を示す。
【００１８】
定電流回路１２０１の構成を説明する。ｐチャネルＭＯＳトランジスタＭ７は、ソースが電源電圧ＶＣＣの端子に接続され、ゲート及びドレインが相互に接続される。ｎチャネルＭＯＳトランジスタＭ５は、ゲートが信号ＶＲＥＦの端子に接続され、ドレインがｐチャネルＭＯＳトランジスタＭ７のドレイン及びゲートに接続され、ソースが抵抗Ｒ４を介してグランドＧＮＤの端子に接続される。ｐチャネルＭＯＳトランジスタＭ８は、ゲートがｐチャネルＭＯＳトランジスタＭ７のゲート及びドレインに接続され、ソースが電源電圧ＶＣＣの端子に接続され、ドレインが信号ＶＲＥＦの端子に接続される。ｎチャネルＭＯＳトランジスタＭ９は、ゲート及びドレインが信号ＶＲＥＦの端子に接続され、ソースがグランドＧＮＤの端子に接続される。
【００１９】
定電流回路１２０１の動作を説明する。トランジスタＭ７及びＭ８は、カレントミラー回路を構成する。定電流回路１２０１は、各トランジスタに定電流を流し、結果として信号ＶＲＥＦが定電圧になる。定電圧信号ＶＲＥＦは、外部に供給される。例えば、信号ＶＲＥＦが大きくなると、トランジスタＭ５のソース−ドレイン間に流れる電流が大きくなり、トランジスタＭ８のゲート電圧が高くなる。すると、トランジスタＭ８のソース−ドレイン間に流れる電流が小さくなり、信号ＶＲＥＦが小さくなる。この結果、信号ＶＲＥＦが一定電圧を保つように動作する。
【００２０】
図１２において、起動信号発生回路の構成を説明する。起動信号発生回路は、図７の回路にｎチャネルＭＯＳトランジスタＭ６を付加したものである。トランジスタＭ６は、ゲートがリセット信号ＲＳＴに接続され、ドレインが電源電圧ＶＣＣの端子に接続され、ソースが信号ＶＲＥＦの端子に接続される。
【００２１】
定電流回路１２０１の起動方法を説明する。定電流回路１２０１は、トランジスタの飽和領域内で動作する事が条件で、電源起動時にのみ、トランジスタＭ５及びＭ７に電流を流し、飽和させなければならない。電源電圧ＶＣＣを如何に上げても、信号ＶＲＥＦがトランジスタＭ５のしきい値電圧を超えなければトランジスタＭ５に電流は流れず、すなわちトランジスタＭ７にも電流が流れない。ゆえに、信号ＶＲＥＦは、常にグランドＧＮＤと同電位となってしまうか、所定の電圧になるまで長時間を要する。そこで、起動信号発生回路を用いて起動時のみ、信号ＶＲＥＦをトランジスタＭ５のしきい値電圧以上に上げて、トランジスタＭ５，Ｍ７等の素子を飽和させることを目的としている。
【００２２】
電源電圧ＶＣＣを上げて、リセット信号ＲＳＴがトランジスタＭ６のしきい値電圧を超えると、信号ＶＲＥＦが上がり始める。さらに電源電圧ＶＣＣを上げ、信号ＶＲＥＦがトランジスタＭ５のしきい値電圧を超えると、定電流が発生する。このとき、トランジスタＭ６がまだ電流を流し続けると、信号ＶＲＥＦは電流が加算されて、所定の電圧より上がるため、電圧ＶＲＳＴ（図８）を信号ＶＲＥＦのターゲット電圧よりも低い電圧に設定しなければならない。つまり、製造ばらつきによって電圧ＶＲＳＴが１．９６Ｖまで上がってしまうと、電源電圧ＶＣＣが１．８Ｖであると、常に信号ＲＳＴは電源電圧ＶＣＣを出力し、信号ＶＲＥＦは定電流回路としての特性を失ってしまう。
【００２３】
また、レベル検出回路として、下記の特許文献２が公開されている。
【００２４】
【特許文献１】
特開平５−１９１１６６号公報
【特許文献２】
特開平５−１３６６７１号公報
【００２５】
【発明が解決しようとする課題】
本発明の目的は、電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、適切な起動信号を発生することができる起動信号発生回路を提供することである。
【００２６】
【課題を解決するための手段】
本発明の一観点によれば、起動信号を起動対象回路に出力するための起動信号端子と、電源電圧端子及び前記起動信号端子の間に接続される容量と、ゲートが前記起動対象回路の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランド端子に接続され、ドレインが前記起動信号端子に接続される第１のｎチャネルトランジスタと、ゲートが前記起動信号端子に接続され、ドレインが電源電圧端子に接続される第２のｎチャネルトランジスタとを有する起動信号発生回路が提供される。前記起動対象回路は、定電流回路である。前記定電流回路は、前記第１のｎチャネルトランジスタのゲート及び前記第２のｎチャネルトランジスタのソースに接続され、起動信号を入力して定電圧を出力するための入出力端子と、ソースが電源電圧端子に接続され、ゲート及びドレインが相互に接続される第１のｐチャネルトランジスタと、ゲートが前記入出力端子に接続され、ドレインが前記第１のｐチャネルトランジスタのドレイン及びゲートに接続され、ソースが抵抗を介してグランド端子に接続される第３のｎチャネルトランジスタと、ゲートが前記第１のｐチャネルトランジスタのゲート及びドレインに接続され、ソースが電源電圧端子に接続され、ドレインが前記入出力端子に接続される第２のｐチャネルトランジスタと、ゲート及びドレインが前記入出力端子に接続され、ソースがグランド端子に接続される第４のｎチャネルトランジスタとを有する。
【００２７】
本発明によれば、起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【００２８】
【発明の実施の形態】
図１は、本発明の実施形態による起動信号発生回路の構成例を示す。起動信号端子は、起動信号（リセット信号）ＲＳＴを起動対象回路１０１に出力するための端子であり、起動対象回路１０１に接続される。容量Ｃ１は、電源電圧ＶＣＣの端子及び起動信号ＲＳＴの端子の間に接続される。ｎチャネルＭＯＳトランジスタＭ３は、ゲートが起動対象回路１０１の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランドＧＮＤの端子に接続され、ドレインが起動信号ＲＳＴの端子に接続される。
【００２９】
図２は、図１の起動信号発生回路の動作を説明するためのグラフである。横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、起動信号ＲＳＴは図２に示すように状態遷移する。
【００３０】
電源電圧ＶＣＣが電圧ＶＲＳＴよりも小さい範囲では、起動対象回路１０１が未だ起動されておらず、ローレベルの信号ＩＮを出力する。信号ＩＮがローレベルであると、トランジスタＭ３はオフであり、信号ＲＳＴは電源電圧ＶＣＣと同じ電圧になる。電源電圧ＶＣＣが電圧ＶＲＳＴまで上昇すると、起動信号ＲＳＴも電圧ＶＲＳＴ（ハイレベル）になり、起動対象回路１０１が起動する。起動対象回路１０１は、起動すると、信号ＩＮとしてハイレベルを出力する。信号ＩＮがハイレベルになると、トランジスタＭ３がオンになり、起動信号ＲＳＴはグランドＧＮＤと同電位になる。以上のようにして、起動信号ＲＳＴは、一旦ハイレベルになり、その後ローレベルになる。
【００３１】
起動信号発生回路は、起動対象回路１０１の出力信号ＩＮをフィードバックして、起動信号ＲＳＴを生成するので、起動信号ＲＳＴを確実に解除する（ローレベルにする）ことができる。すなわち、上記で図１１を参照しながら説明したように、電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきにより、起動信号が解除できなくなることを防止できる。
【００３２】
図３は、図１の本実施形態による起動信号発生回路をＲＳフリップフロップ回路に適用した構成例を示す。起動対象回路３０１は、ＲＳフリップフロップ回路である。ＲＳフリップフロップ回路３０１には、図１の起動信号発生回路及びインバータＩＮＶ１，ＩＮＶ２が接続される。
【００３３】
ＲＳフリップフロップ回路３０１の構成を説明する。ＮＯＲ回路ＮＯＲ１は、起動信号（リセット信号）ＲＳＴ及びＮＯＲ回路ＮＯＲ２の出力信号を入力し、それらの否定論理和信号を出力する。ＮＯＲ回路ＮＯＲ２は、セット信号ＳＥＴ及びＮＯＲ回路ＮＯＲ１の出力信号を入力し、それらの否定論理和信号を出力する。インバータＩＮＶ１は、ＮＯＲ回路ＮＯＲ１の出力信号を入力し、その論理反転信号を出力する。インバータＩＮＶ２は、インバータＩＮＶ１の出力信号を入力し、その論理反転信号を出力信号ＯＵＴ１として出力する。出力信号ＯＵＴ１は、ＮＯＲ回路ＮＯＲ１の出力信号と論理値が同じである。インバータＩＮＶ１の出力端子は、信号ＩＮの線を介して、トランジスタＭ３のゲートに接続される。図１０（Ａ）にＮＯＲ回路ＮＯＲ１及びＮＯＲ２の真理値表を示し、図１０（Ｂ）にＲＳフリップフロップ回路の真理値表を示す。これらの動作の説明は、上記と同じである。
【００３４】
容量Ｃ１は、２層のメタル層で構成してもよいし、ＭＯＳトランジスタの容量等で構成してもよい。トランジスタＭ３のチャネル長は、リセットしたい対象となる回路３０１の電圧ＶＩＨ（入力がハイレベルであると認識する電圧）に合わせて調整する。
【００３５】
本実施形態の起動発生信号発生回路を用いたＲＳフリップフロップ回路の動作について説明する。図２に示すように、電源電圧ＶＣＣを上げると、電源電圧ＶＣＣの端子に容量Ｃ１を介して結合したリセット信号ＲＳＴのノードが同様に上がる。ここで、セット信号ＳＥＴは、ローレベルであるとする。リセット信号ＲＳＴがＮＯＲ回路ＮＯＲ１の電圧ＶＩＨを超えた時（ＲＳフリップフロップ回路３０１が起動した時）、ＮＯＲ回路ＮＯＲ１の出力はローレベルになり、次段のインバータＩＮＶ１はハイレベルの信号ＩＮを出力する。
【００３６】
信号ＩＮがハイレベル（電源電圧ＶＣＣ）になると、トランジスタＭ３がオンして、リセット信号ＲＳＴをグランドＧＮＤに落とし、回路を安定させる。また、トランジスタＭ３のしきい値電圧は、ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨのしきい値よりも高い電圧に設定する。例えば、トランジスタＭ３のチャネル長を大きくして、しきい値電圧が１Ｖ程度になる様にする。すなわち、リセット信号ＲＳＴがＮＯＲ回路ＮＯＲ１の電圧ＶＩＨを超えない限り、トランジスタＭ３は電流を流さないようにする。トランジスタＭ３のしきい値電圧を１Ｖにすれば、製造ばらつきが±０．２Ｖで、０．８Ｖから１．２Ｖの範囲にあるので、そのしきい値電圧が電圧ＶＩＨ（＝０．８Ｖ）より小さくなることはない。
【００３７】
以上のように、起動信号発生回路は、ＲＳフリップフロップ回路３０１の出力信号を反転した信号ＩＮをフィードバックして、リセット信号ＲＳＴを生成するので、リセット信号ＲＳＴを確実に解除することができる。電源電圧ＶＣＣが上昇すると、ＲＳフリップフロップ回路３０１は、やがて起動し、信号ＩＮをハイレベルにする。信号ＩＮがハイレベルになると、トランジスタＭ３がオンし、リセット信号ＲＳＴはローレベルになり、リセット信号ＲＳＴが解除される。
【００３８】
図４は、図１の本実施形態による起動信号発生回路をカレントミラー型定電流回路に適用した構成例を示す。起動対象回路４０１は、カレントミラー型定電流回路である。定電流回路４０１には、図１の起動信号発生回路及びｎチャネルＭＯＳトランジスタＭ６が接続される。
【００３９】
定電流回路４０１の構成を説明する。ｐチャネルＭＯＳトランジスタＭ７は、ソースが電源電圧ＶＣＣの端子に接続され、ゲート及びドレインが相互に接続される。ｎチャネルＭＯＳトランジスタＭ５は、ゲートが信号ＶＲＥＦの端子に接続され、ドレインがｐチャネルＭＯＳトランジスタＭ７のドレイン及びゲートに接続され、ソースが抵抗Ｒ４を介してグランドＧＮＤの端子に接続される。ｐチャネルＭＯＳトランジスタＭ８は、ゲートがｐチャネルＭＯＳトランジスタＭ７のゲート及びドレインに接続され、ソースが電源電圧ＶＣＣの端子に接続され、ドレインが信号ＶＲＥＦの端子に接続される。ｎチャネルＭＯＳトランジスタＭ９は、ゲート及びドレインが信号ＶＲＥＦの端子に接続され、ソースがグランドＧＮＤの端子に接続される。
【００４０】
定電流回路４０１の動作を説明する。トランジスタＭ７及びＭ８は、カレントミラー回路を構成する。定電流回路４０１は、各トランジスタに定電流を流し、結果として信号ＶＲＥＦが定電圧になる。定電圧信号ＶＲＥＦは、外部に供給される。例えば、信号ＶＲＥＦが大きくなると、トランジスタＭ５のソース−ドレイン間に流れる電流が大きくなり、トランジスタＭ８のゲート電圧が高くなる。すると、トランジスタＭ８のソース−ドレイン間に流れる電流が小さくなり、信号ＶＲＥＦが小さくなる。この結果、信号ＶＲＥＦが一定電圧を保つように動作する。
【００４１】
図４において、起動信号発生回路の構成を説明する。起動信号発生回路は、図７の回路にｎチャネルＭＯＳトランジスタＭ６を付加したものである。トランジスタＭ６は、ゲートがリセット信号ＲＳＴに接続され、ドレインが電源電圧ＶＣＣの端子に接続され、ソースが信号ＶＲＥＦの端子に接続される。また、トランジスタＭ３のゲートは、信号ＶＲＥＦの端子に接続される。
【００４２】
定電流回路４０１の起動方法を説明する。ｎチャネルＭＯＳトランジスタＭ６は、チャネル長を小さくし、ｎチャネルＭＯＳトランジスタＭ３及びＭ５に比べ、しきい値電圧を下げる。また、ｎチャネルＭＯＳトランジスタＭ３及びＭ５は、同じチャネル長サイズにし、しきい値電圧を同じにするのがよい。これは、信号ＶＲＥＦの電圧がトランジスタＭ５のしきい値電圧を超えて、トランジスタＭ５が電流を流して飽和領域になれば、トランジスタＭ６からの電流供給は無くさなければならないためである。トランジスタＭ５に電流を流すと同時に、トランジスタＭ３にも同様の電流が流れ、リセット信号ＲＳＴをグランドＧＮＤにクランプし、トランジスタＭ６の電流を遮断することを目的としている。
【００４３】
図５は、図４の回路の動作を説明するためのグラフである。横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、リセット信号ＲＳＴは図５に示すように状態遷移する。
【００４４】
リセット信号ＲＳＴのノードは、電源電圧ＶＣＣの端子と容量Ｃ１によって容量結合しているため、電源電圧ＶＣＣを上げると、リセット信号ＲＳＴも引っ張られほぼ電源電圧ＶＣＣと等しい電圧になる。電源電圧ＶＣＣがトランジスタＭ６のしきい値電圧を超え、電圧ＶＲＳＴになると、信号ＶＲＥＦのノードに電流供給を開始する。その電流が信号ＶＲＥＦの電位を上げる。
【００４５】
トランジスタＭ６のしきい値電圧をＶｔｈ６とすると、信号ＶＲＥＦは、トランジスタＭ３のしきい値電圧以下のときには次式によって与えられる。この際、信号ＲＳＴは電源電圧ＶＣＣと同じ電圧である。
ＶＲＥＦ＝ＲＳＴ−Ｖｔｈ６ ・・・（２）
【００４６】
また、トランジスタＭ６のしきい値電圧Ｖｔｈ６を０．５Ｖ、トランジスタＭ５及びＭ３のしきい値電圧Ｖｔｈ３を０．８Ｖに設定したとする。製造ばらつきが＋０．２Ｖであるとすると、トランジスタＭ６のしきい値電圧Ｖｔｈ６が０．７Ｖ、トランジスタＭ５及びＭ３のしきい値電圧Ｖｔｈ３が１．０Ｖである。したがって、上式（２）から信号ＲＳＴ（電源電圧ＶＣＣ）が１．７Ｖ（＝０．７＋１．０Ｖ）まで上がると、トランジスタＭ５及びＭ３に電流が流れ始める。トランジスタＭ５及びＭ３に電流が流れると、電源電圧ＶＣＣが電圧ＶＲＳＴの時点で、トランジスタＭ３がオンし、信号ＲＳＴは電源電圧ＶＣＣからの電流供給はないのでグランドＧＮＤにクランプされる。これにより、信号ＲＳＴがトランジスタＭ６のしきい値電圧Ｖｔｈ６である０．５Ｖ以下に下がった時点で、トランジスタＭ６がオフし、定電流回路として機能する。これ以降、信号ＶＲＥＦは、定電圧を維持する。
【００４７】
以上のように、起動信号発生回路は、定電流回路４０１の出力信号ＶＲＥＦを基にリセット信号ＲＳＴを生成するので、リセット信号ＲＳＴを確実に解除することができる。電源電圧ＶＣＣが上昇すると、定電流回路４０１は、やがて起動し、信号ＶＲＥＦをハイレベルにする。信号ＶＲＥＦがハイレベルになると、トランジスタＭ３がオンし、リセット信号ＲＳＴはローレベルになり、リセット信号ＲＳＴが解除される。
【００４８】
図３及び図４において、トランジスタＭ３のしきい値電圧を調整することにより、リセット信号ＲＳＴを解除するタイミングを制御することができる。トランジスタＭ３のチャネル長（ゲート長）を大きくすればしきい値電圧を高くすることができ、チャネル長を小さくすればしきい値電圧を低くすることができる。以下、図６を参照しながら、トランジスタＭ３のしきい値電圧の調整方法を説明する。
【００４９】
図６は、図１のトランジスタＭ３のしきい値電圧を調整可能な起動信号発生回路の構成例を示す。図６の回路は、図１の回路のトランジスタＭ３の代わりに、トランジスタＭ３ａ及びＭ３ｂを設けた点が異なり、その他の点は図１の回路と同じである。
【００５０】
ｎチャネルＭＯＳトランジスタＭ３ａは、ゲートが信号ＩＮのノードに接続され、ドレインが信号ＲＳＴのノードに接続され、ソースがヒューズ６０１ａを介してグランドＧＮＤの端子に接続される。ｎチャネルＭＯＳトランジスタＭ３ｂは、ゲートが信号ＩＮのノードに接続され、ドレインが信号ＲＳＴのノードに接続され、ソースがヒューズ６０１ｂを介してグランドＧＮＤの端子に接続される。
【００５１】
トランジスタＭ３ａは、チャネル長が例えば１．５μｍであり、しきい値電圧が比較的高い。トランジスタＭ３ｂは、チャネル長が例えば１μｍであり、しきい値電圧が比較的低い。ヒューズ６０１ａ又は６０１ｂのいずれかを切断することにより、トランジスタＭ３ａ又はＭ３ｂのいずれかを選択して接続することができる。例えば、ヒューズ６０１ｂを切断し、ヒューズ６０１ａを接続すれば、しきい値電圧が高いトランジスタＭ３ａを選択して接続し、トランジスタＭ３ｂのソースを開放状態にすることができる。このように、ヒューズ６０１ａ又は６０１ｂの切断により、異なるしきい値電圧のトランジスタＭ３ａ又はＭ３ｂを選択することができる。
【００５２】
以上のように、起動信号ＲＳＴを起動対象回路１０１に出力することにより、起動対象回路１０１を起動させることができる。容量Ｃ１は、電源電圧ＶＣＣの端子及び起動信号ＲＳＴの端子の間に接続される。ｎチャネルＭＯＳトランジスタＭ３は、ゲートが起動対象回路１０１の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランドＧＮＤの端子に接続され、ドレインが起動信号ＲＳＴの端子に接続される。
【００５３】
起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【００５４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５５】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５６】
（付記１）起動信号を起動対象回路に出力するための起動信号端子と、
電源電圧端子及び前記起動信号端子の間に接続される容量と、
ゲートが前記起動対象回路の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランド端子に接続され、ドレインが前記起動信号端子に接続される第１のｎチャネルトランジスタと
を有する起動信号発生回路。
（付記２）前記起動対象回路は、ＲＳフリップフロップ回路である付記１記載の起動信号発生回路。
（付記３）前記ＲＳフリップフロップ回路は、リセット入力端子、セット入力端子及びフリップフロップ出力端子を有し、
前記起動信号端子は前記リセット端子又は前記セット端子に接続され、前記第１のｎチャネルトランジスタのゲートは直接又はインバータを介して前記フリップフロップ出力端子に接続される付記２記載の起動信号発生回路。
（付記４）前記起動対象回路は、定電流回路である付記１記載の起動信号発生回路。
（付記５）さらに、ゲートが前記起動信号端子に接続され、ドレインが電源電圧端子に接続される第２のｎチャネルトランジスタを有し、
前記定電流回路は、
前記第１のｎチャネルトランジスタのゲート及び前記第２のｎチャネルトランジスタのソースに接続され、起動信号を入力して定電圧を出力するための入出力端子と、
ソースが電源電圧端子に接続され、ゲート及びドレインが相互に接続される第１のｐチャネルトランジスタと、
ゲートが前記入出力端子に接続され、ドレインが前記第１のｐチャネルトランジスタのドレイン及びゲートに接続され、ソースが抵抗を介してグランド端子に接続される第３のｎチャネルトランジスタと、
ゲートが前記第１のｐチャネルトランジスタのゲート及びドレインに接続され、ソースが電源電圧端子に接続され、ドレインが前記入出力端子に接続される第２のｐチャネルトランジスタと、
ゲート及びドレインが前記入出力端子に接続され、ソースがグランド端子に接続される第４のｎチャネルトランジスタと
を有する付記４記載の起動信号発生回路。
（付記６）前記第２のｎチャネルトランジスタのしきい値電圧は、前記第１及び第３のｎチャネルトランジスタのしきい値電圧よりも低い付記５記載の起動信号発生回路。
（付記７）前記第１及び第３のｎチャネルトランジスタのしきい値電圧は同じである付記６記載の起動信号発生回路。
（付記８）さらに、前記第１のｎチャネルトランジスタとは異なるしきい値電圧を有し、ゲート及びドレインが前記第１のｎチャネルトランジスタのゲート及びドレインに接続され、ソースが開放状態になっている非選択のｎチャネルトランジスタを有する付記１〜７のいずれか１項に記載の起動信号発生回路。
【００５７】
【発明の効果】
以上説明したように、起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による起動信号発生回路の構成例を示す図である。
【図２】本実施形態による起動信号発生回路の動作を説明するためのグラフである。
【図３】本実施形態による起動信号発生回路をＲＳフリップフロップ回路に適用した構成例を示す図である。
【図４】本実施形態による起動信号発生回路をカレントミラー型定電流回路に適用した構成例を示す図である。
【図５】図４の回路の動作を説明するためのグラフである。
【図６】トランジスタのしきい値電圧を調整可能な起動信号発生回路の構成例を示す図である。
【図７】従来の起動信号発生回路の構成を示す図である。
【図８】電源電圧とリセット信号の関係を示すグラフである。
【図９】ＲＳフリップフロップの回路図である。
【図１０】図１０（Ａ）はＮＯＲ回路の真理値表を示す図であり、図１０（Ｂ）はＲＳフリップフロップ回路の真理値表を示す図である。
【図１１】電源電圧とリセット信号の関係を示すグラフである。
【図１２】従来の起動発生回路を、定電流回路に用いた場合の回路を示す図である。
【符号の説明】
１０１ 起動対象回路
３０１ ＲＳフリップフロップ回路
４０１ 定電流回路
【発明の属する技術分野】
本発明は、起動信号発生回路に関し、特に起動対象回路の起動信号を発生させるための回路に関する。
【０００２】
【従来の技術】
図７は、従来の起動信号発生回路の構成を示す。抵抗Ｒ１及びＲ２の直列接続回路は、電源電圧Ｖｃｃ及びグランドＧＮＤの端子間に接続される。抵抗Ｒ３は、電源電圧ＶＣＣ及びリセット信号ＲＳＴの端子間に接続される。ｎチャネルＭＯＳトランジスタＭ１は、ゲートが抵抗Ｒ１及びＲ２の相互接続点に接続され、ドレインがリセット信号ＲＳＴの端子に接続され、ソースがグランドＧＮＤの端子に接続される。ここで、抵抗Ｒ３は、トランジスタＭ１の飽和状態時の抵抗よりも十分に高くしなければならないので、１ＭΩ程度の抵抗を使用する。トランジスタＭ１のゲートには、ゲート電圧ＶＧが印加される。ゲート電圧ＶＧは、次式で表される。
ＶＧ＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２）
【０００３】
ｎチャネルＭＯＳトランジスタＭ１のしきい値電圧をＶｔｈ１とする。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、リセット信号ＲＳＴは図８に示すように状態遷移する。図８は、横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１よりも小さいときには、トランジスタＭ１がオフし、リセット信号ＲＳＴは電源電圧ＶＣＣと同じ電圧になる。ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１よりも大きくなると、トランジスタＭ１がオンし、リセット信号ＲＳＴはグランドＧＮＤと同じ電位になる。
【０００４】
すなわち、電源を投入し、電源電圧ＶＣＣを０Ｖから所定の電位まで上げる。このとき、トランジスタＭ１は、しきい値電圧Ｖｔｈ１まで電流を流さないので、リセット信号ＲＳＴは、電源電圧ＶＣＣと同電位になる。さらに、電源電圧ＶＣＣを上げていき、トランジスタＭ１のゲート電圧ＶＧがしきい値電圧Ｖｔｈ１を超えると、トランジスタＭ１がオンして電流を流し、リセット信号ＲＳＴは、グランドＧＮＤと導通する。
【０００５】
結果として、電源を投入すると、リセット信号ＲＳＴは、電源電圧ＶＣＣと共に徐々に上昇してハイレベルになり、やがてグランド（ローレベル）ＧＮＤになる。リセット信号ＲＳＴは、起動信号であり、一度ハイレベルになった後に、ローレベルになる信号である。ここで、電圧ＶＲＳＴは、ゲート電圧ＶＧがしきい値電圧Ｖｔｈ１と同じ電圧になった時点での電源電圧ＶＣＣの値とする。
【０００６】
図９は、ＲＳ（リセット−セット）フリップフロップの回路図である。例えば、図７のリセット信号ＲＳＴをＲＳ（リセット−セット）フリップフロップ回路の入力に接続し起動イニシャライズを行う場合を考える。ＲＳフリップフロップの構成を説明する。否定論理和（ＮＯＲ）回路ＮＯＲ１は、リセット信号ＲＳＴ及びＮＯＲ回路ＮＯＲ２の出力信号を入力し、それらの否定論理和信号を出力する。ＮＯＲ回路ＮＯＲ２は、セット信号ＳＥＴ及びＮＯＲ回路ＮＯＲ１の出力信号を入力し、それらの否定論理和信号を出力する。インバータＩＮＶ１は、ＮＯＲ回路ＮＯＲ１の出力信号を入力し、その論理反転信号を出力する。インバータＩＮＶ２は、インバータＩＮＶ１の出力信号を入力し、その論理反転信号を出力信号ＯＵＴ１として出力する。出力信号ＯＵＴ１は、ＮＯＲ回路ＮＯＲ１の出力信号と論理値が同じである。
【０００７】
図１０（Ａ）は、ＮＯＲ回路ＮＯＲ１及びＮＯＲ２の真理値表を示す。ＮＯＲ回路は、入力信号ＩＮ１及びＩＮ２を入力し、出力信号ＯＵＴを出力する。ローレベルを「Ｌ」、ハイレベルを「Ｈ」で示す。ＮＯＲ回路は、入力信号ＩＮ１及びＩＮ２がローレベルのときのみ出力信号ＯＵＴがハイレベルになり、それ以外は出力信号がローレベルになる。
【０００８】
図１０（Ｂ）は、ＲＳフリップフロップ回路の真理値表を示す。ローレベルを「Ｌ」、ハイレベルを「Ｈ」で示す。セット信号ＳＥＴがローレベルであり、リセット信号ＲＳＴがハイレベルのときには、出力信号ＯＵＴ１がローレベルになる。セット信号ＳＥＴがハイレベルであり、リセット信号ＲＳＴがローレベルのときには、出力信号ＯＵＴ１がハイレベルになる。セット信号ＳＥＴ及びリセット信号ＲＳＴがローレベルのときには、出力信号ＯＵＴ１は前の状態を保持する。セット信号ＳＥＴ及びリセット信号ＲＳＴがハイレベルは、禁止状態である。
【０００９】
ＲＳフリップフロップ回路は、論理値を記憶することができるが、初期時は状態が不確定である。そのため、起動信号発生回路を用いて、電源投入時に、ＲＳフリップフロップの状態を確定する必要がある。電源投入時のＲＳフリップフロップ回路において、図８のリセット信号ＲＳＴを入力し、セット信号ＳＥＴをローレベルにしておく。すると、出力信号ＯＵＴ１は、ローレベルの保持出力を保証することができる。ただし、ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨ（入力がハイレベルであると認識する電圧）は、電圧ＶＲＳＴよりも低い電圧である。このように、図７の起動信号発生回路は、電源投入時の半導体装置内の回路を定常化させることを目的としている。
【００１０】
近年では、消費電流を低減するため電源電圧を下げる傾向にある。図１１に示すように、例えば、従来のＣＰＵ電源は３．３Ｖの電源電圧ＶＣＣ１であったが、現在は１．８Ｖ以下の電源電圧ＶＣＣ２が主流となっている。一方で、回路入力の電圧ＶＩＨやＶＩＬ（入力がローレベルであると認識する電圧）は、トランジスタのしきい値電圧に依存するため、製造条件を変更しない限り変わるものではない。また、しきい値電圧を下げると、電圧ＶＩＨは低く、電圧ＶＩＬは高くなり、マージンが広がるが、一方で貫通電流やリーク電流が増えるので製造条件を変更することは無い。
【００１１】
ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨや電圧ＶＲＳＴを変えずに、電源電圧ＶＣＣ２のみ下げると、電圧ＶＲＳＴと電源電圧ＶＣＣ２の電位差１１０１が小さくなる。すなわち、電圧ＶＲＳＴが製造ばらつきによって高くなった時に、電源電圧ＶＣＣ２が電圧ＶＲＳＴに達することなく、リセット信号ＲＳＴは電源電圧ＶＣＣ２を出力し続ける事になる。ＲＳフリップフロップ回路（図９）のリセット信号ＲＳＴの端子には、論理和（ＯＲ）回路を介して、起動信号発生回路（図７）のリセット信号ＲＳＴが入力される。すると、リセット信号ＲＳＴを使用した回路は、常にリセット状態であり、正常な動作を行う事ができなくなる。
【００１２】
次に、具体的なトランジスタのしきい値電圧を代入して説明する。トランジスタＭ１のしきい値電圧Ｖｔｈ１は０．５Ｖで、製造ばらつきが±０．２Ｖであるとする。そのときのＮＯＲ回路ＮＯＲ１の電圧ＶＩＨは、０．８Ｖである。電圧ＶＲＳＴの設定は、電圧ＶＩＨよりも高くなければならないので、１．４Ｖ程度に設定する。また、起動信号発生回路の抵抗Ｒ１及びＲ２の比率設定は次式によって求められる。
Ｖｔｈ１＝ＶＣＣ×Ｒ２／（Ｒ１＋Ｒ２） ・・・（１）
０．５Ｖ＝１．４Ｖ×Ｒ２／（Ｒ１＋Ｒ２）
【００１３】
抵抗Ｒ１を１とするならば、抵抗Ｒ２≒０．５５６となる。よって、例えば、抵抗Ｒ１は１ＭΩで、抵抗Ｒ２は５５６ｋΩを使用する。
【００１４】
この抵抗比率にした場合、しきい値電圧Ｖｔｈ１の製造ばらつきは±０．２Ｖであるので、上式（１）のしきい値電圧Ｖｔｈ１に０．３Ｖと０．７Ｖを代入すると、電源電圧ＶＣＣはそれぞれ０．８４Ｖ、１．９６Ｖとなる。すなわち、電圧ＶＲＳＴが０．８４Ｖから１．９６Ｖのばらつきをもって切り替わる事になる。
【００１５】
さて、電圧ＶＩＨは０．８Ｖなので−０．２Ｖのばらつきのときに、電圧ＶＲＳＴが０．８４ＶであればＮＯＲ回路ＮＯＲ１は、ハイレベルを認識し、リセットが可能である。しかしながら、＋０．２Ｖのときは、電圧ＶＲＳＴが１．９６Ｖになるため、電源電圧ＶＣＣは１．９６Ｖ以上ないと、ＮＯＲ回路ＮＯＲ１はリセットを続けてしまう。すなわち、リセット信号ＲＳＴは、ハイレベルを維持し、ローレベルにならなくなってしまう。
【００１６】
近年の半導体装置では、電源電圧ＶＣＣは１．８Ｖ以下が主流であるので、製造ばらつきを減らす（歩留りを悪くする）か、消費電流が増えるがしきい値電圧Ｖｔｈ１を下げるしかない。
【００１７】
また、起動信号発生回路は、カレントミラー型の定電流回路の起動信号としても利用できる。カレントミラー型の定電流回路は、例えば、下記の特許文献１に記されている回路がある。図１２は、図７の従来の起動発生回路を、その定電流回路に用いた場合を想定した回路を示す。
【００１８】
定電流回路１２０１の構成を説明する。ｐチャネルＭＯＳトランジスタＭ７は、ソースが電源電圧ＶＣＣの端子に接続され、ゲート及びドレインが相互に接続される。ｎチャネルＭＯＳトランジスタＭ５は、ゲートが信号ＶＲＥＦの端子に接続され、ドレインがｐチャネルＭＯＳトランジスタＭ７のドレイン及びゲートに接続され、ソースが抵抗Ｒ４を介してグランドＧＮＤの端子に接続される。ｐチャネルＭＯＳトランジスタＭ８は、ゲートがｐチャネルＭＯＳトランジスタＭ７のゲート及びドレインに接続され、ソースが電源電圧ＶＣＣの端子に接続され、ドレインが信号ＶＲＥＦの端子に接続される。ｎチャネルＭＯＳトランジスタＭ９は、ゲート及びドレインが信号ＶＲＥＦの端子に接続され、ソースがグランドＧＮＤの端子に接続される。
【００１９】
定電流回路１２０１の動作を説明する。トランジスタＭ７及びＭ８は、カレントミラー回路を構成する。定電流回路１２０１は、各トランジスタに定電流を流し、結果として信号ＶＲＥＦが定電圧になる。定電圧信号ＶＲＥＦは、外部に供給される。例えば、信号ＶＲＥＦが大きくなると、トランジスタＭ５のソース−ドレイン間に流れる電流が大きくなり、トランジスタＭ８のゲート電圧が高くなる。すると、トランジスタＭ８のソース−ドレイン間に流れる電流が小さくなり、信号ＶＲＥＦが小さくなる。この結果、信号ＶＲＥＦが一定電圧を保つように動作する。
【００２０】
図１２において、起動信号発生回路の構成を説明する。起動信号発生回路は、図７の回路にｎチャネルＭＯＳトランジスタＭ６を付加したものである。トランジスタＭ６は、ゲートがリセット信号ＲＳＴに接続され、ドレインが電源電圧ＶＣＣの端子に接続され、ソースが信号ＶＲＥＦの端子に接続される。
【００２１】
定電流回路１２０１の起動方法を説明する。定電流回路１２０１は、トランジスタの飽和領域内で動作する事が条件で、電源起動時にのみ、トランジスタＭ５及びＭ７に電流を流し、飽和させなければならない。電源電圧ＶＣＣを如何に上げても、信号ＶＲＥＦがトランジスタＭ５のしきい値電圧を超えなければトランジスタＭ５に電流は流れず、すなわちトランジスタＭ７にも電流が流れない。ゆえに、信号ＶＲＥＦは、常にグランドＧＮＤと同電位となってしまうか、所定の電圧になるまで長時間を要する。そこで、起動信号発生回路を用いて起動時のみ、信号ＶＲＥＦをトランジスタＭ５のしきい値電圧以上に上げて、トランジスタＭ５，Ｍ７等の素子を飽和させることを目的としている。
【００２２】
電源電圧ＶＣＣを上げて、リセット信号ＲＳＴがトランジスタＭ６のしきい値電圧を超えると、信号ＶＲＥＦが上がり始める。さらに電源電圧ＶＣＣを上げ、信号ＶＲＥＦがトランジスタＭ５のしきい値電圧を超えると、定電流が発生する。このとき、トランジスタＭ６がまだ電流を流し続けると、信号ＶＲＥＦは電流が加算されて、所定の電圧より上がるため、電圧ＶＲＳＴ（図８）を信号ＶＲＥＦのターゲット電圧よりも低い電圧に設定しなければならない。つまり、製造ばらつきによって電圧ＶＲＳＴが１．９６Ｖまで上がってしまうと、電源電圧ＶＣＣが１．８Ｖであると、常に信号ＲＳＴは電源電圧ＶＣＣを出力し、信号ＶＲＥＦは定電流回路としての特性を失ってしまう。
【００２３】
また、レベル検出回路として、下記の特許文献２が公開されている。
【００２４】
【特許文献１】
特開平５−１９１１６６号公報
【特許文献２】
特開平５−１３６６７１号公報
【００２５】
【発明が解決しようとする課題】
本発明の目的は、電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、適切な起動信号を発生することができる起動信号発生回路を提供することである。
【００２６】
【課題を解決するための手段】
本発明の一観点によれば、起動信号を起動対象回路に出力するための起動信号端子と、電源電圧端子及び前記起動信号端子の間に接続される容量と、ゲートが前記起動対象回路の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランド端子に接続され、ドレインが前記起動信号端子に接続される第１のｎチャネルトランジスタと、ゲートが前記起動信号端子に接続され、ドレインが電源電圧端子に接続される第２のｎチャネルトランジスタとを有する起動信号発生回路が提供される。前記起動対象回路は、定電流回路である。前記定電流回路は、前記第１のｎチャネルトランジスタのゲート及び前記第２のｎチャネルトランジスタのソースに接続され、起動信号を入力して定電圧を出力するための入出力端子と、ソースが電源電圧端子に接続され、ゲート及びドレインが相互に接続される第１のｐチャネルトランジスタと、ゲートが前記入出力端子に接続され、ドレインが前記第１のｐチャネルトランジスタのドレイン及びゲートに接続され、ソースが抵抗を介してグランド端子に接続される第３のｎチャネルトランジスタと、ゲートが前記第１のｐチャネルトランジスタのゲート及びドレインに接続され、ソースが電源電圧端子に接続され、ドレインが前記入出力端子に接続される第２のｐチャネルトランジスタと、ゲート及びドレインが前記入出力端子に接続され、ソースがグランド端子に接続される第４のｎチャネルトランジスタとを有する。
【００２７】
本発明によれば、起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【００２８】
【発明の実施の形態】
図１は、本発明の実施形態による起動信号発生回路の構成例を示す。起動信号端子は、起動信号（リセット信号）ＲＳＴを起動対象回路１０１に出力するための端子であり、起動対象回路１０１に接続される。容量Ｃ１は、電源電圧ＶＣＣの端子及び起動信号ＲＳＴの端子の間に接続される。ｎチャネルＭＯＳトランジスタＭ３は、ゲートが起動対象回路１０１の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランドＧＮＤの端子に接続され、ドレインが起動信号ＲＳＴの端子に接続される。
【００２９】
図２は、図１の起動信号発生回路の動作を説明するためのグラフである。横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、起動信号ＲＳＴは図２に示すように状態遷移する。
【００３０】
電源電圧ＶＣＣが電圧ＶＲＳＴよりも小さい範囲では、起動対象回路１０１が未だ起動されておらず、ローレベルの信号ＩＮを出力する。信号ＩＮがローレベルであると、トランジスタＭ３はオフであり、信号ＲＳＴは電源電圧ＶＣＣと同じ電圧になる。電源電圧ＶＣＣが電圧ＶＲＳＴまで上昇すると、起動信号ＲＳＴも電圧ＶＲＳＴ（ハイレベル）になり、起動対象回路１０１が起動する。起動対象回路１０１は、起動すると、信号ＩＮとしてハイレベルを出力する。信号ＩＮがハイレベルになると、トランジスタＭ３がオンになり、起動信号ＲＳＴはグランドＧＮＤと同電位になる。以上のようにして、起動信号ＲＳＴは、一旦ハイレベルになり、その後ローレベルになる。
【００３１】
起動信号発生回路は、起動対象回路１０１の出力信号ＩＮをフィードバックして、起動信号ＲＳＴを生成するので、起動信号ＲＳＴを確実に解除する（ローレベルにする）ことができる。すなわち、上記で図１１を参照しながら説明したように、電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきにより、起動信号が解除できなくなることを防止できる。
【００３２】
図３は、図１の本実施形態による起動信号発生回路をＲＳフリップフロップ回路に適用した構成例を示す。起動対象回路３０１は、ＲＳフリップフロップ回路である。ＲＳフリップフロップ回路３０１には、図１の起動信号発生回路及びインバータＩＮＶ１，ＩＮＶ２が接続される。
【００３３】
ＲＳフリップフロップ回路３０１の構成を説明する。ＮＯＲ回路ＮＯＲ１は、起動信号（リセット信号）ＲＳＴ及びＮＯＲ回路ＮＯＲ２の出力信号を入力し、それらの否定論理和信号を出力する。ＮＯＲ回路ＮＯＲ２は、セット信号ＳＥＴ及びＮＯＲ回路ＮＯＲ１の出力信号を入力し、それらの否定論理和信号を出力する。インバータＩＮＶ１は、ＮＯＲ回路ＮＯＲ１の出力信号を入力し、その論理反転信号を出力する。インバータＩＮＶ２は、インバータＩＮＶ１の出力信号を入力し、その論理反転信号を出力信号ＯＵＴ１として出力する。出力信号ＯＵＴ１は、ＮＯＲ回路ＮＯＲ１の出力信号と論理値が同じである。インバータＩＮＶ１の出力端子は、信号ＩＮの線を介して、トランジスタＭ３のゲートに接続される。図１０（Ａ）にＮＯＲ回路ＮＯＲ１及びＮＯＲ２の真理値表を示し、図１０（Ｂ）にＲＳフリップフロップ回路の真理値表を示す。これらの動作の説明は、上記と同じである。
【００３４】
容量Ｃ１は、２層のメタル層で構成してもよいし、ＭＯＳトランジスタの容量等で構成してもよい。トランジスタＭ３のチャネル長は、リセットしたい対象となる回路３０１の電圧ＶＩＨ（入力がハイレベルであると認識する電圧）に合わせて調整する。
【００３５】
本実施形態の起動発生信号発生回路を用いたＲＳフリップフロップ回路の動作について説明する。図２に示すように、電源電圧ＶＣＣを上げると、電源電圧ＶＣＣの端子に容量Ｃ１を介して結合したリセット信号ＲＳＴのノードが同様に上がる。ここで、セット信号ＳＥＴは、ローレベルであるとする。リセット信号ＲＳＴがＮＯＲ回路ＮＯＲ１の電圧ＶＩＨを超えた時（ＲＳフリップフロップ回路３０１が起動した時）、ＮＯＲ回路ＮＯＲ１の出力はローレベルになり、次段のインバータＩＮＶ１はハイレベルの信号ＩＮを出力する。
【００３６】
信号ＩＮがハイレベル（電源電圧ＶＣＣ）になると、トランジスタＭ３がオンして、リセット信号ＲＳＴをグランドＧＮＤに落とし、回路を安定させる。また、トランジスタＭ３のしきい値電圧は、ＮＯＲ回路ＮＯＲ１の電圧ＶＩＨのしきい値よりも高い電圧に設定する。例えば、トランジスタＭ３のチャネル長を大きくして、しきい値電圧が１Ｖ程度になる様にする。すなわち、リセット信号ＲＳＴがＮＯＲ回路ＮＯＲ１の電圧ＶＩＨを超えない限り、トランジスタＭ３は電流を流さないようにする。トランジスタＭ３のしきい値電圧を１Ｖにすれば、製造ばらつきが±０．２Ｖで、０．８Ｖから１．２Ｖの範囲にあるので、そのしきい値電圧が電圧ＶＩＨ（＝０．８Ｖ）より小さくなることはない。
【００３７】
以上のように、起動信号発生回路は、ＲＳフリップフロップ回路３０１の出力信号を反転した信号ＩＮをフィードバックして、リセット信号ＲＳＴを生成するので、リセット信号ＲＳＴを確実に解除することができる。電源電圧ＶＣＣが上昇すると、ＲＳフリップフロップ回路３０１は、やがて起動し、信号ＩＮをハイレベルにする。信号ＩＮがハイレベルになると、トランジスタＭ３がオンし、リセット信号ＲＳＴはローレベルになり、リセット信号ＲＳＴが解除される。
【００３８】
図４は、図１の本実施形態による起動信号発生回路をカレントミラー型定電流回路に適用した構成例を示す。起動対象回路４０１は、カレントミラー型定電流回路である。定電流回路４０１には、図１の起動信号発生回路及びｎチャネルＭＯＳトランジスタＭ６が接続される。
【００３９】
定電流回路４０１の構成を説明する。ｐチャネルＭＯＳトランジスタＭ７は、ソースが電源電圧ＶＣＣの端子に接続され、ゲート及びドレインが相互に接続される。ｎチャネルＭＯＳトランジスタＭ５は、ゲートが信号ＶＲＥＦの端子に接続され、ドレインがｐチャネルＭＯＳトランジスタＭ７のドレイン及びゲートに接続され、ソースが抵抗Ｒ４を介してグランドＧＮＤの端子に接続される。ｐチャネルＭＯＳトランジスタＭ８は、ゲートがｐチャネルＭＯＳトランジスタＭ７のゲート及びドレインに接続され、ソースが電源電圧ＶＣＣの端子に接続され、ドレインが信号ＶＲＥＦの端子に接続される。ｎチャネルＭＯＳトランジスタＭ９は、ゲート及びドレインが信号ＶＲＥＦの端子に接続され、ソースがグランドＧＮＤの端子に接続される。
【００４０】
定電流回路４０１の動作を説明する。トランジスタＭ７及びＭ８は、カレントミラー回路を構成する。定電流回路４０１は、各トランジスタに定電流を流し、結果として信号ＶＲＥＦが定電圧になる。定電圧信号ＶＲＥＦは、外部に供給される。例えば、信号ＶＲＥＦが大きくなると、トランジスタＭ５のソース−ドレイン間に流れる電流が大きくなり、トランジスタＭ８のゲート電圧が高くなる。すると、トランジスタＭ８のソース−ドレイン間に流れる電流が小さくなり、信号ＶＲＥＦが小さくなる。この結果、信号ＶＲＥＦが一定電圧を保つように動作する。
【００４１】
図４において、起動信号発生回路の構成を説明する。起動信号発生回路は、図７の回路にｎチャネルＭＯＳトランジスタＭ６を付加したものである。トランジスタＭ６は、ゲートがリセット信号ＲＳＴに接続され、ドレインが電源電圧ＶＣＣの端子に接続され、ソースが信号ＶＲＥＦの端子に接続される。また、トランジスタＭ３のゲートは、信号ＶＲＥＦの端子に接続される。
【００４２】
定電流回路４０１の起動方法を説明する。ｎチャネルＭＯＳトランジスタＭ６は、チャネル長を小さくし、ｎチャネルＭＯＳトランジスタＭ３及びＭ５に比べ、しきい値電圧を下げる。また、ｎチャネルＭＯＳトランジスタＭ３及びＭ５は、同じチャネル長サイズにし、しきい値電圧を同じにするのがよい。これは、信号ＶＲＥＦの電圧がトランジスタＭ５のしきい値電圧を超えて、トランジスタＭ５が電流を流して飽和領域になれば、トランジスタＭ６からの電流供給は無くさなければならないためである。トランジスタＭ５に電流を流すと同時に、トランジスタＭ３にも同様の電流が流れ、リセット信号ＲＳＴをグランドＧＮＤにクランプし、トランジスタＭ６の電流を遮断することを目的としている。
【００４３】
図５は、図４の回路の動作を説明するためのグラフである。横軸が電源電圧ＶＣＣを示し、縦軸が電圧Ｖを示す。半導体装置の電源を立ち上げて電源電圧ＶＣＣを上げた場合、リセット信号ＲＳＴは図５に示すように状態遷移する。
【００４４】
リセット信号ＲＳＴのノードは、電源電圧ＶＣＣの端子と容量Ｃ１によって容量結合しているため、電源電圧ＶＣＣを上げると、リセット信号ＲＳＴも引っ張られほぼ電源電圧ＶＣＣと等しい電圧になる。電源電圧ＶＣＣがトランジスタＭ６のしきい値電圧を超え、電圧ＶＲＳＴになると、信号ＶＲＥＦのノードに電流供給を開始する。その電流が信号ＶＲＥＦの電位を上げる。
【００４５】
トランジスタＭ６のしきい値電圧をＶｔｈ６とすると、信号ＶＲＥＦは、トランジスタＭ３のしきい値電圧以下のときには次式によって与えられる。この際、信号ＲＳＴは電源電圧ＶＣＣと同じ電圧である。
ＶＲＥＦ＝ＲＳＴ−Ｖｔｈ６ ・・・（２）
【００４６】
また、トランジスタＭ６のしきい値電圧Ｖｔｈ６を０．５Ｖ、トランジスタＭ５及びＭ３のしきい値電圧Ｖｔｈ３を０．８Ｖに設定したとする。製造ばらつきが＋０．２Ｖであるとすると、トランジスタＭ６のしきい値電圧Ｖｔｈ６が０．７Ｖ、トランジスタＭ５及びＭ３のしきい値電圧Ｖｔｈ３が１．０Ｖである。したがって、上式（２）から信号ＲＳＴ（電源電圧ＶＣＣ）が１．７Ｖ（＝０．７＋１．０Ｖ）まで上がると、トランジスタＭ５及びＭ３に電流が流れ始める。トランジスタＭ５及びＭ３に電流が流れると、電源電圧ＶＣＣが電圧ＶＲＳＴの時点で、トランジスタＭ３がオンし、信号ＲＳＴは電源電圧ＶＣＣからの電流供給はないのでグランドＧＮＤにクランプされる。これにより、信号ＲＳＴがトランジスタＭ６のしきい値電圧Ｖｔｈ６である０．５Ｖ以下に下がった時点で、トランジスタＭ６がオフし、定電流回路として機能する。これ以降、信号ＶＲＥＦは、定電圧を維持する。
【００４７】
以上のように、起動信号発生回路は、定電流回路４０１の出力信号ＶＲＥＦを基にリセット信号ＲＳＴを生成するので、リセット信号ＲＳＴを確実に解除することができる。電源電圧ＶＣＣが上昇すると、定電流回路４０１は、やがて起動し、信号ＶＲＥＦをハイレベルにする。信号ＶＲＥＦがハイレベルになると、トランジスタＭ３がオンし、リセット信号ＲＳＴはローレベルになり、リセット信号ＲＳＴが解除される。
【００４８】
図３及び図４において、トランジスタＭ３のしきい値電圧を調整することにより、リセット信号ＲＳＴを解除するタイミングを制御することができる。トランジスタＭ３のチャネル長（ゲート長）を大きくすればしきい値電圧を高くすることができ、チャネル長を小さくすればしきい値電圧を低くすることができる。以下、図６を参照しながら、トランジスタＭ３のしきい値電圧の調整方法を説明する。
【００４９】
図６は、図１のトランジスタＭ３のしきい値電圧を調整可能な起動信号発生回路の構成例を示す。図６の回路は、図１の回路のトランジスタＭ３の代わりに、トランジスタＭ３ａ及びＭ３ｂを設けた点が異なり、その他の点は図１の回路と同じである。
【００５０】
ｎチャネルＭＯＳトランジスタＭ３ａは、ゲートが信号ＩＮのノードに接続され、ドレインが信号ＲＳＴのノードに接続され、ソースがヒューズ６０１ａを介してグランドＧＮＤの端子に接続される。ｎチャネルＭＯＳトランジスタＭ３ｂは、ゲートが信号ＩＮのノードに接続され、ドレインが信号ＲＳＴのノードに接続され、ソースがヒューズ６０１ｂを介してグランドＧＮＤの端子に接続される。
【００５１】
トランジスタＭ３ａは、チャネル長が例えば１．５μｍであり、しきい値電圧が比較的高い。トランジスタＭ３ｂは、チャネル長が例えば１μｍであり、しきい値電圧が比較的低い。ヒューズ６０１ａ又は６０１ｂのいずれかを切断することにより、トランジスタＭ３ａ又はＭ３ｂのいずれかを選択して接続することができる。例えば、ヒューズ６０１ｂを切断し、ヒューズ６０１ａを接続すれば、しきい値電圧が高いトランジスタＭ３ａを選択して接続し、トランジスタＭ３ｂのソースを開放状態にすることができる。このように、ヒューズ６０１ａ又は６０１ｂの切断により、異なるしきい値電圧のトランジスタＭ３ａ又はＭ３ｂを選択することができる。
【００５２】
以上のように、起動信号ＲＳＴを起動対象回路１０１に出力することにより、起動対象回路１０１を起動させることができる。容量Ｃ１は、電源電圧ＶＣＣの端子及び起動信号ＲＳＴの端子の間に接続される。ｎチャネルＭＯＳトランジスタＭ３は、ゲートが起動対象回路１０１の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランドＧＮＤの端子に接続され、ドレインが起動信号ＲＳＴの端子に接続される。
【００５３】
起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【００５４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５５】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５６】
（付記１）起動信号を起動対象回路に出力するための起動信号端子と、
電源電圧端子及び前記起動信号端子の間に接続される容量と、
ゲートが前記起動対象回路の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランド端子に接続され、ドレインが前記起動信号端子に接続される第１のｎチャネルトランジスタと
を有する起動信号発生回路。
（付記２）前記起動対象回路は、ＲＳフリップフロップ回路である付記１記載の起動信号発生回路。
（付記３）前記ＲＳフリップフロップ回路は、リセット入力端子、セット入力端子及びフリップフロップ出力端子を有し、
前記起動信号端子は前記リセット端子又は前記セット端子に接続され、前記第１のｎチャネルトランジスタのゲートは直接又はインバータを介して前記フリップフロップ出力端子に接続される付記２記載の起動信号発生回路。
（付記４）前記起動対象回路は、定電流回路である付記１記載の起動信号発生回路。
（付記５）さらに、ゲートが前記起動信号端子に接続され、ドレインが電源電圧端子に接続される第２のｎチャネルトランジスタを有し、
前記定電流回路は、
前記第１のｎチャネルトランジスタのゲート及び前記第２のｎチャネルトランジスタのソースに接続され、起動信号を入力して定電圧を出力するための入出力端子と、
ソースが電源電圧端子に接続され、ゲート及びドレインが相互に接続される第１のｐチャネルトランジスタと、
ゲートが前記入出力端子に接続され、ドレインが前記第１のｐチャネルトランジスタのドレイン及びゲートに接続され、ソースが抵抗を介してグランド端子に接続される第３のｎチャネルトランジスタと、
ゲートが前記第１のｐチャネルトランジスタのゲート及びドレインに接続され、ソースが電源電圧端子に接続され、ドレインが前記入出力端子に接続される第２のｐチャネルトランジスタと、
ゲート及びドレインが前記入出力端子に接続され、ソースがグランド端子に接続される第４のｎチャネルトランジスタと
を有する付記４記載の起動信号発生回路。
（付記６）前記第２のｎチャネルトランジスタのしきい値電圧は、前記第１及び第３のｎチャネルトランジスタのしきい値電圧よりも低い付記５記載の起動信号発生回路。
（付記７）前記第１及び第３のｎチャネルトランジスタのしきい値電圧は同じである付記６記載の起動信号発生回路。
（付記８）さらに、前記第１のｎチャネルトランジスタとは異なるしきい値電圧を有し、ゲート及びドレインが前記第１のｎチャネルトランジスタのゲート及びドレインに接続され、ソースが開放状態になっている非選択のｎチャネルトランジスタを有する付記１〜７のいずれか１項に記載の起動信号発生回路。
【００５７】
【発明の効果】
以上説明したように、起動信号を起動対象回路に出力し、起動対象回路は起動信号を基に起動する。起動対象回路が起動した際の起動対象回路の出力信号又は該出力信号に基づく信号に応じて、起動信号を解除することができるので、適切な起動信号を生成することができる。電源電圧の変更及び／又はトランジスタのしきい値電圧のばらつきがあっても、確実に起動信号を解除することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による起動信号発生回路の構成例を示す図である。
【図２】本実施形態による起動信号発生回路の動作を説明するためのグラフである。
【図３】本実施形態による起動信号発生回路をＲＳフリップフロップ回路に適用した構成例を示す図である。
【図４】本実施形態による起動信号発生回路をカレントミラー型定電流回路に適用した構成例を示す図である。
【図５】図４の回路の動作を説明するためのグラフである。
【図６】トランジスタのしきい値電圧を調整可能な起動信号発生回路の構成例を示す図である。
【図７】従来の起動信号発生回路の構成を示す図である。
【図８】電源電圧とリセット信号の関係を示すグラフである。
【図９】ＲＳフリップフロップの回路図である。
【図１０】図１０（Ａ）はＮＯＲ回路の真理値表を示す図であり、図１０（Ｂ）はＲＳフリップフロップ回路の真理値表を示す図である。
【図１１】電源電圧とリセット信号の関係を示すグラフである。
【図１２】従来の起動発生回路を、定電流回路に用いた場合の回路を示す図である。
【符号の説明】
１０１ 起動対象回路
３０１ ＲＳフリップフロップ回路
４０１ 定電流回路
Claims (1)
- 起動信号を起動対象回路に出力するための起動信号端子と、
電源電圧端子及び前記起動信号端子の間に接続される容量と、
ゲートが前記起動対象回路の出力信号又は該出力信号に基づく信号の線に接続され、ソースがグランド端子に接続され、ドレインが前記起動信号端子に接続される第１のｎチャネルトランジスタと、
ゲートが前記起動信号端子に接続され、ドレインが電源電圧端子に接続される第２のｎチャネルトランジスタとを有し、
前記起動対象回路は、定電流回路であり、
前記定電流回路は、
前記第１のｎチャネルトランジスタのゲート及び前記第２のｎチャネルトランジスタのソースに接続され、起動信号を入力して定電圧を出力するための入出力端子と、
ソースが電源電圧端子に接続され、ゲート及びドレインが相互に接続される第１のｐチャネルトランジスタと、
ゲートが前記入出力端子に接続され、ドレインが前記第１のｐチャネルトランジスタのドレイン及びゲートに接続され、ソースが抵抗を介してグランド端子に接続される第３のｎチャネルトランジスタと、
ゲートが前記第１のｐチャネルトランジスタのゲート及びドレインに接続され、ソースが電源電圧端子に接続され、ドレインが前記入出力端子に接続される第２のｐチャネルトランジスタと、
ゲート及びドレインが前記入出力端子に接続され、ソースがグランド端子に接続される第４のｎチャネルトランジスタとを有する起動信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134049A JP4112424B2 (ja) | 2003-05-13 | 2003-05-13 | 起動信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134049A JP4112424B2 (ja) | 2003-05-13 | 2003-05-13 | 起動信号発生回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004343179A JP2004343179A (ja) | 2004-12-02 |
| JP2004343179A5 JP2004343179A5 (ja) | 2006-06-22 |
| JP4112424B2 true JP4112424B2 (ja) | 2008-07-02 |
Family
ID=33524708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003134049A Expired - Fee Related JP4112424B2 (ja) | 2003-05-13 | 2003-05-13 | 起動信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112424B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
-
2003
- 2003-05-13 JP JP2003134049A patent/JP4112424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004343179A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3715066B2 (ja) | 電流モードロジック回路 | |
| JP4820571B2 (ja) | 半導体装置 | |
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| KR100285184B1 (ko) | 승압 회로 및 반도체 기억 장치 | |
| JP2000165220A (ja) | 起動回路及び半導体集積回路装置 | |
| JP2010178051A (ja) | パワーオンリセット回路 | |
| JP2994572B2 (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| KR20040019861A (ko) | 반도체 장치 | |
| JP3948621B2 (ja) | インターフェース回路 | |
| JP2003058263A (ja) | 半導体集積回路及びそれを用いた基準電圧発生回路 | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| US7504870B2 (en) | Power-on reset circuit | |
| KR100293012B1 (ko) | 반도체장치및그의입력회로와출력회로 | |
| US7126434B2 (en) | Oscillator circuit for semiconductor device | |
| US6815998B1 (en) | Adjustable-ratio global read-back voltage generator | |
| JP4112424B2 (ja) | 起動信号発生回路 | |
| JP6998850B2 (ja) | 定電流回路 | |
| TWI299166B (en) | High voltage generator for use in semiconductor memory device | |
| JP7465200B2 (ja) | 遅延回路 | |
| US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
| JP2005064952A (ja) | レベルダウンコンバータ | |
| JP2002258956A (ja) | 電圧制御回路 | |
| KR100753149B1 (ko) | 전압 레벨 구별 회로를 구비한 유니버설 피씨아이 버퍼 | |
| JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 | |
| JP7451314B2 (ja) | バイアス電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |