JPH11234097A - ディジタル信号発生用回路装置 - Google Patents

ディジタル信号発生用回路装置

Info

Publication number
JPH11234097A
JPH11234097A JP10173820A JP17382098A JPH11234097A JP H11234097 A JPH11234097 A JP H11234097A JP 10173820 A JP10173820 A JP 10173820A JP 17382098 A JP17382098 A JP 17382098A JP H11234097 A JPH11234097 A JP H11234097A
Authority
JP
Japan
Prior art keywords
switch
voltage
signal
supply potential
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10173820A
Other languages
English (en)
Inventor
Christian Sichert
ジッヒェルト クリスチャン
Robert Kaiser
カイザー ローベルト
Norbert Wirth
ウィルト ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11234097A publication Critical patent/JPH11234097A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 ディジタル信号を発生するためのただ１つの
装置であって、種々の標準において作動し、それに供給
される電圧の変動に対する感度がごくわずかである装置
を有する回路装置を提供する。 【解決手段】 ディジタル信号を発生するための装置１
０と、外部の参照電圧を装置１０に供給するための電圧
端子８と、スイッチ４を介して装置１０に供給可能な内
部の参照電圧を発生するための電圧発生器２と、スイッ
チ４を開閉するためのスイッチング信号のレベルをスイ
ッチ４の開閉しきいよりも高いレベルに高め得るレベル
変換器６とを有し、レベル変換器６が交叉結合された一
対のトランジスタＰ２、Ｐ３を有し、これらのトランジ
スタはそれぞれチャネル側で結合トランジスタＰ４；Ｐ
５を介して第１の供給電位と静電容量的に結合され、結
合トランジスタＰ４；Ｐ５の制御端子はそれぞれ第１の
供給電位と接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はディジタル信号を発
生するための装置を有する回路装置に関する。
【０００２】
【従来の技術】ディジタル信号処理はアナログ信号の処
理にくらべて、処理すべき信号、たとえば２値信号、が
著しく大きいＳＮ比を有するという利点を有する。既に
わずかな擾乱がアナログ信号を不可逆的に誤らせ得る。
ディジタル信号もたとえばノイズまたは重畳される電圧
ピークのようなさまざまな擾乱を受ける。これらの擾乱
の程度は一般にディジタル信号処理の形式および規模に
関係する。相続く信号処理段において、２値信号の際に
も本来の信号がもはや一義的に決定され得ないように累
積し得る。信号処理の特定の点において、たとえば論理
モジュールの入力端において、ディジタル信号はたとえ
ば信号増幅器のようなディジタル信号を発生するための
装置に供給される。ディジタル技術でレシーバまたは信
号再生器とも呼ばれるこれらの装置はディジタル信号の
レベルを再生する役割をする。そのために一般に個々の
信号の電圧レベルが、それらが許容範囲内にあり、かつ
特定の信号値に対応付けられ得るかぎり、取り決められ
た目標値に高められ、または低められる。その際にどの
許容範囲を利用すべきかは、信号処理のための回路に対
して選ばれた標準に関係する。
【０００３】多数の論理標準から例えばここでは２つが
選ばれる。ＬＶＴＴＬ標準（ＬＶＴＴＬ＝低電圧トラン
ジスタ・トランジスタ論理回路）は２値状態“低”およ
び“高”を表わすために電圧レベル０．８Ｖおよび２．
０Ｖを用いる。
【０００４】ＳＳＴＬ標準では信号値“高”は参照電圧
にくらべて０．４Ｖだけ信号を高めることにより、また
信号値“低”は参照電圧にくらべて０．４Ｖだけ信号を
低めることにより表される。
【０００５】しかし信号再生器は許容範囲内にある２値
の信号値をこの信号レベルに合わせるだけではない。同
時にそれらは１つの信号値から他の信号値への切換わり
の際に、たとえば“低”から“高”への切換わりの際
に、信号レベルを可能なかぎり速く切換える役割をす
る。２値の時間についてプロットした電圧信号の側縁は
可能なかぎり急峻であることが理想的である。
【０００６】信号再生器は、ディジタル信号を評価すべ
きところにはどこにでも使用され、またフレキシブルに
使用可能である。それらは例えばメモリにもアドレス制
御信号、ＲＡＳおよびＣＡＳ、イネーブル信号などの更
新のために使用される。
【０００７】しかし、種々の論理標準における信号再生
器の使用は容易に可能ではない。信号再生器は、たとえ
ば２つの論理標準に対して両立性の半導体チップにも使
用され得る。その場合、各標準に対してそれぞれ信号再
生器を設ける必要がある。そのための費用はもちろん相
当な費用である。その場合に同じく増大する接続の数に
よりチップ上の内部電圧の相互影響の危険が大きい。
【０００８】ドイツ特許第 3347484C2号明細書から、論
理回路およびプロセスデータ回路に使用するため入力信
号を論理的信号レベルに適応させるための、正入力端お
よび負入力端を有するコンパレータを備えた回路装置は
公知である。入力信号は外部信号端子を介して供給され
る。
【０００９】特開平１−３１９３２２号公報（日本特許
要約、セクションＥ、第１４巻（１９９０）第１２５号
（Ｅ−９００）には、演算増幅器を有するレベル変換の
ためのスイッチング回路が記載され、その演算増幅器は
スイッチング装置を介して入力端または大地と選択的に
接続し得るようになっている。演算増幅器の非反転入力
端を介して参照電圧が導かれる。
【００１０】
【発明が解決しようとする課題】本発明の課題は、ディ
ジタル信号を発生するためのただ１つの装置であって、
種々の標準において作動し、またそれに供給される電圧
の変動に対する感度がごくわずかである装置を有する回
路装置を提供することである。
【００１１】上述の課題を解決するため、本発明によれ
ば、ディジタル信号を発生するための装置を有する回路
装置であって、外部の参照電圧を装置に供給するための
電圧端子と、スイッチを介して装置に供給可能な内部の
参照電圧を発生するための電圧発生器と、スイッチを開
閉するためのスイッチング信号のレベルをスイッチの開
閉しきいよりも高いレベルに高め得るスイッチ駆動用レ
ベル変換器とを有する回路装置において、レベル変換器
が交叉結合された一対のトランジスタを介して第１の供
給電位と静電容量的に結合され、結合トランジスタの制
御端子はそれぞれ第１の供給電位と接続されている
【００１２】本発明による回路装置はディジタル信号を
発生するためのただ１つの装置を用いるので、２つのこ
のような装置を用いる解決策にくらべて費用を低減させ
ることができる。加えてチップ面積が節減され得る。さ
らに、本発明によれば、結合要素に基づいて内部の参照
電圧が内部の電圧と強く結合されているという利点が得
られる。加えて本発明による回路装置は供給電圧の変動
に対する感度が低い。
【００１３】本発明の有利な実施例は請求項２以下にあ
げられている。
【００１４】
【実施例】以下、本発明を図面に示されている実施例に
より一層詳細に説明する。等しい要素には等しい参照符
号が付されている。
【００１５】図１ａによれば本発明による回路装置は入
力端子９および出力端子１１により代表して示されてい
る入力端および出力端を有しディジタル信号を発生する
ための装置１０を含んでいる。ディジタル信号を発生す
るための装置１０は電圧端子８と接続されており、電圧
端子８を介して外部の参照電圧Ｖref,ext が装置１０に
供給され得る。さらに、装置１０はスイッチ４を介して
電圧発生器２の出力端３と接続されている。電圧発生器
２は内部の参照電圧Ｖref,int を発生し、この内部参照
電圧は、接続されている負荷またはたとえば作動電圧の
変動のようなその他の擾乱量に無関係に、可能なかぎり
一定でなければならない。電圧発生器２も装置１０も本
発明の対象ではなく、従ってこれ以上に詳細には説明さ
れない。
【００１６】スイッチ４は制御接点５を介してレベル変
換器６と接続されている。このレベル変換器６は開閉入
力端１においてレベル変換器６に供給され得る開閉信号
により駆動可能である。レベル変換器６は、弱い開閉信
号の際にもスイッチ４が完全に駆動されるように計ら
う。その構成およびその機能の仕方は後で一層詳細に説
明されている。
【００１７】装置１０の入力端９に与えられているディ
ジタル信号は、参照信号との比較により“低”または
“高”として評価される。入力端におけるディジタル信
号の電圧レベルが参照信号の電圧レベルよりも低いなら
ば、装置１０はその出力端１１にたとえば０Ｖの“低”
信号を発生する。それに対して、ディジタル信号の電圧
レベルが参照信号の電圧レベルよりも高いならば、装置
１０はその出力端１１にたとえば２．５Ｖの“高”信号
を発生する。こうして参照信号の電圧レベルの選択によ
り“低”と“高”との間の切換しきいが設定される。そ
れにより、装置１０を種々の論理標準において使用する
ことが可能である。
【００１８】図１ａによる本発明による回路装置は２つ
の異なる論理標準において作動し得る。
【００１９】第１の作動形式では、入力端９における信
号はＬＶＴＴＬ標準に属する。その場合には、内部で発
生される参照電圧Ｖref,int が参照信号としての役割を
する。レベル変換器６の開閉入力端１における開閉信号
は、スイッチ４が閉じられているように選ばなければな
らない。内部の参照電圧Ｖref,int は装置１０に与えら
れており、他方において電圧端子８は電圧を導かない。
【００２０】第２の作動形式では入力端９における信号
はＬＶＴＴＬ標準とは異なる他の論理標準に属する。た
とえばＳＳＴＬ信号が入力端９に与えられている。ここ
ではスイッチ４は、電圧発生器２と装置１０との間に接
続が存在しないように駆動されなければならない。電圧
端子８には、たとえば他の回路ユニットへの電圧供給の
ためにも用いられる外部の電圧発生器が供給する外部の
参照電圧Ｖref,ext が与えられている。外部の参照電圧
Ｖref,ext が外部から供給され、内部では発生されない
ことにより、種々の論理標準における本発明による回路
装置の使用が非常に簡単に可能である。本発明による回
路装置に対する外部の参照電圧Ｖref,ex t を発生するた
めの付加の電圧発生器は必要ではない。
【００２１】図１ａによる回路装置からの電圧発生器
２、スイッチ４およびレベル変換器６を有する部分装置
が図１ｂに詳細に示されている。スイッチ４はここで
は、チャネル側で並列に接続されている相異なる導電形
の２つのトランジスタＮ１およびＰ１から成っている。
並列に接続されているチャネルパスを介して電圧発生器
２の出力端子３と装置１０の別の電圧端子７との間の接
続が形成され得る。電圧発生器２の出力端子３と第１の
供給電位ＶSSとの間に出力結合キャパシタンスＣ１が接
続されている。
【００２２】スイッチ４はレベル変換器６を介して駆動
可能である。レベル変換器６はｐチャネル形式の２つの
トランジスタＰ２およびＰ３を有し、それらのトランジ
スタはそれらのソース端子でそれぞれ第２の供給電位Ｖ
CCに接続されている。それらのドレイン端子はそれぞれ
他方のトランジスタのゲート端子と接続されており、こ
うして交叉結合が生じる。さらに、トランジスタＰ２お
よびＰ３のドレイン端子はそれぞれｐチャネルトランジ
スタＰ４またはＰ５とｎチャネルトランジスタＮ２また
はＮ３とから成る直列回路と接続されている。ｐチャネ
ルトランジスタＰ４およびＰ５のゲート端子はそれぞれ
第１の供給電位ＶSSと接続されている。ｎチャネルトラ
ンジスタＮ２のゲート端子は直接に、またｎチャネルト
ランジスタＮ３のゲート端子はインバータＩＮＶを介し
てレベル変換器６の開閉入力端１に接続されている。イ
ンバータＩＮＶは開閉入力端１に加わる開閉信号を反転
する。ｐチャネルトランジスタＰ４のドレイン端子、従
ってまたｎチャネルトランジスタＮ２のドレイン端子
は、一方ではスイッチ４の一方のトランジスタＮ１のゲ
ート端子と、また他方では制御・結合キャパシタンスＣ
２を介して第１の供給電位ＶSSと接続されている。ｐチ
ャネルトランジスタＰ５のドレイン端子及び従ってまた
ｎチャネルトランジスタＮ３のドレイン端子は、スイッ
チ４の別のトランジスタＰ１に通じている。
【００２３】レベル変換器６の開閉入力端１に特定の開
閉しきいよりも小さい信号が与えられていると、ｎチャ
ネルトランジスタＮ３は、開閉信号がインバータＩＮＶ
により反転されているからには、導通する。交叉結合に
基づいて次いでｐチャネルトランジスタＰ２のゲート端
子には第１の供給電位ＶSSが与えられり、またｐチャネ
ルトランジスタＰ２が同じく導通する。ゲート端子に同
じく開閉信号を与えられているｎチャネルトランジスタ
Ｎ２は遮断状態にあるので、ｎチャネルトランジスタＮ
１のゲート端子は第２の供給電位ＶCCを与えられる。同
時にスイッチ４のｐチャネルトランジスタＰ１は、ｎチ
ャネルトランジスタＮ３が導通しているので、第１の供
給電位ＶSSを与えられる。スイッチ４のｎチャネルトラ
ンジスタＮ１もｐチャネルトランジスタＰ１も導通して
いる。スイッチ４はこうしてこの場合には閉じられてい
る。
【００２４】開閉しきいよりも大きい開閉信号の際には
ｎチャネルトランジスタＮ２は導通しており、またｎチ
ャネルトランジスタＮ３は遮断されている。ｐチャネル
トランジスタＰ３のゲート端子には第１の供給電位ＶSS
が与えられており、トランジスタＰ３は導通する。その
結果、スイッチ４のｐチャネルトランジスタＰ１はその
ゲート端子に第２の供給電位ＶCCを与えられ遮断状態と
なる。スイッチ４のｎチャネルトランジスタＮ１は、そ
のゲート端子に第１の供給電位ＶSSが与えられているの
で、同じく遮断状態にある。すなわちスイッチ４はこの
場合には開かれている。
【００２５】２つの並列接続されたトランジスタＮ１、
Ｐ１によりスイッチ４を構成することにより、第２の作
動モードで電圧発生器２が実際上完全に装置１０から切
り離されていることが達成される。従って、内部の供給
電圧の変動は外部の参照電圧Ｖref,ext にほとんど影響
しない。
【００２６】本発明による回路装置を擾乱に対して一層
安定化するために、結合キャパシタンスＣ１およびＣ２
ならびにｐチャネルトランジスタＰ４およびＰ５が設け
られている。出力結合キャパシタンスＣ１により第１の
供給電位ＶSSを有する電圧発生器２の出力端子３への内
部参照電圧Ｖref,int の強い結合が形成される。第１の
供給電位ＶSSは基準電位であるから、大きい結合が望ま
しい。同じくスイッチ４の制御端子、具体的にはスイッ
チ４のｎチャネルトランジスタＮ１のゲート端子、は制
御結合キャパシタンスＣ２を介して第１の供給電位ＶSS
と接続されている。内部参照電圧Ｖref,int またはスイ
ッチ４の制御端子への過渡的な擾乱量の影響は、結合キ
ャパシタンスの統合的な作用により明らかに減ぜられ
る。
【００２７】ｐチャネルトランジスタＰ４およびＰ５は
それぞれドレインとゲートとの間およびソースとゲート
との間の寄生的なキャパシタンスに基づいて容量性分圧
器を成す。それにより、基準電位と異なる第２の供給電
位ＶCCが内部参照電圧Ｖref, int と極僅か結合されてい
る状態が達成される。内部参照電圧Ｖref,int への第２
の供給電位ＶCCの短時間の変動の影響はわずかに保たれ
る。
【００２８】結合キャパシタンスＣ１およびＣ２のキャ
パシタンスはおよそｐチャネルトランジスタＰ４および
Ｐ５のキャパシタンスよりも上のオーダーである。
【図面の簡単な説明】
【図１】本発明の実施例の、ａは全体のブロック回路
図、ｂは内部参照電圧を発生するための回路の一例の接
続図である。
【符号の説明】
２ 電圧発生器 ３ 電圧発生器の出力端 ４ スイッチ ５ 制御接点 ６ レベル変換器 ８ 電圧端子 ９ 入力端子 １０ 装置 １１ 出力端子 Ｎ１、Ｐ１ トランジスタ Ｐ２、Ｐ３ ｐチャネルトランジスタ Ｐ４、Ｐ５ ｐチャネルトランジスタ Ｎ２、Ｎ３ ｎチャネルトランジスタ Ｃ１、Ｃ２ 結合キャパシタンス ＶSS 第１の供給電位 ＶCC 第２の供給電位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ノルベルト ウィルト ドイツ連邦共和国 85716 ウンターシュ ライスハイム ミストラルシュトラーセ ４

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル信号を発生するための装置
    （１０）を有する回路装置であって、外部の参照電圧
    （Ｖref,ext ）を装置（１０）に供給するための電圧端
    子（８）と、スイッチ（４）を介して装置（１０）に供
    給可能な内部の参照電圧（Ｖref,int ）を発生するため
    の電圧発生器（２）と、スイッチ（４）を開閉するため
    のスイッチング信号のレベルをスイッチ（４）の開閉し
    きいよりも高いレベルに高め得るスイッチ（４）駆動用
    レベル変換器（６）とを有する回路装置において、 レベル変換器（６）が交叉結合された一対のトランジス
    タ（Ｐ２、Ｐ３）を有し、これらのトランジスタはそれ
    ぞれチャネル側で結合トランジスタ（Ｐ４；Ｐ５）を介
    して第１の供給電位（ＶSS）と静電容量的に結合され、
    結合トランジスタの制御端子はそれぞれ第１の供給電位
    （ＶSS）と接続されていることを特徴とするディジタル
    信号発生用回路装置。
  2. 【請求項２】 スイッチ（４）が第１の導電形のスイッ
    チングトランジスタ（Ｎ１）および第２の導電形のスイ
    ッチングトランジスタ（Ｐ１）を有し、これらスイッチ
    ングトランジスタ（Ｎ１、Ｐ１）がチャネル側で並列に
    接続されていることを特徴とする請求項１記載の回路装
    置。
  3. 【請求項３】 スイッチ（４）の制御接点（５）と第１
    の供給電位（ＶSS）との間に制御‐結合キャパシタンス
    （Ｃ２）が接続されていることを特徴とする請求項１ま
    たは２記載の回路装置。
  4. 【請求項４】 出力‐結合キャパシタンス（Ｃ１）が電
    圧発生器（２）の出力端と第１の供給電位（ＶSS）との
    間に接続されていることを特徴とする請求項１ないし３
    のいずれか１つに記載の回路装置。
JP10173820A 1997-06-10 1998-06-08 ディジタル信号発生用回路装置 Pending JPH11234097A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19724451A DE19724451C1 (de) 1997-06-10 1997-06-10 Schaltungsanordnung zum Erzeugen digitaler Signale
DE19724451.3 1997-06-10

Publications (1)

Publication Number Publication Date
JPH11234097A true JPH11234097A (ja) 1999-08-27

Family

ID=7832048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10173820A Pending JPH11234097A (ja) 1997-06-10 1998-06-08 ディジタル信号発生用回路装置

Country Status (7)

Country Link
US (1) US6064228A (ja)
EP (1) EP0884848B1 (ja)
JP (1) JPH11234097A (ja)
KR (1) KR100517783B1 (ja)
CN (1) CN1124687C (ja)
DE (2) DE19724451C1 (ja)
TW (1) TW444433B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268759B1 (en) * 1999-11-23 2001-07-31 Texas Instruments Incorporated Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch
US7782116B2 (en) * 2008-09-05 2010-08-24 Fairchild Semiconductor Corporation Power supply insensitive voltage level translator
CN103716035A (zh) * 2012-09-28 2014-04-09 华润矽威科技（上海）有限公司 信号选择电路及包含该信号选择电路的二级比较器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001606A (en) * 1974-06-05 1977-01-04 Andrew Gordon Francis Dingwall Electrical circuit
YU293182A (en) * 1982-12-31 1985-03-20 Iskra Sozd Elektro Indus Circuit arrangement for matching input signal to a logical level
JPH02285811A (ja) * 1989-04-27 1990-11-26 Seiko Epson Corp 半導体集積回路
JPH03149876A (ja) * 1989-11-07 1991-06-26 Hitachi Ltd 半導体集積回路装置
US5539334A (en) * 1992-12-16 1996-07-23 Texas Instruments Incorporated Method and apparatus for high voltage level shifting
US5444408A (en) * 1993-12-13 1995-08-22 Micron Technology, Inc. Active pull-up voltage spike reducer
JPH07297705A (ja) * 1994-04-27 1995-11-10 Mitsubishi Electric Corp 出力バッファ回路
US5627487A (en) * 1995-06-28 1997-05-06 Micron Technology, Inc. Charge conserving driver circuit for capacitive loads
CN1112768C (zh) * 1995-09-21 2003-06-25 松下电器产业株式会社 输出电路
KR100189752B1 (ko) * 1996-06-01 1999-06-01 구본준 독립적인 웰 바이어스 전압을 가진 전압 펌프회로

Also Published As

Publication number Publication date
CN1124687C (zh) 2003-10-15
CN1202762A (zh) 1998-12-23
TW444433B (en) 2001-07-01
US6064228A (en) 2000-05-16
EP0884848A1 (de) 1998-12-16
KR19990006831A (ko) 1999-01-25
DE19724451C1 (de) 1998-12-03
KR100517783B1 (ko) 2005-11-25
DE59811858D1 (de) 2004-09-30
EP0884848B1 (de) 2004-08-25

Similar Documents

Publication Publication Date Title
US5726562A (en) Semiconductor device and power supply controller for same
KR100299884B1 (ko) 낮은항복전압을갖는출력버퍼회로
US5594380A (en) Bootstrap circuit and data output buffer having the bootstrap circuit
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
US5872476A (en) Level converter circuit generating a plurality of positive/negative voltages
KR100336236B1 (ko) 반도체집적회로장치
KR100323323B1 (ko) 반도체 장치
US5847581A (en) Low power CMOS precision input receiver with integrated reference
US6621329B2 (en) Semiconductor device
JP3142416B2 (ja) 半導体集積回路
JPH11234097A (ja) ディジタル信号発生用回路装置
EP1360765B1 (en) Buffers with reduced voltage input/output signals
US5710516A (en) Input logic signal buffer circuits
JPH07130169A (ja) 電圧発生回路
JP3180608B2 (ja) 電源選択回路
KR950001128B1 (ko) 반도체기억장치
US20060202724A1 (en) Comparator circuit assembly, in particular for semiconductor components
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
JP2851211B2 (ja) 入力バッファ回路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
JP2001229676A (ja) 集積回路
JP3369771B2 (ja) 半導体集積回路
KR20000038811A (ko) 다수개의 입력 수신기들을 갖는 반도체 메모리장치
KR20070076112A (ko) 레벨 쉬프터
KR100318465B1 (ko) 반도체장치의접지전위클램프회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070906