CN1124687C - 用于产生数字信号的电路装置 - Google Patents
用于产生数字信号的电路装置 Download PDFInfo
- Publication number
- CN1124687C CN1124687C CN98109595A CN98109595A CN1124687C CN 1124687 C CN1124687 C CN 1124687C CN 98109595 A CN98109595 A CN 98109595A CN 98109595 A CN98109595 A CN 98109595A CN 1124687 C CN1124687 C CN 1124687C
- Authority
- CN
- China
- Prior art keywords
- voltage
- switch
- signal
- transistor
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 230000008878 coupling Effects 0.000 claims abstract description 15
- 238000006880 cross-coupling reaction Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101001038535 Pelodiscus sinensis Lysozyme C Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Abstract
用于数字信号的电平产生的一个设备(10)能够用于与信号不同的逻辑标准，其含有一个内部电压发生器(2)以在电压端子(8)处接入一外部参考电压。通过开关(4)，电压发生器的内部参考电压能够接入到设备(10)。开关(4)能够由电平转换器(6)控制。该耦合元件阻止了由电源电压所引起的干扰。
Description
技术领域
本发明涉及具有用于产生数字信号的设备的电路装置。
此数字信号处理与模拟信号处理具有如下优点，为了处理信号，例如二进制信号，其含有一个明显较大的干扰距离。已经减小的干扰能够不可逆地产生模拟信号。数字信号也会遇到各种各样的干扰，例如噪声或重叠的电压脉冲。这种干扰的程度一般与数字信号处理的技术和范围有关。在随后的信号处理级中，干扰被集中，在二进制信号的情况下，也不能再清楚地确定固有的信号。在信号处理的固定点，例如逻辑单元的输入端，该数字信号设备用于产生数字信号，例如信号放大。此在数字技术中和在接收机或信号发生器中已知的设备用于产生数字信号的电平。为此，一般情况下，只要每一个信号的电压电平都位于公差范围内并且能够设置有一固定信号值，则此电平升高到一致的理论值。与所选择的标准相关，此公差范围在此应考虑到能够用于信号处理的电路，
在此从众多的逻辑标准中示例地选出了两个。在LVTTL-标准(LVTTL＝低电压晶体管-晶体管-逻辑)中，二进制的状态“低”和“高”用于表明电压电平0.8V和2.0V。
在SSTL-标准中，信号值“高”为该信号相对于参考电压提高0.4V，而信号值“低”为该信号相对于参考电压降低0.4V。
在此电压电平时，然而该信号发生器不只与位于公差范围中的二进制信号值相匹配。同时还应考虑到从一个信号值向另一个转换时，例如从“低”向“高”，应达到尽可能快的信号电平转换。理想的方式是，在二进制值的电压信号出现之后该边沿应尽可能的陡。
所有的信号发生器在此都可使用，其用于分析数字的值并且可以灵活地使用。例如，在存储器中用于地址-控制信号、RAS和CAS、启动信号和类似信号的更新。
然而在各种逻辑标准中的信号发生器的使用不是没有可能的。信号发生器也能够用在半导体芯片中，例如两个逻辑标准是相对应的。此时的一个信号发生器含有一个标准。因此，费用自然也比较高。同样，随着连接数量的逐渐上升，施加在芯片上的内部电压的相互影响的危险性也大。
在DE 3347484C2中公开了应用在逻辑电路和处理数据电路中的用于与输入信号匹配在逻辑信号电平上的电路装置，其含有一个具有同相和一个反相输入端的比较器。该输入信号通过外部的输入端输入。
在JP1-319322中：日本专利摘要，部分E卷14(1990)号码125(E-900)描述了用于电平转换的具有运算放大器的电路，该放大器通过一个开关装置有选择地能与输入端子或大地相连。通过运算放大器的同相输入端输入一个参考电压。
发明内容
本发明的任务在于，提供一个只具有产生数字信号的设备的电路装置，该装置可以工作在不同的标准上并且其相对于输入电压的电压波动只具有较小的灵敏度。
本发明通过以下方案的特征解决。具有用于产生数字信号的设备的电路装置，具有一个电压端子，用于将外部参考电压Vref，ext输入到该设备，一个电压发生器，用于产生一个内部参考电压Vref，int，其能够通过设备的一个开关传导，一个电平转换器，用于控制开关，以此，用于切换开关的一个开关信号可以升高到由开关的开关阈值所确定的电平，其特征在于，该电平转换器含有一对交叉耦合的晶体管，其通过耦合晶体管分别在沟道侧与第一电源电势Vss电容性耦合，该耦合晶体管的控制端子分别与第一电源电势Vss相连。
因为本发明的电路装置只含有一个产生数字信号的装置，相对于通过两种装置的解决方案费用降低。以此节省了芯片的面积。本发明还提供了另外的优点，通过耦合元件，该内部参考电压与内部电压较强地耦合在一起。因此本发明的电路装置相对于电源电压的波动具有较小的敏感度。
本发明有利的结构和改进在后文出中描述。
附图说明
本发明下面借助附图对实施例进行详细描述。相同的元件通过相同的参考符号标明。图示为：
图1本发明的电路装置的方块电路图；
图2用于提供内部参考电压的详细电路图。
具体实施方式
本发明的电路装置根据图1含有产生数字信号的设备10，其通过输入和输出端子9、11来表明输入和输出端。用于产生数字信号的设备10与电压端子8相连，并通过一个外部参考电压Vref，ext连到设备10。其另外通过开关4与电压发生器2的输出端3相连。该电压发生器2产生的内部参考电压Vref，int应尽可能恒定，而与负载或干扰例如工作电压的波动无关。发生器2和设备10不是本发明的重点，因而在此不详细叙述。
开关4通过控制触点5与电平转换器6相连。通过开关信号该开关是可以控制的，该电路输入端1处的信号可以连到电平转换器6。该电平转换器6的作用是，在开关信号较弱时该开关4也是完全可控的。它的功能和结构下面会详细解释。
在设备10的输入端9处的数字信号通过与参考信号相比较转化为“低”或“高”。如果输入端处的数字信号的电压电平低于参考信号的电压电平，设备10在其输出端11产生一“低”信号，例如0V。如果数字信号的电压电平高于参考信号的电压电平，设备10在其输出端11产生一“高”信号，例如2,5V。通过选择参考信号的电压电平，可以确定“低”和“高”之间的转换阈值。以此设备10能在不同的逻辑标准下使用。
根据图1的本发明的电路装置可以工作在两个不同的逻辑状态下。
在第一种工作类型中，输入端9处的信号属于LVTTL标准。内部产生的参考电压Vref，int作为参考信号。电路输入端1处的开关信号如此选择，开关4是闭合的。在电压端子8无负载的情况下，位于设备10上的内部参考电压Vref，int也无电压导通。
相应的在第二种工作类型中，输入端9处的信号属于一个与LVTTL标准不同的另一逻辑标准。例如SSTL信号位于输入端9处。
在此如此控制开关4，在电压发生器2和设备10之间不存在连接。电压端子8位于外部参考电压Vref，ext上，其例如由外部电压发生器提供，该发生器含有另一个电路单元以提供电压。以此从外部输入外部参考电压Vref，ext并且不是从内部产生，在不同的逻辑标准的情况下能够非常简单地应用本发明的电路装置。对于本发明的电路装置来说不需要附加的电压发生器来产生该外部参考电压Vref，ext。
具有电压发生器2的部分装置是在图2中详细描述的图1中的由电路装置组成的开关4和电平转换器6。开关4在此由两个不同导电类型N1和P1的在沟道侧平行连接的两个晶体管构成。通过平行连接的沟道段可以建立电压发生器2的输出端子3与设备10的另一个电压端子7之间的连接。在电压发生器2的输出端子3和第一电源电势Vss之间接有一个输出耦合电容C1。
开关4可以通过电平转换器6控制，用于切换开关4的开关信号可以升高到由开关4的开关阈值所确定的电平。电平转换器6含有两个P沟道型的晶体管P2和P3，其通过源极端子分别连到第二个电源电势Vcc。其漏极端子分别与另一个的栅极端子相连，以致存在交叉耦合。另外，晶体管P2和P3的漏极端子分别与由P沟道晶体管P4或P5和n沟道晶体管N2或N3所组成的串联电路相连。P沟道晶体管P4和P5的栅极端子分别与第一电源电势Vss相连。N沟道晶体管N2的栅极端子与电平转换器6的电路输入端1直接连接，而n沟道晶体管N3的栅极通过反相器INV连接到电平转换器6的电路输入端1。反相器INV使电路输入端1处的开关信号反相。P沟道晶体管P4的漏极端子和n沟道晶体管N2的漏极端子分别与开关4的一个晶体管N1的栅极相连和通过控制耦合电容C2与第一电源电势Vss相连。P沟道晶体管P5的漏极和n沟道晶体管N3的漏极端子分别接到开关4的另一晶体管P1。
如果电平转换器6的电路输入端1处存在低于确定开关阈值的信号，在开关信号被反相器INV反相之后，n沟道晶体管N3导通。由于交叉耦合，在P沟道晶体管P2的栅极处存在第一电源电压Vss，而P沟道晶体管P2同样导通。因为n沟道晶体管N2在其栅极端子处存在开关信号则其阻塞，而开关4的n沟道晶体管N1的栅极取为第二电源电势Vcc。同时，开关4的P沟道晶体管P1存在第一电源电势Vss，这是因为n沟道晶体管N3导通。N沟道晶体管N1以及开关4的P沟道晶体管P1导通。开关4在此情况下是闭合的。
在开关信号高于开关阈值的情况下，n沟道晶体管N2导通而晶体管N3阻塞。在P沟道晶体管P3的栅极端子上存在第一电源电势Vss而晶体管P3导通。这样的作用是，开关4的P沟道晶体管P1的栅极达到第二电源电势Vcc并且阻塞。开关4的n沟道晶体管N1同样阻塞，因为在其栅极端子上存在第一电源电势Vss。
在此情况下开关4打开。
通过开关4具有两个并联的晶体管N1、P1的实施例能够达到，在第二个工作模式中，电压发生器2实际上完全由设备10分开。内部电源电压的波动以此只在外部的参考电压Vref，ext上产生较小的影响。
本发明的电路装置为了达到抵抗干扰的稳定性含有耦合电容C1和C2以及P沟道晶体管P4和P5。通过输出耦合电容C1，内部参考电压Vref，int的强化耦合建立在具有第一电源电势Vss的电压发生器2的输出端子3处。同样，开关4的控制端子，具体的是开关4的n沟道晶体管N1的栅极端子通过控制耦合电容C2与第一电源电势Vss相连。施加在内部参考电压Vref，int或开关4的控制端子上的晶体管干扰值的影响通过耦合电容的共同作用可以明显减小。
P沟道晶体管P4和P5根据寄生电容分别构成漏极和栅极之间的和源极和栅极之间的电容分配器。以此实现了，与参考电压不同的第二电源电势Vcc只是很小地与内部参考电压Vref，int耦合。第二电源电势Vcc施加在内部参考电压Vref，int上的较短时间的波动只保持较短时间。
耦合电容C1和C2的电容量通过P沟道晶体管P4和P5的电容量存在于大小值装置上。
Claims (4)
1，具有用于产生数字信号的设备(10)的电路装置，具有
-一个电压端子(8)，用于将外部参考电压(Vref，ext)输入到该设备(10)，
-一个电压发生器(2)，用于产生一个内部参考电压(Vref，int)，其能够通过设备(10)的一个开关(4)传导，
-一个电平转换器(6)，用于控制开关(4)，以此，用于切换开关(4)的一个开关信号可以升高到由开关(4)的开关阈值所确定的电平，
其特征在于，该电平转换器(6)含有一对交叉耦合的晶体管(P2，P3)，其通过耦合晶体管(P4；P5)分别在沟道侧与第一电源电势(Vss)电容性耦合，该耦合晶体管的控制端子分别与第一电源电势(Vss)相连。
2，如权利要求1的电路装置，其特征在于，开关(4)含有第一种导电类型(N1)的一个开关晶体管和第二种导电类型(P1)的一个开关晶体管，并且该两个晶体管(N1，P1)并联连接。
3，如权利要求1或2的电路装置，
其特征在于，在开关(4)的一个控制触点(5)和第一电源电势(Vss)之间连接有一个控制耦合电容(C2)。
4，如权利要求1或2的电路装置，其特征在于，在电压发生器(2)的输出端和第一电源电势(Vss)之间连接有一个输出耦合电容(C1)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19724451.3 | 1997-06-10 | ||
| DE19724451A DE19724451C1 (de) | 1997-06-10 | 1997-06-10 | Schaltungsanordnung zum Erzeugen digitaler Signale |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1202762A CN1202762A (zh) | 1998-12-23 |
| CN1124687C true CN1124687C (zh) | 2003-10-15 |
Family
ID=7832048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98109595A Expired - Fee Related CN1124687C (zh) | 1997-06-10 | 1998-06-09 | 用于产生数字信号的电路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6064228A (zh) |
| EP (1) | EP0884848B1 (zh) |
| JP (1) | JPH11234097A (zh) |
| KR (1) | KR100517783B1 (zh) |
| CN (1) | CN1124687C (zh) |
| DE (2) | DE19724451C1 (zh) |
| TW (1) | TW444433B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268759B1 (en) * | 1999-11-23 | 2001-07-31 | Texas Instruments Incorporated | Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch |
| US7782116B2 (en) * | 2008-09-05 | 2010-08-24 | Fairchild Semiconductor Corporation | Power supply insensitive voltage level translator |
| CN103716035A (zh) * | 2012-09-28 | 2014-04-09 | 华润矽威科技（上海）有限公司 | 信号选择电路及包含该信号选择电路的二级比较器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001606A (en) * | 1974-06-05 | 1977-01-04 | Andrew Gordon Francis Dingwall | Electrical circuit |
| YU293182A (en) * | 1982-12-31 | 1985-03-20 | Iskra Sozd Elektro Indus | Circuit arrangement for matching input signal to a logical level |
| JPH02285811A (ja) * | 1989-04-27 | 1990-11-26 | Seiko Epson Corp | 半導体集積回路 |
| JPH03149876A (ja) * | 1989-11-07 | 1991-06-26 | Hitachi Ltd | 半導体集積回路装置 |
| US5539334A (en) * | 1992-12-16 | 1996-07-23 | Texas Instruments Incorporated | Method and apparatus for high voltage level shifting |
| US5444408A (en) * | 1993-12-13 | 1995-08-22 | Micron Technology, Inc. | Active pull-up voltage spike reducer |
| JPH07297705A (ja) * | 1994-04-27 | 1995-11-10 | Mitsubishi Electric Corp | 出力バッファ回路 |
| US5627487A (en) * | 1995-06-28 | 1997-05-06 | Micron Technology, Inc. | Charge conserving driver circuit for capacitive loads |
| US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
| KR100189752B1 (ko) * | 1996-06-01 | 1999-06-01 | 구본준 | 독립적인 웰 바이어스 전압을 가진 전압 펌프회로 |
-
1997
- 1997-06-10 DE DE19724451A patent/DE19724451C1/de not_active Expired - Fee Related
-
1998
- 1998-05-16 TW TW087107604A patent/TW444433B/zh not_active IP Right Cessation
- 1998-06-04 EP EP98110245A patent/EP0884848B1/de not_active Expired - Lifetime
- 1998-06-04 DE DE59811858T patent/DE59811858D1/de not_active Expired - Lifetime
- 1998-06-08 JP JP10173820A patent/JPH11234097A/ja active Pending
- 1998-06-09 CN CN98109595A patent/CN1124687C/zh not_active Expired - Fee Related
- 1998-06-10 US US09/095,261 patent/US6064228A/en not_active Expired - Lifetime
- 1998-06-10 KR KR10-1998-0021417A patent/KR100517783B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE59811858D1 (de) | 2004-09-30 |
| KR19990006831A (ko) | 1999-01-25 |
| EP0884848B1 (de) | 2004-08-25 |
| DE19724451C1 (de) | 1998-12-03 |
| KR100517783B1 (ko) | 2005-11-25 |
| TW444433B (en) | 2001-07-01 |
| US6064228A (en) | 2000-05-16 |
| CN1202762A (zh) | 1998-12-23 |
| JPH11234097A (ja) | 1999-08-27 |
| EP0884848A1 (de) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005408B1 (ko) | 부스트 전압 발생 회로 | |
| CN1022076C (zh) | “电源上升”脉冲发生器电路 | |
| KR960003529B1 (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생회로 | |
| CN1216880A (zh) | 延迟电路 | |
| JPH11274912A (ja) | レベルシフト回路 | |
| US20030174007A1 (en) | Level-shifter circuit properly operable with low voltage input | |
| CN1197332A (zh) | 输入/输出电压检测型衬底电压发生电路 | |
| CN1767386A (zh) | 磁滞比较器及使用其的复位信号产生电路 | |
| CN101401310A (zh) | 电子器件和集成电路 | |
| CN1124687C (zh) | 用于产生数字信号的电路装置 | |
| KR100226486B1 (ko) | 고출력 전압 생성용 반도체 회로 | |
| CN1093339C (zh) | 半导体器件及其输出电路 | |
| CN1158671C (zh) | 信号发生器 | |
| EP0533332A1 (en) | CMOS self-boost circuit | |
| CN1143433C (zh) | 电平转换电路 | |
| KR101311358B1 (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
| US6331786B1 (en) | Termination circuits and methods therefor | |
| CN1183674C (zh) | 信号输入电路 | |
| CN1864330A (zh) | 在集成电路器件输入端的瞬变检测 | |
| KR0132368B1 (ko) | 데이타 출력버퍼 | |
| US6320456B1 (en) | Charge pump | |
| KR100502677B1 (ko) | 반도체 메모리 소자의 출력 버퍼 | |
| KR940005873Y1 (ko) | 슬루레이트 조절 트라이 스테이트 출력버퍼 | |
| KR200141166Y1 (ko) | 고전압 발생회로 | |
| US6342806B1 (en) | Structure of a floating gate of a MOS transistor and method of changing the threshold value thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130222 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130222 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130222 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151228 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031015 Termination date: 20170609 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |