CN1767386A - 磁滞比较器及使用其的复位信号产生电路 - Google Patents

Abstract

本发明提供一种即使用于将电池用作电源的电子设备等中也不会误产生复位信号的、低耗电且芯片面积小的复位信号电路。其中以串联电阻部(11)分割电源电压Vdd，产生第1中点电压和比第1中点电压高的第2中点电压。由2个比较器比较第1中点电压和基准电压Vref以及第2中点电压和基准电压Vref。将两个比较器的输出施加到D触发器(15)的复位端子及时钟端子上。利用以上构成，在电源电压Vdd上升时和下降时，复位信号产生或停止的定时不同。结果，可防止由电源电压Vdd的变化而引起的复位信号的误产生。

Description

磁滞比较器及使用其的复位信号产生电路

技术领域

本发明涉及在微型计算机等复位信号产生电路及复位信号产生电路内部所用的磁滞比较器(hysteresis comparator)。

背景技术

通常，在控制部使用微型计算机的各种电子设备等中，为了防止电源接通时的异常动作，在电源接通时，将使其动作复位的复位信号提供给微型计算机，需要始终在一定的状态下使微型计算机起动。由此，比较自电源接通时开始上升的电源电压和规定的基准电压，当电源电压高于基准电压时，将产生“H”电平信号的比较器作为复位信号产生电路使用。

但是，在使用电池作为电源的电子设备等中，电源接通时的电压不能充分上升，有时产生波动。施加到比较器上的电源电压在基准电压附近上下，从复位信号产生电路反复产生“H”电平的信号和“L”电平的信号。

由此，反复产生复位信号，微型计算机的复位不能确定。以往作为防止上述误动作的目的，是在复位信号产生电路内，使用相对电源电压具有磁滞特性的比较电路。

图3是表示以往使用的具有磁滞特性的比较电路的构成的电路框图。

在图3中，1是由串联连接于电源电压Vdd和接地电压间的电阻1a～1f构成的串联电阻部，2是产生基准电压Vref的基准电压源，3是比较电阻1c及1d的连接中点电压和基准电压Vref的比较器，4是将比较器3的输出反相的反相器，5是将反相器4的输出反相的反相器，6是并联连接电阻1a及1b，并根据比较器3的反相输出而被导通·截止的开关MOS晶体管，7是将反相器5的输出作为复位信号输出到下一级的输出端子。在此，图2设串联电阻部1的电阻1a～1f的电阻值相等。

首先，在初始状态中，当电源电压Vdd为0V时，比较器输出“L”电平信号，开关MOS晶体管6为截止。由于开关MOS晶体管6为截止，故从连接中点产生Vdd/2的中点电压，电源一旦接通，电源电压就上升。

伴随于此，电阻1c及电阻1d的中点电压也上升。该中点电压若比基准电压Vref高，则比较器的输出成为“H”电平。比较器3的输出在反相器4及5中被反相，从输出端子7产生“H”电平的复位信号。

此外，反相器5的“L”电平输出施加到开关MOS晶体管6的栅极上。因此，开关MOS晶体管被导通。由于呈导通状态的开关MOS晶体管6的导通电阻值与电阻1a及1b的值相比是微小的，故可看作是电源电压Vdd被施加到电阻1c及1的连接中点上。电源电压Vdd由电阻1c～1f这4个电阻分割，电阻1c及1d的连接中点的电压为3Vdd/4。

这样，在比较器3的输出从“L”电平变化为“H”电平的时刻，电阻1c及1d的中点电压从Vdd/2变化为3Vdd/4，变高。换言之，看起来基准电压Vref变低。其结果，复位信号产生后，电源电压即使变动，也可禁止复位信号的误产生。

〖专利文献1〗特开平5-48014号公报

然而，在现有的电路中，当要实现复位信号产生电路的低功率化时，在复位信号产生电路中，电阻1a～1f的影响大，故可使这些电阻值增大。

在现有的电路中，多晶硅电阻等的电阻值主要采用KΩ左右的电阻，但为了实现低电力化，需采用MΩ左右的电阻。另一方面，复位信号产生电路与微型计算机一起被IC化而使用。一般，若进行IC化，则电阻值大的电阻的面积变大。因此，在现有的电路中，若考虑低电力化，则需要增大多晶硅电阻的面积，结果产生使IC芯片面积过大的问题。

为了解决此问题，还考虑了将MOS型晶体管或扩散电阻等、每单位面积的电阻值大的器件用作电阻1a～1f。但是，为了满足复位信号产生电路的规范，作为电阻的MOS晶体管或扩散电阻、和开关MOS晶体管6的阻抗等，不一定一致，此时，由开关MOS晶体管6的导通及截止状态的切换所产生的电阻分压的变化变小。复位信号产生后，电阻1c及1d的中点电压不会变得十分高，即基准电压不会显得十分低。因此，相对于电源电压的变动，有可能误产生复位信号。本发明的目的在于防止复位信号的误产生、减小IC化时的芯片面积、和低耗电化。

发明内容

本发明的目的在于：防止复位信号的误产生，并且减小IC化时的芯片面积和低耗电化。

本发明的磁滞比较器，其特征在于，具备：串联电阻部，其由分割电源电压的多个电阻组成，产生第1中点电压和比上述第1中点电压高的第2中点电压；第1比较器，其比较上述第1中点电压和基准电压；第2比较器，其比较上述第2中点电压和基准电压；和触发器(flip flop)，其具有被施加上述第1比较器输出的复位端子、被施加上述第2比较器输出的时钟端子。

另外，本发明的复位信号产生电路，其特征在于，将上述触发器的输出作为复位信号。

此外，本发明的其它磁滞比较器，其特征在于，具备：串联电阻部，其由分割电源电压的多个电阻组成，并产生第1中点电压和比上述第1中点电压高的第2中点电压；比较上述第1中点电压和基准电压的第1比较器；比较上述第2中点电压和基准电压的第2比较器；被施加上述第1及第2比较器的输出信号的或门；被施加上述第1及第2比较器的输出信号的与门；和触发电路，其具有被施加上述与门的输出信号的时钟端子、被施加上述或门的输出信号的复位端子。

另外，本发明的其它复位信号产生电路，其特征在于，以上述触发器的输出作为复位信号。

本发明的第1实施例及第2实施例一边防止复位信号的误产生，一边可以同时实现减小IC化时的芯片面积和低耗电化。因此，能够提供一种即使在采用电池为电源的电子设备等中也可使用的、低耗电且芯片面积小的复位信号电路。

而且，根据第2实施例，可以防止作为第1实施例的课题的、电源接通时在串联电阻部的2个中点电压反转的情况下产生的不良动作。因此，根据第2实施例，对于电源电压的变动，可提供更为稳定的复位电路。

附图说明

图1是表示本发明的复位信号产生电路的电路图。

图2是表示本发明的复位信号产生电路的其它电路图。

图3是表示现有的复位信号产生电路的电路图。

图中：1a～1f-电阻，2-基准电压源，3-比较器，4-反相器，5-反相器，6-开关MOS晶体管，7-输出端子，11a～11f-MOS晶体管，12-基准电压源，13-比较器，14-比较器，15-D触发器，16-输出端子，17-与门，18-或门。

具体实施方式

图1是表示本发明的第1实施例的复位信号产生电路的电路框图。在图1中，11是由串联连接于电源电压Vdd和接地电压间的多个MOS晶体管11a～11f构成的串联电阻部；12是产生基准电位Vref的基准电压源；13是比较MOS晶体管11c及11d的连接中点的电压和基准电压Vref的比较器；14是比较MOS晶体管11b及11c的连接中点的电压和基准电压Vref的比较器；15是将比较器13的输出端子连接到时钟端子，将比较器14的输出端子连接到复位端子的D触发器；16是将D触发器的输出信号作为复位信号输出到下级的输出端子。在此，在图1中，设串联电阻部由MOS晶体管11a～11f等6个具有相等电阻值的MOS晶体管构成。但是，MOS晶体管的个数及各电阻值可以根据状况而任意设定。此外，也可采用扩散电阻等每单位面积的电阻值大的器件。

首先，在初始状态下，当电源电压Vdd为0V时，比较器13及比较器14输出“L”电平信号。因此，由于“L”电平信号被施加到D触发器15的时钟端子及复位端子上，故从D触发器15的Q端子输出“L”电平信号。

若电源接通，则在MOS晶体管11b及11c、11c及11d中分别产生2Vdd/3及1/2Vdd的中点电压。若电源电压上升，则首先在比较器14中，MOS晶体管11b及11c的中点电压变得比基准电压Vref高，从比较器14产生“H”电平信号，施加到D触发器15的复位端子上。但是，由于D触发器15的复位端子是根据比较器14的输出的下降沿而被复位的端子，故从D触发器15的Q端子输出的信号为“L”电平。从D触发器15的Q端子输出的信号作为“L”电平信号从输出端子16输出。

而且，电源电压Vdd上升，11c及11d的中点电压变得比基准电压Vref高，从比较器13产生“H”电平信号，并施加到D触发器15的时钟端子上。根据比较器13的输出信号，从D触发器15的Q端子输出“H”电平信号。因此，从输出端子16产生复位信号。

其次，说明电源电压自所希望的电压降低的情况。首先，若电源电压Vdd降低，则MOS晶体管11c及11d的中点电压变得比基准电压Vref低。因此，比较器13的输出信号从“H”电平变为“L”电平。D触发器15的时钟端子由于不响应比较器13的输出信号下降，故D触发器15原封不动产生“H”电平的输出信号。电源电压Vdd进一步降低，MOS晶体管11b及11c的中点电压比基准电压Vref更低，比较器14的输出信号从“H”电平变为“L”电平，D触发器15被复位，“L”电平信号由D触发器15输出。因此，当电源电压Vdd降低时，在MOS晶体管11b及11c的中点电压变得比基准电压Vref低的时刻，触发器15的Q端子信号变化为“L”电平。

这样，在因电源接通而电源电压Vdd上升时，在MOS晶体管11c及11d的中点电压变得比基准电压Vref高的时刻，复位信号产生；在电源电压Vdd降低时，在MOS晶体管11b及11c的中点电压变得比基准电压Vref低的时刻，复位信号停止。根据图1，使复位信号停止的阈值变得比使复位信号产生的阈值低。其结果是，在复位信号产生后，即使电源电压Vdd变动，也可防止复位信号的误产生。此外，为了低耗电化，即使在将MOS晶体管或扩散电阻使用于串联电阻部的情况下，因为不使用原来那样的切换串联电阻连接的构成，故可切实地设定决定复位信号的产生·停止的阈值。

图2是表示本发明的第2实施例的图。图2的特征在于，在图1中附加：将比较器13及14的输出信号作为输入，将输出施加到D触发器15的时钟端子上的与门17；将比较器13及14的输出信号作为输入，将输出施加到D触发器15的复位端子上的或门18。电源接通后电源电压Vdd一旦上升，则首先比较器14的输出信号变成“H”电平，并施加到与门17上。在与门17中，由于比较器13的输出信号为“L”电平，故与门17的输出信号维持“L”电平。另一方面，比较器14的输出信号通过或门18，施加到D触发器15的复位端子上。

但是，D触发器15不响应或门18的输出，其输出信号维持“L”电平。进而，电源电压Vdd上升，比较器13的输出若变为“H”电平，则与门17的输出信号就变为“H”电平，D触发器15的输出也变为“H”电平。因此，从输出端子16产生复位信号。此外，比较器13的输出信号也施加到或门18上。由于或门18的输出信号已为“H”电平，故比较器13的输出信号即使变为“H”电平，或门18的输出也不变化。

在第1实施例中，在电源接通后电源电压Vdd上升时，有时比较器13在先于比较器14的定时内产生“H”电平。此时，若先产生比较器13的输出信号，则比较器13的输出信号通过或门18施加到D触发器15的复位端子上。

但是，D触发器15不响应或门18的输出，不变为复位状态。此外，虽然比较器13的输出信号施加到与门17上，但由于比较器14的输出电平为“L”电平，故与门17的输出信号为“L”电平。接着，若比较器14的输出信号变为“H”电平，则与门17的输出变为“H”电平，D触发器15的输出变为“H”电平，产生复位信号。因此，即使比较器13及14的输出定时与正常时相比反相，也可根据比较器14的输出变化来产生复位信号。

下面，说明电源电压Vdd自确保了所希望的电平开始降低的情况。首先，在正常状态下，首先比较器13的输出变为“L”电平。根据比较器13的输出变化，与门17变化为“L”电平，或门18的输出维持“H”电平。因此，D触发器15的输出电平不变。其后，比较器14的输出一旦变化为“L”电平，则或门18的输出变化为“L”，D触发器15复位。因此，从输出端子16输出的复位信号停止。

其次，在异常状态下，首先比较器14的输出变化为“L”。响应其变化，与门17的输出变为“L”电平，由于或门18的输出维持“H”电平，故D触发器15的状态不变。而且，若比较器13的输出变化为“L”，则仅或门18的输出变为“L”电平，D触发器15复位。因此，D触发器15的输出变为“L”电平，停止复位信号的产生。此时，比较器13及14输出变化的定时，即使与正常状态相比反相，也因比较器14的输出变化，而可确实停止复位信号。这样，即使在异常状态下，由于可以使得使复位信号停止的阈值比产生复位信号的阈值低，故可以防止由电源电压变动引起的复位信号的误产生。

如上所说明的，本发明的第1实施例及第2实施例一边防止复位信号的误产生，一边同时实现减小IC化时的芯片面积和低耗电化。由此，可以提供一种即使在采用电池作为电源的电子设备等中也可使用的、低耗电且芯片面积小的复位信号电路。而且，利用第2实施例，可消除作为第1实施例的问题的、比较器的不良动作。因此，利用第2实施例，对于电源电压的变动，可提供更为稳定的复位电路。

Claims (4)

1.一种磁滞比较器，其特征在于，具备：

串联电阻部，其由分割电源电压的多个电阻组成，并产生第1中点电压和比上述第1中点电压高的第2中点电压；

第1比较器，其比较上述第1中点电压和基准电压；

第2比较器，其比较上述第2中点电压和基准电压；

触发器，其具有被施加上述第1比较器输出的复位端子、被施加上述第2比较器输出的时钟端子。

2.一种复位信号产生电路，其是权利要求1中所述的复位信号产生电路，其中，

以上述触发器的输出作为复位信号。

3.一种磁滞比较器，其特征在于，具备：

串联电阻部，其由分割电源电压的多个电阻组成，并产生第1中点电压和比上述第1中点电压高的第2中点电压；

第1比较器，其比较上述第1中点电压和基准电压；

第2比较器，其比较上述第2中点电压和基准电压；

或门，其被施加上述第1及第2比较器输出信号；

与门，其被施加上述第1及第2比较器输出信号；和

触发器，其具有被施加上述与门的输出信号的时钟端子、被施加上述或门输出信号的复位端子。

4.一种复位信号产生电路，其是权利要求3中所述的复位信号产生电路，其中，

以上述触发器的输出作为复位信号。

Images