CN1093339C - 半导体器件及其输出电路 - Google Patents

半导体器件及其输出电路 Download PDF

Info

Publication number
CN1093339C
CN1093339C CN98100779A CN98100779A CN1093339C CN 1093339 C CN1093339 C CN 1093339C CN 98100779 A CN98100779 A CN 98100779A CN 98100779 A CN98100779 A CN 98100779A CN 1093339 C CN1093339 C CN 1093339C
Authority
CN
China
Prior art keywords
output
voltage
signal
channel transistor
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98100779A
Other languages
English (en)
Other versions
CN1194502A (zh
Inventor
猿渡靖博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1194502A publication Critical patent/CN1194502A/zh
Application granted granted Critical
Publication of CN1093339C publication Critical patent/CN1093339C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

在一半导体器件输出电路中，有串接在外电源和地之间的第一和第二晶体管并按一输入信号互补运作的CMOS倒相器。第一和第二晶体管有连接输出端的接点。第一开关器件与第二晶体管并接并转换开/关。比较器对外电源电压与基准电压作比较输出基准信号。逻辑电路在基准信号与CMOS倒相器的输入信号间作逻辑运算以控制第一开关器件。当外电源低于基准电压时逻辑电路切断第一开关器件，否则就按CMOS倒相器的输入电平予以转换开关。

Description

半导体器件及其输出电路
技术领域
本发明涉及一种半导体器件及其输入和输出电路，更具体地涉及一种可广泛适用在不同外部供电电压Vcc下工作的半导体器件的输入和输出电路。
背景技术
近年来，如静态随机存取存储器(SRAMs)之类的半导体器件是由如从3伏左右的低压至5.5V的较高电压的宽阔范围内提供的外电源供电压Vcc在单块芯片上工作的。这样的半导体器件通常有一个由互补金属-氧化物—半导体(CMOS)场效应晶体管电路的倒相器构成的输入电路，它包括一个源极接至外加电源电压Vcc而漏极接至输出端的p沟道晶体管Tr01以及一个漏极接至输出端而源极接地的n沟道晶体管Tr02，它们如图5中所示。p沟道晶体管Tr01和n沟道晶体管Tr02的栅极与输入端共同连接。
图6A和6B示出常规的输出电路。图6A中所示输出电路包括一个p沟道晶体管Tr03和一个n沟道晶体管Tr04，其中p沟道晶体管Tr03的源极接外加电源电压Vcc、漏极接至输出端、而栅极则接至第一输入端，n沟道晶体管Tr04的漏极接输出端、源极接地、而栅极则接至第二输入端(此后称这种输出电路配置为P-N配置)。
图6B中所示输出电路包括一个n沟道晶体管Tr05和一个n沟道晶体管Tr06，其中n沟道晶体管Tr05的漏极接外电源电压Vcc、源极接至输出端、而栅极接至第一输入端，n沟道晶体管Tr06的漏极接至输出端、源极接地、而栅极则接至第二输入端(此后称这种输出电路配置为N-N配置)。
可是，将具有上述配置的输入和输出电路用作广泛适应的半导体器件却存在以下难题。
作为第一个问题，在常规输入电路中(图5)，在输出信号从高电平“H”变至低电平“L”时输入信号IN的电压VIH和规格值之间的余量，以及在输出信号从低电平“L”变至高电平“H”时输入信号IN的电压VIL和规格值之间的余量很难在外电源供电电压Vcc的宽阔范围内得到充分保证。
更具体地说，输入信号IN的电压VIH能够将从输入电路输出的输出信号OUT由高电平“H”转换到低电平“L”，这取决于外电源的供电电压Vcc和构成CMOS倒相器的p沟道晶体管Tr01对n沟道晶体管Tr02的尺寸比。这意味着假设输出晶体管Tr01对Tr02的尺寸比不变时，当外电源的供电电压Vcc升高，电压VIH也变高，以致对规格值的余量就变小。
若是余量更小，当因电路和互连的电感元件所产生的电动势引起接地(GND)电位的变化时器件就很可能错误地运作。换句话说，当有一大电流由一外电路接至输入电路至地时，接地的n沟道晶体管Tr02的漏电位由于电感元件的原因而超过了真正的地电位。这就缩小了电压VIH的余量，使高电压的运行变得不稳定。
为了避免这一问题，可将n沟道晶体管Tr02做得大于p沟道晶体管Tr01，即可以提高尺寸比以降低电压VIH。在此情况下，在高压运行中就能保障与电压VIH有关的对规格值的余量，不过对电压VIL的规格值的余量代表在一次低的供电电压Vcc变小的运作中的低电平“L”。其结果是，器件的错误运作取决于外部电源的供电电压Vcc，这就使得运行变得不稳。
对于在宽广范围的供电电压Vcc下工作的半导体器件来说，即使在低压运行中也要求有高的选取速度。作为第二个问题，由于噪音的影响常规的输出电路不能增大输出晶体管的尺寸，这使低压运行中的选取速度不能提高。
更具体地说，要在常规的输出电路中实现高速低压的运行，就必须增大图6A中所示采取P-N配置的晶体管Tr03和Tr04的尺寸或是图6B中所示采取N-N配置的晶体管Tr05和Tr06的尺寸。然而，当尺寸增大时，在高供电电压Vcc下运行的输出转换期间有一大电流流向输出晶体管，使得器件受到噪音的影响。这使晶体管的尺寸受到其自身的限制。由于这一原因，常规的输出电路不能同时解决半导体器件宽广范围高压运行中的噪音问题和低压运行中的选取速度问题。
在具有图6B中所示N-N配置的输出电路中，当输出一个高电平的电压时，即当接上所加外部电源供电电压Vcc的n沟道晶体管Tr05处于“开”态时，在漏极和源极之间产生一个电位差VT。其结果是，当输出电路输出一个高电平的电压时，输出端的电压OUT为(Vcc-VT)。在低的外电源供电电压Vcc下的运行中，由于有与高压一侧的输出晶体管Tr05中的电位差VT对应的电压降，使得很难满足与电压VOH有关的规格值表现出输出信号OUT是处于高电平“H”，造成错误运作。
发明内容
本发明的一项目的是要提供一种半导体器件及其输入与输出电路，这种半导体器件能在宽广范围内的外电源供电电压Vcc下以高选取速度稳定地运行。
为了实现上述目的，本发明提供了一种半导体器件的输入电路，它包括一个具有第一和第二晶体管的CMOS倒相器，第一和第二晶体管串接在外电源和地之间并按输入信号互补地运行，第一和第二晶体管有一连接点与一输出端连接，一个与第二晶体管并联连接并进行开/关转换的第一开关器件，用于将外电源的电压与一预定的基准电压进行比较并输出一基准信号表示出比较结果的电压比较装置，以及用于在来自比较装置的基准信号和加到CMOS倒相器的一输入端的输入信号之间进行逻辑运算并根据逻辑运算的结果对第一开关器件进行开/关控制的逻辑运算装置，其中当来自电压比较装置的基准信号表示出外电源的供电电压低于预定的基准电压时逻辑运算装置将第一开关器件转换为关态，而当来自电压比较装置的基准信号表示出外电源的供电电压高于预定的基准电压时按照接至CMOS倒相器的输入信号的电平对第一开关器件进行开/关转换。
附图说明
图1为本发明一项实施例的半导体器件的输入和输出电路的电路图；
图2为图1中所示比较器的电路图；
图3A为图1中所示一例输出电路的电路图；
图3B和3C为图1中所示输出电路的等效电路图；
图4为图1中所示另一例输出电路的电路图；
图5为一常规输入电路的电路图；以及
图6A和6B为常规输出电路的电路图。
具体实施方式
下面将参照附图对本发明进行具体描述。
图1示出本发明一项实施例的半导体器件的输入和输出电路。参阅图1，加上外电源供电电压Vcc的半导体器件1是由可在宽广范围适合于通用的SRAM(静态随机存取存储器)构成的，它包括一个输入电路11、一个恒定电压产生器13、一个比较器14、一个自益放大电路15以及一个输出电路16。为了便于描述，省略掉构成半导体器件的字线和存储单元。
比较器14以一预定的基准电压VREF与外电源供电电压Vcc作比较，并当外电源电电压Vcc等于或高于基准电压VREF时输出一个高电平的二进制信号a，而当外电源供电电压Vcc低于基准电压VREF时则输出一个低电平的二进制信号a。在该实施例中，比较器14所用的基准电压设在4V。
在低压运行中，即当外电源供电电压Vcc低于4V时，通用的SRAM1启动自益放大电路15以抬高要向字线输出的信号电压的电平，以此向存储单元(未示出)中写入信息。也就是说，来自比较器14的输出a在低压运行中被用作启动自益放大电路15的启动信号。
在以下的描述中，预定的基准电压VREF设于4V，并将4V或更高外电源供电电压Vcc下的运行称为高压运行，而将低于4V的外电源供电电压Vcc下的运行称为低压运行。
图2示出图1中所示的比较器14。参阅图2，比较器14包括一个p沟道晶体管Tr21，它的源极与所加的外电源供电电压Vcc连接，而漏极与栅极连接，一个p沟道晶体管Tr22，它的源极与所加的外电源供电电压Vcc连接，漏极与倒相器141的输入端连接，而栅极则与p沟道晶体管Tr21的栅极连接；一个n沟道晶体管Tr23，它的漏极与p沟道晶体管Tr21的漏极连接，源极经一电流调节电阻R3接地，而栅极则从恒定电压产生器接入所加的基准电压Vr；一个n沟道晶体管Tr24，它的漏极与倒相器141的输入端连接，源极经电流调节电阻R3接地，而栅极则与所加的分压连接；以及分压电阻R1和R2，它们对电源供电电压分压并将此分压加到n沟道晶体管Tr24的栅极上。倒相器141倒相来自p沟道晶体管Tr22和n沟道晶体管Tr24的漏极输出以产生输出a。
当外电源供电电压为4V时对R1和R2的阻值进行合适地选择使得分压与从恒定电压产生器13所得到的基准电压Vr相等。采取这样的配置，当外电源供电电压Vcc为4V或更高时由比较器14输出的a设于高电平，当外电源供电电压Vcc低于4V时则设于低电平。
返回参阅图1，输入电路11包括一个p沟道晶体管Tr10，它的源极与所加外电源供电电压连接，而栅极则接入所加的芯片选择信号CS；一个p沟道晶体管Tr11，它的源极与p沟道晶体管Tr10的漏极连接，漏极接至输出端，而栅极则接至输入端；一个n沟道晶体管Tr12，它的漏极接至输出端，源极接地，而栅极则接到输入端；一个n沟道晶体管Tr13，它的漏极接至输出端，而源极接地；一个n沟道晶体管Tr14，它的漏极接至输出端，源极接地，而栅极则接入所加的芯片选择信号CS；以及一个逻辑电路12，它向n沟道晶体管Tr13的栅极提供逻辑输出。
逻辑电路12由一“非与”(NAND)门122和一倒相器121组成，“非与”门122接收来自比较器14的输出a和输入信号IN两种输入，而倒相器121则倒换来自“非与”门122的输出并将信号输入到n沟道晶体管Tr13的栅极，该n沟道晶体管Tr13与n沟道晶体管Tr12并联连接。p沟道晶体管Tr11和n沟道晶体管Tr12组成一CMOS的倒相器，用于接收输入信号IN并向输出一侧的电路输出输出信号OUT。
如上所述，p沟道晶体管Tr10插在外电源供电电压Vcc和p沟道晶体管Tr11之间组成CMOS的倒相器，而n沟道晶体管Tr14则被安排成与n沟道晶体管Tr12并列。芯片选择信号CS在输入电路11处于备用状态时处于高电平而当输入电路进入工作状态时则处于低电平，它被输入到两个晶体管Tr10和Tr14的栅极。采用这种运作，即使当输入信号IN在备用状态中处于中间电平也能防止穿通电流流向CMOS的倒相器。
由比较器14输出的a输入到自益放大电路15和逻辑电路12中，还起到自益放大电路15的启动信号和输入电路11的基准信号的作用。
在有以上配置的输入电路11中，在高压运行中有一高电平的信号从比较器14向“非与”门122输入，使逻辑电路12向n沟道晶体管Tr13的栅极输入输入电路11的输入信号IN。因而，n沟道晶体管Tr13与n沟道晶体管Tr12同步运行组成CMOS的倒相器。由于这一原因，与只由p沟道晶体管Tr11和n沟道晶体管Tr12组成输入电路所包含的CMOS倒相器的情况相比，输入电路11的尺寸比例变大了。
从而，就能将使输入信号从高电平“H”改变成低电平“L”时输入信号IN的真正电压VIH设置成低于只由p沟道晶体管Tr11和n沟道晶体管Tr12组成输入电路的情形，这就使得在与电压VIH有关的规格值(通用的SRAM为2.2V)和真正的电压VIH之间的余量可以得到提高。因而，就能稳定高压运行。
在另一方面，当外电源供电电压Vcc低于4V时，向“非与”门122输入一个低电平的信号，使逻辑电路12总是输出低电平的信号。因而，n沟道晶体管Tr13被关断，产生比高压运行更低的尺寸比例。在低压运行中，输入电路11只由p沟道晶体管Tr11和n沟道晶体管Tr12组成。
采用这样的配置，在使输入电路11的输出信号从低电平“L”改变成高电平“H”的输入信号的真正电压VIL和与电压VIL有关的规格值之间的余量可以确保。此时，电压VIH对外电源供电电压Vcc的比率增大了，可是，由于外电源供电电压Vcc低，在电压VIH和与电压VIH有关的规格值之间可以确保有足够的余量。
如上所述，通过自动优选高-低电压运行的尺寸比，即使是在宽广范围内使用，也能得到稳定的运行。
图3A示出图1中所示的输出电路16。在图3A中，输出电路16包括一个晶体管电路30，它有四个晶体管Tr31、Tr32、Tr33和Tr34，以及两个逻辑电路31和32。输出信号OUT与两种输入信号IN1和IN2的组合(L，L)、(L，H)和(H，L)相对应取“H”、“L”和“无输出”的三种状态之一。
晶体管电路30包括p沟道晶体管Tr31，它的源极接至外电源供电电压Vcc，漏极接到输出端，而栅极则接收第一输入信号IN1；n沟道晶体管Tr32，它的漏极接到输出端，源极接地，而栅极则接收第二输入信号IN2；p沟道晶体管Tr33，它的源极接到所加的外电源供电电压Vcc，而漏极则接到输出端；以及n沟道晶体管Tr34，它的漏极接至输出端，而源极接地。逻辑电路31的输出被送往p沟道晶体管Tr33的栅极。逻辑电路32的输出被送往n沟道晶体管Tr34的栅极。
逻辑电路31由一“非或”门312和一倒相器311组成，“非或”门312用于接收输入信号IN1和来自比较器14(图1)的输出a两种输入，而倒相器311则用于倒相来自“非或”门312的输出并向p沟道晶体管Tr33的栅极提供信号。逻辑电路32由一个倒相器323、一个“非与”门322以及一个倒相器321组成，倒相器323用于倒相来自比较器14的输出a，“非与”门322用于接收来自倒相器323的输出和输入信号IN2两种输入，而倒相器321则用于倒相来自“非与”门322的输出并向n沟道晶体管Tr34的栅极提供信号。
如上所述，在高压运行中，即当外电源供电电压Vcc等于或高于4V的基准电压VRET时，来自比较器14的输出a设于高电平，而在低压运行中，即当外电源供电电压Vcc低于4V时，则设于低电平。
在有上述配置的输出电路16中，在高压运行中，逻辑电路31不论输入信号IN1如何总是输出高电平的信号关断p沟道晶体管Tr33。逻辑电路32不论输入信号IN2如何总是输出低电平的信号关断n沟道晶体管Tr34。因而，输出电路16是作为如图3B中所示由p沟道晶体管Tr31和n沟道晶体管Tr32所组成的p-N配置的输出电路16动作的。
在另一方面，在低压运行中，逻辑电路31和32分别输出输入信号IN1和IN2。p沟道晶体管Tr33和n沟道晶体管Tr34分别按照输入信号IN1和IN2与p沟道晶体管Tr31和沟道晶体管Tr32同步开/关。这意味着输出电路16作为一个输出电路运行，如图3C中所示，其高电位一侧的输出晶体管由两个p沟道晶体管Tr31和p沟道晶体管Tr33组成，而低电位一侧的输出晶体管则由两个n沟道晶体管Tr32和Tr34组成。因而，输出晶体管的尺寸变得比高压运行中的大，以致能够进行高压运行中那样的高速选取。
如上所述，通过自动改变高压和低压运行中输出晶体管的尺寸，就能同时解决高压运行中的噪音问题和低压运行中的运行速度问题。
图4示出图1中所示输出电路16的另一例。图4中所示输出电路16还象图3中所示电路那样包括一个晶体管电路40和两个逻辑电路41和42。输出信号OUT与两个输入信号IN1和IN2的组合(H，L)、(L，H)和(L，L)相对应取“H”、“L”和“无输出”三种状态中的一种。输出电路16不用输入信号组合(H，H)。
晶体管电路40包括一个n沟道晶体管Tr41，它的漏极接至外电源供电电压Vcc，源极接到输出端，而栅极则接收第一输入信号IN1；一个n沟道晶体管Tr42，它的栅极接入第二输入信号IN2，漏极接至输出端，而源极接地；一个p沟道晶体管Tr43，它的源极接到所加的外电源供电电压Vcc，而漏极则接到输出端；以及n沟道晶体管Tr44，它的漏极接至输出端，而源极接地。将逻辑电路41的输出送往p沟道晶体管Tr43的栅极。将逻辑电路42的输出送往n沟道晶体管Tr44的栅极。
逻辑电路41由一个倒相器412和一个“非与”门411组成，其中倒相器412倒相比较器14(图1)的输出a，而“非与”门411则接收输入信号IN1和倒相器412的输出两种输入并向p沟道晶体管Tr43的栅极提供输出。逻辑电路42由一个倒相器423、一个“非与”门422和一个倒相器421组成，其中倒相器423用于倒相比较器14的输出a，“非与”门422用于接收来自倒相器423的输出和输入信号IN2两种输入，而倒相器421则用于倒相来自“非与”门422的输出并向n沟道晶体管Tr44的栅极提供信号。
在有上述配置的输出电路16中，在高压运行中，逻辑电路41不论输入信号IN1如何，总是向p沟道晶体管Tr43的栅极提供高电平的信号。逻辑电路42不论输入信号IN2如何，总是向n沟道晶体管Tr44的栅极提供低电平信号。在高压运行中，即当外电源供电电压Vcc等于或高于基准电压VREF(4V)时，p沟道晶体管Tr43和n沟道晶体管Tr44经常关断。因而，输出电路16是作为n沟道晶体管Tr41和n沟道晶体管Tr42所组成的N-N配置的输出电路运作的。
在另一方面，在低压运行中，即当外电源供电电压Vcc低于基准电压VREF(4V)时，逻辑电路41输出输入信号IN1的倒相信号，而逻辑电路42则输出输入信号IN2。栅极接入输入信号IN1的倒转信号的p沟道晶体管Tr43按照输入信号IN1与n沟道晶体管Tr41同步开/关。栅极接入输入信号IN2的n沟道晶体管Tr44按照输入信号IN2与n沟道晶体管Tr42同步开/关。
其结果是，在低压运行中输出电路16的输出晶体管的尺寸增大了n沟道晶体管Tr44的尺寸，以致能够提高选取速度。
通过自动改变高压和低压运行中输出晶体管的尺寸就能同时解决高压运行中的噪音问题和低压运行中的运行速度问题。
此外，在低压运行中，p沟道晶体管Tr43与高压一侧的输出晶体管并列连接。当一高电平的信号输出时，即当与外电源供电电压Vcc连接的n沟道晶体管Tr44通路时，产生在漏极和源极之间的电位差VT的影响就能消除。因而，即使在低的外电源电电压Vcc下运行，也能很容易满足与电压VOH有关的规格值表现出输出信号OUT处于高电平，以致能够避免运行差错。
为在低压运行中获取充分高的选取速度，最好根据低压运行的条件将p沟道晶体管Tr43的尺寸作得充分大。
按照本发明，根据外电源供电电压Vcc，通过将输入和输出电路自动转换成合适的尺寸比或尺寸，适用于不同外接电源供电电压Vcc的宽广范围的半导体器件就能以高速度在宽广范围的外接电源供电电原Vcc下稳定地运行。
由于确保了与输入信号的电压电平VIH和VIL有关的规格值的余量，即使在由于电感元件影响使电压电平VIH和VIL变得不稳时也能避免电路的运行差误，从而使广泛范围适用的半导体器件能够稳定地运行。
当没有信号向输入电路输入并且输入端设于中间电位时，避免了有大电流流入CMOS倒相器，而且使输出端接地，能使输入电路稳定运行。
在低压运行中增大输出晶体管的尺寸以实现高速选取。在高压运行中则缩小尺寸，将噪音的影响减少到最小。因而，在广泛范围的半导体器件的输出电路中，能在抑制高压运行中的噪音的同时提高低压运行中的选取速度。
由于在N-N配置的输出电路中消除了n沟道晶体管的漏极和源极之间电位差VT的影响，就能为与电压VOH有关的规格值表现出输出信号OUT处于高电平确保余量。采用这种配置，可以避免低压运行中的任何差错动作，使运行稳定。
当外接电源供电电压Vcc低时，启动自益放大电路的启动信号输入到组成输入和输出电路的逻辑电路中。由于这一原因，可以省略去供输入和输出电路专用的电压比较装置。

Claims (6)

1.一种半导体器件的输出电路，其特征在于，它包括：
一个按照第一和第二输入信号的组合输出一个输出信号的晶体管电路(30)，所述晶体管电路有连接在外部电源与地之间并按第一和第二输入信号转换开/关的第一和第二晶体管(Tr31、Tr32；Tr41、Tr42)并且所述第一和第二晶体管有一连接点与一输出端相连；
用于将外部电源的电压与一预定的基准电压进行比较并输出一基准信号表示比较结果的电压比较装置(14)；
用于在第一输入信号与由所述电压比较装置输出的基准信号之间进行逻辑运算并输出第一控制信号的第一逻辑运算装置(31)；
用于在第二输入信号与由所述电压比较装置输出的基准信号之间进行逻辑运算并输出第二控制信号的第二逻辑运算装置(32)；
一个与所述第一晶体管并接并按由所述第一逻辑运算装置输出的第一控制信号转换开/关的第一开关器件(Tr33)；以及
一个与所述第二晶体管并接并按由所述第二逻辑运算装置输出的第二控制信号转换开/关的第二开关器件(Tr34)；
其中当由所述电压比较装置输出的基准信号表示出所述外部电压高于预定的基准电压时，所述第一逻辑运算装置关断所述第一开关器件，而当基准信号表示出所述外部电源的电压低于预定的基准电压时，则按第一输入信号与所述第一晶体管同步地对所述第一开关器件进行开/关转换，以及
当由所述电压比较装置输出的基准信号表示出所述外部电源的电压高于预定的基准电压时，所述第二逻辑运算装置关断所述第二开关器件，而当基准信号表示出所述外部电源的电压低于预定的基准电压时，则按第二输入信号与所述第二晶体管同步地对所述第二开关器件进行开/关转换。
2.按照权利要求1所述的电路，其特征在于，
所述第一开关器件包含一个p沟道晶体管，所述p沟道晶体管的源极与所述外部电源连接，漏极与所述输出端连接，而栅极则接入由所述第一逻辑运算装置提供的控制信号，以及
所述第二开关器件包含一个n沟道晶体管，所述n沟道晶体管的漏极与所述输出端连接，源极接地，而栅极则接入由所述第二逻辑运算装置提供的控制信号。
3.按照权利要求2所述的电路，其特征在于，
所述第一晶体管包含一个p沟道晶体管，所述p沟道晶体管的源极与所述外部电源连接，漏极与所述输出端连接，而栅极则接入所提供的第一输入信号，以及
所述第二晶体管包含一个n沟道晶体管，所述n沟道晶体管的漏极与所述输出端连接，源极接地，而栅极则接入所提供的第二输入信号。
4.按照权利要求2所述的电路，其特征在于，
所述第一晶体管包含一个n沟道晶体管，所述n沟道晶体管的漏极与所述外部电源连接，源极与所述输出端连接，而栅极则接入所提供的第一输入信号，以及
所述第二晶体管包含一个n沟道晶体管，所述n沟道晶体管的漏极与所述输出端连接，源极接地，而栅极则接入所提供的第二输入信号。
5.一种半导体器件，其特征在于，它包括：
用于将经字线输出到存储单元的信号的电压电平抬高的自益放大装置(15)；
一个具有连接在外部电源和地之间的第一和第二晶体管(Tr11、Tr12)并按一输入信号互补地运作的CMOS倒相器，所述第一和第二晶体管有一连接点与一输出端相连；
一个与所述第二晶体管并接并进行开/关转换的第一开关器件(Tr13)；
用于将外部电源的电压与一预定的基准电压作比较并输出一基准信号表示出比较结果的电压比较装置(14)，当外部电源的电压低于基准电压时，所述电压比较装置向所述自益放大装置输出作为启动信号的基准信号；以及
用于在由所述比较装置输出的基准信号与向所述CMOS倒相器的一输入端提供的输入信号之间进行逻辑运算并根据逻辑运算的结果对所述第一开关器件进行开/关控制的逻辑运算装置(12)。
6.一种半导体器件，其特征在于，它包括：
用于将经字线输出到存储单元的信号的电压电平抬高的自益放大装置(15)；
一个按照第一和第二输入信号的组合输出一输出信号的晶体管电路(30)，所述晶体管电路有连接在外部电源和地之间并按第一和第二输入信号转换开/关的第一和第二晶体管(Tr31、Tr32)，并且所述第一和第二晶体管有一连接点与一输出端相连；
用于将外部电源的电压与一预定的基准电压作比较并输出一基准信号表示出比较结果的电压比较装置(14)，当外部电源的电压低于基准电压时，所述电压比较装置向所述自益放大装置输出作为启动信号的基准信号；
用于在第一输入信号与由所述电压比较装置输出的基准信号之间进行逻辑运算并输出第一控制信号的第一逻辑运算装置(31)；
用于在第二输入信号与由所述电压比较装置输出的基准信号之间进行逻辑运算并输出第二控制信号的第二逻辑运算装置(32)；
与所述第一晶体管并接并按由所述第一逻辑运算装置输出的第一控制信号转换开/关的第一开关器件(Tr33)；以及
与所述第二晶体管并接并按由所述第二逻辑运算装置输出的第二控制信号转换开/关的第二开关器件(Tr34)。
CN98100779A 1997-03-21 1998-03-23 半导体器件及其输出电路 Expired - Fee Related CN1093339C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP067967/97 1997-03-21
JP9067967A JP3070510B2 (ja) 1997-03-21 1997-03-21 半導体装置の入力回路および出力回路ならびに半導体装置

Publications (2)

Publication Number Publication Date
CN1194502A CN1194502A (zh) 1998-09-30
CN1093339C true CN1093339C (zh) 2002-10-23

Family

ID=13360264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98100779A Expired - Fee Related CN1093339C (zh) 1997-03-21 1998-03-23 半导体器件及其输出电路

Country Status (4)

Country Link
US (1) US6008668A (zh)
JP (1) JP3070510B2 (zh)
KR (1) KR100293012B1 (zh)
CN (1) CN1093339C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7136888B2 (en) * 2000-08-04 2006-11-14 Arithmatica Limited Parallel counter and a logic circuit for performing multiplication
JP4608063B2 (ja) * 2000-08-28 2011-01-05 ルネサスエレクトロニクス株式会社 出力インターフェース回路
GB2373602B (en) * 2001-03-22 2004-11-17 Automatic Parallel Designs Ltd A multiplication logic circuit
GB2396718B (en) * 2002-12-23 2005-07-13 Arithmatica Ltd A logic circuit and method for carry and sum generation and method of designing such a logic circuit
US7042246B2 (en) * 2003-02-11 2006-05-09 Arithmatica Limited Logic circuits for performing threshold functions
KR100673900B1 (ko) 2005-03-21 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
JP2009231891A (ja) 2008-03-19 2009-10-08 Nec Electronics Corp 半導体装置
CN101557215B (zh) * 2008-07-07 2012-06-13 西安民展微电子有限公司 一种电压比较器
CN103163802B (zh) * 2011-12-15 2015-05-13 快捷半导体(苏州)有限公司 输出控制电路、方法、及其应用设备
CN108039188A (zh) * 2017-12-07 2018-05-15 中国科学院微电子研究所 一种非易失三维存储器的控制电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095230A (en) * 1990-05-28 1992-03-10 Nec Corporation Data output circuit of semiconductor device
US5532660A (en) * 1991-06-28 1996-07-02 Square D Company Manual override mechanism for a remote controlled circuit breaker
US5589783A (en) * 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
JPH0945086A (ja) * 1995-07-22 1997-02-14 Lg Semicon Co Ltd 半導体メモリの入力バッファー回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745305A (en) * 1985-09-23 1988-05-17 Ncr Corporation Common cell I/O interface circuit
US5047670A (en) * 1988-05-25 1991-09-10 Texas Instruments Incorporated BiCMOS TTL input buffer
US4902915A (en) * 1988-05-25 1990-02-20 Texas Instruments Incorporated BICMOS TTL input buffer
JPH03210815A (ja) * 1990-01-12 1991-09-13 Nec Corp Ｃｍｏｓ型出力回路
US5612630A (en) * 1995-12-19 1997-03-18 Micron Technology, Inc. Asynchronous self-adjusting input circuit
US5838168A (en) * 1996-09-05 1998-11-17 American Microsystems, Inc. 3V/5V input buffer
US5914618A (en) * 1997-03-11 1999-06-22 Vlsi Technology, Inc. Optimum noise isolated I/O with minimized footprint

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095230A (en) * 1990-05-28 1992-03-10 Nec Corporation Data output circuit of semiconductor device
US5532660A (en) * 1991-06-28 1996-07-02 Square D Company Manual override mechanism for a remote controlled circuit breaker
US5589783A (en) * 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
JPH0945086A (ja) * 1995-07-22 1997-02-14 Lg Semicon Co Ltd 半導体メモリの入力バッファー回路

Also Published As

Publication number Publication date
KR100293012B1 (ko) 2001-06-15
CN1194502A (zh) 1998-09-30
KR19980080507A (ko) 1998-11-25
JPH10270994A (ja) 1998-10-09
US6008668A (en) 1999-12-28
JP3070510B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
US6639427B2 (en) High-voltage switching device and application to a non-volatile memory
EP2241009B1 (en) Low-swing cmos input circuit
US5698994A (en) Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
CN1054850A (zh) 有延滞的低功率、ttl电平cmos输入缓冲器
CN1093339C (zh) 半导体器件及其输出电路
US5151620A (en) CMOS input buffer with low power consumption
EP1099306A1 (en) A high-voltage level tolerant transistor circuit
US4985646A (en) Output buffer circuit of semiconductor integrated circuit
WO1995020268A1 (en) Semiconductor device
US5057720A (en) Output buffering H-bridge circuit
EP0410885A2 (en) Level-conversion semiconductor device
US5420823A (en) Semiconductor memory with improved power supply control circuit
US7436340B2 (en) Timing generating circuit and digital to analog converter using the same
KR20040010206A (ko) 버스 인터페이스 회로 및 리시버 회로
JP3652793B2 (ja) 半導体装置の電圧変換回路
JPH05291939A (ja) Ｃｍｏｓセルフブースト回路
JP3310796B2 (ja) 昇圧回路装置
CN1135564C (zh) 用于高速存储器读操作的总线中点保持电路
US5726938A (en) Semiconductor device provided with a level conversion means for enabling a connection between logic circuits
US6271779B1 (en) Current cell and digital-analog converter
CN1235054C (zh) 低功率供应电压侦测电路
US20030071656A1 (en) Voltage translator circuit and semiconductor memory device
US11901804B2 (en) Power supplying circuit and power supplying method
US5831908A (en) Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
US6154084A (en) Method for switching voltages higher than a supply voltage on a semiconductor chip with a circuit configuration

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030523

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030523

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021023