KR940005873Y1 - 슬루레이트 조절 트라이 스테이트 출력버퍼 - Google Patents

슬루레이트 조절 트라이 스테이트 출력버퍼 Download PDF

Info

Publication number
KR940005873Y1
KR940005873Y1 KR2019890012812U KR890012812U KR940005873Y1 KR 940005873 Y1 KR940005873 Y1 KR 940005873Y1 KR 2019890012812 U KR2019890012812 U KR 2019890012812U KR 890012812 U KR890012812 U KR 890012812U KR 940005873 Y1 KR940005873 Y1 KR 940005873Y1
Authority
KR
South Korea
Prior art keywords
output
signal
gate
inverter
potential signal
Prior art date
Application number
KR2019890012812U
Other languages
English (en)
Other versions
KR910005115U (ko
Inventor
이희연
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890012812U priority Critical patent/KR940005873Y1/ko
Publication of KR910005115U publication Critical patent/KR910005115U/ko
Application granted granted Critical
Publication of KR940005873Y1 publication Critical patent/KR940005873Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

슬루레이트 조절 트라이 스테이트 출력버퍼
제1도는 종래의 트라이 스테이트 출력버퍼 회로도.
제2도는 본 고안에 따른 슬루레이트 조절 트라이 스테이트 출력버퍼 회로도.
제3도는 제2도에서의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
I11∼I18: 인버터 NR11, NR12: 노아게이트
ND11: 낸드게이트 MN11∼MN13: 엔모스트랜지스터
MP11: 피모스트랜지스터 CL : 콘덴서
본 고안은 슬루레이트(Slew Rate) 조절 트라이 스테이트(tri-state) 출력버퍼에 관한 것으로, 특히 인에이블상태에서 데이타를 변환할 때 전류 스파이크 (current spike)가 발생되지 않게 한 슬루레이트 조절 트라이스테이트 출력버퍼에 관한 것이다.
제1도는 종래의 트라이 스테이트 출력버퍼 회로도로서, 이에 도시된 바와 같이 인에이블신호(EN)가 노아게이트(NR1)의 일측 입력단자에 인가됨과 아울러 인버터 (I1)를 통해 낸드게이트(ND1)의 일측 입력단자에 인가되고, 데이타신호(D)가 상기 낸드게이트(ND1) 및 노아게이트(NR1)의 타측 입력단장 공통인가되게 접속되어, 그 낸드게이트(ND1) 및 노아게이트(NR1)의 출력단자가 직렬접속된 피모스트랜지스 터(MP1) 및 엔모스트랜지스터(MN1)의 드레인 접속점이 일단이 접지된 콘덴서(CL) 및 출력단자(out)에 접속되어 구성된 것으로, 이 종래회로의 동작과정을 설명한다.
인에이블신호(EN)가 고전위로 입력되면, 데이타신호(D)에 상관없이 노아게이트(NR1)에서 저전위신호가 출력되어 엔모스트랜지스터(MN1)가 오프되고, 상기 고전위의 인에이블신호(EN)가 인버터(I1)를 통해 저전위 신호로 반전되므로, 데이타신호 (D)에 상관없이 낸드게이트(ND1)에서 고전위신호가 출력되어 피모스트랜지스터(MP1)도 오프된다.
한편, 인에이블신호(EN)가 저전위로 입력되면, 데이타신호(D)가 고전위로 입력될 때 낸드게이트(ND1) 및 노아게이트(NR1)에서 모두 저전위신호가 출력되어, 피모스트랜지스터(MP1)에서 모두 저전위신호가 출력되어, 피모스트랜지스터(MP1)도 도통되고 엔모스트랜지스터(MN1)는 오프되므로 출력단자(out)에 고전위신호가 출력되고, 데이타신호(D)가 저전위로 입력될 경우에는 낸드게이트(ND1) 및 노아게이트 (NR1)에서 모두 고전위 신호가 출력되어, 피모스트랜지스터(MP1)는 오프되고 엔모스트랜지스터(MN1)는 도통되므로 출력단자(out)에 저전위신호가 출력된다.
그러나, 이와 같은 종래의 회로에 있어서는 데이타신호(D)가 고전위에서 저전위로 또는 저전위에서 고전위로 변환될 때 콘덴서(CL)에 충전전류가 흐르거나 또는 그 콘덴서(CL)의 충전전압이 방전되어 전류스파이크가 발생하게 되는 문제점이 있었다.
본 고안은 이와 같은 종래의 문제점을 감안하여, 데이타신호가 변환되는 시점에서 전류스파이크가 발생되지 않는 슬루레이트 조절 트라이 스테이트 출력버퍼를 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 슬루레이트 조절 트라이 스테이트 출력버퍼 회로도로서, 이에 도시한 바와 같이 데이타신호(D)가 서로 다른 드레스홀드(thress hold) 전압을 갖는 인버터(I11),(I12)를 각기 통한 후 인버터(I13),(I14)를 다시 각기 통해 낸드게이트(ND11) 및 노아게이트(NR11)의 일측 입력단자에 각기 인가되게 접속하고, 인에이블신호(EN)가 상기 노아게이트(NR11)의 타측 입력단자에 인가됨과 아울러 인버터 (I15)를 통해 상기 낸드게이트(ND11)의 타측 입력단자에 인가되게 접속하며, 상기 인버터(I11)의 출력신호 및 상기 인에이블신호(EN)가 노아게이트(NR12)의 일측 및 타측 입력단자에 각기 인가됨과 아울러 상기 인버터(I12)의 출력신호가 인버터(I16)를 통해 그 노아게이트(NR12)의 다른 입력단자에 인가되게 접속하여 그의 출력단자를 엔모스트랜지스터(MN12),(MN13)의 게이트에 접속하며, 상기 낸드게이트(ND11) 및 노아게이트(NR11)의 출력단자를 피모스트랜지스터(MP11) 및 엔모스트랜지스터(MN11)의 게이트에 각기 접속함과 아울러 그 출력단자사이에 상기 엔모스트랜지스터(MN12),(MN13)를 직렬 접속하고, 상기 피모스트랜지스터(MP11)의 소스에 전원전압(Vcc)이 인가되게 접속하고 그 피모스트랜지스터(MP11)의 드레인을 상기 엔모스트랜지스터(MN11),(MN13)의 드레인, 상기 엔모스트랜지스터(MN12)의 소스, 콘덴서(CL) 및 출력단자(out)에 공통 접속하여 구성한 것으로, 상기에서 인버터(I11)의 드레스홀드전압은 ¼ Vcc로 설정되어 있고, 인버터(I12)의 드레스홀드전압은 ¾ Vcc로 설정되어 있다.
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
전원전압(Vcc)이 인가되고, 인에이블신호(EN)가 고전위로 입력되면, 노아게이트(NR11)에서 인버터(I14)의 출력신호에 상관없이 저전위신호가 출력되어 엔모스트랜지스터(MN11)가 오프되고, 노아게이트(NR12)에서 인버터(I11),(I16)의 출력신호에 상관없이 저전위신호가 출력되어 엔모스트랜지스터(MN12),(MN13)가 오프되며, 또한 상기 고전위의 인에이블신호(EN)가 인버터(I15)를 통해 저전위 신호로 반전되므로 낸드게이트(ND11)에서 인버터(I13)의 출력신호에 상관없이 고전위신호가 출력되어 피모스트랜지스터(MP11)가 오프된다.
한편, 인에이블신호(EN)가 저전위로 입력되면, 그 저전위신호가 노아게이트 (NR11),(NR12)의 입력단자에 인가됨과 아울러 인버터(I15)를 통해 고전위신호로 반전되어 낸드게이트(ND11)의 입력단자에 인가되므로 그 노아게이트(NR11),(NR12) 및 낸드게이트(ND11)의 출력신호는 데이타신호(D)에 의해 결정된다. 즉, 데이타신호(D)가 고전위로 입력되면, 그 고전위 신호는 인버터(I11),(I12)를 각기 통해 저전위 신호로 반전된 후 인버터(I13),(I14)를 다시 각기 통해 고전위신호로 반전되어 낸드게이트 (ND11) 및 노아게이트(NR11)에 인가되므로 그 낸드게이트(ND11) 및 노아게이트(NR11)에서 모두 저전위신호가 출력되고, 또한 상기 인버터(I12)에서 출력되는 저전위신호는 인버터(I16)를 통해 고전위신호로 반전되어 노아게이트(NR12)의 입력단자에 인가되므로 그의 출력단자에 저전위신호가 출력된다. 따라서, 이때 피모스트랜지스터(MP11)는 도통되고 엔모스트랜지스터(MN11∼MN13)는 오프되어 출력단자(out)에 고전위신호가 출력된다.
한편, 데이타신호(D)가 저전위로 입력되면, 이 저전위신호는 인버터(I11) ,(I12)를 각기 통해 고전위신호로 반전된 후 인버터(I13),(I14)를 다시 각기 통해 저전위신호로 반전되므로 낸드게이트(ND11) 및 노아게이트(NR11)에서 모두 고전위신호가 출력되고, 또한 이때 상기 인버터(I11)에서 출력되는 고전위신호에 의해 노아게이트(NR12)에서 저전위신호가 출력되며, 이에 따라 피모스트랜지스터(MP11) 및 엔모스트랜지스터(MN12),(MN13)는 오프되고, 피모스트랜지스터(MP11)는 도통되어 출력단자 (out)에 저전위신호가 출력된다.
그런데, 상기의 설명에서와 같이 데이타신호(D)가 고전위신호에 저전위신호로 변환될 때, 제3도의 파형도에서 알 수 있는 바와 같이 그 데이타신호(D)가 ¾ Vcc인 인버터(I12)에서 고전위신호가 출력되고, 이 고전위신호는 인버터(I16)를 통해 저전위신호로 반전되며, 또한 이때 드레스홀드전압이 ¼ Vcc인 인버터(I11)에서는 저전위신호가 출력되고 있는 상태이므로 노아게이트(NR12)에서 고전위신호가 출력된다. 이후 데이타신호(D)가 더욱 저전위로 떨어져 ¼ Vcc로 되는 시점에서부터 드레스홀드전압이 ¼ Vcc인 인버터(I11)에서 고전위신호가 출력되고, 이때 비로소 노아게이트(NR12)에서 저전위신호가 출력된다.
즉, 데이타신호(D)가 고전위에서 저전위신호로 변환될 때 그 데이타신호(D)가 ¾ Vcc부터 Vcc로부터 ¼ Vcc로 되는 소정시간동안 노아게이트(NR12)에서 고전위신호가 출력되고, 이 고전위신호에 의해 엔모스트랜지스터(MN12),(MN13)가 도통되어 출력단자 (out)의 로드를 중간레벨로 유지시키게 된다.
또한, 상기와 같이 인버터(I12)에서 출력되는 고전위신호는 인버터(I14)를 통해 저전위신호로 반전되어, 노아게이트(NR11)에서 고전위신호가 출력되고, 이 고전위신호에 의해 엔모스트랜지스터(MN11)가 도통되므로, 출력단자(out)에 접속된 콘덴서(CL)의 충전전압이 그 엔모스트랜지스터(MN12)를 통해 방전되어 전류의 흐름을 분산시키게 된다.
한편, 데이타신호(D)가 저전위에서 고전위로 변환되는 경우에도 상기와 동일방식으로 동작된다.
이상에서 상세히 설명한 바와 같이 본 고안은 각각 다른 드레스홀드 전압을 갖는 인버터(I11),(I12)를 이용하여, 노아게이트(NR12)에서 엣지(edge)를 검출하고 이를 이용하여 엔모스트랜지스터(MN12),(MN13)를 동작시켜 전류의 흐름을 분산시킴으로써 전류 스파이크에 의한 파워운바스(Power Bounce)를 방지할 수 있는 효과를 갖게 된다.

Claims (1)

  1. 데이타신호(D)가 서로 다른 드레스홀드 전압을 갖는 인버터(I11),(I12)를 각기 통한 후 인버터(I13),(I14)를 각기 통해 낸드게이트(ND11) 및 노아게이트(NR11)의 일측 입력단자에 인가되게 접속하고, 인에이블신호(EN)가 상기 노아게이트(NR11)의 타측 입력단자에 인가됨과 아울러 인버터(I15)를 통해 상기 낸드게이트(ND11)의 타측 입력단자에 인가되게 접속하며, 상기 인버터(I11)의 출력신호 및 상기 인에이블신호 (EN)가 노아게이트(NR12)의 입력단자에 인가됨과 아울러 그의 다른 입력단자에 상기 인버터(I12)의 출력신호가 인버터(I16)를 통해 인가되게 접속하여, 그의 출력단자를 엔모스트랜지스터(MN12),(MN13)의 게이트에 접속하며, 상기 낸드게이트(ND11) 및 노아게이트(NR11)의 출력단자를 피모스트랜지스터(MP11) 및 엔모스트랜지스터(MN11)의 게이트에 각기 접속함과 아울러 그 접속점 사이에 상기 엔모스트랜지스터(MN12),(NN13)를 직렬 접속하며, 상기 피모스트랜지스터(MP11)의 드레인을 상기 엔모스트랜지스터 (MN11)의 드레인, 상기 엔모스트랜지스터(MN12),(MN13)의 접속점 및 출력단자(out)에 접속하여 구성된 것을 특징으로 하는 슬루레이트 조절 트라이 스테이트 출력버퍼.
KR2019890012812U 1989-08-31 1989-08-31 슬루레이트 조절 트라이 스테이트 출력버퍼 KR940005873Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890012812U KR940005873Y1 (ko) 1989-08-31 1989-08-31 슬루레이트 조절 트라이 스테이트 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890012812U KR940005873Y1 (ko) 1989-08-31 1989-08-31 슬루레이트 조절 트라이 스테이트 출력버퍼

Publications (2)

Publication Number Publication Date
KR910005115U KR910005115U (ko) 1991-03-20
KR940005873Y1 true KR940005873Y1 (ko) 1994-08-26

Family

ID=19289633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890012812U KR940005873Y1 (ko) 1989-08-31 1989-08-31 슬루레이트 조절 트라이 스테이트 출력버퍼

Country Status (1)

Country Link
KR (1) KR940005873Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977790A (en) * 1997-06-27 1999-11-02 Sony Corporation Apparatus and method of providing a programmable slew rate control output driver

Also Published As

Publication number Publication date
KR910005115U (ko) 1991-03-20

Similar Documents

Publication Publication Date Title
US5391939A (en) Output circuit of a semiconductor integrated circuit
US4779013A (en) Slew-rate limited output driver having reduced switching noise
US4695744A (en) Level shift circuit including source follower output
US5430335A (en) Simplified low-noise output buffer circuit
US6624672B2 (en) Output buffer with constant switching current
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
US5239211A (en) Output buffer circuit
KR920003440B1 (ko) 중간전위생성회로
JPH052894A (ja) データ出力回路
KR900003834B1 (ko) 반도체 집적회로
US4596939A (en) Schmitt trigger input gate having delayed feedback for pulse width discrimination
US20030011415A1 (en) Inverter circuit
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US5534790A (en) Current transition rate control circuit
KR940005873Y1 (ko) 슬루레이트 조절 트라이 스테이트 출력버퍼
JPH0160973B2 (ko)
US6236234B1 (en) High-speed low-power consumption interface circuit
KR930006978A (ko) 씨모스 셀프 부스트 회로
JP2666347B2 (ja) 出力回路
EP0303257A1 (en) Reset signal generating circuit
KR940005871Y1 (ko) 슬루 레이트 조절 출력버퍼
US5247214A (en) Bi-cmos out buffer circuit for cmos logic

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 11

EXPY Expiration of term