JP5801478B2 - 差動信号のための平衡インピーダンスの方法 - Google Patents

Description

本発明の態様は、概してデータ伝送の分野に関し、より詳細には、物理レイヤーにおける差動信号に関する。

従来、差動信号は、逆の状態（例えば、ｄａｔａ＋とｄａｔａ−）を有する一対の伝送された信号を経由して、ドライバから受信機への情報コンテンツの単一のインスタンスの伝送を提供する。差動信号は、アナログまたはデジタルシステムにおいて使用されることができ、電力損失が低く、電磁妨害に影響を受けにくい通信の効果的な方法を提供する。差動信号は、例えば、ＲＳ−４２２、ＵＳＢ、シリアルＡＴＡ（ＳＡＴＡ）、ファイヤーワイヤー、またはＨＤＭＩ（登録商標）を含む多数の任意の標準規格を使用して、物理レイヤーに実装され得る。

種々の差動信号を実装する方法のそれぞれは、異なるデータ伝送速度および出力電圧の仕様を有し得る。例えば、低電圧差動信号（ＬＶＤＳ）は、物理レイヤー内において、低電力、高速のデータ伝送を提供し、高速データ伝送を要求するアナログデジタル変換器およびデジタル信号プロセッサにおいてしばしば使用される。サブＬＶＤＳドライバはＬＶＤＳに類似するが、標準的なＬＶＤＳドライバよりも小さい差動振幅と小さいコモンモード電圧を有し、カメラのアナログフロントエンドおよび画像プロセッサにおいてしばしば使用される。例えば、ＬＶＤＳドライバは、最大１．９Ｇｂｐｓのデータ転送速度、３５０ｍＶの差動出力振幅、１．２５Ｖのコモンモード電圧を有することがあるが、一方サブＬＶＤＳドライバは、１５０ｍＶの差動電圧振幅および０．９Ｖの固定コモンモード電圧を持つ４１６Ｍｂｐｓのデータ転送速度を有することがある。

従来のＬＶＤＳおよびサブＬＶＤＳドライバにおいて、供給電圧は典型的にコモンモード電圧に２を掛けたものである。ゆえに、従来のＬＶＤＳドライバは２．５Ｖの供給電圧を持つ１．２５Ｖの固定コモンモード電圧を有することがあり、サブＬＶＤＳドライバは、１．８Ｖの供給電圧を持つ０．９Ｖのコモンモード電圧を有することがある。システムの理想的な電源は、必ずしもコモンモードに２を掛けたものではないため、別個の電力供給源がしばしばドライバ専用にある。多数からなる電力供給源は、概して余分の費用、基盤面積、追加的な回路の複雑性を暗に示すため、これは好ましくない。電流モード技術が使用される場合、コモンモードに２を掛けたものの使用は、要求するというより慣習である。しかしながら、傾向はより低いシステム供給電圧に向かっているため、電流モード技術は顕著なヘッドルーム限界を迎える可能性がある。電圧モード技術は低い供給電圧にとても適しているが、従来の方法は、平衡出力インピーダンスを有するために、コモンモード電圧に２を掛けたものの供給を要求するする。そのため電力供給源の数を制限することが望ましい一方、従来の方法を使用すると非実用的である。

図１は、差動信号のために使用され得る、従来の電流モードドライバ１００のコンポーネントを説明するための、簡略化した回路図である。図１の例において、電流が回路を通過して電流モードドライバ１００を実装する。図１に示すように、電流モードドライバ１００は、電流源１０５から電流シンク１０６へとそれぞれ伸張し、個々の出力端子１０４ａ、１０４ｂを含む、一対の回路パスを含み得る。それぞれの回路パスは、個々の出力端子１０４ａ、１０４ｂと電流源１０５との間に伸張するスイッチ１０１ａ、１０１ｂと、個々の出力端子１０４ａ、１０４ｂと電流シンク１０６との間に伸張する、スイッチ１０２ａ、１０２ｂとを含み得る。

図１に示すように、電流モードドライバ１００は、一対の差動入力信号Ｄ＋およびＤ−を受信してもよく、それに応じて一対の差動出力信号ＯＵＴ＋およびＯＵＴ−を出力し得る。入力信号（例えば、Ｄ＋）は、第１のパスのスイッチ１０１ａ、１０２ａに入力され得る。同様に、もう１つの入力信号Ｄ−は、第２のパスのスイッチ１０１ｂ、１０２ｂに入力され得る。ゆえに、差動入力信号が電流モードドライバ１００にアサートされたとき、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチが終端抵抗器１０７を通して電流を導電させるようにし、｜ｖ（ＯＵＴ＋）−ｖ（ＯＵＴ−）｜によって得られる固定差動出力電圧を生成する。コモンモード電圧は、（ｖ（ＯＵＴ＋）＋ｖ（ＯＵＴ−））／２によって得られ、サーボループ（図示せず）または他の方法によって設定され得る。終端抵抗器１０７は、電流モードドライバ１００から分離して実装されてもよく、既知のまたは予期される終端抵抗は、電流モードドライバ１００の設計に影響し得る。

図１に図示されたドライバのような従来の電流モードドライバは、適切に動作するために、バイアス電流、バイアス生成器、および／またはサーボループを追加的に要求し得る。さらに、より低い供給電圧では、電流モードドライバは、そのより大きいキャパシタンスにより、増大した電力供給源／基盤ノイズをもたらす可能性のある、より大きい出力デバイスを要求し得る。

図２は、差動信号のために使用され得る、従来の電圧モードドライバ２００のコンポーネントを説明する、簡略化した回路図である。図２の例において、ドライバを通じて電流を切り替えるのではなく、供給電圧Ｖ_ＤＤ、Ｖ_ＳＳは、電圧モードドライバ２００を実装するように切り替えられる。図２に示すように、電圧モードドライバ２００は、一対の供給電圧（Ｖ_ＤＤ、Ｖ_ＳＳ）の間にそれぞれ伸張し、個々の出力端子２０４ａ、２０４ｂを含む、一対の回路パスを含み得る。それぞれの回路パスは、個々の出力端子２０４ａ、２０４ｂと第１の供給電圧Ｖ_ＤＤとの間に伸張するスイッチ２０２ａ、２０２ｂと、個々の出力端子２０４ａ、２０４ｂと第２の供給電圧Ｖ_ＳＳとの間に伸張するスイッチ２０３ａ、２０３ｂとを含み得る。電圧モードドライバ２００は、それぞれの出力端子２０４ａ、２０４ｂと、供給電圧のうちの１つとの間に連結された抵抗器２０１ａ、２０１ｂをさらに含み得る。

図２に示すように、電圧モードドライバ２００は、一対の差動入力信号Ｄ＋およびＤ−を受信してもよく、それに応じて一対の差動出力信号ＯＵＴ＋およびＯＵＴ−を出力してもよい。入力信号（例えば、Ｄ＋）は、第１のパスのスイッチ２０２ｂ、２０３ｂに入力されてもよい。同様に、もう１つの入力信号Ｄ−は、第２のパスのスイッチ２０２ａ、２０３ａに入力されてもよい。ゆえに、入力信号が電圧モードドライバ２００にアサートされたとき、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチが導電させるようにし、これが出力端子２０４ａ、２０４ｂ上に信号電圧を生成する。終端抵抗器２０７は、ドライバから分離して実装され得る。

しかしながら、図２に図示されたドライバのような従来の電圧モードドライバは、概して平衡出力インピーダンスのために設計され、これは抵抗器２０１ａが抵抗器２０１ｂに等しいことを意味する。そうでない場合、この２つの出力ステートは、異なるコモンモード電圧を有してしまい、これは電磁妨害（ＥＭＩ）をもたらし得る。さらに、不平衡のインピーダンスは、不要なコモンモード信号の存在下でコモンモードを差動変換させる可能性がある。抵抗器２０１ａおよび２０１ｂが等しい場合、コモンモード電圧を強制的に供給電圧の２分の１に等しくさせる。これは、（例えば）ＬＶＤＳ用の２．５Ｖ電源と、サブＬＶＤＳ用の１．８Ｖ電源を暗に示す。したがって、コモンモード電圧に２を掛けたものに等しくない単一の供給電圧を持つ電圧モードで、高速の、差動信号ドライバを実装することが望ましい。

特許請求の範囲に記載の手段によって課題を解決する。

本発明の前述および他の態様の種々の実施形態は、添付の図面とともに以下の詳細な説明の検討を通じ明白となろう。類似の参照番号は、機能的に類似する要素を示すように使用される。

従来の電流モードドライバのコンポーネントを説明する、簡略化した回路図である。 従来の電圧モードドライバのコンポーネントを説明する、簡略化した回路図である。 本発明の実施形態に従う、例示的な差動信号システムのコンポーネントを説明する、簡略化したブロック図である。 本発明の実施形態に従う、差動信号ドライバを実装する、例示的なシステムのコンポーネントを説明する、簡略化したブロック図である。 本発明の実施形態に従う、例示的な差動電圧モードドライバのコンポーネントを説明する、簡略化した回路図である。 本発明の実施形態に従う、例示的な差動電圧モードドライバのコンポーネントを説明する、簡略化した回路図である。 本発明の実施形態に従う、差動電圧モードドライバを構成する方法を説明する、簡略化したフローチャートである。 本発明の実施形態に従う、プログラム可能な差動電圧モードドライバを実装する、例示的なシステムのコンポーネントを説明する、簡略化したブロック図である。 本発明の実施形態に従う、例示的な差動電圧モードドライバのコンポーネントを説明する、簡略化した回路図である。 差動電圧モードドライバのコンポーネントを説明するための、簡略化した回路図である。

電源電圧の２分の１に等しくないコモンモード電圧を持つ信号出力で平衡インピーダンスを維持する、電圧モード差動信号ドライバが実装される。これは、電圧モード技術を用いて実装される差動信号ドライバの旧来の弱点を限定する。電圧モード差動信号ドライバの出力は、低い供給電圧で追加的に動作してもよく、単純なドライバ設計を提供する。従来の電流モード技術ではなく、電圧モードを使用すると、低下した複雑性、より小さい面積要件、より小さいノイズ、ＥＳＤスペーシング要件の最小化、およびより低いヘッドルーム要件を提供する。

電圧モードドライバは、従来の電流モードドライバにおいて適切なコモンモードを維持するために実装される、従来のバイアス電流、バイアス電流生成器、サーボループ、または他の旧来のコンポーネントを排除し得る。さらに、ドライバおよびコア回路構成のための異なる電源を要求しない場合、特殊高圧トランジスタおよびレベルシフタが排除され得る。電圧モードの実装はまた、いくつかの高感度な回路内においてサプライおよび基盤ノイズをもたらす、大型の出力デバイス、大型のプリドライバ、および電流モード技術のために従来要求される支援回路構成の排除を可能にさせる。さらに、多くの電圧モードの実装において見られる直列抵抗器は、ＥＳＤ電流を分路し、ＥＳＤのスペーシング規定に起因する大型の出力トランジスタを排除する可能性がある。

図３は、本発明の実施形態に従う、例示的な差動信号システム３００のコンポーネントを説明する簡略化したブロック図である。図３に示すように、差動信号システム３００は、ドライバ３１０から受信機３２０へと一対の信号を伝送するための、ドライバ３１０、受信機３２０、および一対のワイヤまたは他の伝送ライン３０１および３０２を含み得る。終端抵抗器Ｒ_Ｔ３０３は、受信機３２０で信号を生じさせるように実装され得る。終端抵抗器Ｒ_Ｔ３０３は、は、ドライバから分離して、例えば受信機３２０に実装され得る、ドライバ３１０は次に、終端抵抗器３０３を通る電流を流し、論理１または論理０に相当する、＋または−の出力電圧Ｖ_ＯＤを生成し得る。受信機３２０は次に、信号をバイナリ情報として解釈し得る。

図４は、本発明の実施形態に従う、差動信号ドライバを実装する、例示的なシステム４００のコンポーネントを説明する簡略化したブロック図である。図４に示すように、例示的なシステム４００は、センサ４１０、アナログフロントエンド回路４２０、およびデジタル信号プロセッサ（ＤＳＰ）４３０を含み得る。センサ４１０は、例えば、電荷結合素子（ＣＣＤ）または相補型ＭＯＳ（ＣＭＯＳ）イメージセンサを含む、アナログセンサであってもよい。アナログフロントエンド４２０は、アナログデジタル変換器（ＡＤＣ）４２１と、差動信号インターフェース４２２とを含み得る。差動信号インターフェース４２２は、デジタル変換された信号をＤＳＰ４３０に伝送する差動信号ドライバであり得る。差動信号インターフェース出力（ＯＵＴ＋４０１およびＯＵＴ−４０２）は、一対の伝送ライン上をＤＳＰ４３０へと伝送され得る。さらに、アナログフロントエンド４２０は、センサ４１０から受け取ったアナログ信号のフロントエンド処理を促進するための、クロックまたは他のタイミング装置、レジスタ、追加的なアナログデジタルおよびデジタルアナログ変換器、および他のコンポーネント（図示せず）を含み得る。ＤＳＰ４３０は、デジタル処理および圧縮を行うデジタル画像プロセッサチップ、または例えばフィルタリングおよびエラー訂正を含む、他の従来のデジタル信号処理技術を行う他の信号プロセッサであり得る。

図５は、本発明の実施形態に従う、例示的な差動電圧モードドライバ５００のコンポーネントを説明する、簡略化した回路図である。図５に示すように、ドライバ５００は、一対の供給電圧（Ｖ_ＤＤ、Ｖ_ＳＳ）の間に伸張し、個々の出力端子５０４ａ、５０４ｂを含む一対の回路パスを含み得る。それぞれの回路パスが、個々の出力端子５０４ａ、５０４ｂと第１の供給電圧Ｖ_ＤＤとの間に伸張するスイッチ５０５ａ、５０５ｂおよび抵抗器５０１ａ、５０１ｂと、個々の出力端子５０４ａ、５０４ｂと第２の供給電圧Ｖ_ＳＳとの間に伸張するスイッチ５０６ａ、５０６ｂおよび抵抗器５０２ａ、５０２ｂとを含み得る。当業者に明確であるように、ドライバ５００は、追加の供給電圧（図示せず）とともに実装され得る。ドライバ５００は、それぞれの出力端子５０４ａ、５０４ｂと、供給電圧のうちの１つとの間に連結される、第３の抵抗器５０３ａ、５０３ｂをさらに含み得る。

図５に示すように、ドライバ５００は、一対の差動入力信号Ｄ＋およびＤ−を受信してもよく、それに応じて一対の差動出力信号ＯＵＴ＋およびＯＵＴ−を出力してもよい。入力信号（例えば、Ｄ＋）は、第１のパスのスイッチ５０５ａ、５０６ａに入力され得る。同様に、他の入力信号Ｄ−は、第２のパスのスイッチ５０５ｂ、５０６ｂに入力され得る。ゆえに、差動入力信号がドライバ５００にアサートされたとき、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチが導電するようにし、これが出力端子５０４ａ、５０４ｂ上に信号電圧を生成する。抵抗器５０３ａ、５０３ｂは、本実施形態においては常に導電である。

図５に示すように、例示的な差動電圧モードドライバ５００は、供給電圧Ｖ_ＤＤ≠２ｘＶ_ＣＭであるように、平衡出力インピーダンスおよびコモンモード電圧（Ｖ_ＣＭ）を有するように構成される。ドライバ５００は、従来の電流モード技術ではなく電圧モード技術を使用して実装され、これにより信号電流を切り替えるかわりに、電圧Ｖ_ＤＤおよびＶ_ＳＳが切り替えられ、終端抵抗器５０７を通すように抵抗分配器が信号を作成し得る。終端抵抗器５０７は、ドライバから分離して実装されてもよく、既知のまたは予期される終端抵抗は、ドライバの設計または残りの抵抗値の選択に影響し得る。

ドライバの差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭは、ドライバ５００内部の抵抗器値によって異なる。抵抗器５０１ａおよび５０１ｂが抵抗器５０２ａおよび５０２ｂに等しい、図５の実施形態において、差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭは、以下に提供される式１および２のようになり得る：

図５の実施形態において、出力における平衡インピーダンスは、抵抗器５０１ａおよび５０１ｂが抵抗器５０２ａおよび５０２ｂと等しい場合に実現され得る。Ｄ＋入力が高圧レベルであり、これがスイッチ５０５ａおよび５０６ａを導電性にし、そのためＤ−入力がスイッチ５０５ｂおよび５０６ｂを非導電にするという例を考慮されたい。本例では、Ｒ５０１ａ、Ｒ５０１ｂ、Ｒ５０２ａ、Ｒ５０２ｂ、Ｒ５０３ａおよびＲ５０３ｂがすべて等しい場合、出力端子５０４ａからＶ_ＤＤへの抵抗は、抵抗器５０１ａおよび５０３ａが並列であるため、抵抗器５０３ａの抵抗の半分となる。出力端子５０４ｂから電圧源への抵抗もまた、抵抗器５０２ａおよび５０３ｂが、出力インピーダンスの目的のために効果的に並列であるため、抵抗器５０３ｂの抵抗の半分となる。ゆえに、出力インピーダンスは平衡化される。

ドライバ５００は、種々の設計環境において適用を見いだす。例えば、サブＬＶＤＳの適用においては、Ｖ_ＯＤが１５０ｍＶであり、Ｖ_ＣＭが０．９Ｖである差動信号を提供することが望ましい。例示的な実施形態では、抵抗器５０１ａ、５０１ｂ、５０２ａ、５０２ｂ、５０３ａおよび５０３ｂがそれぞれ３００Ωに設定され、終端抵抗器５０７が１００Ωに設定された場合、ドライバは、Ｖ_ＤＤ＝１．２Ｖでこの目的を達成する。

上述のように、回路内に表れる抵抗値は、操作中に生じる差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭを決定し得る。いくつかの実施形態では、一旦ドライバ５００が集積回路内に製造されると、抵抗値は静的のままとなり得る。回路の設計者は、自らの設計目標に適合させるために、異なる抵抗値を選択してもよい。他の実施形態では、以下に記載するように、抵抗値は、回路の動作中において、動的に可変であり得る。これらの実施形態は、回路の設計者が、ドライバの異なる動作条件に応じて、動的に可変である差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭを提供することを可能にする。

図６は、本発明の実施形態に従う、例示的な差動電圧モードドライバ６００のコンポーネントを説明する、簡略化した回路図である。図６に示すように、ドライバ６００は、一対の供給電圧（Ｖ_ＤＤ、Ｖ_ＳＳ）の間に伸張し、個々の出力端子６０４ａ、６０４ｂを含む一対の回路パスを含み得る。それぞれの回路パスは、個々の出力端子６０４ａ、６０４ｂと第１の供給電圧Ｖ_ＤＤとの間に伸張するスイッチ６０５ａ、６０５ｂおよび抵抗器６０１ａ、６０１ｂと、個々の出力端子６０４ａ、６０４ｂと第２の供給電圧Ｖ_ＳＳとの間に伸張するスイッチ６０６ａ、６０６ｂおよび抵抗器６０２ａ、６０２ｂとを含み得る。ドライバ６００は、それぞれの出力端子６０４ａ、６０４ｂと、供給電圧のうちの１つとの間に連結された第３の抵抗器６０３ａ、６０３ｂをさらに含み得る。

図６に示すように、ドライバ６００は、一対の差動入力信号Ｄ＋およびＤ−を受信してもよく、それに応じて一対の異なる出力信号ＯＵＴ＋およびＯＵＴ−を出力してもよい。入力信号（例えば、Ｄ＋）は、第１のパスのスイッチ６０５ａ、６０６ａに入力され得る。同様に、もう１つの入力信号Ｄ−は、第２のパスのスイッチ６０５ｂ、６０６ｂに入力され得る。ゆえに、差動入力信号がドライバ６００にアサートされたとき、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチが導電させるようにし、これが出力端子６０４ａ、６０４ｂ上に信号電圧を生成する。抵抗器６０３ａ、６０３ｂは、本実施形態において常に導電である。図６の実施形態において、出力における平衡インピーダンスは、抵抗器６０１ａおよび６０１ｂが抵抗器６０２ａおよび６０２ｂと等しい場合に実現され得る。Ｄ＋入力が高圧レベルであり、これがスイッチ６０５ａおよび６０６ａを導電性にし、そのためＤ−入力がスイッチ６０５ｂおよび６０６ｂを非導電にするという例を考慮されたい。本例では、Ｒ６０１ａ、Ｒ６０１ｂ、Ｒ６０２ａ、Ｒ６０２ｂ、Ｒ６０３ａおよびＲ６０３ｂがすべて等しい場合、出力端子６０４ｂからＶ_ＳＳへの抵抗は、抵抗器６０２ａおよび６０３ａが並列であるため、抵抗器６０３ａの抵抗の半分となる。出力端子６０４ａから電圧源への抵抗もまた、抵抗器６０１ａおよび６０３ｂが、出力インピーダンスの目的のために効果的に並列であるため、６０３ｂの抵抗の半分となる。ゆえに、出力インピーダンスは平衡化される。抵抗器６０１ａ、６０１ｂ、６０２ａ、６０２ｂ、６０３ａおよび６０３ｂがそれぞれ３００Ωに設定され、終端抵抗器６０７が１００Ωに設定される例示的な実施形態では、Ｖ_ＤＤ＝１．２Ｖであるドライバは、Ｖ_ＯＤ＝１５０ｍＶおよびＶ_ＣＭ＝０．３Ｖを有することになる。終端抵抗器６０７は、受信機の一部として、ドライバから分離されるように実装され得る。

前述のとおり、回路内に表れる抵抗値は、操作中に生じる差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭを決定し得る。いくつかの実施形態では、一旦ドライバ６００が集積回路内に製造されると、抵抗値は静的のままとなり得る。他の実施形態では、抵抗値は、回路の動作中において、動的に可変であり得る。可変抵抗値は、演算されたＶ_ＯＤおよびＶ_ＣＭの要件に従い、ドライバの初期設定の際に設定され得る。別の実施形態に従い、可変抵抗値は、それぞれの値が特定のＶ_ＣＭに合致するように選択される、ローカルレジスタの中に保持された、多数の所定の値から選択され得る。

図７は、本発明の実施形態に従う、差動電圧モードドライバを構成する方法７００を説明する、簡略化されたフローチャートである。方法７００によれば、望ましいコモンモードが差動電圧ドライバのための供給電圧の２分の１に等しくない構成を決定するには、所望される供給電圧およびコモンモード電圧がまず選択され得る（ブロック７０５〜７１０）。次に、抵抗器構成および抵抗値が決定され得る（ブロック７１５）。例えば、平衡化された出力インピーダンスが維持され、コモンモード電圧が供給電圧の半分より大きい場合、抵抗器は図５のように構成され、抵抗値は式１および式２に従って設定され得る。もし、しかしながら、コモンモード電圧が供給電圧の半分を下回る場合は、抵抗器は図６のように構成され得る。他の考慮が、選択されたドライバ構成追加的に影響し得る。例えば、より低い電力が望まれ、出力信号が完全には安定しないため、システムが少量の信号ドリフトを許容できる場合、抵抗器のうちのいくつかは、ドライバから抵抗器のサブセットを効果的に取り除く無限インピーダンスに設定されてもよい。あるいは、電力が使用可能で、より速い速度と低い出力インピーダンスが望まれる場合、ドライブ内の追加的なスイッチおよび抵抗器が作動され得る。次に、一旦構成が選択されると、差動電圧ドライバは、決定された抵抗値に従って構成され得る（ブロック７２０）。

図８は、本発明の実施形態に従う、プログラム可能な差動電圧モードドライバを実装する例示的なシステム８００のコンポーネントを説明する、簡略化したブロック図である。図８に示すように、例示的なシステム８００は、センサ８１０、アナログフロントエンド回路８２０、およびデジタル信号プロセッサ（ＤＳＰ）８３０を含み得る。アナログフロントエンド８２０は、アナログデジタル変換器（ＡＤＣ）８２１、プログラム可能な差動電圧モードドライバインターフェース８２２、制御器８２３、およびレジスタ８２５を含み得る。プログラム可能な差動電圧モードドライバインターフェース８２２は、デジタル変換された信号をＤＳＰ８３０に伝送するための差動信号ドライバであり得る。

プログラム可能な差動電圧モードドライバインターフェース８２２は、ドライバのための複数個の動作モードを有し得る。制御器８２３は、使用可能な動作モードのうちの１つを選択し、選択されたモード８２４に従い、差動電圧モードドライバインターフェース８２２の構成を設定し得る。差動電圧モードドライバインターフェース８２２の構成を設定することは、プログラム可能な差動電圧モードドライバインターフェース８２２内の抵抗器またはスイッチを作動させるか、または非作動にすることと、作動させた抵抗器の値を設定することとを含み得る。抵抗値は、制御器８２３によって決定されてもよく、それぞれのモードのためにレジスタ８２５から読み出されてもよい。一実施形態において、制御器８２３は、レジスタ８２５の中に保持された複数個の可能性のある抵抗値から選択し得る。

例えば、例示的な実施形態では、プログラム可能な差動電圧モードドライバインターフェース８２２は、３つの可能性のあるモードを有し得る。第１のモードは、図１０に図示されたドライバに従って構成されるドライバに関連付けられ得る。第２のモードは、図５に図示されたドライバに従って構成されるドライバに関連付けられ得る。そして、第３のモードは、異なる電源（Ｖ_ＤＤ）を利用するために作動させられた追加的な抵抗器およびスイッチ、より高い差動振幅（Ｖ_ＯＤ）、またはより高いデータ速度を促進するために、より低い出力インピーダンスを有し得る。図９は、プログラム可能であることを実装する、可能な方法を説明するが、的確な構成は特定の適用要件次第であることは、当業者には認識されよう。選択されたモードに従って生成された差動電圧ドライバインターフェース出力（ＯＵＴ＋８０１およびＯＵＴ−８０２）は、一対の伝送ライン上をＤＳＰ８３０へと伝送される。

図９は、本発明の実施形態に従う、例示的な差動電圧モードドライバ９００のコンポーネントを説明する、簡略化した回路図である。図９に示すように、ドライバ９００は、一対の供給電圧（Ｖ_ＤＤ、Ｖ_ＳＳ）の間に伸張し、個々の出力端子９０４ａ、９０４ｂを含む、一対の回路パスを含み得る。それぞれの回路パスは、個々の出力端子９０４ａ、９０４ｂと第１の供給電圧Ｖ_ＤＤとの間に伸張するスイッチ９０５ａ、９０５ｂ、９０９ａおよび９０９ｂと、抵抗器９０１ａ、９０１ｂ、９０８ａおよび９０８ｂと、個々の出力端子９０４ａ、９０４ｂと第２の供給電圧Ｖ_ＳＳとの間に伸張するスイッチ９０６ａ、９０６ｂ、９１０ａおよび９１０ｂと、抵抗器９０２ａ、９０２ｂ、９０３ａおよび９０３ｂとを含み得る。ドライバ９００は、１組のマルチプレクサ（ＭＵＸ）９１１ａ、９１１ｂ、９１２ａ、９１２ｂ、９１３ａ、９１３ｂ、９１４ａおよび９１４ｂをさらに含み得る。それぞれのＭＵＸは、選択されたモード入力を有してもよく、モード選択は、ＭＵＸ出力が必要に応じてＤ＋となるか、またはＤ−となるか、または接続されたスイッチを静的に導電性に設定するためにＶ_ＤＤを、または接続されたスイッチを静的に非導電に設定するためにＶ_ＳＳを出力するか決定する。終端抵抗器９０７は、ドライバから分離して、例えば受信機に実装され得る。

図９に示すように、ドライバ９００は、一対の差動入力信号Ｄ＋およびＤ−を受信し、それに応じて一対の差動出力信号ＯＵＴ＋およびＯＵＴ−を出力し得る。それぞれの入力信号（例えば、Ｄ＋）は、第１の回路パスのＭＵＸ９１１ａ、９１２ａ、９１３ａおよび９１４ａへと入力され得る。次に、モード選択入力が、その入力信号を接続されたスイッチ９０５ａ、９０６ａ、９０９ａおよび９１０ａに渡すかどうか、またはスイッチを静的に導電にまたは静的に非導電に設定するかどうか決定し得る。同様に、その入力信号を接続されたスイッチ９０５ｂ、９０６ｂ、９０９ｂおよび９１０ｂに渡すかどうか決定するモード選択入力とともに、他の入力信号Ｄ−が、第２の回路パスのＭＵＸ９１１ｂ、９１２ｂ、９１３ｂおよび９１４ｂへと入力され得る。次に、所与のモードについて、スイッチのうちの任意のものが導電、非導電、または入力信号を受信する。

例えば、スイッチ９０９ａおよび９０９ｂが、ＭＵＸ９１３ａおよび９１３ｂによって、それぞれモード選択２およびモード選択６を用いて静的に導電であると設定され、スイッチ９１０ａおよび９１０ｂが、ＭＵＸ９１４ａおよび９１４ｂによって、それぞれモード選択４およびモード選択８を用いて静的に非導電であると設定されると、回路は、図５に示すドライバのように、同一の特徴を持つことになる。次に、差動入力信号がドライバ９００にアサートされると、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチを導電させ、これが生成出力端子９０４ａ、９０４ｂ上に信号電圧を生成する。抵抗器９０８ａ、９０８ｂは、本実施形態において常に導電であり、一方抵抗器９０３ａおよび９０３ｂは常に非導電である。

別のモードでは、スイッチ９０９ａ、９０９ｂ、９１０ａおよび９１０ｂが、ＭＵＸ９１３ａ、９１３ｂ、９１４ａおよび９１４ｂによって、モード選択２、モード選択６、モード選択４、およびモード選択８を用いてそれぞれ静的に非導電であると設定されると、回路は、図１０に示すドライバのように、同一の特徴を持つことになる。次に、差動入力信号がドライバ９００にアサートされたとき、入力信号Ｄ＋、Ｄ−のうちの１つがその対応するスイッチを導電させ、これが出力端子９０４ａ、９０４ｂ上に信号電圧を生成する。抵抗器９０３ａ、９０３ｂ、９０８ａ、および９０８ｂは、本実施形態において常に非導電である。

本発明の実施形態によれば、ドライバ９００内の抵抗器は、固定コモンモード電圧、および／または差動電圧振幅を達成するために、環境または他の要因により、動的に調整され得る。例えば、電源電圧が予期せず変更すると、抵抗値が変更に適合するように調整され、所望されるコモンモード電圧を維持し得る。制御器（図示せず）は、電源電圧における変更を検出するように、またはコモンモード電圧、および／または差動電圧振幅における変化を検出するように、およびドライバ９００の要素を適宜に調整するように実装され得る。

図１０は、差動電圧モードドライバ１０００のコンポーネントを説明するための、簡略化した回路図である。図１０に示すように、ドライバ１０００は、一対の供給電圧（Ｖ_ＤＤ、Ｖ_ＳＳ）の間にそれぞれ伸張し、個々の出力端子１００４ａ、１００４ｂを含む、一対の回路パスを含んでもよい。回路パスは、個々の出力端子１００４ａ、１００４ｂと第１の供給電圧Ｖ_ＤＤとの間に伸張するスイッチ１００５ａ、１００５ｂおよび抵抗器１００１ａ、１００１ｂと、個々の出力端子１００４ａ、１００４ｂと、第２の供給電圧Ｖ_ＳＳとの間に伸張するスイッチ１００６ａ、１００６ｂおよび抵抗器１００２ａ、１００２ｂを含み得る。

図１０に示すように、ドライバ１０００は、一対の差動入力信号Ｄ＋およびＤ−を受信してもよく、それに応じて一対の差動出力信号ＯＵＴ＋およびＯＵＴ−を出力してもよい。入力信号（例えば、Ｄ＋）は、第１のパスのスイッチ１００５ａ、１００６ａに入力され得る。同様に、もう１つの入力信号Ｄ−は、第２のパスのスイッチ１００５ｂ、１００６ｂに入力され得る。ゆえに、差動入力信号がドライバ１０００にアサートされると、入力信号Ｄ＋、Ｄ−のうちの１つが、その対応するスイッチを導電させ、これが出力端子１００４ａ、１００４ｂ上に信号電圧を生成する。

ドライバの差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭは、回路１０００内部の抵抗器の値によって異なり得る。抵抗器は、そのため特定のコモンモード電圧Ｖ_ＣＭおよび差動電圧振幅Ｖ_ＯＤを達成するように設定される。差動電圧振幅Ｖ_ＯＤおよびコモンモード電圧Ｖ_ＣＭは、以下に提供される式３および４のようになり得る：

Ｄ＋入力が高圧レベルであり、これがスイッチ１００５ａおよび１００６ａを導電性にし、それにより、Ｄ−入力がスイッチ１００５ｂおよび１００６ｂを非導電にするという例を考慮されたい。抵抗器１００１が１５０Ωに設定され、抵抗器１００２が５５０Ωに設定され、終端抵抗器１００７が１００Ωに設定される一実施形態において、Ｖ_ＯＤは１５０ｍＶであり、Ｖ_ＤＤ＝１．２ＶでのＶ_ＣＭは０．９Ｖである。

しかしながら、図１０に図示される、１．８Ｖに等しくない電源を持つ０．９Ｖコモンモード電圧を達成するための電圧モード技術は、出力での不平衡インピーダンスを招くことがあり、効果的な信号安定を要求するシステムにおいては望ましくないことがある。出力での不平衡インピーダンスは、例えばＥＭＩ干渉に起因するコモンモードノイズを差動信号に変換することなどによる、差動信号の正確な伝送に追加的に影響を与えることがある。さらに、図示されたドライバ内の電圧は、Ｖ_ＤＤおよびＶ_ＳＳへの異なる時定数のために上下運動をすることがあり、それによってコモンモード信号のドリフトを引き起こす。不平衡の出力は、ＥＭＩ干渉をも発生させる。それにより、図１０に図示されたドライバは、エラーまたは信号ドリフトに対し低い許容度を持つシステムにおいて効果的でない場合がある。したがって、図８のようなプログラム可能な差動電圧ドライバは、限られた状況において、図１０に図示されたドライバに従う電圧モードドライバを構成するモードを利用し得る。

以上、本発明は、ＬＶＤＳおよびサブＬＶＤＳ差動信号ドライバを参照して説明されたが、他の差動信号の方法は、上述のとおり電圧モード技術を用いて実装され得る。さらに、上述の回路はスイッチおよび別個の抵抗器を使用して図示されるが、１つ以上の実施形態において、スイッチはトランジスタとともに実装されてもよく、抵抗器または抵抗器の一部分は、トランジスタとしてスイッチとともに実装されてもよい。

前述の検討は、本発明の種々の実施形態に従って構築されるアナログ信号処理システムにおいて使用され得る機能ブロックを同定する。いくつかの実施形態では、本願において上述された機能ブロックは、統合ソフトウエアシステムの要素として提供されてもよく、それにおいてブロックは、コンピュータプログラムの別個の要素として提供されてもよい。他の適用において、機能ブロックは、処理システムのデジタル信号プロセッサまたは特定用途向け集積回路の内部の機能ユニット等の、ディスクリート回路コンポーネントとして提供されてもよい。本発明のまた他の適用は、専用ハードウエアおよびソフトウエアコンポーネントのハイブリッドシステムとして一体とされ得る。さらに、本願に記載の機能ブロックは、別個のユニットとして提供される必要がない。例えば、図８は制御器８２３等のアナログフロントエンド８２０のコンポーネントおよび別個のユニットとしてプログラム可能な差動信号インターフェース８２２を説明するが、１つ以上の実施形態において、そのうちのいくつかまたはすべてが統合されてもよく、これらは別個のユニットである必要がない。かかる実装の詳細は、別様に記載されない限り、本発明の作用に無関係である。

以上、本発明はいくつかの実施形態を参照して詳細に説明されたが、本発明の範囲および精神内の変形は、当業者に明白となろう。ゆえに、本発明は添付の特許請求の範囲によってのみ限定されると考えられるべきである。

１００ 従来の電流モードドライバ
２００ 従来の電圧モードドライバ
３００ 差動信号システム
３１０ ドライバ
３２０ 受信機
４００ システム
４１０ センサ
４２０ アナログフロントエンド
４２１ ＡＤＣ
４２２ ドライバインターフェース
４３０ デジタル信号プロセッサ
５００ 差動電圧モードドライバ
６００ 差動電圧モードドライバ
８００ システム
８１０ センサ
８２０ アナログフロントエンド
８２１ ＡＤＣ
８２２ ドライバインターフェース
８２３ 制御器
８２４ モード選択
８２５ レジスタ
８３０ デジタル信号プロセッサ
９００ 差動電圧モードドライバ
１０００ 差動電圧モードドライバ

Claims (29)

1. 差動信号ドライバであって、
   一対の出力端子のうちの１つから、一対の供給電圧のうちの１つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える、回路パスを備え、
   前記信号ドライバは、前記一対の供給電圧の間の差分の２分の１から逸脱するコモンモード電圧を有する前記出力の端子上に出力電圧を発生させ、
   前記出力端子における出力インピーダンスが平衡化される、差動信号ドライバ。
2. 回路パスのうちの少なくとも１つのサブセットは、低信号を生成するように働き、回路パスのうちの異なるサブセットは、高信号を生成するように働く、請求項１に記載のドライバ。
3. 前記複数個の回路パスのそれぞれの中の抵抗器が、同一の値に設定される、請求項１に記載のドライバ。
4. 前記複数個の回路パスは、前記コモンモード電圧が前記供給電圧の２分の１よりも大きくなるように構成される、請求項１に記載のドライバ。
5. 前記複数個の回路パスは、前記コモンモード電圧が前記供給電圧の２分の１よりも小さくなるように構成される、請求項１に記載のドライバ。
6. 前記スイッチは、トランジスタとして実装される、請求項１に記載のドライバ。
7. それぞれの回路パスの前記抵抗器およびそれぞれの回路パスの前記スイッチが、トランジスタとして実装される、請求項１に記載のドライバ。
8. それぞれの回路パスの前記抵抗器の一部分およびそれぞれの回路パスの前記スイッチが、トランジスタとして実装される、請求項１に記載のドライバ。
9. 一対の出力端子のうちの１つから、一対の供給電圧のうちの１つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ可変抵抗器とスイッチとを備える回路パスを有する差動信号ドライバであって、少なくとも１つのコモンモード電圧が、前記供給電圧の２分の１から逸脱するように、複数個の可能性のあるコモンモード電圧を生じさせるように構成されてもよい、前記ドライバと、
   前記可能性のあるコモンモード電圧の１つを選択し、前記選択されたコモンモード電圧に応じて、前記可変抵抗器を設定する、制御器と、を備えるシステム。
10. 前記制御器は、前記選択されたコモンモード電圧に応じて、前記抵抗器のうちの少なくとも１つのサブセットを作動させる、請求項９に記載のシステム。
11. 複数個の抵抗値を保持する、１組のレジスタをさらに備え、
    それぞれの可能性のあるコモンモード電圧が、前記複数個の抵抗値のうちの少なくとも１つに対応し、前記制御器が、前記選択されたコモンモード電圧に対応する前記レジスタからの前記値に応じて、前記可変抵抗器を設定する、請求項９に記載のシステム。
12. 前記制御器が、前記ドライバが平衡インピーダンスを持つ出力端子を有するように、前記可変抵抗器を設定する、請求項９に記載のシステム。
13. アナログソースと、
    前記アナログソースからのアナログ信号を、デジタル信号に変換し、電圧モード差動信号ドライバを使用して、前記デジタル信号を伝送するための、アナログ信号プロセッサであって、前記電圧モード差動信号ドライバは、一対の出力端子のうちの１つから、一対の供給電圧のうちの１つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する、アナログ信号プロセッサと、
    前記電圧モード差動信号ドライバから受信した前記デジタル信号を処理するための、デジタル信号プロセッサと、を備え、
    前記電圧モード差動信号ドライバは、供給電圧の２分の１から逸脱するコモンモード電圧を有し、
    抵抗値は、前記ドライバが平衡出力インピーダンスを有するように設定されるシステム。
14. 一対の出力端子のうちの１つから、一対の供給電圧のうちの１つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する電圧モード差動ドライバを構成する方法であって、前記方法は、
    制御器を用いて、選択されたコモンモードが、供給電圧の２分の１から逸脱する、前記供給電圧および前記コモンモード電圧を選択することと、
    前記制御器を用いて、前記選択されたコモンモード電圧に達するために、前記ドライバの中の複数個の抵抗器を作動させることと、
    前記制御器を用いて、前記選択されたコモンモード電圧に達するために、前記複数個の抵抗器のための値を選択することと、を含み、
    抵抗値は、前記ドライバが平衡出力インピーダンスを有するように設定される方法。
15. 前記選択されたコモンモード電圧に達するために、前記ドライバの中の複数個のスイッチのうちの少なくとも１つを作動させることをさらに含む、請求項１４に記載の方法。
16. 前記制御器を用いて、前記コモンモード電圧の変化を検出することと、
    前記制御器を用いて、前記選択されたコモンモード電圧を維持するために、前記複数個の抵抗器のための前記値を調整することと、をさらに含む、請求項１４に記載の方法。
17. 前記制御器を用いて、前記供給電圧の変化を検出することと、
    前記制御器を用いて、前記選択されたコモンモード電圧を維持するために、前記複数個の抵抗器のための前記値を調整することと、をさらに含む、請求項１４に記載の方法。
18. 一対の出力端子のうちの１つから、一対の供給電圧のうちの１つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する差動信号ドライバのために、複数個のモードのうちの１つを選択することと、
    前記選択されたモードに応じて、前記ドライバの中の複数個のスイッチのうちの少なくとも１つを作動させることと、
    前記選択されたモードに応じて、前記ドライバの中の複数個の抵抗器のうちの少なくとも１つを作動させることと、を含み、
    前記選択されたモードは、供給電圧およびコモンモード電圧を指定し、前記コモンモード電圧は、前記供給電圧の２分の１から逸脱し、
    前記選択されたモードは、前記複数個の抵抗器のための値を指定する方法。
19. 個々の出力端子から第１の供給電圧への回路パスの中にそれぞれ提供される、一対のプルアップスイッチと、
    前記個々の出力端子から前記第１の供給電圧へのそれぞれの回路パスの中に提供されるものである、第１の一対の抵抗器と、
    前記個々の出力端子から第２の供給電圧への回路パスの中にそれぞれ提供される、一対のプルダウンスイッチと、
    前記個々の出力端子から前記第２の供給電圧へのそれぞれの回路パスの中に提供されるものである、第２の一対の抵抗器と、
    それぞれの出力端子と、前記供給電圧の共通のものとに連結された、第３の一対の抵抗器と、を備え、
    前記出力端子の出力インピーダンスが平衡化されるドライバ回路。
20. 前記第３の一対の抵抗器のそれぞれが、前記第１の供給電圧に連結される、請求項１９に記載のドライバ回路。
21. 前記第３の一対の抵抗器のそれぞれが、前記第２の供給電圧に連結される、請求項１９に記載のドライバ回路。
22. 前記第３の一対の抵抗器のそれぞれが、第３の供給電圧に連結される、請求項１９に記載のドライバ回路。
23. 前記第３の一対の抵抗器のうちの１つを含む回路パスの中にそれぞれ提供される、別の一対のスイッチをさらに備える、請求項１９に記載のドライバ回路。
24. 第１の回路パスの前記プルアップスイッチと、第２の回路パスの前記プルダウンスイッチへの入力が、第１の差動信号のソースに連結され、
    前記第２の回路パスの前記プルアップスイッチと、前記第１の回路パスの前記プルダウンスイッチへの入力が、第２の差動信号のソースに連結される、請求項１９に記載のドライバ回路。
25. 前記第１および第２の一対の抵抗器は、共通の抵抗値を有する、請求項１９に記載のドライバ回路。
26. すべての抵抗器が、共通の抵抗値を有する、請求項１９に記載のドライバ回路。
27. 前記第１の供給電圧は１．２ボルトであり、
    前記第２の供給電圧は接地であり、
    前記出力端子上の電圧は、０．９ボルトのコモンモード電圧（Ｖ_ＣＭ）を有する、請求項１９に記載のドライバ回路。
28. １．２ボルトの電圧供給で動作し、差動出力信号のための一対の出力を有する、電圧モードドライバ回路であって、前記ドライバ回路は、前記出力で平衡インピーダンスを有し、前記差動出力信号は、０．９ボルトのコモンモード電圧を有する、電圧モードドライバ回路と、
    前記ドライバ回路の出力端子の連結された一対の導体を有する伝送ラインと、
    前記導体全体にわたって連結された、終端インピーダンスを有する受信機回路と、を備え、
    前記電圧モードドライバ回路は、
    個々の出力端子から第１の供給電圧への回路パスの中にそれぞれ提供される、一対のプルアップスイッチと、
    前記出力端子のうちの個々の１つから前記第１の供給電圧への、それぞれの回路パスの中に提供されるものである、第１の一対の抵抗器と、
    前記出力端子のうちの個々の１つから第２の供給電圧への、回路パスの中にそれぞれ提供される、一対のプルダウンスイッチと、
    前記出力端子のうちの個々の１つから前記第２の供給電圧への、それぞれの回路パスの中に提供されるものである、第２の一対の抵抗器と
    を備える、伝送システム。
29. 前記電圧モードドライバ回路は、
    それぞれの出力端子と、前記供給電圧のうちの共通のものとに連結されたものである、第３の一対の抵抗器と、をさらに備える、請求項２８に記載の伝送システム。

Images