JP5801478B2 - 差動信号のための平衡インピーダンスの方法 - Google Patents
差動信号のための平衡インピーダンスの方法 Download PDFInfo
- Publication number
- JP5801478B2 JP5801478B2 JP2014513621A JP2014513621A JP5801478B2 JP 5801478 B2 JP5801478 B2 JP 5801478B2 JP 2014513621 A JP2014513621 A JP 2014513621A JP 2014513621 A JP2014513621 A JP 2014513621A JP 5801478 B2 JP5801478 B2 JP 5801478B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- voltage
- pair
- circuit
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 230000003466 anti-cipated effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
200 従来の電圧モードドライバ
300 差動信号システム
310 ドライバ
320 受信機
400 システム
410 センサ
420 アナログフロントエンド
421 ADC
422 ドライバインターフェース
430 デジタル信号プロセッサ
500 差動電圧モードドライバ
600 差動電圧モードドライバ
800 システム
810 センサ
820 アナログフロントエンド
821 ADC
822 ドライバインターフェース
823 制御器
824 モード選択
825 レジスタ
830 デジタル信号プロセッサ
900 差動電圧モードドライバ
1000 差動電圧モードドライバ
Claims (29)
- 差動信号ドライバであって、
一対の出力端子のうちの1つから、一対の供給電圧のうちの1つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える、回路パスを備え、
前記信号ドライバは、前記一対の供給電圧の間の差分の2分の1から逸脱するコモンモード電圧を有する前記出力の端子上に出力電圧を発生させ、
前記出力端子における出力インピーダンスが平衡化される、差動信号ドライバ。 - 回路パスのうちの少なくとも1つのサブセットは、低信号を生成するように働き、回路パスのうちの異なるサブセットは、高信号を生成するように働く、請求項1に記載のドライバ。
- 前記複数個の回路パスのそれぞれの中の抵抗器が、同一の値に設定される、請求項1に記載のドライバ。
- 前記複数個の回路パスは、前記コモンモード電圧が前記供給電圧の2分の1よりも大きくなるように構成される、請求項1に記載のドライバ。
- 前記複数個の回路パスは、前記コモンモード電圧が前記供給電圧の2分の1よりも小さくなるように構成される、請求項1に記載のドライバ。
- 前記スイッチは、トランジスタとして実装される、請求項1に記載のドライバ。
- それぞれの回路パスの前記抵抗器およびそれぞれの回路パスの前記スイッチが、トランジスタとして実装される、請求項1に記載のドライバ。
- それぞれの回路パスの前記抵抗器の一部分およびそれぞれの回路パスの前記スイッチが、トランジスタとして実装される、請求項1に記載のドライバ。
- 一対の出力端子のうちの1つから、一対の供給電圧のうちの1つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ可変抵抗器とスイッチとを備える回路パスを有する差動信号ドライバであって、少なくとも1つのコモンモード電圧が、前記供給電圧の2分の1から逸脱するように、複数個の可能性のあるコモンモード電圧を生じさせるように構成されてもよい、前記ドライバと、
前記可能性のあるコモンモード電圧の1つを選択し、前記選択されたコモンモード電圧に応じて、前記可変抵抗器を設定する、制御器と、を備えるシステム。 - 前記制御器は、前記選択されたコモンモード電圧に応じて、前記抵抗器のうちの少なくとも1つのサブセットを作動させる、請求項9に記載のシステム。
- 複数個の抵抗値を保持する、1組のレジスタをさらに備え、
それぞれの可能性のあるコモンモード電圧が、前記複数個の抵抗値のうちの少なくとも1つに対応し、前記制御器が、前記選択されたコモンモード電圧に対応する前記レジスタからの前記値に応じて、前記可変抵抗器を設定する、請求項9に記載のシステム。 - 前記制御器が、前記ドライバが平衡インピーダンスを持つ出力端子を有するように、前記可変抵抗器を設定する、請求項9に記載のシステム。
- アナログソースと、
前記アナログソースからのアナログ信号を、デジタル信号に変換し、電圧モード差動信号ドライバを使用して、前記デジタル信号を伝送するための、アナログ信号プロセッサであって、前記電圧モード差動信号ドライバは、一対の出力端子のうちの1つから、一対の供給電圧のうちの1つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する、アナログ信号プロセッサと、
前記電圧モード差動信号ドライバから受信した前記デジタル信号を処理するための、デジタル信号プロセッサと、を備え、
前記電圧モード差動信号ドライバは、供給電圧の2分の1から逸脱するコモンモード電圧を有し、
抵抗値は、前記ドライバが平衡出力インピーダンスを有するように設定されるシステム。 - 一対の出力端子のうちの1つから、一対の供給電圧のうちの1つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する電圧モード差動ドライバを構成する方法であって、前記方法は、
制御器を用いて、選択されたコモンモードが、供給電圧の2分の1から逸脱する、前記供給電圧および前記コモンモード電圧を選択することと、
前記制御器を用いて、前記選択されたコモンモード電圧に達するために、前記ドライバの中の複数個の抵抗器を作動させることと、
前記制御器を用いて、前記選択されたコモンモード電圧に達するために、前記複数個の抵抗器のための値を選択することと、を含み、
抵抗値は、前記ドライバが平衡出力インピーダンスを有するように設定される方法。 - 前記選択されたコモンモード電圧に達するために、前記ドライバの中の複数個のスイッチのうちの少なくとも1つを作動させることをさらに含む、請求項14に記載の方法。
- 前記制御器を用いて、前記コモンモード電圧の変化を検出することと、
前記制御器を用いて、前記選択されたコモンモード電圧を維持するために、前記複数個の抵抗器のための前記値を調整することと、をさらに含む、請求項14に記載の方法。 - 前記制御器を用いて、前記供給電圧の変化を検出することと、
前記制御器を用いて、前記選択されたコモンモード電圧を維持するために、前記複数個の抵抗器のための前記値を調整することと、をさらに含む、請求項14に記載の方法。 - 一対の出力端子のうちの1つから、一対の供給電圧のうちの1つに向かってそれぞれ伸張する複数個の回路パスであって、それぞれ抵抗器とスイッチとを備える回路パスを有する差動信号ドライバのために、複数個のモードのうちの1つを選択することと、
前記選択されたモードに応じて、前記ドライバの中の複数個のスイッチのうちの少なくとも1つを作動させることと、
前記選択されたモードに応じて、前記ドライバの中の複数個の抵抗器のうちの少なくとも1つを作動させることと、を含み、
前記選択されたモードは、供給電圧およびコモンモード電圧を指定し、前記コモンモード電圧は、前記供給電圧の2分の1から逸脱し、
前記選択されたモードは、前記複数個の抵抗器のための値を指定する方法。 - 個々の出力端子から第1の供給電圧への回路パスの中にそれぞれ提供される、一対のプルアップスイッチと、
前記個々の出力端子から前記第1の供給電圧へのそれぞれの回路パスの中に提供されるものである、第1の一対の抵抗器と、
前記個々の出力端子から第2の供給電圧への回路パスの中にそれぞれ提供される、一対のプルダウンスイッチと、
前記個々の出力端子から前記第2の供給電圧へのそれぞれの回路パスの中に提供されるものである、第2の一対の抵抗器と、
それぞれの出力端子と、前記供給電圧の共通のものとに連結された、第3の一対の抵抗器と、を備え、
前記出力端子の出力インピーダンスが平衡化されるドライバ回路。 - 前記第3の一対の抵抗器のそれぞれが、前記第1の供給電圧に連結される、請求項19に記載のドライバ回路。
- 前記第3の一対の抵抗器のそれぞれが、前記第2の供給電圧に連結される、請求項19に記載のドライバ回路。
- 前記第3の一対の抵抗器のそれぞれが、第3の供給電圧に連結される、請求項19に記載のドライバ回路。
- 前記第3の一対の抵抗器のうちの1つを含む回路パスの中にそれぞれ提供される、別の一対のスイッチをさらに備える、請求項19に記載のドライバ回路。
- 第1の回路パスの前記プルアップスイッチと、第2の回路パスの前記プルダウンスイッチへの入力が、第1の差動信号のソースに連結され、
前記第2の回路パスの前記プルアップスイッチと、前記第1の回路パスの前記プルダウンスイッチへの入力が、第2の差動信号のソースに連結される、請求項19に記載のドライバ回路。 - 前記第1および第2の一対の抵抗器は、共通の抵抗値を有する、請求項19に記載のドライバ回路。
- すべての抵抗器が、共通の抵抗値を有する、請求項19に記載のドライバ回路。
- 前記第1の供給電圧は1.2ボルトであり、
前記第2の供給電圧は接地であり、
前記出力端子上の電圧は、0.9ボルトのコモンモード電圧(VCM)を有する、請求項19に記載のドライバ回路。 - 1.2ボルトの電圧供給で動作し、差動出力信号のための一対の出力を有する、電圧モードドライバ回路であって、前記ドライバ回路は、前記出力で平衡インピーダンスを有し、前記差動出力信号は、0.9ボルトのコモンモード電圧を有する、電圧モードドライバ回路と、
前記ドライバ回路の出力端子の連結された一対の導体を有する伝送ラインと、
前記導体全体にわたって連結された、終端インピーダンスを有する受信機回路と、を備え、
前記電圧モードドライバ回路は、
個々の出力端子から第1の供給電圧への回路パスの中にそれぞれ提供される、一対のプルアップスイッチと、
前記出力端子のうちの個々の1つから前記第1の供給電圧への、それぞれの回路パスの中に提供されるものである、第1の一対の抵抗器と、
前記出力端子のうちの個々の1つから第2の供給電圧への、回路パスの中にそれぞれ提供される、一対のプルダウンスイッチと、
前記出力端子のうちの個々の1つから前記第2の供給電圧への、それぞれの回路パスの中に提供されるものである、第2の一対の抵抗器と
を備える、伝送システム。 - 前記電圧モードドライバ回路は、
それぞれの出力端子と、前記供給電圧のうちの共通のものとに連結されたものである、第3の一対の抵抗器と、をさらに備える、請求項28に記載の伝送システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/117,805 US8476922B2 (en) | 2011-05-27 | 2011-05-27 | Balanced impedance method for differential signaling |
US13/117,805 | 2011-05-27 | ||
PCT/US2012/039580 WO2012166595A1 (en) | 2011-05-27 | 2012-05-25 | Balanced impedance method for differential signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014519285A JP2014519285A (ja) | 2014-08-07 |
JP5801478B2 true JP5801478B2 (ja) | 2015-10-28 |
Family
ID=47218808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014513621A Active JP5801478B2 (ja) | 2011-05-27 | 2012-05-25 | 差動信号のための平衡インピーダンスの方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8476922B2 (ja) |
EP (1) | EP2715937B1 (ja) |
JP (1) | JP5801478B2 (ja) |
CN (1) | CN103650341B (ja) |
WO (1) | WO2012166595A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2896718A1 (en) * | 2012-12-28 | 2014-07-03 | Volcano Corporation | Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing |
US9871539B2 (en) | 2013-07-16 | 2018-01-16 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9312846B2 (en) * | 2013-07-16 | 2016-04-12 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9362917B1 (en) * | 2014-11-24 | 2016-06-07 | Via Alliance Semiconductor Co., Ltd. | Low voltage differential signaling (LVDS) driving circuit |
US9337842B1 (en) | 2014-11-24 | 2016-05-10 | Via Alliance Semiconductor Co., Ltd. | Low voltage differential signaling (LVDS) driving circuit |
US9590610B2 (en) | 2014-12-30 | 2017-03-07 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
US9590595B2 (en) | 2015-01-08 | 2017-03-07 | Mediatek Inc. | Driver circuit with feed-forward equalizer |
CN104660246B (zh) * | 2015-02-07 | 2019-05-07 | 中国科学技术大学先进技术研究院 | 用于高速串行接口的接收器、差分接收机及模拟前端电路 |
JP6471619B2 (ja) * | 2015-06-12 | 2019-02-20 | 株式会社デンソー | 電子装置 |
US10027447B2 (en) * | 2016-10-17 | 2018-07-17 | Analog Devices, Inc. | Circuits for on-situ differential impedance balance error measurement and correction |
CN111865295A (zh) * | 2019-04-24 | 2020-10-30 | 烽火通信科技股份有限公司 | 一种低压差分信号发送器 |
US11128496B2 (en) | 2019-11-19 | 2021-09-21 | Mediatek Inc. | Transmitter with equalization |
US11088878B2 (en) * | 2020-01-03 | 2021-08-10 | Korea University Research And Business Foundation | Transceiver using multi-level braid signaling and method of operating the same |
CN111865292B (zh) * | 2020-07-28 | 2024-08-20 | 昆山龙腾光电股份有限公司 | 一种信号校正装置、方法及时序控制器 |
US20230058343A1 (en) * | 2021-08-19 | 2023-02-23 | Nxp Usa, Inc. | Nmos low swing voltage mode tx driver |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US85736A (en) | 1869-01-12 | Improvement in cultivators | ||
US5304856A (en) * | 1992-12-17 | 1994-04-19 | At&T Bell Laboratories | Article comprising a balanced driver circuit with less power dissipation than conventional circuit |
US5424662A (en) * | 1994-05-31 | 1995-06-13 | International Business Machines Corporation | Differential current mode driver circuit with low common-mode noise |
US6426680B1 (en) | 1999-05-26 | 2002-07-30 | Broadcom Corporation | System and method for narrow band PLL tuning |
US6351185B1 (en) * | 1999-08-16 | 2002-02-26 | Globespan, Inc. | Increased output swing line drivers for operation at supply voltages that exceed the breakdown voltage of the integrated circuit technology |
US7710199B2 (en) | 2000-09-12 | 2010-05-04 | Black Sand Technologies, Inc. | Method and apparatus for stabilizing RF power amplifiers |
US6999540B2 (en) | 2000-12-29 | 2006-02-14 | International Business Machines Corporation | Programmable driver/equalizer with alterable analog finite impulse response (FIR) filter having low intersymbol interference and constant peak amplitude independent of coefficient settings |
JP2002366112A (ja) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | 液晶駆動装置及び液晶表示装置 |
US6847232B2 (en) * | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
US6744275B2 (en) * | 2002-02-01 | 2004-06-01 | Intel Corporation | Termination pair for a differential driver-differential receiver input output circuit |
JP3916502B2 (ja) * | 2002-04-26 | 2007-05-16 | 富士通株式会社 | 出力回路 |
JP4205969B2 (ja) * | 2003-02-18 | 2009-01-07 | パナソニック株式会社 | 電流ドライバ回路 |
US7088179B2 (en) * | 2003-09-15 | 2006-08-08 | Analog Devices, Inc. | Single-ended input, differential output low noise amplifier |
US6943588B1 (en) * | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
US7205787B1 (en) * | 2003-11-24 | 2007-04-17 | Neascape, Inc. | On-chip termination for a high-speed single-ended interface |
US7598779B1 (en) * | 2004-10-08 | 2009-10-06 | Altera Corporation | Dual-mode LVDS/CML transmitter methods and apparatus |
US7436224B2 (en) | 2006-07-27 | 2008-10-14 | Integrated Device Technology, Inc. | Low variation voltage output differential for differential drivers |
JP5262581B2 (ja) * | 2007-11-16 | 2013-08-14 | 富士通セミコンダクター株式会社 | 差動出力回路 |
US8111098B2 (en) * | 2010-05-27 | 2012-02-07 | Texas Instruments Incorporated | Segmented linear FM power amplifier |
-
2011
- 2011-05-27 US US13/117,805 patent/US8476922B2/en active Active
-
2012
- 2012-05-25 WO PCT/US2012/039580 patent/WO2012166595A1/en unknown
- 2012-05-25 CN CN201280033640.1A patent/CN103650341B/zh active Active
- 2012-05-25 EP EP12794005.4A patent/EP2715937B1/en active Active
- 2012-05-25 JP JP2014513621A patent/JP5801478B2/ja active Active
-
2013
- 2013-05-30 US US13/905,496 patent/US20130257488A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2715937B1 (en) | 2018-02-21 |
JP2014519285A (ja) | 2014-08-07 |
US20120299618A1 (en) | 2012-11-29 |
US20130257488A1 (en) | 2013-10-03 |
EP2715937A1 (en) | 2014-04-09 |
CN103650341B (zh) | 2016-05-18 |
WO2012166595A1 (en) | 2012-12-06 |
EP2715937A4 (en) | 2014-12-10 |
US8476922B2 (en) | 2013-07-02 |
CN103650341A (zh) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5801478B2 (ja) | 差動信号のための平衡インピーダンスの方法 | |
US6683472B2 (en) | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time | |
CN202634471U (zh) | 电压模式发射器均衡器 | |
CN107978331B (zh) | 阻抗校准电路和包括其的半导体存储器件 | |
JP6007843B2 (ja) | 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法 | |
US8989238B2 (en) | Bi-directional interface circuit having a switchable current-source bias | |
US10805124B2 (en) | Methods and apparatus for an interface | |
US11765004B2 (en) | Transmission device, reception device, and communication system | |
CN109714041B (zh) | 一种高速信号驱动电路 | |
CN105978830B (zh) | 用于通过传输线路传输差分和单端信号的发送与接收电路 | |
WO2017101788A1 (en) | On-chip test interface for voltage-mode mach-zehnder modulator driver | |
US8085008B2 (en) | System for accounting for switch impendances | |
US20150370746A1 (en) | Bidirectional data transmission system | |
US9705499B1 (en) | System and method for interchangeable transmission driver output stage and low-power margining mode | |
CN114564431B (zh) | 混合型发射端驱动器及其应用方法 | |
US12063033B2 (en) | Apparatus for multi-driver architecture with high voltage protection and impedance control | |
CN118672491A (zh) | 快闪存储器控制器、输入/输出接口电路及输入/输出接口电路的方法 | |
CN112118002A (zh) | 一种切换输出逻辑电平的电路 | |
CN116561035A (zh) | Fpga与mipi双向通信的方法、装置及电子设备 | |
KR20170117774A (ko) | 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5801478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |