CN202634471U - 电压模式发射器均衡器 - Google Patents
电压模式发射器均衡器 Download PDFInfo
- Publication number
- CN202634471U CN202634471U CN201090000791.3U CN201090000791U CN202634471U CN 202634471 U CN202634471 U CN 202634471U CN 201090000791 U CN201090000791 U CN 201090000791U CN 202634471 U CN202634471 U CN 202634471U
- Authority
- CN
- China
- Prior art keywords
- control signal
- variable
- conductance
- circuit
- electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03343—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本实用新型涉及一种电压模式发射器均衡器,其具有高效率,但是消耗来自电源的基本恒定的供电电流,并且提供恒定的反向匹配阻抗。该电压模式发射器均衡器被配置成使得将在一对传输线路上输出的信号的输出电压可以根据所述输入数据来控制,但是其回流阻抗基本上与传输线路的差分阻抗匹配,并且它从电源汲取基本恒定的供电电流,而无论信号的输出电压如何。此外,用于电压模式发射器的均衡器通过运用可变上拉电导和可变下拉电导提供精细颗粒度的均衡设置。通过选择性地启用多个电导通道来使电导变化,这些多个电导通道的至少一些具有彼此不同的电阻值。
Description
相关专利的交叉申请
本申请要求2009年3月27日提交的第61/164,354号美国临时专利和2009年9月14日提交的第61/242,319号美国临时专利申请的权益。上述申请的全部教导在此通过引用并入本文。
技术领域
本公开涉及电压模式发射器均衡器(TxEQ)。
背景技术
发射器通过信道或信号路径(诸如一个或多个传输线路)将输出信号传送给接收器。发射器可以包括均衡,以对随信号沿传输线路传播时在该信号中的基于数据的失真进行预补偿。包括均衡的发射器经常被称为“发射器均衡器”或“均衡的发射器”。
发射器可以被分类为电流模式或电压模式。电流模式发射器通常具有用于控制输出信号和用于提供与传输线路的阻抗进行阻抗匹配的单独的设备。因此,电流模式发射器中控制这些因素较为容易。在电流模式发射器均衡器中,发射器的输出级由如下逻辑进行驱动,该逻辑基于待由发射器发射的数字值(数据位)序列形成的数据模式而针对待发射的每个数据位计算合适的输出信号电平(即输出电压),该数据模式包括待发射的当前数据位和任何数目的之前已发射和/或可能之后将发射的数据位。利用该用于控制输出电平和用于提供与传输线路的阻抗进行匹配的阻抗匹配的单独的设备,电流模式发射器均衡器控制这些因素相对简单。然而常规电流模式发射器并非特别有效,这是因为它们提取的供电电流通常为向传输线路递送的信号传送电流的四倍。
电压模式发射器生成被控制以产生跨对应于输入信号的跨负载电阻的净电压摆幅的输出电压。与电流模式发射器相反,电压模式发射器能够递送全部供电电流给传输线路,这是因为通常使用单个机构或电路组件来控制输出信号电平和提供阻抗匹配这两者。
实用新型内容
在一个实施例中,本实用新型提供了一种电路,其特征在于,其包括:一对输出端子;电压模式发射器均衡器,配置成耦合到电源并且经由所述输出端子耦合到一对传输线路,所述电压模式发射器均衡器被配置成从所述电源汲取供电电流并且配置成生成经均衡的输出信号,所述经均衡的输出信号表示包括至少一个转变位和至少一个非转变位的位序列,所述经均衡的输出信号具有对应于所述位序列中每一位并且依赖于由所述位表示的数据值和向所述位施加的均衡量的输出电压电平,所述电压模式发射器在所述输出电压随着所述位序列的发射而变化时,保持基本与所述传输线路的差分阻抗匹配的回流阻抗并且使所述供电电流的基于数据的变化保持在30%以下,所述供电电流基本等于当所述输出电压电平在最大值时所述传输线路上的线路电流。
根据本实用新型的一个方面,其中所述电压模式发射器均衡器包括:驱动器控制器,配置成接收所述输入数据并且生成至少一个控制信号;以及驱动器,配置成接收所述至少一个控制信号并且根据所述控制信号调整输出电压电平。
根据本实用新型的一个方面,其中所述驱动器包括在所述一对输出端子之间的可变分流电导,所述分流电导由所述驱动器控制器生成的第一控制信号控制。
根据本实用新型的一个方面,其中所述驱动器还包括:耦合到所述电源的第一对可变电导,所述第一对电导中的每个的电导可由所述驱动器控制器生成的第二控制信号调整;以及耦合到所述电源的第二对可变电导,所述第二对可变电导中的每个的所述电导可由所 述驱动器控制器生成的第三控制信号调整。
根据本实用新型的一个方面,其中所述驱动器控制器生成所述第一控制信号、所述第二控制信号和所述第三控制信号以调整所述可变分流电导的所述电导,所述第一对可变电导和所述第二对可变电导至少近似地遵循作为所述均衡量的函数的预定关系。
根据本实用新型的一个方面,其中所述第一控制信号、所述第二控制信号和所述第三控制信号中的每个都是多位数字信号并且所述均衡量具有多个数字电平。
根据本实用新型的一个方面,其中所述供电电流的所述基于数据的变化不超过10%。
根据本实用新型的一个方面,其中所述可变电导中的每个包括多个MOSFET的并联阵列。
根据本实用新型的一个方面,该电路还包括查找表,所述查找表存储所述第一控制信号、所述第二控制信号和所述第三控制信号的数字值。
根据本实用新型的一个方面,该电路还包括:第一缓冲器驱动器,耦合以接收所述第一控制信号,并且被配置成调整所述第一控制信号的第一电压以应用到所述可变分流电导,从而除了通过所述第一控制信号的数字值调整所述可变分流电导之外进一步调整所述可变分流电导;第二缓冲器驱动器,耦合以接收所述第二控制信号,并且配置成调整所述第二控制信号的第二电压以应用于所述第一对可变电导,从而除了通过所述第二控制信号的数字值调整所述第一成对的可变电导之外进一步调整所述第一对可变电导;以及第三缓冲器驱动器,耦合以接收所述第三控制信号,并且配置成调整所述第三控制信号的第三电压以应用于所述第二对可变电导,从而除了通过所述第三控制信号的所述数字值调整所述第二对可变电导之外还进一步调整所述第二对可变电导。
根据本实用新型的一个方面,其中所述查找表存储所述第一控制信号、所述第二控制信号和所述第三控制信号的经调整的数字值, 所述第一控制信号、所述第二控制信号和所述第三控制信号被进一步调整以考虑所述可变电导中的由制造工艺或温度变化所导致的变化。
根据本实用新型的一个方面,其中所述第一控制信号、所述第二控制信号和所述第三控制信号的数字值由数字逻辑电路响应于所述输入数据而生成。
根据本实用新型的一个方面,其中当发射所述位序列时所述供电电流保持基本恒定。
在另一实施例中,本实用新型提供了一种设备,其特征在于,其包括:接收装置,其用于在电压模式发射器均衡器处接收数据位序列,所述电压模式发射器均衡器耦合到电源并且耦合到具有差分阻抗的一对传输线路;以及发射装置,其用于将所述表示数据位序列的经均衡的输出信号发射到所述一对传输线路上,而同时保持所述电压模式发射器均衡器的回流阻抗基本与所述传输线路的所述差分阻抗匹配并且保持供电电流的基于数据的变化在30%之下,所述数据位序列包括至少一个转变位和至少一个非转变位,所述经均衡的输出信号具有对应于所述数据位序列中每一位并且基于由所述位表示的数据值和向所述位施加的均衡量的输出电压电平,所述供电电流基本上等于当所述输出电压电平在最大值时所述传输线路上的线路电流。
根据本实用新型的又一方面,该设备还包括第一调整装置,其用于调整所述电压模式发射器均衡器的所述输出端子之间的可变分流电导的电导。
根据本实用新型的又一方面,该设备还包括:第二调整装置,其用于根据所述输入数据调整所述电压模式发射器均衡器中的第一对可变电导中的每个的电导;以及第三调整装置,其用于根据所述输入数据调整所述电压模式发射器均衡器中的第二对可变电导中的每个的电导。
根据本实用新型的又一方面,其中调整所述可变分流电导、所述 第一对可变电导和所述第二对可变电导的所述电导以满足作为所述均衡量的函数的预定关系。
根据本实用新型的又一方面,该设备还包括存储装置,其用于将第一控制信号、第二控制信号和第三控制信号的数字值存储在查找表中,所述第一控制信号、所述第二控制信号和所述第三控制信号被配置成分别调整所述可变分流电导、所述第一对可变电导和所述第二对可变电导的所述电导。
根据本实用新型的又一方面,该设备还包括:第四调整装置,其用于调整所述第一控制信号的第一电压以应用于所述第一对可变电导,从而除了通过所述第一控制信号的所述数字值调整所述第一对可变电导之外进一步调整所述第一对可变电导;第五调整装置,其用于调整所述第二控制信号的第二电压以应用于所述第二对可变电导,从而除了通过所述第二控制信号的所述数字值调整所述第二对可变电导之外进一步调整所述第二对可变电导;以及第六调整装置,其用于调整所述第三控制信号的第三电压以应用于所述可变分流电导,从而除了通过所述第三控制信号的所述数字值调整所述可变分流电导之外进一步调整所述可变分流电导。
本实用新型还提供了一种用于通过一对传输线路输出信号的电压模式发射器,其特征在于,其包括:第一驱动器,耦合到一对传输线路中的第一传输线路并且具有上拉电路和下拉电路,所述上拉电路具有可变上拉电导,所述可变上拉电导根据第一关系随着向所述信号施加的均衡量而变化;以及分流电路,耦合在所述一对传输线路之间并且具有可变分流电导,所述可变分流电导根据第二关系随着向所述信号施加的所述均衡量而变化。
根据本实用新型的又一方面,其中所述下拉电路具有可变下拉电导,所述可变下拉电导根据第三关系随着向所述信号施加的所述均衡量而变化。
根据本实用新型的又一方面,其中所述下拉电导并不随着向所述信号施加的所述均衡量而变化。
根据本实用新型的又一方面,该电压模式发射器,还包括:第二驱动器,耦合到所述一对传输线路中的第二传输线路,所述第二驱动器具有与所述第一驱动器的结构基本相同的结构,并且所述第二驱动器在电导设置上与所述第一驱动器成镜像。
本实用新型还提供了一种用于均衡电压模式发射器的输出的电路,其特征在与,其包括:用于耦合到信号传输线路的端子;上拉电路,耦合到所述端子并且具有可变上拉电导,通过选择性地启用第一多个电导通道来限定所述可变上拉电导,每个所述电导通道具有电阻值,所述第一多个电导通道的至少一个子集的电阻值彼此不同;以及下拉电路,耦合到所述端子并且具有可变下拉电导,通过选择性地启用第二多个电导通道来定义所述可变下拉电导,每个所述电导通道具有电阻值,所述第二多个电导通道的至少一个子集的电阻值彼此不同。
根据本实用新型的又一方面,其中每个所述电导通道包括与电阻器串联连接的切换元件,所述切换元件响应于控制信号启用或禁用所述电导通道。
根据本实用新型的又一方面,其中所述第一多个电导通道中的每个所述电阻器具有在所述第一多个电导通道之间均一的宽度。
根据本实用新型的又一方面,其中所述控制信号响应于输入数据信号。
根据本实用新型的又一方面,其中所述可变上拉电导具有多个不同的衰减设置,所述不同的衰减设置的数目大于所述第一多个电导通道的数目。
根据本实用新型的又一方面,其中所述不同的衰减设置的数目至少是所述第一多个电导通道的数目的两倍。
根据本实用新型的又一方面,其中所述不同的衰减设置在衰减值范围之上具有基本上线性的分布,所述范围包含所有的所述不同的衰减设置。
根据本实用新型的又一方面,其中所述第一多个电导通道的所述 子集的电阻值对应于不同电阻值的集合的相应电阻值,所述相应电阻值选自预定范围的电阻值以提供衰减设置的基本上线性的分布。根据本实用新型的再一方面,其中所述不同电阻值的集合被选择为提供符合与所述电压模式发射器的所述输出相关联的通信协议的至少一个衰减设置。
根据本实用新型的又一方面,其中所述第一多个电导通道中的电阻值的变化少于平均电阻值的25%。
根据本实用新型的又一方面,其中所述平均电阻值近似为600欧姆。
根据本实用新型的又一方面,其中所述第一多个电导通道和第二多个电导通道均具有12个电导通道并且提供至少30个不同的衰减设置。
根据本实用新型的又一方面,其中所述第一多个电导通道具有的电阻值包括526欧姆、576欧姆、636欧姆、676欧姆和702欧姆。
根据本实用新型的又一方面,该电路还包括:附加的端子,用于耦合到附加的信号传输线路;附加的上拉电路;附加的下拉电路;以及分流电路,耦合在所述端子和所述附加的端子之间并且提供可变分流电导。
根据本实用新型的又一方面,其中所述第一多个电导通道包括由控制信号的相应的位控制的多组电导通道,每组电导通道的电阻值跨所述组电导通道都是均一的,但是与另一组电导通道的电阻值不同。
根据本实用新型的又一方面,其中至少两组电导通道具有不同数目的电导通道。
本实用新型还提供了一种用于输出差分信号的电压模式发射器,其特征在于,其包括:驱动器控制器,配置成接收数据信号以及响应于所述数据信号生成多个控制信号;以及电压模式驱动器,配置成基于从所述数据控制器接收的所述控制信号发射输出信号,所述电压模式驱动器包括:上拉电路,具有由所述控制信号中的至少一 个控制的多组电导通道,每个电导通道具有电阻值,第一组电导通道的每个电导通道的所述电阻值与第二组电导通道的每个电导通道的电阻值不同。
根据本实用新型的又一方面,该电压模式发射器还包括:下拉电路,具有由所述多个控制信号中的至少一个控制的多组电导通道,每个电导通道具有电阻值,第三组电导通道的电阻值与第四组电导通道的电阻值不同。
根据本实用新型的又一方面,其中每组电导通道的电阻值跨所述组电导通道都是均一的,但是与不同组电导通道的电阻值不同。
本实用新型还提供了一种对用于均衡电压模式发射器的输出的电路进行配置的设备,所述电压模式发射器具有上拉电路和下拉电路,所述上拉电路和所述下拉电路中的每个包括多个电导通道,其特征在于,所述设备包括:用于选择电阻值的装置;用于选择至少一个衰减设置的装置;用于基于所选的电阻值和至少一个衰减设置,计算针对所述多个电导通道的不同电阻值的集合,从而使得通过选择性地启用所述多个电导通道的装置,所述上拉电路和下拉电路提供包括所述至少一个衰减设置的衰减设置的基本上线性的分布。
本实用新型还提供了一种方法,其包括:在电压模式发射器均衡器处接收数据位序列,所述电压模式发射器均衡器耦合到电源并且耦合到具有差分阻抗的一对传输线路;以及将所述表示数据位序列的经均衡的输出信号发射到所述一对传输线路上,而同时保持所述电压模式发射器均衡器的回流阻抗基本与所述传输线路的所述差分阻抗匹配并且保持供电电流的基于数据的变化在30%之下,所述数据位序列包括至少一个转变位和至少一个非转变位,所述经均衡的输出信号具有对应于所述数据位序列中每一位并且基于由所述位表示的数据值和向所述位施加的均衡量的输出电压电平,所述供电电流基本上等于当所述输出电压电平在最大值时所述传输线路上的线路电流。
根据本实用新型的又一方面,该方法还包括调整所述电压模式发 射器均衡器的所述输出端子之间的可变分流电导的电导。
根据本实用新型的又一方面,该方法还包括:根据所述输入数据调整所述电压模式发射器均衡器中的第一对可变电导中的每个的电导;以及根据所述输入数据调整所述电压模式发射器均衡器中的第二对可变电导中的每个的电导。
根据本实用新型的又一方面,其中调整所述可变分流电导、所述第一对可变电导和所述第二对可变电导的所述电导以满足作为所述均衡量的函数的预定关系。
根据本实用新型的又一方面,该方法还包括将第一控制信号、第二控制信号和第三控制信号的数字值存储在查找表中,所述第一控制信号、所述第二控制信号和所述第三控制信号被配置成分别调整所述可变分流电导、所述第一对可变电导和所述第二对可变电导的所述电导。
根据本实用新型的又一方面,该方法还包括:调整所述第一控制信号的第一电压以应用于所述第一对可变电导,从而除了通过所述第一控制信号的所述数字值调整所述第一对可变电导之外进一步调整所述第一对可变电导;调整所述第二控制信号的第二电压以应用于所述第二对可变电导,从而除了通过所述第二控制信号的所述数字值调整所述第二对可变电导之外进一步调整所述第二对可变电导;以及调整所述第三控制信号的第三电压以应用于所述可变分流电导,从而除了通过所述第三控制信号的所述数字值调整所述可变分流电导之外进一步调整所述可变分流电导。
本实用新型还提供了一种对用于均衡电压模式发射器的输出的电路进行配置的方法,所述电压模式发射器具有上拉电路和下拉电路,所述上拉电路和所述下拉电路中的每个包括多个电导通道,其特征在于,所述方法包括:选择电阻值;选择至少一个衰减设置;基于所选的电阻值和至少一个衰减设置,计算针对所述多个电导通道的不同电阻值的集合,从而使得通过选择性地启用所述多个电导通道,所述上拉电路和下拉电路提供包括所述至少一个衰减设置的 衰减设置的基本上线性的分布。
附图说明
通过结合所附附图考虑下面的具体描述可以容易地理解一些实施方式的教导。
图1示出了根据一个实施方式的电压模式发射器均衡器。
图2A示出了图1中电压模式发射器均衡器的一个具体实现方式。
图2B示出了图2A的电压模式发射器均衡器中的驱动器和传输线路的等效电路。
图2C示出了根据另一实施方式的使用模拟阻抗控制的电压模式发射器均衡器。
图2D示出了根据另一实施方式的使用数字阻抗控制的电压模式发射器均衡器。
图3A示出了根据一个实施方式的在图2A、图2C和图2D的电压模式发射器均衡器的一些实施方式中使用的可变电阻器的示例电路。
图3B示出了根据另一实施方式的在图2A、图2C和图2D的电压模式发射器均衡器的一些实施方式中使用的可变电阻器的示例电路。
图4A示出了根据一个实施方式的与图2C的电压模式发射器均衡器实施方式一起使用的复制偏置参考电压生成器。
图4B示出了根据另一实施方式的与图2D的电压模式发射器均衡器实施方式一起使用的复制偏置参考电压生成器。
图5A、图5B和图5C示出了根据又一实施方式的使用数字阻抗控制的电压模式发射器均衡器。
图6A和图6B示出了电压模式发射器均衡器的驱动器的实施方式。
图7A显示了电压模式发射器均衡器的一对传输线路驱动器。
图7B详细显示了图7A的传输线路驱动器。
图7C示出了上拉电路。
图8A示出了上拉电路。
图8B是示出了由包含图8A的上拉转换器的驱动器获得的均衡设置的表。
图8C是示出了图8B的均衡设置的曲线图。
图8D示出了用于配置电压模式发射器均衡器的过程的流程图。
具体实施方式
电压模式发射器能够递送全部供电电流给传输线路,这是因为通常使用单个机构或电路组件来控制输出信号电平和提供阻抗匹配这两者。然而常规的电压模式发射器从随输出信号电平而变化的电源汲取供电电流。例如,在一些电压模式发射器均衡器中,基于用于均衡的数据模式,供电电流可以变化2倍或更多。供电电流中的变化归因于在两个串联阻抗之间分担的信号传送供电电压,该两个串联阻抗的戴维南等效输出阻抗保持为传输线路的特性阻抗以获得合适反向终接(back-termination),同时递送变化的输出电压。流过串联阻抗的“分流电流”并不影响线路电流,并且因而增加了功率耗散以及降低了效率。这种基于数据的供电电流可能因引入信号切换噪声(SSN)和供电电压波动而使得信号和系统级性能降低。
本公开的一些示例实施方式包括电压模式发射器均衡器,该电压模式发射器均衡器具有高效率,但是消耗来自电源的基本恒定的供电电流并且提供恒定的反向匹配阻抗(即恒定的回流阻抗)。在一个实施方式中,电压模式发射器均衡器被配置成使得待输出给传输线路的信号的输出电压可以根据输入数据控制,同时它的回流阻抗被基本保持为与传输线路相关联的阻抗匹配,并且它从电源汲取基本恒定的供电电流。在一些实现方式中,无论向输出信号施加多少均衡供电电流也可以被保持为基本恒定。在其他一些实现方式中,基于向输出信号施加的均衡的量,在供电电流中可以有一些基 于数据的变化,但是该变化并不与现有技术电压模式发射器均衡器中的变化一样大。此外,供电电流基本等于当在传输线路上待输出的信号的输出电压在其最大值或当没有施加均衡时传输线路上的线路电流。因此,尽管是电压模式发射器,但是电压模式发射器均衡器具有通常在电流模式发射器均衡器中发现的益处,而同时保留了电压模式发射器均衡器比电流模式发射器均衡器功率效率更好的益处。
本公开的又一些实施方式包括提供均衡设置的精细颗粒度的电压模式发射器均衡器。在一个实施方式中,电压模式发射器均衡器被配置成使得基于所接收的输入数据通过动态地变化耦合到传输线路的上拉电路和下拉电路的电阻值来控制输出电压。上拉电路和下拉电路可以均包括多个电导通道,并且上拉电路和下拉电路的电阻值可以通过启用和禁用多个电导通道的选定的一个来变化。
本公开的一些实施方式可以包括精细颗粒度的电压模式发射器均衡器,其具有高效率,但是消耗来自电源的基本恒定的供电电流并且提供恒定的反向匹配阻抗(即恒定的回流阻抗)。在一个实施方式中,电压模式发射器均衡器被配置成使得待输出给传输线路的信号的输出电压可以根据输入数据控制,同时其回流阻抗被保持为与传输线路关联的阻抗基本匹配,并且它从电源汲取基本恒定的供电电流。在一些实施方式中,无论向输出信号施加多少均衡供电电流也可以保持为基本恒定。
在其他一些实现方式中,基于向输出信号施加的均衡量,在供电电流中可以有一些基于数据的变化,但是该变化并不与现有技术电压模式发射器均衡器中的变化一样大。此外,供电电流基本等于当在传输线路上待输出的信号的输出电压最大或当未施加均衡时传输线路上的线路电流。因此,尽管是电压模式发射器,但是电压模式发射器均衡器具有通常在电流模式发射器均衡器中发现的益处,而同时它保留了电压模式发射器均衡器比电流模式发射器均衡器功率效率更好的优势。
图1示出了根据一个实施方式的电压模式发射器均衡器(下文中,“V-mode Tx EQ”)。在一个实施方式中,V-mode Tx EQ 100可以是在半导体衬底上构造的集成电路的一部分。V-mode Tx EQ 100包括驱动器控制器102和驱动器104。集成电路可以是存储器设备、存储器控制器或与另一IC通信数字数据的任何其他IC。驱动器控制器102并行地接收n位数据(数据106)的序列,并且生成控制用于发射当前数据位的信号电平的一个或多个控制信号108。基于控制信号108,驱动器104经由其集成电路的输出端子(输出管脚或输出焊盘)130、132将信号传输电流IL驱动到差分传输线路110上。传输线路110可以是差分的,并且由两个耦合线线路P和线路N构成。这些线中的每个都具有R0=1/G0的奇模(差分模式)实特性阻抗,所以与差分对2-线传输线路相关联的差分阻抗约为2×R0=2/G0。传输线路110由接收器120中的终接电阻器122终结。终接电阻器122的阻抗标称地等于差分传输线路110的差分阻抗,即2/G0。跨终接电阻器122两端的电压是Vout=2IL/G0。该电压由接收器120内的接收器电路(例如比较器)124检测,并且比较器124将线路P和线路N之间的电压转换成数字值。因此,接收器120提供所接收的数据信号(Rdata)126,该数据信号对应于之前在电压模式发射器均衡器100处接收的数据106的序列。
n位数据的序列表示将从发射器100通过传输线路110发射到接收器120的数字值的序列。该n位例如可以表示将在特定时间发射的数据以及之前已发射的之前的(n-1)位。n位数字数据106包括待通过传输线路发射的至少当前数据位以及其他位,诸如在传输当前数据位之前发射的之前位和/或在传输当前位之后发射的之后位。该n位数据的集合被用于确定之前被发射的位的适当均衡常数。基于n位数字数据106,驱动器控制器102生成用于控制驱动器104的控制信号108。驱动器104耦合到供电电压Vpos和Vneg,供电电压Vpos和Vneg可以直接或通过一个或多个调节器(未示出)来自电源。这两个供电电压之间的电压是Vs=Vpos-Vneg。在控制信 号108的控制下,驱动器104为输出信号生成适当均衡的输出电压以用于通过传输线路110(线路P和线路N)传输。输出电压的绝对值Vout是最大信号传输电压Vmax的一部分,在一些实施方式中Vout大约等于供电电压,即|Vout|=|A|×Vmax(0<|A|<1),其中A是期望的输出因子(-1<A<1)并且|A|是均衡常数(A的绝对值),并且在一些实施方式中Vmax约为Vs的一半。输出因子A对应于由控制信号108的并行位的集合表示的均衡设置,该均衡设置对应于输入数据106的数据位。
驱动器104可以被配置成使得无论输入数据106的数据模式和所得的输出因子A如何都使得其回流阻抗(1/GT,其中GT是驱动器104的电导)与跨传输线路P和传输线路N的差分阻抗(2/G0,其中G0是每个传输线路P和传输线路N的特性电导)基本匹配。驱动器104的回流阻抗是驱动器104的被测量为从传输线路110看进驱动器104的一个阻抗。此外,驱动器104可以被配置成汲取供电电流Is,该电流Is基本等于传输线路P和传输线路N上的最大线路电流IL,MAX。最大线路电流IL,MAX是当发射器均衡器100的输出电压在其最大值或当输出因子A=1时在传输线路110上流动的电流的量。无论传输线路110上的信号电平如何,供电电流都可以保持基本恒定。因此,在一个实施方式中,当均衡常数在其最大值(例如输出因子为+1或-1)时的供电电流Is基本等于当均衡常数|A|在其最小值|A|(例如输出因子是0)时或当均衡常数|A|是0和1之间任意值时的供电电流Is。因此,尽管是电压模式发射器均衡器,但是V-mode Tx EQ 100的又一些实施方式具有通常在电流模式发射器均衡器中发现的优势。此外,V-mode Tx EQ 100仍保留电压模式Tx EQ比电流模式发射器均衡器功率有效性更好的优势。
驱动器104可以被配置成使输出电流IL均衡,该输出电流IL继而使接收器120在终接电阻器122生成的电压变化。该均衡调整输出电流IL的衰减,并且可以对在电压模式发射器外出现的衰减进行补偿。此外,接收器120可以要求特定均衡设置以符合特定通信协 议(例如PCIe Gen2)。驱动器104提供精细颗粒度均衡以便支持在一个或多个电平的精确衰减,并且可以被配置成根据期望提供进一步均衡设置。
在一个实施方式中,驱动器控制器102可以包括用于确定输出信号电平(或均衡设置)的逻辑和/或查找表,以用于基于多个数据位将每个数据位发射到传输线路上。该多个数据位可以包括待通过传输线路发射的当前数据位和其他一些数据位,其他一些数据位诸如在传输当前位之前发射的一个或多个之前数据位(之前位)和/或在传输当前位之后发射的一个或多个之后数据位(之后位)。针对待发射的每个数据位的均衡设置被表示为控制信号108的并行位的集合。用于确定数据位的均衡设置的之前位和/或之后位被称为均衡标签。使用一个均衡标签,用以控制输出的逻辑可以包括在预驱动器中(未示出),从而忽略对查找表或更为复杂控制机构的需求。具体参照图7A-图8C的以下描述提供这类实施方式的进一步的公开,该实施方式提供具有精细颗粒度均衡和恒定供电电流的电压模式发射器均衡器。
图2A示出了根据一个实施方式的驱动器104的一种实现方式。如图2A所示,控制信号108包括用于控制驱动器104的控制信号222、224、226。控制信号222和控制信号226均为d位宽,并且控制信号224是s位宽。此处,d和s均表示大于或等于1的整数。
在一个实施方式中,驱动器104包括具有可变电导值Gu的可变电导212、218、具有可变电导值Gd的可变电导216、214以及具有可变电导值Gs/2的分流电导220。可变分流电导220可以被实施为两个串联连接的单独的电导,其中每个电导具有电导值Gs或作为具有电导值Gs/2的一个电导。可变电导212、218的电导通过控制信号222调整,可变电导216、214的电导通过控制信号226控制,并且可变分流电导220的电导通过控制信号224控制。例如,当控制信号222在其最大值时(全“1”),则电导212、218将处 于它们的最大值。当控制信号222在其最小值时(全“0”),则电导212、218将处于最小值。以及,当控制信号222在其最大值和最小值之间时,电导212、218将具有在最大值和最小值之间的电导。其他一些可变电导216、214、220根据控制信号226、224类似地控制。电导212和电导216有时被称为上拉电导,而电导214和电导218有时被称为下拉电导。驱动器104可以被认为是包括由上拉电导212和下拉电导214形成的P驱动器以及由上拉电导216和下拉电导218形成的N驱动器。
控制信号222、224、226调整电导212、218,电导216、214以及分流电导220,从而使得在驱动器104的两个输出端子130、132之间测量的总阻抗(1/GT)与由线路P和线路N形成的差分传输线路的差分阻抗匹配(即2/G0,其中G0是每个线路P和线路N的特性电导),而无论输入数据106的数据模式以及所得的输出因子A如何。具体而言,生成控制信号222、224、226以调整电导212、218,电导216、214以及分流电导220,从而使得它们各自与均衡常数|A|具有预定关系。在一个理想的实现方式中,电导212、218,电导216、214以及分流电导220彼此相关并且至少近似地根据下面的方程1、2和3与均衡常数|A|相关。这些方程用作实施驱动器104时的引导。然而,依赖于特定实现方式可以发生与这些方程的偏差,如如下讨论的。
一般使用上面的方程1、2和3计算控制信号222、224、226的值,将其计算到对应可接受的误差(容差)所需的位精度。基于数据位106的集合的数据模式确定所需的输出因子A。用以确定输出因子A的、输入数据106中的数据位的数目等于在v模式发射器均衡器200中实现的数字滤波器的“标签”的数目。例如,针对输 出因子A可以要求3个精确位(即输出因子A中的8步)。为了实现该分辨率,可以针对电导212、218、216、214中的每个使用5个位精确位,而针对分流电导220使用4位(即s=4,d=5)。
当以此方式调整电导212、218、216、214和分流电导220时,驱动器104汲取基本等于传输线路P和传输线路N上最大线路电流IL,MAX的供电电流IS,而无论输入数据106的数据模式和所得输出因子A如何。因此,驱动器104在供电电流IS中有最小变化,而无论输入数据106的数据模式和所得输出因子A如何。例如,如果针对输出因子A需要3个精确位(即,在输出因子A中的8步,并且针对电导212、218、216、214中的每个使用5个精确位(d=5),并且针对分流电导220使用4个精确位(s=4),则Vpos和Vneg之间的供电电流中的基于数据的变化可以为约7%,或低于10%。此处,供电电流中的基于数据的变化被定义为(IS,MAX-IS,MIN)/IS,MAX,其中IS,MAX对应于最大的IS值,该最大的IS值通常在不施加均衡时出现,而IS,MIN对应于最小IS值,该最小IS值在施加某些量的均衡时出现。
就此而言,注意到其电导被如上地控制的可变分流电导220使得驱动器104能够减少Vpos和Vneg之间的均一的供电电流IS。借助添加可变分流电导220,与常规的电压模式发射器均衡器相比,显著地减少了电源Vpos、Vneg之间的供电电流IS,并且该供电电流IS具有最小变化(基本上恒定)。
图2B示出了如图2A中所示的驱动器104和传输线路110的等效电路。图2B还示出了如何获得上面的方程1、2、3。注意,显示了分流电导220(具有电导值Gs/2)分为一对分流电导(“分裂分流电导”),在图2B中每个分流电导均具有电导值Gs。此外,分裂分流电导Gs线路电导G0并联的组合被表示为等效电导Ge,如图2B中所示。电流I1、I2、I3和供电电压Vs也在图2B中示出。该等效电路的网格方程是:
(I1+I2)/Gu+(I1-I3)/Gd=Vs 方程4
(I1+I2)/Gu+(I2+I3)/Ge+I2/Gd=0 方程5
(I3-I1)/Gd+(I2+I3)/Ge+I3/Gu=0 方程6
其中, 方程7
求解该网格方程以获得I1、I2、I3为:
可以通过标记电流I2+I3流过电导Ge来找到衰减常数:
为了使发射器向传输线路提供正确的反向匹配,则驱动器中电导的总和应该等于线路电导:
Gu+Gd+Gs=G0 方程13
此外,根据恒流条件,汲取自电源的供电电流IS应该是与输出因子A无关的(Vs·G0)/4:
G0(G0+Gs+Gu+Gd)=2[(Gu+Gd)(G0+Gs)+4GuGd]方程15
求解方程13以获得关于G0、Gd和Gu的Gs,并且将结果代入方程15,获得了Gd的关于Gu、G0的二次方程:
Gd2+Gd[2(Gu+G0)]+(Gu2+G02-2GuG0)=0 方程16
选择方程17的负根,并将Gd代入方程13,获得Gs的下列解:
将方程17和方程18的Gd、Gs代入方程12,可以求得Gu,继而通过代入上面的方程17和18以获得如上面方程1、2和3所述的条件来找到Gd、Gs。
在图3A中示出了可以用于根据一个实施方式的、图2A(以及 下面描述的图2C和图2D)的电压模式发射器均衡器实施方式中的可变电导(可变电阻器)的电路的示例。参见图3A,可变电导212、218、216、214和220中任一个可以被实现为可变电导300。
如图3A中所示,可以使用多个相同(或成比例)的MOSFET 304、306、…、308(在该示例中为p数目个MOSFET)来实现可变电导300,该多个MOSFET彼此并联连接并且由p位控制信号302控制。控制信号302的每一位控制MOSFET 304、306、…、308中对应的一个的导通或断开状态(并且因此控制电导)。因此,可以根据多少个MOSFET 304、306、308响应于p位控制信号302而被导通,而调整可变电导300的总电导。可变电导300的总电导随着响应于控制信号302导通MOSFET 304、306、308的数目增大而增加。在图3A的实施方式中,形成每个电导的MOSFET在单个器件中执行两个功能,形成响应于控制信号302之一的开关以及通过MOSFET的导通状态漏极电导形成的电导这两者。在该实施方式中,假定MOSFET在“线性”或“三极管”操作的模式中操作,其中漏极电流与器件的漏极和源极之间的电压线性地相关。
虽然图3A显示了如何实现可变电导的一个示例,但是多种其他实现方式也可以实现响应于控制信号302的可调整电导的类似功能。例如,在图3B中示出的一个实施方式中,电导350中的每个由MOSFET(例如304)和电阻器(例如314)的串联组合形成,从而使得该元件的总电导是电阻器314和MOSFET 304的导通状态漏极电阻的总和。在图3B中还示出了MOSFET和电阻器的其他串联组合,即,MOSFET 306与电阻器316、MOSFET 308与电阻器318。通过示例示出了N型MOSFET(NFET),但是在其他一些实施方式中可以使用P型MOSFET(PFET)。可以任意选择每个电导元件中的MOSFET 304、306、308以及电阻器314、316、318的相对电阻。在一些实施方式中,例如,MOSFET 304、306、308的形状因子(宽度/长度)可以被选择为充分大,从而使得MOSFET 304、306、308的导通状态电阻相对于关联的电阻器314、316、318 可忽略不计。在此情形中,该元件的总电导几乎完全由电阻器314、316、318决定,并且MOSFET 304、306、308基本用作理想的开关。在其他一些实施方式中,如图3A所示,可以完全忽略电阻器。在又一些其他实施方式中,电阻器可以与它们相关联的MOSFET的源极和漏极端子两者相连接以形成对称结构;该实施方式对于实现电压模式发射器均衡器的分流电导220尤其有用。
再次参见图3B,例如,可以将MOSFET 304、306、308的相对形状因子选择为基本相等以及将例如电阻器314、316、318的电阻选择成基本相等,在该情形下p控制信号302形成“温度计代码”,该代码的每一位控制电导的等同增量。备选地,可以以某种方式缩放MOSFET 304、306、308和电阻器314、316、318的相对尺寸。在一些实施方式中,可以对缩放进行二进制加权,从而使得例如MOSFET 306具有2倍于MOSFET 304的形状因子,而电阻器316具有314的电阻的一半等,从而形成可切换电导的二进制加权阵列。在其他一些实施方式中,MOSFET形状因子和电阻可以以其他方式对渐变。
图2C示出了根据另一实施方式的、使用模拟阻抗控制的电压模式发射器均衡器。如上面参考图3A和图3B所说明的,可以使用MOSFET实现可变电导212、218、216、214、220,该MOSFET的阻抗随着施加在器件的源极和栅极之间的电压而变化。这种MOSFET的阻抗可以因温度改变、制造工艺变化等而(非均匀地)变化。因此,即使Gu、Gd、Gs的预先计算值理论上应该导致驱动器104和由线路P和线路N形成的传输线路的匹配阻抗,也可能需要对MOSFET中构成实际实现中电导的阻抗的变化进行补偿。图2C的电压模式发射器均衡器是驱动器104的阻抗的模拟控制(微调)的示例。
V-mode Tx EQ 240包括均衡器查找表(EQ LUT)242、钟控锁存器244、缓冲器驱动器246、248、250,以及可变电导驱动器104。LUT 242、锁存器244以及缓冲器驱动器246、248、260形成图2A 的实施方式中的驱动器控制器202,并且可变电导驱动器104与图2A的实施方式中所示的相同。由上可见,可以根据方程1、方程2和方程3计算输出因子A的所有可能值所需的电导值Gu、Gd和Gs。继而,依赖于可变电导212、218、216、214、220的配置,可以确定获得针对输出因子A的各种值的预先计算的Gu、Gd和Gs的电导值所需的控制信号222和控制信号226的d位值以及控制信号226的s位值。控制信号222、224、226的该值被预先确定并存储在EQ LUT 242中。输入数据模式106和传输线路P、N上所需的对应的输出因子A之间的关系为本领域所周知并且可以被用于确定在LUT 242中存储控制信号值222、224、226的位置(索引)。LUT 242接收n位输入数字数据106以供通过差分传输线路(线路P和线路N)传输。使用n位数字数据106作为LUT 242内的索引,LUT 242根据n位输入数字数据106选择和输出适当的控制信号222、224、226。控制信号222、224、226的s位值和d位值暂时存储在钟控锁存器244中,并且经由缓冲器驱动器246、248、250输入到驱动器104中以如参考图2A所说明地那样调整可变电导212、218、214和216以及可变分流电导220。注意,虽然在本文中在实施方式中查找表242用于响应于输入数据模式106而输出控制信号222、224、226的适当的值,但是可以使用执行类似功能的逻辑电路替换查找表242,该类似功能是响应于输入数据模式106(经由逻辑电路)生成控制信号222、224、226的适当值。
缓冲器驱动器246、248、250被配置成驱动在0和Vr之间翻转的电压。在一些实施方式中,缓冲器驱动器246、248、250是CMOS反相器,其连接在电源端子Vr和GND之间(0伏特)。再次参见图3A和图3B,在一些实施方式中,电导304、306、…、308中的每个应该理想地被调整为具有等同的导通状态电导。电压Vr是当在MOSFET 304、306、…、308的栅极上施加时使得该器件具有期望的递增漏极电导(即(1/p)×最大电导)的电压。在其他一些实施方式中,电导304、306、…、308可以被二进制加权,每个相继 的电导都为之前的电导的两倍。电压Vr再次被选择成使得递增的电导是(1/p)×电导300的最大电导。
可以以许多不同的方式生成阻抗控制电压Vr。在一个实施方式中,如图4A所示,在复制偏置电路中生成Vr。参加图4A,复制偏置Vr生成器400是与电压模式均衡器240(在图2C中)分开的电路。复制偏置Vr生成器400可以提供Vr电压给一个或多个均衡器。在Vr生成器400内部,两个电流源402、404生成相等的电流IR。在左边的支路中,来自402的电流被驱动进电阻器410。该电阻器410被调整以等于K/G0,其中K是一些便捷的数值因子,其通常>1。电阻器410因而被调整为K×构成差分传输线路的线路(图2C中的110)的特性阻抗。IR被选择成使得跨电阻器410两端呈现的电压是Vs/4。电流源404驱动相同电流IR进入复制电路420,该复制电路420包含电阻器424和MOSFET 422的串联组合。该复制电路420旨在与图3B中可变电导350中的一个或多个电导元件基本相等。在一些实施方式中,不需要电阻器424,并且在该情形下复制电路420对应于图3A电导元件304、306、…、308中的一个。放大器422对节点450和节点452处的电压之间的差值进行放大,并且产生电压Vr。通过将电压Vr输出连接回复制电路420内的MOSFET 422的栅极来形成反馈回路。该反馈回路迫使在节点452处的电压基本等于在节点450处的电压,并且由于电阻器410和复制电路420两者承载有相同的电流,所以复制元件420借此得以控制以便与电阻器410具有相同的阻抗。此外,由于复制电路420等于均衡驱动器中的电导元件之一(例如图2C中的电导214和电导218),所以这些电导根据需要将具有为多个单位电导的电导。
仍参见图4A,来自电流源402和电流源404的电流被回流给Vneg,Vneg是与v-mode TxEQ的较低供电电压相同的电压。因此构成驱动器104(图2C)中的可变电导214和可变电导218的独立电导元件在被导通时与复制电路420(图4A)内的器件一样看见基本相同的偏置条件,并且因而迫使电导214和电导218是复制电路 420的电导的数倍。注意,跨电导214和电导218(图2C)的电压并不像跨复制电路420(图4A)的电压一样被固定为Vs/4。然而,在一些实施方式中,这些元件的电导并不是跨元件的电压的强函数,所以无论发射器均衡器240驱动输出的输出电平如何,它们的电导都基本固定。
再次参见图2C,上拉电导212和上拉电导216跨电导具有大约相同的电压,下拉电导214和下拉电导218也一样。然而上拉电导212、216内的MOSFET的栅极到源极电压与下拉电导214、218内的MOSFET的栅极到源极电压不同。在一些实施方式中,可以增加构成上拉电导212、216的MOSFET的形状因子以补偿较低的栅极到源极电压,从而允许单个的Vr电压控制上拉电导和下拉电导这两者。与下拉电导214、218不同,上拉电导212、216的栅极到源极电压依赖于发射器EQ的输出电平。例如,当线路P被驱动为高于线路N,上拉电导212具有比电导216小的栅极到源极电压,并且因而其电导低了一些量。在一些实施方式中,该效应可以通过使构成上拉电导212、216内的递增电导的MOSFET的形状因子渐变来纠正。
仍参见图2C,注意到分流电导220依赖于发射器均衡器240的输出电平也经历变化的栅极到源极电压。如上面关于上拉电导所说明的那样,分流电导的电导元件可以通过缩放构成可变电导内元件的MOSFET的形状因子被调整为具有正确的平均电导,从而对分流电导220和复制电导420之间的平均栅极到源极电压中的差值进行补偿。此外,电导元件可以让其形状因子渐变以处理因发射器均衡器240的不同输出电压电平而发生的可变的栅极到源极电压。
在备选的一些实施方式中,可以使用单独的复制电路生成针对上拉电导、下拉电导以及分流电导的单独的Vr电压。在这些实施方式中,对应于图2C中的缓冲器246、248、250的单独缓冲器可以被用于将三个不同的Vr电压驱动给3类电导212-218、216-214和220。
参见图4A和图2C,之前的论述假定Vpos和Vneg是接近最低的芯片操作电势(通常称为“地”或GND)的电压。之前的论述还假定构成均衡输出驱动器104(图2C)的可变电导212、214、216、218、220由NFET构成。在一些实施方式中,Vpos和Vneg可以接近最高的芯片上操作电势,其通常被称为“Vdd”。在这些实施方式中,电导元件可以由PFET构成,并且复制偏置电路400(图4A)可以使用Vpos而不是Vneg作为参考端子。
在又一些其他实施方式中,Vpos和Vneg可以位于Vdd和GND的中间。在这些实施方式中,下拉电导214、218可以由NFET构成,上拉电导212、216可以由PFET构成,并且分流电导220可以由PFET和NFET的并联组合构成。可以要求在单独的复制电路中生成单独的Vr电压,以实现在这些实施方式中的“模拟”阻抗控制。
图2D示出了根据又一实施方式的、使用“数字”阻抗控制的电压模式发射器均衡器。图2D的电压模式发射器均衡器是驱动器104的阻抗的数字控制(微调)示例。在阻抗控制的一些“数字”实施方式中,电导元件212、214、216、218、220可以如图3A中那样(仅有MOSFET)或者如图3B中那样(MOSFET和电阻器的串联组合)构成。在一些实施方式中,这些MOSFET是NFET,并且p控制信号302在GND和Vdd之间翻转,所以图2D中的控制信号222、224、226是典型的“CMOS”级信号。
电压模式发射器均衡器260包括均衡器查找表(EQ+Z0 LUT)262、钟控锁存器264以及可变电导驱动器104。LUT 262和锁存器264形成图2A的实施方式中的驱动器控制器202,并且可变电导驱动器104与图2A的实施方式中所示相同。如上所述,可以确定获得针对输出因子A的各种值而预先计算的电导值Gu、Gd和Gs所需的控制信号222、224、226的s位值、d位值,并将它们存储在LUT 262中。
然而,LUT 262被设计为针对每个条目具有附加的存储,以微调驱动器104的阻抗,从而对独立电导元件因温度和半导体工艺中 的变化所致的电导变化进行补偿,例如,因此LUT 262的名称为EQ+Z0 LUT。例如,如果需要s位来控制分流电导220并且需要d位来控制上拉电导和下拉电导,则必须添加附加的位以涵盖这些元件因温度、半导体工艺等其他因素所致在期望电导中的变化。例如,如果电阻中最佳情形和最差情形之间的预期的变化幅度为2倍,则将需要至少一个附加的二进制位以调整针对期望输出电压和对环境变化进行补偿这两者的电导。总体而言,需要k个附加位该补偿来执行该补偿,并且控制信号222、226将变为d+k位宽,并且控制信号224增至s+k位。假定EQ+Z0查找表中的表格条目是s+k位的二进制数,则每个条目的值是Gx×ZC,其中Gx是根据方程1、2、3计算的适当值,而ZC是如在下一段落中描述的所确定的阻抗调整。Gx和ZC在此被假定为是二进制数。
在一些实施方式中,可以使用如图4B中所示的复制电路来确定ZC的值。通过与图4A的复制电路比较,复制偏置ZC生成器460还具有一对将电流IR驱动进入第一可调整电阻器410和第二复制电导480的相等的电流源402、404,该第一可调整电阻器410被调节为由驱动器驱动的传输线路的特性阻抗的K倍。然而,在复制偏置ZC生成器460中,复制电导480被构造为类似于图3B的可变电导。复制电导480包括多个独立电导,每个电导均由MOSFET(例如422)和电阻器(例如424)构成。在一些实施方式中,可以仅使用MOSFET来实现多个独立电导。复制电导480的总电导通过将HI值或LO值驱动进入线路448上的q输入位来调整。作为图4A的模拟控制回路的替代,复制偏置ZC生成器460使用数字控制回路。首先,将在节点452和节点450处的电压在比较器442中进行比较。比较器442输出在Comp_out 444上的数字值,该数字值被输入给有限状态机(FSM)446。当例如,节点450处的电压大于节点452处的电压时,比较器442输出HI。FSM 446将其q输出448增加一个数字步长,从而增加复制电导480的电导。然而,如果节点450处的电压小于节点452处的电压,则比较器442输出LO,并且 FSM 446将数字值输出448减小一个步长,从而减少复制电导480的电导。FSM输出448可以是二进制加权的数字集合,该数字集合对应于独立电导422、424、426、428、…、430、432的二进制加权的集合,或者它可以是420内的电导中具有相等步长的M位编码输出的N位(温度计编码),或其他一些编码。FSM 446还可以配备有确定输出值何时在两个相邻值之间脉动的逻辑,并且它可以包括单独钟控的寄存器以将驱动信号ZC输出给其关联的电压模式发射器均衡驱动器,从而避免在这些驱动器内的电导的脉动。在任一情形下,在复制偏置ZC生成器460内计算的值在ZC输出总线的q位上输出,并且在芯片内分布,在该芯片中,该值可以用于调整该芯片上一个或多个发射器260的电导。
仅通过示例示出了复制偏置ZC生成器460,并且无意于限制本公开的范围,这是因为有许多方式实现数字阻抗控制系统。
再次参见图2D的v-mode TxEQ,备选地还可以让LUT 262仅存储控制信号222、224、226的未调整的值,这些未经调整的值未考虑驱动器104中晶体管开关中阻抗变化,但是让控制信号222、224、226的由LUT 262输出的值通过缩放因子来进一步调整,从而使得控制信号222、224、226的经调整的值添加至上面的数目Gx×ZC。该实施方式可以通过添加存储缩放因子的寄存器(未示出)和用于控制信号222、224、226中的每个的数据路径中的高速乘法器电路来实现。待相乘的值被理解为在之前几个段落中描述的值ZC。
参考图2D和图4B对v-mode TxEQ的“数字”控制的前面论述假定控制信号222、224、226在芯片上CMOS电源电压之间翻转。在一些实施方式中,VDD和GND(两个CMOS供电电压)之间的电压中的变化可以引入可调整电导212、214、216、218、220的电导中的过大的变化。在这些实施方式中,可以运用混合模拟/数字控制系统,其中可以生成片上调节的电源电压以便使各种可变电导的电导稳定。在这些实施方式中,可以通过该经调节的电压来对寄存 器264供电。
上面描述的电压模式发射器均衡器的各种实施方式具有如下优势,即允许通过适当地设置包括在发射器中的可变电导来以0和1之间的任何期望因子衰减发射器的输出电平,而同时保持发射器的回流阻抗与传输线路的差分阻抗基本匹配以及保持供电电流基本恒定。通过同一可变电导器件来执行阻抗和输出幅度控制,这与其中阻抗控制和幅度控制分开的常规电流模式发射器中不同。
图5A、图5B和图5C示出了根据又一实施方式的、使用数字阻抗控制的电压模式发射器均衡器500。在该实现方式中,稍微折衷供电电流的稳定性以使得图2A中所示的发射器均衡器的数字实现方式更为可行和经济。该实现方式允许使用可编程均衡的单个标签实现大的、根据协议的摆幅。
图5A显示了电压模式发射器均衡器500中的TP驱动器500a和TN驱动器500b这两者的折叠视图。TP驱动器500a包括上拉电路(或上拉电导)501a、下拉电路(或下拉电导)502a以及分流电路(或分流电导)503a,而TN驱动器包括与上拉电路501a基本相同的上拉电路501b、与下拉电路502a基本相同的下拉电路502b以及与分流电路503a基本相同的分流电路503b。在此为了说明简洁,仅说明TP驱动器500a的操作,这是因为TN驱动器500b具有与TP驱动器500a的结构基本相同的结构,并且TN驱动器500b的操作与TP驱动器500a的操作成镜像。上拉电路501a和下拉电路502a各自可以被认为是由晶体管和电阻器部件构成。分流电路503a可以被认为由传输门(或传送门)和电阻器构成。此外,共同电阻器组件504被显示为附接至焊盘505。如果没有电阻器504,则上拉电路501、下拉电路502和分流电路503中的晶体管或电阻器将需要直接连接到焊盘505。因此,运用共同电阻器504可以减少到焊盘505的连接的数目,并且帮助减小与这些连接相关联的电容。由于在该情形下共同电阻器504影响在上拉、下拉或分流时的终接阻抗,所以共同可能需要在校准上拉电导501、下拉电导502和分流电导 503期间考虑电阻器504的值。由于晶体管通常比电阻器具有更多的工艺、电压和温度变化,所以期望尽可能地在电阻器中实现晶体管和电阻器的串联阻抗。然而,由于随着电阻器组件变大,晶体管的尺寸也变大,从而增加切换功率(更无需说硅片面积)。所以,在一个实施方式中,在考虑通常生产变化时晶体管的尺寸被确定为尽可能地小,这继而决定了待实现为终接阻抗的电阻器的尺寸。TP驱动器500a和TN驱动器500b驱动相反的电压值。当TP驱动器500a驱动高电压时,TN驱动器500b将驱动低电压,并且反之亦然。
图5B更为详细地显示了P驱动器。上拉电导501a、下拉电导502a和分流电导503a中的每个均由12个匹配的小片(slice)构成。每个小片511当被导通时例如是600欧姆,从而使得当所有12个小片导通时,12个小片并联形成期望的电阻(例如50欧姆),该期望的电阻约为期望的100欧姆的差分终接电阻的一半。小片可以被分组为4个不同的6、3、2和1的束(总计12)中。每个束由依赖于期望的均衡的电平的数据流来控制。凭借仅一个均衡标签,用于控制输出的逻辑与预驱动器(未示出)合成一体,从而绕过对查找表或更为复杂的控制机构的需要。通过允许总计12个小片在任何时刻被激活来保持终接阻抗匹配。作为示例,下面的表1示出了当在驱动器500中实现-3.5dB均衡并且发射011100的数据位序列以及假定400mV的最大输出摆幅(即Vpos-Vneg=800mV)并且假定在紧接数据位序列之前的数据位是1时,TP驱动器和TN驱动器中上拉电路、下拉电路和分流电路的电导设置(即,导通的电导的数目)、输出电压电平、线路电流、供电电流和反向终接电阻RTerm。此处,输出电压VOUT=VTP-VTN。
表1
数据位 | 0 | 1 | 1 | 1 | 0 | 0 |
A | 1 | 1 | 0.667 | 0.667 | 1 | 0.667 |
VOUT(mV) | -400 | 400 | 267 | 267 | -400 | -267 |
IL(mA) | -4 | 4 | 2.7 | 2.7 | -4 | -2.7 |
501a | 0 | 12 | 8 | 8 | 0 | 0 |
502a | 12 | 0 | 0 | 0 | 12 | 8 |
503a | 0 | 0 | 4 | 4 | 0 | 4 |
501b | 12 | 0 | 0 | 0 | 12 | 8 |
502b | 0 | 12 | 8 | 8 | 0 | 0 |
503b | 0 | 0 | 4 | 4 | 0 | 4 |
IS(mA) | 4 | 4 | 3.6 | 3.6 | 4 | 3.6 |
RTerm(Ω) | 50 | 50 | 50 | 50 | 50 | 50 |
如表1中所示,为了发射为“1”的“转变位”(转变位是数据流中不同于前一位的位),所述上拉电导501a的每个管脚的所有12个小片将被启用,从而产生最大输出摆幅(A=1)和为50欧姆的反向终接RTerm。为了发射数据流中为“1”的非转变位(非转变位是与其之前位保持未变的位),8个小片(所述6X和2X束上拉电路501)将仍上拉,而同时4个小片(3X和IX束的电导503)将分流。下拉电导502中的晶体管保持打开(或断开)以模仿在该实现方式中的大电阻(例如1800欧姆)(即,未严格遵守方程(1)、(2)和(3)),以便消除对用于在均衡期间驱动下拉电导502a的逻辑的需要和对在上拉和下拉电导中实现大的电阻器的需要。为非转变位提供了为转变位的摆幅的66.7%(A=0.667或-3.5dB)的输出摆幅。由于仍有12个600欧姆小片并联(上拉电导501中的8个小片和分流电导503中的4个小片),终接阻抗被维持在50欧姆。然而,随着A从1降至0.667,供电电流从4mA变至3.6mA,而传输线路上的线路电流从4mA变至2.7mA。因此,供电电流中约10%的基于数据的变化的小的牺牲实现了简化的实现方式。如果要求更多的均衡,则供电电流可以变为甚至更低以用于该实现方式。例如,当输出因子A=0.5时,供电电流在该实现方式中可以降至3mA (25%的变化)。所以,考虑到所有的其他因素(诸如由工艺、电压和温度变化导致的改变)时,在电压模式发射器均衡器100的该数字实现方式中,可以存在供电电流中的约30%的基于数据的变化。与常规电压模式发射器均衡器(其中基于数据的供电电流变化可以达到75%或更高)相比,电压模式发射器均衡器500仍在均衡期间提供供电电流变化的显著改进。
可以通过针对转变位和后续位不同地分配束来获得其他均衡设置。
图5C显示了导体501、502、503中每个的一个小片的扩展视图,以及每个小片如何可以跨工艺、电压和温度变化地保持为600欧姆。晶体管511、513、515中的每个实际上由如图5B所示的4个器件构成。例如,晶体管511实际上由以基本为DC速率数字地控制的4个器件521、522、523、524构成。在校准期间,将小片511、513、515的输出阻抗与600欧姆进行比较,并且确定用以实现匹配阻抗的适当“代码”并将其广播给所有小片。这种用以实现匹配阻抗的代码分别包括在控制信号U[11:0][2:0]、D[11:0][2:0]、S[11:0][2:0]的最后3位[2:0]中,每个控制信号分别控制电导511、513、515,这类似于在图2D的实施方式中针对每个条目添加到EQ+Z0 LUT 262的附加位。在此情形下,有8个不同的代码对工艺、电压和温度变化进行补偿。例如,当电阻和晶体管阻抗的组合在最大值时,所有4个晶体管(固定的(521)器件、4X(522)器件、2X(523)器件和1X(524)器件)可以被启用以实现复合的600欧姆。在相反的角(corner)中,当工艺、电压和温度共同导致最小阻抗时,4X晶体管、2X晶体管和1X晶体管可以被禁用,留下固定的器件以实现600欧姆。在以上之间时,可以应用代码以实现在目标阻抗的一些百分比之内。注意,晶体管或电导511、513、515都可以独立地校准。
图6A和图6B示出了电压模式发射器均衡器的驱动器104的一些实施方式。两个实施方式都包括用于提供精细颗粒度电压模式 均衡的类似的电路。图6B还包括用以将驱动器供电电流Is维持为恒定值的电路。
图6A示出了根据一个实施方式的、图1的驱动器104的一个实现方式。如图6A中所示,控制信号108包括用于控制驱动器104的控制信号622、626。控制信号622和控制信号626均为d位宽,而控制信号624为s位宽。此处,d和s均表示大于或等于1的整数。
在一个实施方式中,驱动器104包括具有可变电导值Gu的可变电导612、618以及具有可变电导值Gd的可变电导616、614。可变电导612、618的电导通过控制信号622来调整,而可变电导616、614的电导由控制信号626控制。例如,当控制信号622在其最大值(全“1”)时,电导612、618将在它们的最大值。当控制信号622最小(全“0”)时,电导612、618将在它们的最小值。此外,当控制信号622介于其最小值和最大值之间时,电导612、618的电导介于其最大值和最小值之间。其他可变电导616、614根据对应的控制信号626类似地控制。电导612和电导616有时被称为上拉电导,而电导614和电导618有时被称为下拉电导。驱动器104被认为包括由上拉电导612和下拉电导614构成的P驱动器,而N驱动器由上拉电导616和下拉电导618形成。
控制信号622、626调整电导612、618和电导616、614,从而使得驱动器104在其两个输出端子130、132之间测量的总阻抗(1/GT)与由线路P和线路N形成的差分传输线路的差分阻抗(即,2/G0,其中G0是线路P和线路N中的每个的特性电导)匹配,而无论输入数据106的数据模式和所得输出因子A如何。
图6B示出了根据又一实施方式的、图1的驱动器104的实现方式。此处,驱动器104与图6A中描绘的驱动器相当,但添加了可变分流电导620和对应的控制信号624。如上参考图6A所述,可变电导612、618的电导通过控制信号622调整,而可变电导616、614的电导通过控制信号626控制。附加的可变分流电导620可以 被实现为两个串联连接的单独的电导(其中每个电导具有电导值Gs)或实现为一个具有电导值Gs/2的电导。可变分流电导620的电导由控制信号624控制。
控制信号622、624、626调整电导612、618,电导616、614,和分流电导620从而使得驱动器104在其输出端子130、132之间测量的总阻抗(1/GT)与由线路P和线路N形成的差分传输线路的差分阻抗(即,2/G0,其中G0是线路P和线路N的特性电导)匹配,而无论输入数据106的数据模式和所得输出因子A如何。具体而言,生成控制信号622、624、626以调整电导612、618,电导616、614,和分流电导620,从而使得它们各自与均衡常数|A|具有预定的关系。在理想的实现方式中,电导612、618,电导616、614,和分流电导620均互相关联并且至少近似地根据下面的方程1、2和3与均衡常数|A|关联。这些方程当实现驱动器104时用作引导。然而,依赖于特定的实现方式,可以出现与这些方程的偏离,如下面所论述的。
一般使用上面的方程1、方程2和方程3来计算控制信号622、624、626的值,计算到对应的可接受的误差(容差)所需的位精度。基于数据位106的集合的数据模式确定所需的输出因子A。用于确定输出因子A的、输入数据106中的数据位的数目等于v-mode发射器均衡器200中实现的数字滤波器的“标签”的数目。例如,针对输出因子A可以要求3个精度位(即,输出因子A中的8步)。为了实现该精度,可以针对电导612、618、616、614中的每个使用5个精度位,而针对分流电导620使用4个精度位(即,s=4,d=5)。驱动器104的一些实施方式可以超过该精度。
当电导612、618、616、614以这种方式调整时,驱动器104 汲取基本等于传输线路P和传输线路N上的最大线路电流IL,MAX的供电电流Is,而无论输入数据106的数据模式和所得输出因子A如何。因此,驱动器104具有在供电电流Is中的最小变化,而无论输入数据106的数据模式和所得输出因子A如何。例如,如果针对输出因子A需要3个精度位(即,在输出因子A的8步),并且针对电导612、618、616、614中的每个使用5个精度位(d=5),以及针对分流电导620使用4个精度位(s=4),则Vpos和Vneg之间的供电电流中的基于数据的变化可以为约7%或少于10%。此处,供电电流中基于数据的变化被定义为(IS,MAX-IS,MIN)/IS,MAX,其中IS,MAX对应于最大Is值,该值通常在未施加均衡时出现,并且其中IS,MIN对应于最小Is值,该值在施加某些量的均衡时出现。
就此而言,其电导如上所述地被控制的可变分流电导620使得驱动器104能够减少Vpos和Vneg之间的均一的供电电流Is。通过添加可变分流电导620,电源Vpos、Vneg之间的供电电流Is与常规电压模式发射器均衡器相比显著减少,并且具有最小变化(基本恒定)。使用分流电导620的实施方式的更多细节可以在于2009年3月27日提交的、名称为“Constant Supply Current Voltage Mode Transmitter Equalizer”的第61/164,354号美国临时专利申请中找到,该申请全文在此通过引用并入本文。
根据这些实施方式,可以通过相应的控制信号622、626、624将可变导体612、614、616、618、620设置为大量电导值之一。因此,驱动器104可以提供具有精细颗粒度的均衡设置。
图7A显示了电压模式发射器均衡器700中传输线路P驱动器(TP)700a和传输线路N驱动器(TN)700b这两者的折叠视图。TP驱动器700a包括上拉电路(或上拉电导)701a、下拉电路(或下拉电导)702a以及分流电路(或分流电导)703a,而TN驱动器包括与上拉电路701a基本相同的上拉电路701b、与下拉电路702a基本相同下拉电路702b以及与分流电路703a基本相同的分流电路703b。在此为了说明的简洁,仅说明TP驱动器700a的操作,这是 因为TN驱动器700b具有与TP驱动器700a的结构基本相似的结构,并且TN驱动器700b的操作与TP驱动器700a的操作成镜像。如上所述,一些实施方式可以配置为不具有分流电路703a、703b。
图7A还将上拉电路701a和下拉电路702a中的每个的等效电路显示为包括晶体管和电阻器组件或类似的电路。分流电路703a的等效电路被显示为包括传输门(或传送门)和电阻器或类似的电路。共同电阻器部件704被显示为附接至焊盘705。如果没有电阻器704,则上拉电路701、下拉电路702和分流电路703中的晶体管或电阻器将需要直接连接到焊盘705。因此,运用共同电阻器704可以减少到焊盘705的连接,并且帮助减小与该连接相关联的电容。由于在此情形下的共同电阻器704影响上拉、下拉或分流时的终接阻抗,所以在校准上拉电导701、下拉电导702和分流电导703期间需要考虑常规电阻器704的值。由于晶体管通常比电阻器具有更多的工艺、电压和温度变化,所以期望尽可能地在电阻器中实现将晶体管的串联阻抗和电阻器的组合。然而,由于随着电阻器部件变大,晶体管也变大,从而增加切换功率(更无需说硅片面积)。所以,在一个实施方式中,在考虑通常生产变化的同时晶体管的尺寸被确定为尽可能的小,这继而决定了用以实现终接阻抗的电阻器的尺寸。TP驱动器700a和TN驱动器700b驱动相反的电压值。当TP驱动器700a驱动高电压时,TN驱动器700b将驱动低电压,并且反之亦然。
图7B更为详细地显示了图7A的TP驱动器700a。TN驱动器700b总体上与该配置中的TP驱动器成镜像,并且因而如本领域技术人员所理解地下面关于TP驱动器的论述可以应用到具有适当修改的TN驱动器。TP驱动器中的上拉电导701a、下拉电导702a和分流电导703a中的每个被显示为由多个(例如12个)电导通道构成。上拉电导701a和下拉电导702a的每个电导通道(例如电导通道711、713)包括电阻器,该电阻器具有选自电阻值集合的电阻值。该电阻值为当所有的12个电导通道导通时它们并联地形成期望的 电阻(例如50欧姆),该期望的电阻约为期望的100欧姆的差分终接电阻的一半。电导701a、702a或703a中的每个电导通道可以被布置成组,诸如4个6、3、2和1电导通道(总计为12)的不同组中,或者布置成其他组合。电导701a、702a或703a中的每个电导通道分别由控制信号U[11:0]、D[11:0]或S[11:0]的12个并行位中的对应于选定均衡水平的一个来控制。在一个实施方式中,控制每个组中电导信道的并行的位可以相同,并且可以基于同一串行数据流108。通过控制电导通道使得在任何时刻激活(启用)来自上拉电导701a和下拉电导702a的总共12个电导通道来保持终接阻抗匹配。因此,下拉电导702a中的激活的电导通道与上拉电导701a中的激活的电导通道互补。此外,选择上拉电导701a、下拉电导702a和分流电导703a中的激活的电导通道使得满足方程1-方程3。
图7C示出了上拉电路700c。上拉电路700c可以实现为例如图7B中的上拉电导701a。如下所述,可以针对图7B中的下拉电导702a和分流电导703a分别使用与上拉电路700c相同的电阻值和分组来类似地配置下拉电路和分流电路。上拉电路700c包括并联连接到公共终接790的12个电导通道711a-711l,电导通道711a-1被布置进5个组712a-e。在每个组中的构成的电导通道的启用和禁用由对应的控制信号的相应的控制位来控制。在一个实施方式中,针对待由发射器均衡器100发射的每个数据位,使用第一控制信号的5个并行控制位以设置上拉电路700c中的电导通道相应组,从而使得电导通道相应组共同形成对应于用于发射数据位的均衡设置的上拉电导。类似地,使用第二控制信号的5个并行控制位以设置下拉电路(未示出)中的电导通道的相应组,从而使得电导通道的相应组共同形成对应于用于发射数据位的均衡设置的下拉电导。每个控制信号的5个并行控制位表示对应于用于发射数据位的均衡的所选电平(或设置)的5位代码。对于双数据率操作而言,电导通道的每个组具有两个输入723a和723b,其中一个用于接收针对偶数数据位的对应的控制位,而另一个用于接收针对奇数数据位的对应 的控制位。
例如组712a在输入723a或723b处接收控制位。响应于该控制位,相应的电导通道711a-711c一致地启用和禁用。在一个实施方式中,在每个电导通道711a中,高达4个晶体管721a-721d可以用于启用和禁用电流通过相应的电阻器(例如电阻器722a)。电导通道711a的电阻值R1是复合值,该复合值包括电阻器722a和晶体管721a-721d组合的可以调整的串联组合。由校准工艺确定启用和禁用晶体管721a-721d的组合。在一个实施方式中,在包括V-mode Tx EQ 100的同一集成电路中形成“复制”电路(未示出),以复制在电导通道的每个组中的电导通道之一。在发射器的操作之前的电导通道校准的期间,可以将针对电导通道的每个组的“复制”电路(未示出)的电阻值与外部电阻器(未示出)比较。通过该比较获得的复制电路的配置表示为“校准代码”,该“校准代码”可以被复制到电导通道组中的电导通道的每个。备选地,测量每个电导通道711a-l的输出阻抗,并将其与参考电阻(该参考电阻与预期的对应电阻值匹配(即,R1-R5))进行比较。因此,对于电导通道711a而言,确定晶体管721a-d的、使得电阻器722a能够与为R1的电阻值匹配的特定一些的序列,并且该序列被存储为当相应的组721a被启用时用于参考的“代码”。因此,可以单独地校准每个电导通道以对工艺、电压、温度和其他变化进行补偿。例如,当电阻器711a和晶体管721a-d阻抗组合在其最大值时,可以启用所有的4个晶体管721a-d以实现值为R1的复合电阻值。与之相对,当工艺、电压和温度共同导致最小阻抗时,可以通过重新校准来禁用晶体管721a-c,从而留下晶体管721d以实现电阻值R1。
如果所有的电阻值R1-电阻值R5相等,则可以选择总计为12个的均衡设置。然而,通过选择不同的电阻值,可以实现更大数目的均衡设置,并且因而可以实现均衡设置的较好的颗粒度。在这种配置中,组内的电导通道之间的电阻值可以是匹配的,而同时另一组中电导通道的电阻值可以是不同的。例如,组712a的电导通道 711a-c均具有为R1的电阻值;相反地,组712b的电导通道711d-f均具有电阻值为R2的电阻器。通过在电导通道711a-l之间选择不同的电阻值R1-电阻值R5,可以通过选择性地启用和禁用电导通道711a-l来实现大量的不同均衡设置。可以根据一个或多个原理选择电阻值R1-电阻值R5。在一个实施方式中,例如,电阻值R1-电阻值R5可以被选择为实现下面的目标:
1.所有的电阻值保持在平均电阻值的给定的范围(例如25%)内。该约束可以使得较为容易地在集成电路或其他器件中实现;
2.可以实现跨期望的均衡水平的集合的均衡设置的基本上线性分布。一个或多个特定均衡设置可以通过电导通道的特定组合来实现。该约束可以确保发射器均衡器能够与运用要求特定均衡设置的通信协议(例如PCIe,Gen2)的接收设备共同操作。
附加的约束可以作为前面的目标的附加或其替代而运用。具体而言,电阻值R1-电阻值R5可以被选择成当启用所有电导通道711a-l时,跨电压模式发射器的阻抗是特定值(例如50欧姆)。在给定如上一组设计目标和的约束的情况下,可以通过迭代过程确定电阻值。通过将较样本电阻值及其所得的均衡设置与这些约束进行比较,可以做出对电阻值的修改(并且可以做出进一步的比较)直至满足这些约束为止。下面参考图8A-图8C描述实现前述目标的示例实施方式。
可以通过根据电导通道的相应电阻值来启用和禁用特定电导通道的组合来实现所选的均衡设置。由于组712a-e可以均具有不同的电阻值,所以电导通道的特定组合可以是实现所选均衡设置所必须的。因此,5位代码对应于用于实现选定均衡设置的电导通道的必须组合,并且当由组712a-e并行接收时,使得上拉电路700c提供该均衡设置。
电压模式均衡器(诸如上面参考图6A描述的电压模式发射器均衡器100)可以实现图7C的上拉电路700c。在该配置中,以与上拉电路700c类似地配置的下拉电路可以被实现为与上拉电路 700c共同操作。通过将下拉电路的电导通道配置为具有R1到R5的电阻值,下拉电路可以与上拉电路的均衡设匹配。因此,跨电压模式发射器两端的阻抗可以在信号的发射期间得以维持。
图8A示出了R1-R5具有实际电阻值的类似于图7C的上拉电路。如上所述,电压模式发射器均衡器可以实现具有对应的下拉电路(从而具有类似的配置)的该上拉电路以及分流电阻器。组812a包括3个电导通道,每个电导通道具有576欧姆的电阻值;组812b包括3个电导通道,每个电导通道具有526欧姆的电阻值;组812c包括3个电导通道,每个电导通道具有636欧姆的电阻值;组812d包括2个电导通道,每个电导通道具有676欧姆的电阻值;以及组411e包括具有702欧姆的电阻值的单个电导通道。所示的具体电阻值可以实现与上面参考图7C描述的均衡水平相关的所有目标:1)所有的电阻值都在平均电阻值的16%内;2)上拉电路可以获得PCIe所需的特定均衡设置;以及3)所得的均衡设置在0dB到-13dB的衰减范围内基本上线性。下面参考图8B和图8C描述这些特性的进一步论述。
图8B是示出了通过图8A的上拉转换器、根据在各种组合中启用和禁用电导通道获得的均衡设置的表。每个均衡设置均与电导通道的切换组合匹配,该切换组合可以被归纳为用于使电导通道生效以实现均衡设置的“代码”(如上参考图7C所述)。例如,通过使组812a和组812e(“3a,1”)的电导通道启用(切换),可以实现-3.5dB的均衡。该设置以及-6dB是PCIe通信协议所必须的。这些均衡设置两者都可以通过图8B的上拉电路获得。
图8C是示出了上面在图8B中显示的均衡设置的曲线图。该图展示了在0dB到-13dB的范围内,均衡设置以基本上线性的方式分布。
一些实施方式可以与上面描述的电路不同。例如,可以实现更多或更少数目的电导通道,并且该电导通道可以被组合进具有附加的或更少的电导通道的组。
图8D是示出了用于配置电压模式发射器均衡器的过程的流程图,具体是用于针对每个电导通道选择电阻值的过程的流程图。可以实现该过程以用于配置上述上拉电路和下拉电路的电阻值,从而实现用于相应电压模式发射器均衡器的均衡设置的精细颗粒度。
首先选择电阻值R0以建立根据其来约束所选电阻值的电阻值(850)。该值可以是目标平均值。继而选择所允许的值的范围,以便约束所选的可能电阻值的范围(855)。例如,可以将600欧姆的电阻值选择作为R0,而所允许的值的范围可以建立在25%或150欧姆。因此,所允许的电阻值将被限制在850欧姆和750欧姆之间。该约束在简化选择电阻值以及确保电阻值符合实现方式(诸如集成电路架构)中的进一步的要求的过程中是有效的。
继而选择一个或多个目标均衡设置(860)。目标设置例如可以是特定通信协议所需的设置。在该选择之后,根据上面的约束计算前两个电阻值R1和R2,从而使得当单独或组合启用时,相应的电导路径提供一个或多个目标均衡设置(865)。该计算确保了精确获得最为重要的均衡设置。
最后,在前述约束内计算其余电阻值R3、R4、R5,以便获得基本上线性分布的均衡设置(870)。这种计算可以迭代地完成或通过求解对应于上述约束的方程组来完成。如果无法实现基本上线性的分布,则可以重复对R1和R2的计算(865)以获得不同的值,借此在再次计算R3、R4和R5时允许不同的均衡设置。
虽然参考本公开的示例实施方式具体显示和描述了如上面公开的这些实施方式,但是本领域技术人员将理解,在不偏离由所附权利要求书包含的公开的范围的前提下可以做出形式上和细节上的各种修改。
Claims (44)
1.一种电路,其特征在于,其包括:
一对输出端子;
电压模式发射器均衡器,配置成耦合到电源,并且经由所述输出端子耦合到一对传输线路,所述电压模式发射器均衡器被配置成从所述电源汲取供电电流,并且配置成生成经均衡的输出信号,所述经均衡的输出信号表示包括至少一个转变位和至少一个非转变位的位序列,所述经均衡的输出信号具有对应于所述位序列中每一位并且依赖于由所述位表示的数据值和向所述位施加的均衡量的输出电压电平,所述电压模式发射器在所述输出电压随着所述位序列的发射而变化时,保持基本与所述传输线路的差分阻抗匹配的回流阻抗,并且使所述供电电流的基于数据的变化保持在30%以下,所述供电电流基本等于当所述输出电压电平在最大值时所述传输线路上的线路电流。
2.根据权利要求1的电路,其中所述电压模式发射器均衡器包括:
驱动器控制器,配置成接收所述输入数据,并且生成至少一个控制信号;以及
驱动器,配置成接收所述至少一个控制信号,并且根据所述控制信号调整输出电压电平。
3.根据权利要求2所述的电路,其中所述驱动器包括在所述一对输出端子之间的可变分流电导,所述分流电导由所述驱动器控制器生成的第一控制信号控制。
4.根据权利要求3所述的电路,其中所述驱动器还包括:
耦合到所述电源的第一对可变电导,所述第一对电导中的每个的电导可由所述驱动器控制器生成的第二控制信号调整;以及
耦合到所述电源的第二对可变电导,所述第二对可变电导中的每个的所述电导可由所述驱动器控制器生成的第三控制信号调整。
5.根据权利要求4所述的电路,其中所述驱动器控制器生成所述第一控制信号、所述第二控制信号和所述第三控制信号以调整所述可变分流电导的所述电导,所述第一对可变电导和所述第二对可变电导至少近似地遵循作为所述均衡量的函数的预定关系。
6.根据权利要求5所述的电路,其中所述第一控制信号、所述第二控制信号和所述第三控制信号中的每个都是多位数字信号,并且所述均衡量具有多个数字电平。
7.根据权利要求1所述的电路,其中所述供电电流的所述基于数据的变化不超过10%。
8.根据权利要求4所述的电路,其中所述可变电导中的每个包括多个MOSFET的并联阵列。
9.根据权利要求4所述的电路,还包括查找表,所述查找表存储所述第一控制信号、所述第二控制信号和所述第三控制信号的数字值。
10.根据权利要求9所述的电路,还包括:
第一缓冲器驱动器,耦合以接收所述第一控制信号,并且被配置成调整所述第一控制信号的第一电压以应用到所述可变分流电导,从而除了通过所述第一控制信号的数字值调整所述可变分流电导之外进一步调整所述可变分流电导;
第二缓冲器驱动器,耦合以接收所述第二控制信号,并且配置成调整所述第二控制信号的第二电压以应用于所述第一对可变电导,从而除了通过所述第二控制信号的数字值调整所述第一成对的可变电导之外进一步调整所述第一对可变电导;以及
第三缓冲器驱动器,耦合以接收所述第三控制信号,并且配置成调整所述第三控制信号的第三电压以应用于所述第二对可变电导,从而除了通过所述第三控制信号的所述数字值调整所述第二对可变电导之外还进一步调整所述第二对可变电导。
11.根据权利要求9所述的电路,其中所述查找表存储所述第一控制信号、所述第二控制信号和所述第三控制信号的经调整的数字 值,所述第一控制信号、所述第二控制信号和所述第三控制信号被进一步调整以考虑所述可变电导中的由制造工艺或温度变化所导致的变化。
12.根据权利要求4所述的电路,其中所述第一控制信号、所述第二控制信号和所述第三控制信号的数字值由数字逻辑电路响应于所述输入数据而生成。
13.根据权利要求1所述的电路,其中当发射所述位序列时所述供电电流保持基本恒定。
14.一种设备,其特征在于,其包括:
接收装置,其用于在电压模式发射器均衡器处接收数据位序列,所述电压模式发射器均衡器耦合到电源,并且耦合到具有差分阻抗的一对传输线路;以及
发射装置,其用于将所述表示数据位序列的经均衡的输出信号发射到所述一对传输线路上,而同时保持所述电压模式发射器均衡器的回流阻抗基本与所述传输线路的所述差分阻抗匹配,并且保持供电电流的基于数据的变化在30%之下,所述数据位序列包括至少一个转变位和至少一个非转变位,所述经均衡的输出信号具有对应于所述数据位序列中每一位,并且基于由所述位表示的数据值和向所述位施加的均衡量的输出电压电平,所述供电电流基本上等于当所述输出电压电平在最大值时所述传输线路上的线路电流。
15.根据权利要求14所述的设备,还包括第一调整装置,其用于调整所述电压模式发射器均衡器的所述输出端子之间的可变分流电导的电导。
16.根据权利要求15所述的设备,还包括:
第二调整装置,其用于根据所述输入数据调整所述电压模式发射器均衡器中的第一对可变电导中的每个的电导;以及
第三调整装置,其用于根据所述输入数据调整所述电压模式发射器均衡器中的第二对可变电导中的每个的电导。
17.根据权利要求16所述的设备,其中调整所述可变分流电导、 所述第一对可变电导和所述第二对可变电导的所述电导以满足作为所述均衡量的函数的预定关系。
18.根据权利要求16所述的设备,还包括存储装置,其用于将第一控制信号、第二控制信号和第三控制信号的数字值存储在查找表中,所述第一控制信号、所述第二控制信号和所述第三控制信号被配置成分别调整所述可变分流电导、所述第一对可变电导和所述第二对可变电导的所述电导。
19.根据权利要求18所述的设备,还包括:
第四调整装置,其用于调整所述第一控制信号的第一电压以应用于所述第一对可变电导,从而除了通过所述第一控制信号的所述数字值调整所述第一对可变电导之外进一步调整所述第一对可变电导;
第五调整装置,其用于调整所述第二控制信号的第二电压以应用于所述第二对可变电导,从而除了通过所述第二控制信号的所述数字值调整所述第二对可变电导之外进一步调整所述第二对可变电导;以及
第六调整装置,其用于调整所述第三控制信号的第三电压以应用于所述可变分流电导,从而除了通过所述第三控制信号的所述数字值调整所述可变分流电导之外进一步调整所述可变分流电导。
20.根据权利要求18所述的设备,其中所述查找表存储所述第一控制信号、第二控制信号和所述第三控制信号的经调整的数字值,所述第一控制信号、第二控制信号和所述第三控制信号进一步被调整以考虑所述可变电导中的由制造工艺或温度变化所导致的变化。
21.一种用于通过一对传输线路输出信号的电压模式发射器,其特征在于,其包括:
第一驱动器,耦合到一对传输线路中的第一传输线路并且具有上拉电路和下拉电路,所述上拉电路具有可变上拉电导,所述可变上拉电导根据第一关系随着向所述信号施加的均衡量而变化;以及
分流电路,耦合在所述一对传输线路之间并且具有可变分流电 导,所述可变分流电导根据第二关系随着向所述信号施加的所述均衡量而变化。
22.根据权利要求21所述的电压模式发射器,其中所述下拉电路具有可变下拉电导,所述可变下拉电导根据第三关系随着向所述信号施加的所述均衡量而变化。
23.根据权利要求21所述的电压模式发射器,其中所述下拉电导并不随着向所述信号施加的所述均衡量而变化。
24.根据权利要求21所述的电压模式发射器,还包括:
第二驱动器,耦合到所述一对传输线路中的第二传输线路,所述第二驱动器具有与所述第一驱动器的结构基本相同的结构,并且所述第二驱动器在电导设置上与所述第一驱动器成镜像。
25.一种用于均衡电压模式发射器的输出的电路,其特征在于,其包括:
用于耦合到信号传输线路的端子;
上拉电路,耦合到所述端子并且具有可变上拉电导,通过选择性地启用第一多个电导通道来限定所述可变上拉电导,每个所述电导通道具有电阻值,所述第一多个电导通道的至少一个子集的电阻值彼此不同;以及
下拉电路,耦合到所述端子并且具有可变下拉电导,通过选择性地启用第二多个电导通道来定义所述可变下拉电导,每个所述电导通道具有电阻值,所述第二多个电导通道的至少一个子集的电阻值彼此不同。
26.根据权利要求25所述的电路,其中每个所述电导通道包括与电阻器串联连接的切换元件,所述切换元件响应于控制信号启用或禁用所述电导通道。
27.根据权利要求26所述的电路,其中所述第一多个电导通道中的每个所述电阻器具有在所述第一多个电导通道之间均一的宽度。
28.根据权利要求26所述的电路,其中所述控制信号响应于输 入数据信号。
29.根据权利要求25所述的电路,其中所述可变上拉电导具有多个不同的衰减设置,所述不同的衰减设置的数目大于所述第一多个电导通道的数目。
30.根据权利要求29所述的电路,其中所述不同的衰减设置的数目至少是所述第一多个电导通道的数目的两倍。
31.根据权利要求29所述的电路,其中所述不同的衰减设置在衰减值范围之上具有基本上线性的分布,所述范围包含所有的所述不同的衰减设置。
32.根据权利要求25所述的电路,其中所述第一多个电导通道的所述子集的电阻值对应于不同电阻值的集合的相应电阻值,所述相应电阻值选自预定范围的电阻值以提供衰减设置的基本上线性的分布。
33.根据权利要求32所述的电路,其中所述不同电阻值的集合被选择为提供符合与所述电压模式发射器的所述输出相关联的通信协议的至少一个衰减设置。
34.根据权利要求32所述的电路,其中所述第一多个电导通道中的电阻值的变化少于平均电阻值的25%。
35.根据权利要求34所述的电路,其中所述平均电阻值近似为600欧姆。
36.根据权利要求25所述的电路,其中所述第一多个电导通道和第二多个电导通道均具有12个电导通道并且提供至少30个不同的衰减设置。
37.根据权利要求36所述的电路,其中所述第一多个电导通道具有的电阻值包括526欧姆、576欧姆、636欧姆、676欧姆和702欧姆。
38.根据权利要求25所述的电路,还包括:
附加的端子,用于耦合到附加的信号传输线路;
附加的上拉电路;
附加的下拉电路;以及
分流电路,耦合在所述端子和所述附加的端子之间并且提供可变分流电导。
39.根据权利要求25所述的电路,其中所述第一多个电导通道包括由控制信号的相应的位控制的多组电导通道,每组电导通道的电阻值跨所述组电导通道都是均一的,但是与另一组电导通道的电阻值不同。
40.根据权利要求39所述的电路,其中至少两组电导通道具有不同数目的电导通道。
41.一种用于输出差分信号的电压模式发射器,其特征在于,其包括:
驱动器控制器,配置成接收数据信号以及响应于所述数据信号生成多个控制信号;以及
电压模式驱动器,配置成基于从所述数据控制器接收的所述控制信号发射输出信号,所述电压模式驱动器包括:
上拉电路,具有由所述控制信号中的至少一个控制的多组电导通道,每个电导通道具有电阻值,第一组电导通道的每个电导通道的所述电阻值与第二组电导通道的每个电导通道的电阻值不同。
42.根据权利要求41所述的电压模式发射器,还包括:
下拉电路,具有由所述多个控制信号中的至少一个控制的多组电导通道,每个电导通道具有电阻值,第三组电导通道的电阻值与第四组电导通道的电阻值不同。
43.根据权利要求41所述的电压模式发射器,其中每组电导通道的电阻值跨所述组电导通道都是均一的,但是与不同组电导通道的电阻值不同。
44.一种对用于均衡电压模式发射器的输出的电路进行配置的设备,所述电压模式发射器具有上拉电路和下拉电路,所述上拉电路和所述下拉电路中的每个包括多个电导通道,其特征在于,所述设备包括:
用于选择电阻值的装置;
用于选择至少一个衰减设置的装置;
用于基于所选的电阻值和至少一个衰减设置,计算针对所述多个电导通道的不同电阻值的集合,从而使得通过选择性地启用所述多个电导通道的装置,所述上拉电路和下拉电路提供包括所述至少一个衰减设置的衰减设置的基本上线性的分布。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16435409P | 2009-03-27 | 2009-03-27 | |
US61/164,354 | 2009-03-27 | ||
US24231909P | 2009-09-14 | 2009-09-14 | |
US61/242,319 | 2009-09-14 | ||
PCT/US2010/028871 WO2010111619A2 (en) | 2009-03-27 | 2010-03-26 | Voltage mode transmitter equalizer |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202634471U true CN202634471U (zh) | 2012-12-26 |
Family
ID=42647430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201090000791.3U Expired - Lifetime CN202634471U (zh) | 2009-03-27 | 2010-03-26 | 电压模式发射器均衡器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8633733B2 (zh) |
EP (1) | EP2412136B1 (zh) |
CN (1) | CN202634471U (zh) |
WO (1) | WO2010111619A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104113498A (zh) * | 2013-04-17 | 2014-10-22 | 爱思开海力士有限公司 | 均衡器电路和包括均衡器电路的接收器电路 |
CN105279120A (zh) * | 2014-06-25 | 2016-01-27 | 美国博通公司 | 在低电源电压技术中增加电压模式驱动器的输出振幅 |
CN110048709A (zh) * | 2019-04-19 | 2019-07-23 | 海光信息技术有限公司 | 电流模式逻辑驱动电路 |
WO2019214597A1 (en) * | 2018-05-10 | 2019-11-14 | Huawei Technologies Co., Ltd. | Voltage-mode transmitter driver |
CN111427812A (zh) * | 2020-04-21 | 2020-07-17 | 中国科学院微电子研究所 | 计算机闪存设备物理接口的阻抗校准电路及校准控制方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7771115B2 (en) * | 2007-08-16 | 2010-08-10 | Micron Technology, Inc. | Temperature sensor circuit, device, system, and method |
WO2011032178A2 (en) | 2009-09-14 | 2011-03-17 | Rambus Inc. | High resolution output driver |
CN102687475B (zh) | 2009-10-13 | 2015-08-05 | 骁阳网络有限公司 | 用于在光学网络部件中处理数据的方法以及光学网络部件 |
CN102543030A (zh) * | 2010-12-22 | 2012-07-04 | 鸿富锦精密工业(深圳)有限公司 | 数字视频界面驱动模组 |
US8618832B2 (en) * | 2011-08-03 | 2013-12-31 | Qualcomm Incorporated | Balanced single-ended impedance control |
WO2013089773A1 (en) * | 2011-12-16 | 2013-06-20 | Intel Corporation | Low voltage transmitter with variable output swing |
KR101912123B1 (ko) * | 2012-02-17 | 2018-10-26 | 삼성전자주식회사 | 임피던스 조정 회로 및 이를 포함하는 집적 회로 |
US9753479B2 (en) * | 2012-08-01 | 2017-09-05 | Qualcomm Incorporated | Multi-standard, automatic impedance controlled driver with supply regulation |
JP6056411B2 (ja) * | 2012-11-22 | 2017-01-11 | 富士通株式会社 | 電圧検出回路及びトランジスタの特性測定方法 |
US9270268B2 (en) * | 2013-01-02 | 2016-02-23 | International Business Machines Corporation | Compensated impedance calibration circuit |
US9710412B2 (en) | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
US9553566B2 (en) | 2014-12-09 | 2017-01-24 | Mosys, Inc. | Hybrid driver circuit |
US10153611B2 (en) | 2015-04-09 | 2018-12-11 | Hewlett Packard Enterprise Development Lp | Termination voltage circuits |
US9924246B2 (en) * | 2015-12-17 | 2018-03-20 | Credo Technology Group Limited | Transition replacement for current leveling in a high-speed transmitter |
JP6780296B2 (ja) * | 2016-05-31 | 2020-11-04 | ソニー株式会社 | 送信装置および通信システム |
JP7154130B2 (ja) | 2016-09-15 | 2022-10-17 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、およびシステム |
EP3373526B1 (en) * | 2017-03-07 | 2020-01-08 | Nxp B.V. | Transmitter with independently adjustable voltage and impedance |
US10523325B2 (en) * | 2017-05-18 | 2019-12-31 | Broadband International, Inc. | Combined equalizer and attenuator for reverse path optical nodes and methods for making and using same |
KR102396741B1 (ko) * | 2017-09-11 | 2022-05-12 | 에스케이하이닉스 주식회사 | 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템 |
US10554450B2 (en) * | 2018-03-14 | 2020-02-04 | Samsung Display Co., Ltd. | High resolution voltage-mode driver |
KR102565184B1 (ko) * | 2018-07-09 | 2023-08-08 | 에스케이하이닉스 주식회사 | 디지털 회로를 모델링하는 회로 모듈 및 이를 포함하는 시뮬레이션 장치 |
US10873323B2 (en) * | 2019-01-31 | 2020-12-22 | Marvell Asia Pte, Ltd. | Systems and methods for calibrating impedance of a low power voltage-mode transmitter driver |
US11728832B2 (en) * | 2019-09-26 | 2023-08-15 | Artilux, Inc. | Interface circuitry with current reuse mechanism |
US10999107B1 (en) * | 2020-06-12 | 2021-05-04 | Novatek Microelectronics Corp. | Voltage mode transmitter |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001484A (en) | 1990-05-08 | 1991-03-19 | Triquint Semiconductor, Inc. | DAC current source bias equalization topology |
US5396245A (en) | 1993-01-21 | 1995-03-07 | Linear Technology Corporation | Digital to analog converter |
US6049300A (en) | 1998-03-11 | 2000-04-11 | Lucent Technologies Inc. | Differential resistor-string digital to analog converter |
US6304201B1 (en) | 2000-01-24 | 2001-10-16 | Analog Devices, Inc. | Precision digital-to-analog converters and methods having programmable trim adjustments |
US6624670B2 (en) | 2001-03-21 | 2003-09-23 | Texas Instruments Incorporated | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization |
EP1257102A1 (en) * | 2001-05-11 | 2002-11-13 | Telefonaktiebolaget L M Ericsson (Publ) | Digital line driver circuit operable with and without pre-emphasis |
US7109759B2 (en) * | 2003-05-23 | 2006-09-19 | Avago Technologies Fiber Ip (Singapore) Pte.Ltd. | Voltage mode current-assisted pre-emphasis driver |
US7532048B1 (en) * | 2004-11-18 | 2009-05-12 | Aquantia Corporation | Multi-level variable-resistor line driver |
EP1856869B1 (en) * | 2005-01-20 | 2017-09-13 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
US7227382B1 (en) * | 2005-02-01 | 2007-06-05 | Advanced Micro Devices, Inc. | Transmit based equalization using a voltage mode driver |
US7368902B2 (en) | 2005-10-28 | 2008-05-06 | International Business Machines Corporation | Impedance calibration for source series terminated serial link transmitter |
WO2011032178A2 (en) | 2009-09-14 | 2011-03-17 | Rambus Inc. | High resolution output driver |
-
2010
- 2010-03-26 EP EP10737660.0A patent/EP2412136B1/en active Active
- 2010-03-26 WO PCT/US2010/028871 patent/WO2010111619A2/en active Application Filing
- 2010-03-26 US US13/260,549 patent/US8633733B2/en active Active
- 2010-03-26 CN CN201090000791.3U patent/CN202634471U/zh not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104113498A (zh) * | 2013-04-17 | 2014-10-22 | 爱思开海力士有限公司 | 均衡器电路和包括均衡器电路的接收器电路 |
CN104113498B (zh) * | 2013-04-17 | 2019-03-19 | 爱思开海力士有限公司 | 均衡器电路和包括均衡器电路的接收器电路 |
CN105279120A (zh) * | 2014-06-25 | 2016-01-27 | 美国博通公司 | 在低电源电压技术中增加电压模式驱动器的输出振幅 |
CN105279120B (zh) * | 2014-06-25 | 2019-06-21 | 安华高科技股份有限公司 | 在低电源电压技术中增加电压模式驱动器的输出振幅 |
WO2019214597A1 (en) * | 2018-05-10 | 2019-11-14 | Huawei Technologies Co., Ltd. | Voltage-mode transmitter driver |
US10880133B2 (en) | 2018-05-10 | 2020-12-29 | Huawei Technologies Co., Ltd. | Voltage-mode transmitter driver |
CN110048709A (zh) * | 2019-04-19 | 2019-07-23 | 海光信息技术有限公司 | 电流模式逻辑驱动电路 |
CN110048709B (zh) * | 2019-04-19 | 2023-05-26 | 海光信息技术股份有限公司 | 电流模式逻辑驱动电路 |
CN111427812A (zh) * | 2020-04-21 | 2020-07-17 | 中国科学院微电子研究所 | 计算机闪存设备物理接口的阻抗校准电路及校准控制方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2412136A2 (en) | 2012-02-01 |
US20120025800A1 (en) | 2012-02-02 |
EP2412136B1 (en) | 2017-03-01 |
US8633733B2 (en) | 2014-01-21 |
WO2010111619A2 (en) | 2010-09-30 |
WO2010111619A3 (en) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202634471U (zh) | 电压模式发射器均衡器 | |
JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
US7541838B2 (en) | Transmitter swing control circuit and method | |
US9780784B2 (en) | Calibration methods and circuits to calibrate drive current and termination impedance | |
KR102279089B1 (ko) | 전압-모드 드라이버에 대한 임피던스 및 스윙 제어 | |
US8487650B2 (en) | Methods and circuits for calibrating multi-modal termination schemes | |
EP2111709A2 (en) | Differential receiver with common-gate input stage | |
WO2006026063A2 (en) | Method and system for adaptively controlling output driver impedance | |
US10848151B1 (en) | Driving systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20121226 |
|
CX01 | Expiry of patent term |