JP6780296B2 - 送信装置および通信システム - Google Patents

Description

本開示は、信号を送信する送信装置、およびそのような送信装置を備えた通信システムに関する。

近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Ｇｂｐｓでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。

より伝送容量を高める方法について、様々な技術が開示されている。例えば、特許文献１，２には、３本の伝送路を用いて３つの差動信号を伝送する通信システムが開示されている。

特開平０６−２６１０９２号公報 米国特許第８０６４５３５号明細書

ところで、電子機器では、一般に消費電力の低減が望まれており、通信システムにおいても、消費電力の低減が期待されている。

消費電力を低減することができる送信装置および通信システムを提供することが望ましい。

本開示の一実施の形態における送信装置は、第１の送信部と、第２の送信部と、電圧生成部とを備えている。第１の送信部は、それぞれが、第１の電圧と、第２の電圧と、第１の電圧および第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信するものである。第２の送信部は、それぞれが、複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信するものである。電圧生成部は、第３の電圧を生成するものである。上記第１の送信部の複数のドライバ、および第２の送信部の複数のドライバは、それぞれ、オン状態になることにより、電圧生成部が生成した第３の電圧をそのドライバの出力端子に伝えるスイッチを有するものである。上記第１の送信部の複数のドライバ、および第２の送信部の複数のドライバは、それぞれ、抵抗素子を有する。第１の送信部の複数のドライバ、および第２の送信部の複数のドライバのそれぞれにおいて、スイッチは、オン状態になることにより、電圧生成部が生成した第３の電圧を、抵抗素子を介して、そのドライバの出力端子に伝える。

本開示の一実施の形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、第１の送信部と、第２の送信部と、電圧生成部とを有している。第１の送信部は、それぞれが、第１の電圧と、第２の電圧と、第１の電圧および第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信するものである。第２の送信部は、それぞれが、複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信するものである。電圧生成部は、第３の電圧を生成するものである。上記第１の送信部の複数のドライバ、および第２の送信部の複数のドライバは、それぞれ、オン状態になることにより、電圧生成部が生成した第３の電圧をそのドライバの出力端子に伝えるスイッチを有するものである。上記第１の送信部の複数のドライバ、および第２の送信部の複数のドライバは、それぞれ、抵抗素子を有する。第１の送信部の複数のドライバ、および第２の送信部の複数のドライバのそれぞれにおいて、スイッチは、オン状態になることにより、電圧生成部が生成した第３の電圧を、抵抗素子を介して、そのドライバの出力端子に伝える。

本開示の一実施の形態における送信装置および通信システムでは、第１の送信部における複数のドライバ、および第２の送信部における複数のドライバのそれぞれが、第１の電圧、第２の電圧、および第３の電圧を含む複数の電圧を用いて信号を送信可能に構成される。そして、第１の送信部の複数のドライバ、および第２の送信部の複数のドライバでは、スイッチがオン状態になることにより、電圧生成部により生成された第３の電圧がそのドライバの出力端子に伝えられる。

本開示の一実施の形態における送信装置および通信システムによれば、第１の送信部の複数のドライバ、および第２の送信部の複数のドライバのそれぞれに、オン状態になることにより、電圧生成部が生成した第３の電圧をそのドライバの出力端子に伝えるスイッチを設けるようにしたので、消費電力を低減することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の第１の実施の形態に係る通信システムの一構成例を表すブロック図である。 図１に示した通信システムが送受信する信号の電圧を表す説明図である。 図１に示した送信信号生成部の一構成例を表すブロック図である。 図１に示した通信システムが送受信するシンボルの遷移を表す説明図である。 図４に示した送信シンボル生成部の一動作例を表す表である。 図１に示したドライバ部の一構成例を表すブロック図である。 図１に示したドライバ制御部およびドライバ部の一動作例を表す表である。 図１に示した電圧生成部の一構成例を表す回路図である。 図１に示した受信部の一構成例を表すブロック図である。 図９に示した受信部の受信動作の一例を表す説明図である。 図６に示したドライバ部の一動作例を表す説明図である。 図１に示した通信システムの一特性例を表すアイダイアグラムである。 比較例に係るドライバ部の一構成例を表すブロック図である。 図１３に示したドライバ部の一動作例を表す説明図である。 変形例に係る電圧生成部の一構成例を表す回路図である。 変形例に係る通信システムの一特性例を表すアイダイアグラムである。 他の変形例に係るドライバ部の一構成例を表すブロック図である。 他の変形例に係る電圧生成部の一構成例を表す回路図である。 他の変形例に係る電圧生成部の一構成例を表す回路図である。 第２の実施の形態に係る通信システムの一構成例を表すブロック図である。 第２の実施の形態に係る通信システムの他の構成例を表すブロック図である。 図２０Ａ，２０Ｂに示した送信装置の一構成例を表すブロック図である。 図２１に示した送信信号生成部の一構成例を表すブロック図である。 図２１に示したセレクタの一構成例を表すブロック図である。 図２０Ｂに示した受信部の一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたスマートフォンの外観構成を表す斜視図である。 一実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 一実施の形態に係る通信システムが適用された車両制御システムの一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る送信装置を備えた通信システム（通信システム１）の一構成例を表すものである。通信システム１は、３つの電圧レベルを有する信号を用いて通信を行うものである。

通信システム１は、送信装置１０と、伝送路１００と、受信装置３０とを備えている。通信システム１は、伝送路１００を介して、送信装置１０から受信装置３０に対して信号を伝送するものである。送信装置１０は、出力端子Ｔout1Ａ，Ｔout1Ｂ，Ｔout1Ｃと、出力端子Ｔout2Ａ，Ｔout2Ｂ，Ｔout2Ｃと、出力端子Ｔout3Ａ，Ｔout3Ｂ，Ｔout3Ｃとを有している。伝送路１００は、線路１０１Ａ，１０１Ｂ，１０１Ｃと、線路１０２Ａ，１０２Ｂ，１０２Ｃと、線路１０３Ａ，１０３Ｂ，１０３Ｃとを有している。受信装置３０は、入力端子Ｔin1Ａ，Ｔin1Ｂ，Ｔin1Ｃと、入力端子Ｔin2Ａ，Ｔin2Ｂ，Ｔin2Ｃと、入力端子Ｔin3Ａ，Ｔin3Ｂ，Ｔin3Ｃとを有している。送信装置１０の出力端子Ｔout1Ａおよび受信装置３０の入力端子Ｔin1Ａは線路１０１Ａを介して互いに接続され、送信装置１０の出力端子Ｔout1Ｂおよび受信装置３０の入力端子Ｔin1Ｂは線路１０１Ｂを介して互いに接続され、送信装置１０の出力端子Ｔout1Ｃおよび受信装置３０の入力端子Ｔin1Ｃは線路１０１Ｃを介して互いに接続されている。同様に、送信装置１０の出力端子Ｔout2Ａおよび受信装置３０の入力端子Ｔin2Ａは線路１０２Ａを介して互いに接続され、送信装置１０の出力端子Ｔout2Ｂおよび受信装置３０の入力端子Ｔin2Ｂは線路１０２Ｂを介して互いに接続され、送信装置１０の出力端子Ｔout2Ｃおよび受信装置３０の入力端子Ｔin2Ｃは線路１０２Ｃを介して互いに接続されている。また、送信装置１０の出力端子Ｔout3Ａおよび受信装置３０の入力端子Ｔin3Ａは線路１０３Ａを介して互いに接続され、送信装置１０の出力端子Ｔout3Ｂおよび受信装置３０の入力端子Ｔin3Ｂは線路１０３Ｂを介して互いに接続され、送信装置１０の出力端子Ｔout3Ｃおよび受信装置３０の入力端子Ｔin3Ｃは線路１０３Ｃを介して互いに接続されている。線路１０１Ａ，１０１Ｂ，１０Ｃ，１０２Ａ，１０２Ｂ，１０２Ｃ，１０３Ａ，１０３Ｂ，１０３Ｃの特性インピーダンスは、この例では約５０［Ω］である。

線路１０１Ａ，１０１Ｂ，１０１Ｃは、レーンＬＮ１を構成し、線路１０２Ａ，１０２Ｂ，１０２Ｃは、レーンＬＮ２を構成し、線路１０３Ａ，１０３Ｂ，１０３Ｃは、レーンＬＮ３を構成する。そして、通信システム１は、レーンＬＮ１を用いて、線路１０１Ａを介して信号ＳＩＧ１Ａを伝送し、線路１０１Ｂを介して信号ＳＩＧ１Ｂを伝送し、線路１０１Ｃを介して信号ＳＩＧ１Ｃを伝送する。同様に、通信システム１は、レーンＬＮ２を用いて、線路１０２Ａを介して信号ＳＩＧ２Ａを伝送し、線路１０２Ｂを介して信号ＳＩＧ２Ｂを伝送し、線路１０２Ｃを介して信号ＳＩＧ２Ｃを伝送する。また、通信システム１は、レーンＬＮ３を用いて、線路１０３Ａを介して信号ＳＩＧ３Ａを伝送し、線路１０３Ｂを介して信号ＳＩＧ３Ｂを伝送し、線路１０３Ｃを介して信号ＳＩＧ３Ｃを伝送する。以下、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃ、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃ、および信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃのうちの任意の一組を表すものとして、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを適宜用いる。信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣは、それぞれ３つの電圧レベル（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）の間で遷移するものである。

図２は、信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣの電圧レベルを表すものである。送信装置１０は、３つの信号ＳＩＧＡ，ＳＩＧＢ，ＳＩＧＣを用いて、６つのシンボル“＋ｘ”，“−ｘ”，“＋ｙ”，“−ｙ”，“＋ｚ”，“−ｚ”を送信する。例えば、シンボル“＋ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“−ｘ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを中レベル電圧ＶＭにする。シンボル“＋ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを高レベル電圧ＶＨにし、信号ＳＩＧＣを低レベル電圧ＶＬにする。シンボル“−ｙ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを中レベル電圧ＶＭにし、信号ＳＩＧＢを低レベル電圧ＶＬにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“＋ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを低レベル電圧ＶＬにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを高レベル電圧ＶＨにする。シンボル“−ｚ”を送信する場合には、送信装置１０は、信号ＳＩＧＡを高レベル電圧ＶＨにし、信号ＳＩＧＢを中レベル電圧ＶＭにし、信号ＳＩＧＣを低レベル電圧ＶＬにするようになっている。

（送信装置１０）
送信装置１０は、図１に示したように、クロック生成部１１と、処理部１２と、送信信号生成部１３１，１３２，１３３と、ドライバ制御部１４１，１４２，１４３と、ドライバ部１５１，１５２，１５３と、電圧生成部１６とを有している。

クロック生成部１１は、クロック信号ＴｘＣＫを生成するものである。クロック信号ＴｘＣＫの周波数は、例えば１．７［ＧＨｚ］である。なお、これに限定されるものではなく、例えば、送信装置１０における回路を、いわゆるハーフレートアーキテクチャを用いて構成した場合には、クロック信号ＴｘＣＫの周波数を０．８５［ＧＨｚ］にすることができる。クロック生成部１１は、例えばＰＬＬ（Phase Locked Loop）を用いて構成され、例えば送信装置１０の外部から供給されたリファレンスクロック（図示せず）に基づいてクロック信号ＴｘＣＫを生成する。そして、クロック生成部１１は、このクロック信号ＴｘＣＫを、処理部１２、送信信号生成部１３１，１３２，１３３、およびドライバ制御部１４１，１４２，１４３に供給するようになっている。

処理部１２は、所定の処理を行うことにより、レーンＬＮ１，ＬＮ２，ＬＮ３を用いて送信するデータをそれぞれ生成するものである。そして、処理部１２は、レーンＬＮ１を用いて送信するデータを送信信号生成部１３１に供給し、レーンＬＮ２を用いて送信するデータを送信信号生成部１３２に供給し、レーンＬＮ３を用いて送信するデータを送信信号生成部１３３に供給するようになっている。

送信信号生成部１３１は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３１を生成するものである。送信信号生成部１３２は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３２を生成するものである。送信信号生成部１３３は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３３を生成するものである。

図３は、送信信号生成部１３１の一構成例を表すものである。なお、送信信号生成部１３２，１３３についても同様である。送信信号生成部１３１は、マッパ２１と、シリアライザ２２Ｆ，２２Ｒ，２２Ｐと、送信シンボル生成部２３とを有している。

マッパ２１は、処理部１２から供給されたデータ、およびクロック信号ＴｘＣＫに基づいて、所定のマッピング処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成するものである。ここで、１組の遷移信号ＴｘＦ０，ＴｘＲ０，ＴｘＰ０は、送信装置１０がレーンＬＮ１を用いて送信するシンボルのシーケンスにおけるシンボルの遷移を示すものである。同様に、１組の遷移信号ＴｘＦ１，ＴｘＲ１，ＴｘＰ１はシンボルの遷移を示し、１組の遷移信号ＴｘＦ２，ＴｘＲ２，ＴｘＰ２はシンボルの遷移を示し、１組の遷移信号ＴｘＦ３，ＴｘＲ３，ＴｘＰ３はシンボルの遷移を示し、１組の遷移信号ＴｘＦ４，ＴｘＲ４，ＴｘＰ４はシンボルの遷移を示し、１組の遷移信号ＴｘＦ５，ＴｘＲ５，ＴｘＰ５はシンボルの遷移を示し、１組の遷移信号ＴｘＦ６，ＴｘＲ６，ＴｘＰ６はシンボルの遷移を示すものである。すなわち、マッパ２１は、７組の遷移信号を生成するものである。以下、７組の遷移信号のうちの任意の一組を表すものとして遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを適宜用いる。

図４は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰとシンボルの遷移との関係を表すものである。各遷移に付した３桁の数値は、遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰの値をこの順で示したものである。

遷移信号ＴｘＦ（Flip）は、“＋ｘ”と“−ｘ”との間でシンボルを遷移させ、“＋ｙ”と“−ｙ”との間でシンボルを遷移させ、“＋ｚ”と“−ｚ”との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＦが“１”である場合には、シンボルの極性を変更するように（例えば“＋ｘ”から“−ｘ”へ）遷移し、遷移信号ＴｘＦが“０”である場合には、このような遷移を行わないようになっている。

遷移信号ＴｘＲ（Rotation），ＴｘＰ（Polarity）は、遷移信号ＴｘＦが“０”である場合において、“＋ｘ”と“−ｘ”以外との間、“＋ｙ”と“−ｙ”以外との間、“＋ｚ”と“−ｚ”以外との間でシンボルを遷移させるものである。具体的には、遷移信号ＴｘＲ，ＴｘＰが“１”，“０”である場合には、シンボルの極性を保ったまま、図４において右回りに（例えば“＋ｘ”から“＋ｙ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“１”，“１”である場合には、シンボルの極性を変更するとともに、図４において右回りに（例えば“＋ｘ”から“−ｙ”へ）遷移する。また、遷移信号ＴｘＲ，ＴｘＰが“０”，“０”である場合には、シンボルの極性を保ったまま、図４において左回りに（例えば“＋ｘ”から“＋ｚ”へ）遷移し、遷移信号ＴｘＲ，ＴｘＰが“０”，“１”である場合には、シンボルの極性を変更するとともに、図４において左回りに（例えば“＋ｘ”から“−ｚ”へ）遷移する。

マッパ２１は、このような遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰを７組生成する。そして、マッパ２１は、この７組の遷移信号ＴｘＦ，ＴｘＲ，ＴｘＰ（遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６）のうちの遷移信号ＴｘＦ０〜ＴｘＦ６をシリアライザ２２Ｆに供給し、遷移信号ＴｘＲ０〜ＴｘＲ６をシリアライザ２２Ｒに供給し、遷移信号ＴｘＰ０〜ＴｘＰ６をシリアライザ２２Ｐに供給するようになっている。

シリアライザ２２Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＦ０〜ＴｘＦ６をこの順にシリアライズすることにより、遷移信号ＴｘＦ９を生成するものである。シリアライザ２２Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＲ０〜ＴｘＲ６をこの順にシリアライズすることにより、遷移信号ＴｘＲ９を生成するものである。シリアライザ２２Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて、遷移信号ＴｘＰ０〜ＴｘＰ６をこの順にシリアライズすることにより、遷移信号ＴｘＰ９を生成するものである。

送信シンボル生成部２３は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成し、そのシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を送信信号Ｓ１３１として出力するものである。送信シンボル生成部２３は、信号生成部２４と、フリップフロップ（Ｆ／Ｆ）２５とを有している。

信号生成部２４は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびシンボル信号Ｄ１，Ｄ２，Ｄ３に基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成するものである。具体的には、信号生成部２４は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボル（遷移前のシンボルＤＳ）と、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて、図４に示したように遷移後のシンボルＮＳを求め、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３として出力するようになっている。

フリップフロップ２５は、クロック信号ＴｘＣＫに基づいてシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３をサンプリングして、そのサンプリング結果をシンボル信号Ｄ１，Ｄ２，Ｄ３としてそれぞれ出力するものである。

図５は、送信シンボル生成部２３の一動作例を表すものである。この図５は、シンボル信号Ｄ１，Ｄ２，Ｄ３が示すシンボルＤＳと遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９とに基づいて生成されるシンボルＮＳを示している。シンボルＤＳが“＋ｘ”である場合を例に挙げて説明する。遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０００”である場合には、シンボルＮＳは“＋ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“００１”である場合には、シンボルＮＳは“−ｚ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１０”である場合には、シンボルＮＳは“＋ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“０１１”である場合には、シンボルＮＳは“−ｙ”であり、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９が“１ｘｘ”である場合には、シンボルＮＳは“−ｘ”である。ここで、“Ｘ”は、“１”，“０”のどちらであってもよいことを示している。シンボルＤＳが“−ｘ”である場合、“＋ｙ”である場合、“−ｙ”である場合、“＋ｚ”である場合、“−ｚ”である場合についても同様である。

このようにして、送信シンボル生成部２３は、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成し、そのシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を送信信号Ｓ１３１として出力する。そして、送信シンボル生成部２３は、その送信信号Ｓ１３１を、ドライバ制御部１４１に供給するようになっている。

ドライバ制御部１４１は、送信信号Ｓ１３１およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４１を生成するものである。ドライバ制御部１４２は、送信信号Ｓ１３２およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４２を生成するものである。ドライバ制御部１４３は、送信信号Ｓ１３３およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４３を生成するものである。信号Ｓ１４１，Ｓ１４２，Ｓ１４３のそれぞれは、９つの信号ＵＰＡ，ＭＤＡ，ＤＮＡ，ＵＰＢ，ＭＤＢ，ＤＮＢ，ＵＰＣ，ＭＤＣ，ＤＮＣを有している。

ドライバ部１５１は、信号Ｓ１４１に基づいて、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成するものである。ドライバ部１５２は、信号Ｓ１４２に基づいて、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを生成するものである。ドライバ部１５３は、信号Ｓ１４３に基づいて、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを生成するものである。

図６は、ドライバ部１５１の一構成例を表すものである。ドライバ部１５２，１５３についても同様である。ドライバ部１５１は、ドライバ１５１Ａ，１５１Ｂ，１５１Ｃを有している。ドライバ１５１Ａは、信号Ｓ１４１に含まれる信号ＵＰＡ，ＭＤＡ，ＤＮＡに基づいて、信号ＳＩＧ１Ａを生成するものである。ドライバ１５１Ｂは、信号ＵＰＢ、ＭＤＢ，ＤＮＢに基づいて信号ＳＩＧ１Ｂを生成するものである。ドライバ１５１Ｃは、信号ＵＰＣ，ＭＤＣ，ＤＮＣに基づいて信号ＳＩＧ１Ｃを生成するものである。

次に、ドライバ１５１Ａの構成について具体的に説明する。なお、ドライバ１５１Ｂ，１５１Ｃについても同様である。ドライバ１５１Ａは、Ｍ個の回路ＵＡ（回路ＵＡ１〜ＵＡＭ）と、Ｍ個の回路ＵＢ（回路ＵＢ１〜ＵＢＭ）と、Ｍ個の回路ＤＡ（回路ＤＡ１〜ＤＡＭ）と、Ｍ個の回路ＤＢ（回路ＤＢ１〜ＤＢＭ）と、トランジスタ９５を有している。

回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭのそれぞれは、トランジスタ９１と、抵抗素子９２とを有している。トランジスタ９１は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡが供給され、ドレインには電圧Ｖ１が供給され、ソースは抵抗素子９２の一端に接続されている。また、抵抗素子９２の一端はトランジスタ９１のソースに接続され、他端は出力端子Ｔout1Ａに接続されている。トランジスタ９１のオン状態における抵抗値と、抵抗素子９２の抵抗値との和は、この例では“５０×２Ｍ”［Ω］である。

回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭのそれぞれは、抵抗素子９３と、トランジスタ９４とを有している。トランジスタ９４は、この例では、ＮチャネルＭＯＳ型のＦＥＴである。回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭのそれぞれにおいて、抵抗素子９３の一端は出力端子Ｔout1Ａに接続され、他端はトランジスタ９４のドレインに接続されている。また、トランジスタ９４のゲートには信号ＤＮＡが供給され、ドレインは抵抗素子９３の他端に接続され、ソースは接地されている。抵抗素子９３の抵抗値と、トランジスタ９４のオン状態における抵抗値との和は、この例では“５０×２Ｍ”［Ω］である。

トランジスタ９５は、この例では、ＮチャネルＭＯＳ型のＦＥＴであり、ゲートには信号ＭＤＡが供給され、ドレインは出力端子Ｔout1Ａに接続され、ソースには中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃが供給されている。

図７は、ドライバ制御部１４１およびドライバ部１５１の一動作例を表すものである。ドライバ制御部１４２およびドライバ部１５２についても同様であり、ドライバ制御部１４３およびドライバ部１５３についても同様である。ドライバ制御部１４１は、例えば、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３が“１００”である場合には、シンボル“＋ｘ”を出力すべきと判断し、信号ＵＰＡ，ＭＤＡ，ＤＮＡを“１００”にし、信号ＵＰＢ，ＭＤＢ，ＤＮＢを“００１”にし、信号ＵＰＣ，ＭＤＣ，ＤＮＣを“０１０”にする。これにより、ドライバ部１５１のドライバ１５１Ａでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオン状態になる。その結果、信号ＳＩＧ１Ａの電圧が高レベル電圧ＶＨになるとともに、ドライバ１５１Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ部１５１のドライバ１５１Ｂでは、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオン状態になる。その結果、信号ＳＩＧ１Ｂの電圧が低レベル電圧ＶＬになるとともに、ドライバ１５１Ｂの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ部１５１のドライバ１５１Ｃでは、トランジスタ９５がオン状態になり、信号ＳＩＧ１Ｃの電圧が中レベル電圧ＶＭになる。このようにして、ドライバ部１５１は、シンボル“＋ｘ”を生成するようになっている。他のシンボルについても同様である。

電圧生成部１６（図１）は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成するものである。

図８は、電圧生成部１６の一構成例を表すものである。電圧生成部１６は、Ｍ個の回路ＵＣ（回路ＵＣ１〜ＵＣＭ）と、Ｍ個の回路ＤＣ（回路ＤＣ１〜ＤＣＭ）とを有している。回路ＵＣは、ドライバ部１５１における回路ＵＡ，ＵＢ（図６）と同様の構成を有するものであり、回路ＤＣは、ドライバ部１５１における回路ＤＡ，ＤＢ（図６）と同様の構成を有するものである。回路ＵＣ１〜ＵＣＭにおけるトランジスタ９１のゲート、および回路ＤＣ１〜ＤＣＭにおけるトランジスタ９４のゲートには電圧Ｖ１が供給されている。これにより、回路ＵＣ１〜ＵＣＭにおけるトランジスタ９１はオン状態になるとともに、回路ＤＣ１〜ＤＣＭにおけるトランジスタ９４はオン状態になる。回路ＵＣ１〜ＵＣＭによる合計抵抗値は約１００［Ω］であり、回路ＤＣ１〜ＤＣＭによる合計抵抗値は約１００［Ω］である。よって、電圧生成部１６では、電源（電圧Ｖ１）から接地に向かって、回路ＵＣ１〜ＵＣＭおよび回路ＤＣ１〜ＤＣＭを介して直流電流ＩＭが流れる。このようにして、電圧生成部１６は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成するとともに、電圧生成部１６の出力インピーダンスは、約５０［Ω］になる。

（受信装置３０）
図１に示したように、受信装置３０は、受信部３１，３２，３３と、処理部３４とを有している。

受信部３１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを受信するとともに、この信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃに基づいて、受信信号Ｓ３１を生成するものである。受信部３２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを受信するとともに、この信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃに基づいて、受信信号Ｓ３２を生成するものである。受信部３３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを受信するとともに、この信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃに基づいて、受信信号Ｓ３３を生成するものである。

図９は、受信部３１の一構成例を表すものである。受信部３２，３３についても同様である。受信部３１は、抵抗素子４１Ａ，４１Ｂ，４１Ｃと、スイッチ４２Ａ，４２Ｂ，４２Ｃと、アンプ４３Ａ，４３Ｂ，４３Ｃと、クロック生成部４４と、フリップフロップ（Ｆ／Ｆ）４５，４６と、信号生成部４７とを有している。

抵抗素子４１Ａ，４１Ｂ，４１Ｃは、レーンＬＮ１における終端抵抗として機能するものであり、抵抗値は、この例では５０［Ω］程度である。抵抗素子４１Ａの一端は入力端子Ｔin1Ａに接続されるとともに信号ＳＩＧ１Ａが供給され、他端はスイッチ４２Ａの一端に接続されている。抵抗素子４１Ｂの一端は入力端子Ｔin1Ｂに接続されるとともに信号ＳＩＧ１Ｂが供給され、他端はスイッチ４２Ｂの一端に接続されている。抵抗素子４１Ｃの一端は入力端子Ｔin1Ｃに接続されるとともに信号ＳＩＧ１Ｃが供給され、他端はスイッチ４２Ｃの一端に接続されている。

スイッチ４２Ａの一端は抵抗素子４１Ａの他端に接続され、他端はスイッチ４２Ｂ，４２Ｃの他端に接続されている。スイッチ４２Ｂの一端は抵抗素子４１Ｂの他端に接続され、他端はスイッチ４２Ａ，４２Ｃの他端に接続されている。スイッチ４２Ｃの一端は抵抗素子４１Ｃの他端に接続され、他端はスイッチ４２Ａ，４２Ｂの他端に接続されている。受信装置３０では、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態に設定され、抵抗素子４１Ａ〜４１Ｃが終端抵抗として機能するようになっている。

アンプ４３Ａの正入力端子は、アンプ４３Ｃの負入力端子および抵抗素子４１Ａの一端に接続されるとともに信号ＳＩＧ１Ａが供給され、負入力端子は、アンプ４３Ｂの正入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧ１Ｂが供給される。アンプ４３Ｂの正入力端子は、アンプ４３Ａの負入力端子および抵抗素子４１Ｂの一端に接続されるとともに信号ＳＩＧ１Ｂが供給され、負入力端子は、アンプ４３Ｃの正入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧ１Ｃが供給される。アンプ４３Ｃの正入力端子は、アンプ４３Ｂの負入力端子および抵抗素子４１Ｃの一端に接続されるとともに信号ＳＩＧ１Ｃが供給され、負入力端子は、アンプ４３Ａの正入力端子および抵抗素子４１Ａに接続されるとともに信号ＳＩＧ１Ａが供給される。

この構成により、アンプ４３Ａは、信号ＳＩＧ１Ａと信号ＳＩＧ１Ｂとの差分ＡＢ（ＳＩＧ１Ａ−ＳＩＧ１Ｂ）に応じた信号を出力し、アンプ４３Ｂは、信号ＳＩＧ１Ｂと信号ＳＩＧ１Ｃとの差分ＢＣ（ＳＩＧ１Ｂ−ＳＩＧ１Ｃ）に応じた信号を出力し、アンプ４３Ｃは、信号ＳＩＧ１Ｃと信号ＳＩＧ１Ａとの差分ＣＡ（ＳＩＧ１Ｃ−ＳＩＧ１Ａ）に応じた信号を出力するようになっている。

図１０は、受信部３１がシンボル“＋ｘ”を受信する場合における、アンプ４３Ａ，４３Ｂ，４３Ｃの一動作例を表すものである。なお、スイッチ４２Ａ，４２Ｂ，４２Ｃは、オン状態であるため、図示を省いている。この例では、信号ＳＩＧ１Ａの電圧は高レベル電圧ＶＨであり、信号ＳＩＧ１Ｂの電圧は低レベル電圧ＶＬであり、信号ＳＩＧ１Ｃの電圧は中レベル電圧ＶＭである。この場合には、入力端子Ｔin1Ａ、抵抗素子４１Ａ、抵抗素子４１Ｂ、入力端子Ｔin1Ｂの順に電流Ｉinが流れる。そして、アンプ４３Ａの正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、差分ＡＢは正（ＡＢ＞０）になるため、アンプ４３Ａは“１”を出力する。また、アンプ４３Ｂの正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、差分ＢＣは負（ＢＣ＜０）になるため、アンプ４３Ｂは“０”を出力する。また、アンプ４３Ｃの正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、差分ＣＡは負（ＣＡ＜０）になるため、アンプ４３Ｃは“０”を出力するようになっている。

クロック生成部４４は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号に基づいて、クロック信号ＲｘＣＫを生成するものである。

フリップフロップ４５は、アンプ４３Ａ，４３Ｂ，４３Ｃの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。フリップフロップ４６は、フリップフロップ４５の３つの出力信号を、クロック信号ＲｘＣＫの１クロック分遅延させ、それぞれ出力するものである。

信号生成部４７は、フリップフロップ４５，４６の出力信号、およびクロック信号ＲｘＣＫに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するものである。この遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰは、送信装置１０における遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９（図３）にそれぞれ対応するものであり、シンボルの遷移を表すものである。信号生成部４７は、フリップフロップ４５の出力信号が示すシンボルと、フリップフロップ４６の出力信号が示すシンボルに基づいて、シンボルの遷移（図４）を特定し、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰを生成するようになっている。

このようにして、受信部３１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃに基づいて、遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫを生成する。そして、受信部３１は、その遷移信号ＲｘＦ，ＲｘＲ，ＲｘＰおよびクロック信号ＲｘＣＫを、受信信号Ｓ３１として出力するようになっている。

処理部３４（図１）は、受信信号Ｓ３１，Ｓ３２，Ｓ３３に基づいて、所定の処理を行うものである。

ここで、ドライバ部１５１は、本開示における「第１の送信部」の一具体例に対応する。ドライバ部１５２は、本開示における「第２の送信部」の一具体例に対応する。トランジスタ９５は、本開示における「スイッチ」の一具体例に対応する。電圧生成部１６は、本開示における「電圧生成部」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の通信システム１の動作および作用について説明する。

（全体動作概要）
まず、図１，３を参照して、通信システム１の全体動作概要を説明する。送信装置１０のクロック生成部１１（図１）は、クロック信号ＴｘＣＫを生成する。処理部１２は、所定の処理を行うことにより、レーンＬＮ１，ＬＮ２，ＬＮ３を用いて送信するデータをそれぞれ生成し、レーンＬＮ１を用いて送信するデータを送信信号生成部１３１に供給し、レーンＬＮ２を用いて送信するデータを送信信号生成部１３２に供給し、レーンＬＮ３を用いて送信するデータを送信信号生成部１３３に供給する。送信信号生成部１３１は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３１を生成し、送信信号生成部１３２は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３２を生成し、送信信号生成部１３３は、処理部１２から供給されたデータに基づいて送信信号Ｓ１３３を生成する。

例えば、送信信号生成部１３１では、マッパ２１（図３）は、処理部１２から供給されたデータ、およびクロック信号ＴｘＣＫに基づいて、所定のマッピング処理を行うことにより、遷移信号ＴｘＦ０〜ＴｘＦ６，ＴｘＲ０〜ＴｘＲ６，ＴｘＰ０〜ＴｘＰ６を生成する。シリアライザ２２Ｆは、遷移信号ＴｘＦ０〜ＴｘＦ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＦ９を生成し、シリアライザ２２Ｒは、遷移信号ＴｘＲ０〜ＴｘＲ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＲ９を生成し、シリアライザ２２Ｐは、遷移信号ＴｘＰ０〜ＴｘＰ６およびクロック信号ＴｘＣＫに基づいて遷移信号ＴｘＰ９を生成する。送信シンボル生成部２３は、遷移信号ＴｘＦ９，ＴｘＲ９，ＴｘＰ９およびクロック信号ＴｘＣＫに基づいて、シンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を生成し、そのシンボル信号Ｔｘ１，Ｔｘ２，Ｔｘ３を送信信号Ｓ１３１として出力する。

ドライバ制御部１４１（図１）は、送信信号Ｓ１３１およびクロック信号ＴｘＣＫに基づいて信号Ｓ１４１を生成し、ドライバ制御部１４２は、送信信号Ｓ１３２およびクロック信号ＴｘＣＫに基づいて信号Ｓ１４２を生成し、ドライバ制御部１４３は、送信信号Ｓ１３３およびクロック信号ＴｘＣＫに基づいて信号Ｓ１４３を生成する。電圧生成部１６は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成する。ドライバ部１５１は、信号Ｓ１４１および信号Ｖｄｃに基づいて信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成し、ドライバ部１５２は、信号Ｓ１４２および信号Ｖｄｃに基づいて信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを生成し、ドライバ部１５３は、信号Ｓ１４３および信号Ｖｄｃに基づいて信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを生成する。

受信装置３０（図１）では、受信部３１は、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃに基づいて受信信号Ｓ３１を生成し、受信部３２は、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃに基づいて受信信号Ｓ３２を生成し、受信部３３は、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃに基づいて受信信号Ｓ３３を生成する。処理部３４は、受信信号Ｓ３１〜Ｓ３３に基づいて所定の処理を行う。

（詳細動作）
電圧生成部１６は、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成する。そして、ドライバ部１５１は、信号Ｓ１４１および信号Ｖｄｃに基づいて信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成し、ドライバ部１５２は、信号Ｓ１４２および信号Ｖｄｃに基づいて信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを生成し、ドライバ部１５３は、信号Ｓ１４３および信号Ｖｄｃに基づいて信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを生成する。以下に、この動作について詳細に説明する。

図１１は、シンボル“＋ｘ”を出力するときのドライバ部１５１の一動作例を表すものである。図１１において、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭのうち、実線で示した回路は、トランジスタ９１がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９１がオフ状態になっている回路を示す。同様に、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭのうち、実線で示した回路は、トランジスタ９４がオン状態になっている回路を示し、破線で示した回路は、トランジスタ９４がオフ状態になっている回路を示す。なお、電圧生成部１６において、回路ＵＣは、トランジスタ９１がオン状態になっているので、実線で示しており、回路ＤＣは、トランジスタ９４がオン状態になっているので、実線で示している。また、トランジスタ９５を、その動作状態を示すスイッチで示している。

シンボル“＋ｘ”を出力する場合には、ドライバ制御部１４１は、図７に示したように、信号ＵＰＡ，ＭＤＡ，ＤＮＡを“１００”にし、信号ＵＰＢ，ＭＤＢ，ＤＮＢを“００１”にし、信号ＵＰＣ，ＭＤＣ，ＤＮＣを“０１０”にする。

これにより、ドライバ１５１Ａでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオン状態になり、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオフ状態になり、トランジスタ９５がオフ状態になる。これにより、信号ＳＩＧ１Ａの電圧は高レベル電圧ＶＨになるとともに、ドライバ１５１Ａの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、ドライバ１５１Ｂでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオフ状態になり、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオン状態になり、トランジスタ９５がオフ状態になる。これにより、信号ＳＩＧ１Ｂの電圧は低レベル電圧ＶＬになるとともに、ドライバ１５１Ｂの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

また、ドライバ１５１Ｃでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオフ状態になり、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオフ状態になり、トランジスタ９５がオン状態になる。これにより、ドライバ１５１Ｃでは、電圧生成部１６が生成した信号Ｖｄｃが出力端子Ｔout1Ｃに供給され、出力端子Ｔout1Ｃの電圧が中レベル電圧ＶＭに設定される。一方、受信装置３０の受信部３１では、抵抗素子４１Ａの一端には高レベル電圧ＶＨが印加され、抵抗素子４１Ｂの一端には低レベル電圧ＶＬが印加されるため、これらの抵抗素子４１Ａ，４１Ｂにより分圧された電圧（中レベル電圧ＶＭ）が、抵抗素子４１Ｃを介して入力端子Ｔin1Ｃに供給される。このように、出力端子Ｖout1Ｃの電圧と入力端子Ｖin1Ｃの電圧は殆ど同じになるため、線路１０１Ｃには殆ど電流が流れない。このようにして、信号ＳＩＧ１Ｃの電圧は中レベル電圧ＶＭになる。

送信装置１０では、図１に示したように、電圧生成部１６が、信号Ｖｄｃを、ドライバ部１５１だけでなく、ドライバ部１５２，１５３にも供給するようにした。言い換えれば、送信装置１０では、３つのドライバ部１５１，１５２，１５３に対して１つの電圧生成部１６を設けた。よって、通信システム１において、３つのレーンＬＮ１，ＬＮ２，ＬＮ３を用いて通信を行う場合には、３つのレーンＬＮ１，ＬＮ２，ＬＮ３の間で互いに影響を及ぼすことが有り得る。

図１２は、３つのレーンＬＮ１，ＬＮ２，ＬＮ３を用いて通信を行った場合における、レーンＬＮ１でのアイダイアグラムの一例を表すものである。この図１２は、信号ＳＩＧ１Ａと信号ＳＩＧ１Ｂとの差分ＡＢ、信号ＳＩＧ１Ｂと信号ＳＩＧ１Ｃとの差分ＢＣ、信号ＳＩＧ１Ｃと信号ＳＩＧ１Ａとの差分ＣＡのアイダイアグラムを示している。このように、通信システム１では、３つのレーンＬＮ１，ＬＮ２，ＬＮ３を用いて通信を行った場合でも、十分なアイ開口を確保することができ、波形品質の低下を抑えることができる。

このように、通信システム１では、３つのドライバ部１５１，１５２，１５３に対して１つの電圧生成部１６を設けるようにしたので、以下に説明する比較例の場合と比べて、通信性能の低下を抑えつつ、消費電力を低減することができる。

（比較例）
次に、比較例に係る通信システム１Ｒについて説明する。通信システム１Ｒは、中レベル電圧ＶＭの生成方法が、通信システム１とは異なるものである。

通信システム１Ｒは、送信装置１０Ｒと、受信装置３０とを備えている。送信装置１０Ｒは、本実施の形態に係る送信装置１０（図１）において、電圧生成部１６を削除するとともに、ドライバ制御部１４１，１４２，１４３をドライバ制御部１４１Ｒ，１４２Ｒ、１４３Ｒに置き換え、ドライバ部１５１，１５２，１５３をドライバ部１５１Ｒ，１５２Ｒ，１５３Ｒに置き換えたものである。

ドライバ制御部１４１Ｒは、送信信号Ｓ１３１およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４１Ｒを生成するものである。ドライバ制御部１４２Ｒは、送信信号Ｓ１３２およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４２Ｒを生成するものである。ドライバ制御部１４３Ｒは、送信信号Ｓ１３３およびクロック信号ＴｘＣＫに基づいて、信号Ｓ１４３Ｒを生成するものである。信号Ｓ１４１Ｒ，Ｓ１４２Ｒ，Ｓ１４３Ｒのそれぞれは、１２個の信号ＵＰＡＡ，ＵＰＡＢ，ＤＮＡＡ，ＤＮＡＢ，ＵＰＢＡ，ＵＰＢＢ，ＤＮＢＡ，ＤＮＢＢ，ＵＰＣＡ，ＵＰＣＢ，ＤＮＣＡ，ＤＮＣＢを有している。

ドライバ部１５１Ｒは、信号Ｓ１４１Ｒに基づいて、信号ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃを生成するものである。ドライバ部１５２Ｒは、信号Ｓ１４２Ｒに基づいて、信号ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃを生成するものである。ドライバ部１５３Ｒは、信号Ｓ１４３Ｒに基づいて、信号ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃを生成するものである。

図１３は、ドライバ部１５１Ｒの一構成例を表すものである。ドライバ部１５２Ｒ，１５３Ｒについても同様である。ドライバ部１５１Ｒは、ドライバ１５１ＲＡ，１５１ＲＢ，１５１ＲＣを有している。ドライバ１５１ＲＡは、信号Ｓ１４１Ｒに含まれる信号ＵＰＡＡ，ＵＰＡＢ，ＤＮＡＡ，ＤＮＡＢに基づいて、信号ＳＩＧ１Ａを生成するものである。ドライバ１５１ＲＢは、ＵＰＢＡ，ＵＰＢＢ，ＤＮＢＡ，ＤＮＢＢに基づいて信号ＳＩＧ１Ｂを生成するものである。ドライバ１５１ＲＣは、ＵＰＣＡ，ＵＰＣＢ，ＤＮＣＡ，ＤＮＣＢに基づいて信号ＳＩＧ１Ｃを生成するものである。

ドライバ１５１ＲＡは、Ｍ個の回路ＵＡ（回路ＵＡ１〜ＵＡＭ）と、Ｍ個の回路ＵＢ（回路ＵＢ１〜ＵＢＭ）と、Ｍ個の回路ＤＡ（回路ＤＡ１〜ＤＡＭ）と、Ｍ個の回路ＤＢ（回路ＤＢ１〜ＤＢＭ）を有している。回路ＵＡ１〜ＵＡＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＡが供給されており、回路ＵＢ１〜ＵＢＭのそれぞれにおいて、トランジスタ９１のゲートには信号ＵＰＡＢが供給されている。回路ＤＡ１〜ＤＡＭのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＡが供給されており、回路ＤＢ１〜ＤＢＭのそれぞれにおいて、トランジスタ９４のゲートには信号ＤＮＡＢが供給されている。ドライバ１５１ＲＢ，ドライバ１５１ＲＣについても同様である。

図１４は、シンボル“＋ｘ”を出力するときのドライバ部１５１Ｒの一動作例を表すものである。シンボル“＋ｘ”を出力する場合には、ドライバ制御部１４１Ｒは、例えば、信号ＵＰＡＡ，ＵＰＡＢ，ＤＮＡＡ，ＤＮＡＢを“１１００”にし、信号ＵＰＢＡ，ＵＰＢＢ，ＤＮＢＡ，ＤＮＢＢを“００１１”にし、信号ＵＰＣＡ，ＵＰＣＢ，ＤＮＣＡ，ＤＮＣＢを“１０１０”にする。

ドライバ１５１ＲＡでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオン状態になり、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオフ状態になる。これにより、信号ＳＩＧ１Ａの電圧が高レベル電圧ＶＨになるとともに、ドライバ１５１ＲＡの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ１５１ＲＢでは、回路ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭにおけるトランジスタ９１がオフ状態になり、回路ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオン状態になる。これにより、信号ＳＩＧ１Ｂの電圧が低レベル電圧ＶＬになるとともに、ドライバ１５１ＲＢの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。また、ドライバ１５１ＲＣでは、回路ＵＡ１〜ＵＡＭにおけるトランジスタ９１、および回路ＤＡ１〜ＤＡＭにおけるトランジスタ９４がオン状態になり、回路ＵＢ１〜ＵＢＭにおけるトランジスタ９１、および回路ＤＢ１〜ＤＢＭにおけるトランジスタ９４がオフ状態になる。これにより、信号ＳＩＧ１Ｃの電圧が中レベル電圧ＶＭになるとともに、ドライバ１５１ＲＣの出力終端抵抗（出力インピーダンス）が約５０［Ω］になる。

このとき、ドライバ１５１ＲＣでは、回路ＵＡ１〜ＵＡＭにおけるトランジスタ９１、および回路ＤＡ１〜ＤＡＭにおけるトランジスタ９４がオン状態になっている。言い換えれば、ドライバ１５１ＲＣの出力端子Ｔout1Ｃは、約１００［Ω］の抵抗素子によりプルアップされるとともに、約１００［Ω］の抵抗素子によりプルダウンされる。よって、ドライバ１５１ＲＣでは、これらの２つの抵抗素子を介して直流電流ＩＭが流れる。３つのレーンＬＮ１，ＬＮ２，ＬＮ３を用いて通信を行った場合には、ドライバ部１５１Ｒにおいて、１つのドライバにこの直流電流ＩＭが流れ、ドライバ部１５２Ｒにおいて、１つのドライバにこの直流電流ＩＭが流れ、ドライバ部１５３Ｒにおいて、１つのドライバにこの直流電流ＩＭが流れる。その結果、通信システム１Ｒでは、消費電力が大きくなってしまうおそれがある。

一方、本実施の形態に係る通信システム１では、３つのドライバ部１５１，１５２，１５３に対して１つの電圧生成部１６を設けるようにした。これにより、直流電流ＩＭにより消費される消費電力を抑えることができ、送信装置１０における消費電力を低減することができる。

［効果］
以上のように本実施の形態では、複数のドライバ部に対して１つの電圧生成部を設けるようにしたので、消費電力を低減することができる。

［変形例１−１］
上記実施の形態では、図８に示したように、抵抗分圧により信号Ｖｄｃを生成したが、これに限定されるものではなく、これに代えて、例えば、図１５に示す電圧生成部１６Ａのように、レギュレータを用いて信号Ｖｄｃを生成してもよい。電圧生成部１６Ａは、リファレンス電圧生成部５１と、オペアンプ５２と、容量素子５３と、抵抗素子５４とを有している。リファレンス電圧生成部５１は、例えばバンドギャップリファレンス回路を含んで構成されるものであり、中レベル電圧ＶＭに対応するリファレンス電圧Ｖrefを生成するものである。オペアンプ５２の正入力端子にはリファレンス電圧Ｖrefが供給され、負入力端子は出力端子に接続されている。この構成により、オペアンプ５２は、ボルテージフォロワとして動作し、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを出力するようになっている。このような電圧生成部１６Ａを用いた場合でも、図１６に示したように、十分なアイ開口を確保することができ、波形品質の低下を抑えることができる。

［変形例１−２］
上記実施の形態では、電圧生成部１６の出力インピーダンスを約５０［Ω］にしたが、これに限定されるものではない。これに代えて、例えば、電圧生成部の出力インピーダンスを十分に低くするとともに、各ドライバに約５０［Ω］の終端抵抗を設けるようにしてもよい。以下に、本変形例に係る通信システム１Ｂについて詳細に説明する。

通信システム１Ｂは、送信装置１０Ｂと、受信装置３０とを備えている。送信装置１０Ｂは、ドライバ部２５１，２５２，２５３と、電圧生成部１６Ｂとを有している。

図１７は、ドライバ部２５１の一構成例を表すものである。ドライバ部２５２，２５３についても同様である。ドライバ部２５１は、ドライバ２５１Ａ，２５１Ｂ，２５１Ｃを有している。ドライバ２５１Ａは、抵抗素子９６を有している。抵抗素子９６の一端は、トランジスタ９５のドレインに接続され、他端は出力端子Ｔout1Ａに接続されている。この抵抗素子９６の抵抗値は、約５０［Ω］である。ドライバ２５１Ｂ，２５１Ｃについても同様である。

図１８は、電圧生成部１６Ｂの一構成例を表すものである。電圧生成部１６Ｂは、抵抗素子５５，５６と、容量素子５７とを有している。抵抗素子５５の一端には電圧Ｖ１が供給され、他端は抵抗素子５６の一端および容量素子５７の一端に接続されている。抵抗素子５６の一端は抵抗素子５５の他端および容量素子５７の一端に接続され、他端は接地されている。抵抗素子５５，５６の抵抗値は、等しい値に設定される。具体的には、抵抗素子５５，５６の抵抗値は、それぞれ、例えば数［ｋΩ］に設定することができる。容量素子５７の一端は抵抗素子５５の他端および抵抗素子５６の一端に接続され、他端は接地されている。この構成により、電圧生成部１６Ｂは、中レベル電圧ＶＭに対応する電圧を有する信号Ｖｄｃを生成するとともに、通信システム１Ｂが伝送する信号の周波数範囲における電圧生成部１６Ｂの出力インピーダンスを低くすることができる。

この通信システム１Ｂでは、電圧生成部１６Ｂにおける直流電流ＩＭの電流量を下げることができるため、消費電力を低減することができる。また、ドライバ２５１Ａ，２５１Ｂ，２５１Ｃのそれぞれが抵抗素子９６を有するようにしたので、例えば、３つのレーンＬＮ１，ＬＮ２，ＬＮ３を用いて通信を行った場合でも、レーン間のアイソレーションを高めることができるため、波形品質を高めることができる。

また、この例では、電圧生成部１６Ｂ（図１８）を用いたが、これに限定されるものではなく、これに代えて、例えば、図１９に示す電圧生成部１６Ｃを用いてもよい。この電圧生成部１６Ｃは、リファレンス電圧生成部５１と、オペアンプ５２と、容量素子５３とを有するものである。すなわち、この電圧生成部１６Ｃは、電圧生成部１６Ａ（図１５）から抵抗素子５４を省いたものである。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る通信システム２Ａ，２Ｂについて説明する。本実施の形態は、３つの電圧レベルを有する信号を用いて通信を行う動作モードと、差動信号を用いて通信を行う動作モードとを有する送信装置を用いたものである。なお、上記第１の実施の形態に係る通信システム１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図２０Ａは、本実施の形態に係る通信システム２Ａの一構成例を表すものである。図２０Ｂは、本変形例に係る通信システム２Ｂの一構成例を表すものである。通信システム２Ａは、送信装置６０と、伝送路１００と、受信装置３０とを備えている。通信システム２Ａは、３つの電圧レベルを有する信号を用いて通信を行うものである。通信システム２Ｂは、送信装置６０と、伝送路１１０と、受信装置７０とを備えている。通信システム２Ｂは、差動信号を用いて通信を行うものである。送信装置６０は、２つの動作モードＭＡ，ＭＢを有している。送信装置６０は、通信システム２Ａに適用される場合には動作モードＭＡで動作し、通信システム２Ｂに適用される場合には動作モードＭＢで動作するようになっている。

通信システム２Ａ（図２０Ａ）は、上記実施の形態に係る通信システム１と同様に動作する。すなわち、通信システム２Ａは、レーンＬＮ１を用いて、線路１０１Ａを介して信号ＳＩＧ１Ａを伝送し、線路１０１Ｂを介して信号ＳＩＧ１Ｂを伝送し、線路１０１Ｃを介して信号ＳＩＧ１Ｃを伝送する。同様に、通信システム２Ａは、レーンＬＮ２を用いて、線路１０２Ａを介して信号ＳＩＧ２Ａを伝送し、線路１０２Ｂを介して信号ＳＩＧ２Ｂを伝送し、線路１０２Ｃを介して信号ＳＩＧ２Ｃを伝送する。また、通信システム２Ａは、レーンＬＮ３を用いて、線路１０３Ａを介して信号ＳＩＧ３Ａを伝送し、線路１０３Ｂを介して信号ＳＩＧ３Ｂを伝送し、線路１０３Ｃを介して信号ＳＩＧ３Ｃを伝送する。

通信システム２Ｂ（図２０Ｂ）において、伝送路１１０は、線路１１１Ｐ，１１１Ｎと、線路１１２Ｐ，１１２Ｎと、線路１１３Ｐ，１１３Ｎと、線路１１４Ｐ，１１４Ｎとを有している。受信装置７０は、入力端子Ｔin1Ｐ，Ｔin1Ｎと、入力端子Ｔin2Ｐ，Ｔin2Ｎと、入力端子Ｔin3Ｐ，Ｔin3Ｎと、入力端子Ｔin4Ｐ，Ｔin4Ｎとを有している。送信装置６０の出力端子Ｔout1Ａおよび受信装置７０の入力端子Ｔin1Ｐは線路１１１Ｐを介して互いに接続され、送信装置６０の出力端子Ｔout1Ｂおよび受信装置７０の入力端子Ｔin1Ｎは線路１１１Ｎを介して互いに接続されている。同様に、送信装置６０の出力端子Ｔout1Ｃおよび受信装置７０の入力端子Ｔin2Ｐは線路１１２Ｐを介して互いに接続され、送信装置６０の出力端子Ｔout2Ａおよび受信装置７０の入力端子Ｔin2Ｎは線路１１２Ｎを介して互いに接続されている。また、送信装置６０の出力端子Ｔout2Ｂおよび受信装置７０の入力端子Ｔin3Ｐは線路１１３Ｐを介して互いに接続され、送信装置６０の出力端子Ｔout2Ｃおよび受信装置７０の入力端子Ｔin3Ｎは線路１１３Ｎを介して互いに接続されている。また、送信装置６０の出力端子Ｔout3Ａおよび受信装置７０の入力端子Ｔin4Ｐは線路１１４Ｐを介して互いに接続され、送信装置６０の出力端子Ｔout3Ｂおよび受信装置７０の入力端子Ｔin4Ｎは線路１１４Ｎを介して互いに接続されている。線路１１１Ｐ，１１１Ｎ，１１２Ｐ，１１２Ｎ，１１３Ｐ，１１３Ｎ，１１４Ｐ，１１４Ｎの特性インピーダンスは、この例では約５０［Ω］である。

線路１１１Ｐ，１１１Ｎは、レーンＬＮ１１を構成し、線路１１２Ｐ，１１２Ｎは、レーンＬＮ１２を構成し、線路１１３Ｐ，１１３Ｎは、レーンＬＮ１３を構成し、線路１１４Ｐ，１１４Ｎは、レーンＬＮ１４を構成する。そして、通信システム２Ｂは、レーンＬＮ１１を用いて、線路１１１Ｐを介して信号ＳＩＧ１Ｐを伝送し、線路１１１Ｎを介して信号ＳＩＧ１Ｎを伝送する。同様に、通信システム２Ｂは、レーンＬＮ１２を用いて、線路１１２Ｐを介して信号ＳＩＧ２Ｐを伝送し、線路１１２Ｎを介して信号ＳＩＧ２Ｎを伝送する。また、通信システム２Ｂは、レーンＬＮ１３を用いて、線路１１３Ｐを介して信号ＳＩＧ３Ｐを伝送し、線路１１３Ｎを介して信号ＳＩＧ３Ｎを伝送する。また、通信システム２Ｂは、レーンＬＮ１４を用いて、線路１１４Ｐを介して信号ＳＩＧ４Ｐを伝送し、線路１１４Ｎを介して信号ＳＩＧ４Ｎを伝送する。信号ＳＩＧ１Ｐ，ＳＩＧ１Ｎは差動信号を構成し、信号ＳＩＧ２Ｐ，ＳＩＧ２Ｎは差動信号を構成し、信号ＳＩＧ３Ｐ，ＳＩＧ３Ｎは差動信号を構成し、信号ＳＩＧ４Ｐ，ＳＩＧ４Ｎは差動信号を構成する。

（送信装置６０）
図２１は、送信装置６０の一構成例を表すものである。送信装置６０は、処理部６２と、送信信号生成部１８１〜１８４と、セレクタ１９１〜１９９とを有している。

処理部６２は、所定の処理を行うことにより送信するデータを生成するものである。また、処理部６２は、２つの動作モードＭＡ，ＭＢのうちの１つを選択し、送信装置６０が選択された動作モードで動作するように制御する。具体的には、処理部６２は、送信装置６０が通信システム２Ａ（図２０Ａ）に適用される場合には、動作モードＭＡを選択し、信号ＳＥＬを“１”にするとともに、レーンＬＮ１，ＬＮ２，ＬＮ３を用いて送信するデータをそれぞれ生成する。そして、処理部６２は、レーンＬＮ１を用いて送信するデータを送信信号生成部１３１に供給し、レーンＬＮ２を用いて送信するデータを送信信号生成部１３２に供給し、レーンＬＮ３を用いて送信するデータを送信信号生成部１３３に供給する。また、処理部６２は、送信装置６０が通信システム２Ｂ（図２０Ｂ）に適用される場合には、動作モードＭＢを選択し、信号ＳＥＬを“０”にするとともに、レーンＬＮ１１，ＬＮ１２，ＬＮ１３，ＬＮ１４を用いて送信するデータをそれぞれ生成する。そして、処理部６２は、レーンＬＮ１１を用いて送信するデータを送信信号生成部１８１に供給し、レーンＬＮ１２を用いて送信するデータを送信信号生成部１８２に供給し、レーンＬＮ１３を用いて送信するデータを送信信号生成部１８３に供給し、レーンＬＮ１４を用いて送信するデータを送信信号生成部１８４に供給するようになっている。

送信信号生成部１８１は、処理部６２から供給されたデータおよびクロック信号ＴｘＣＫに基づいて信号Ｓ１８１を生成するものである。送信信号生成部１８２は、処理部６２から供給されたデータおよびクロック信号ＴｘＣＫに基づいて信号Ｓ１８２を生成するものである。送信信号生成部１８３は、処理部６２から供給されたデータおよびクロック信号ＴｘＣＫに基づいて信号Ｓ１８３を生成するものである。送信信号生成部１８４は、処理部６２から供給されたデータおよびクロック信号ＴｘＣＫに基づいて信号Ｓ１８４を生成するものである。

図２２は、送信信号生成部１８１の一構成例を表すものである。送信信号生成部１８２〜１８４についても同様である。送信信号生成部１８１は、パターン生成部６３と、セレクタ６４と、シリアライザ６５とを有している。

パターン生成部６３は、クロック信号ＴｘＣＫに基づいて、例えば、通信システム２Ｂ（図２０Ｂ）において、レーンＬＮ１１〜ＬＮ１４間のデスキューを行う際に使用するデータパターンを生成するものである。

セレクタ６４は、例えば、処理部６２から供給された制御信号（図示せず）に基づいて、処理部６２から供給されたデータと、パターン生成部６３により生成されたデータとのうちの一方を選択し、選択されたデータを信号Ｓ６４として出力するものである。

シリアライザ６５は、クロック信号ＴｘＣＫに基づいて、セレクタ６４から供給されたデータ（パラレル信号）をシリアライズすることにより、信号Ｓ１８１を生成するものである。信号Ｓ１８１は、互いに反転した信号ＵＰ，ＤＮを含んでいる。

セレクタ１９１〜１９９（図２１）は、信号ＳＥＬ、および信号Ｓ１４１〜Ｓ１４３，Ｓ１８１〜Ｓ１８４に基づいて、ドライバ部１５１〜１５３の動作を制御するものである。

図２３は、セレクタ１９１〜１９９の一動作例を表すものである。

セレクタ１９１は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４１に含まれる信号ＵＰＡを信号ＵＰ１として出力し、信号ＭＤＡを信号ＭＤ１として出力し、信号ＤＮＡを信号ＤＮ１として出力する。ドライバ１５１Ａは、この信号ＵＰ１，ＭＤ１，ＤＮ１に基づいて、信号ＳＩＧ１Ａを生成する。例えば、信号ＭＤ１が“１”である場合には、上記第１の実施の形態の場合と同様に、ドライバ１５１Ａにおけるトランジスタ９５がオン状態になることにより、信号ＳＩＧ１Ａの電圧は中レベル電圧ＶＭに設定される。

また、セレクタ１９１は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８１に含まれる信号ＵＰを信号ＵＰ１として出力し、信号ＤＮを信号ＤＮ１として出力し、信号ＭＤ１を“０”（低レベル）にする。ドライバ１５１Ａは、この信号ＵＰ１，ＭＤ１，ＤＮ１に基づいて、信号ＳＩＧ１Ｐを生成する。よって、動作モードＭＢでは、ドライバ１５１Ａにおけるトランジスタ９５はオフ状態を維持する。

また、セレクタ１９２は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４１に含まれる信号ＵＰＢを信号ＵＰ２として出力し、信号ＭＤＢを信号ＭＤ２として出力し、信号ＤＮＢを信号ＤＮ２として出力する。ドライバ１５１Ｂは、この信号ＵＰ２，ＭＤ２，ＤＮ２に基づいて、信号ＳＩＧ１Ｂを生成する。また、セレクタ１９２は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８１に含まれる信号ＤＮを信号ＵＰ２として出力し、信号ＵＰを信号ＤＮ２として出力し、信号ＭＤ２を“０”（低レベル）にする。ドライバ１５１Ｂは、この信号ＵＰ２，ＭＤ２，ＤＮ２に基づいて、信号ＳＩＧ１Ｎを生成する。

また、セレクタ１９３は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４１に含まれる信号ＵＰＣを信号ＵＰ３として出力し、信号ＭＤＣを信号ＭＤ３として出力し、信号ＤＮＣを信号ＤＮ３として出力する。ドライバ１５１Ｃは、この信号ＵＰ３，ＭＤ３，ＤＮ３に基づいて、信号ＳＩＧ１Ｃを生成する。また、セレクタ１９３は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８２に含まれる信号ＵＰを信号ＵＰ３として出力し、信号ＤＮを信号ＤＮ３として出力し、信号ＭＤ３を“０”（低レベル）にする。ドライバ１５１Ｃは、この信号ＵＰ３，ＭＤ３，ＤＮ３に基づいて、信号ＳＩＧ２Ｐを生成する。

また、セレクタ１９４は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４２に含まれる信号ＵＰＡを信号ＵＰ４として出力し、信号ＭＤＡを信号ＭＤ４として出力し、信号ＤＮＡを信号ＤＮ４として出力する。ドライバ１５２Ａは、この信号ＵＰ４，ＭＤ４，ＤＮ４に基づいて、信号ＳＩＧ２Ａを生成する。また、セレクタ１９４は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８２に含まれる信号ＤＮを信号ＵＰ４として出力し、信号ＵＰを信号ＤＮ４として出力し、信号ＭＤ４を“０”（低レベル）にする。ドライバ１５２Ａは、この信号ＵＰ４，ＭＤ４，ＤＮ４に基づいて、信号ＳＩＧ２Ｎを生成する。

また、セレクタ１９５は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４２に含まれる信号ＵＰＢを信号ＵＰ５として出力し、信号ＭＤＢを信号ＭＤ５として出力し、信号ＤＮＢを信号ＤＮ５として出力する。ドライバ１５２Ｂは、この信号ＵＰ５，ＭＤ５，ＤＮ５に基づいて、信号ＳＩＧ２Ｂを生成する。また、セレクタ１９５は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８３に含まれる信号ＵＰを信号ＵＰ５として出力し、信号ＤＮを信号ＤＮ５として出力し、信号ＭＤ５を“０”（低レベル）にする。ドライバ１５２Ｂは、この信号ＵＰ５，ＭＤ５，ＤＮ５に基づいて、信号ＳＩＧ３Ｐを生成する。

また、セレクタ１９６は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４２に含まれる信号ＵＰＣを信号ＵＰ６として出力し、信号ＭＤＣを信号ＭＤ６として出力し、信号ＤＮＣを信号ＤＮ６として出力する。ドライバ１５２Ｃは、この信号ＵＰ６，ＭＤ６，ＤＮ６に基づいて、信号ＳＩＧ２Ｃを生成する。また、セレクタ１９６は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８３に含まれる信号ＤＮを信号ＵＰ６として出力し、信号ＵＰを信号ＤＮ６として出力し、信号ＭＤ６を“０”（低レベル）にする。ドライバ１５２Ｃは、この信号ＵＰ６，ＭＤ６，ＤＮ６に基づいて、信号ＳＩＧ３Ｎを生成する。

また、セレクタ１９７は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４３に含まれる信号ＵＰＡを信号ＵＰ７として出力し、信号ＭＤＡを信号ＭＤ７として出力し、信号ＤＮＡを信号ＤＮ７として出力する。ドライバ１５３Ａは、この信号ＵＰ７，ＭＤ７，ＤＮ７に基づいて、信号ＳＩＧ３Ａを生成する。また、セレクタ１９７は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８４に含まれる信号ＵＰを信号ＵＰ７として出力し、信号ＤＮを信号ＤＮ７として出力し、信号ＭＤ７を“０”（低レベル）にする。ドライバ１５３Ａは、この信号ＵＰ７，ＭＤ７，ＤＮ７に基づいて、信号ＳＩＧ４Ｐを生成する。

また、セレクタ１９８は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４３に含まれる信号ＵＰＢを信号ＵＰ８として出力し、信号ＭＤＢを信号ＭＤ８として出力し、信号ＤＮＢを信号ＤＮ８として出力する。ドライバ１５３Ｂは、この信号ＵＰ８，ＭＤ８，ＤＮ８に基づいて、信号ＳＩＧ３Ｂを生成する。また、セレクタ１９８は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号Ｓ１８４に含まれる信号ＤＮを信号ＵＰ８として出力し、信号ＵＰを信号ＤＮ８として出力し、信号ＭＤ８を“０”（低レベル）にする。ドライバ１５３Ｂは、この信号ＵＰ８，ＭＤ８，ＤＮ８に基づいて、信号ＳＩＧ４Ｎを生成する。

また、セレクタ１９９は、信号ＳＥＬが“１”（動作モードＭＡ）である場合には、信号Ｓ１４３に含まれる信号ＵＰＣを信号ＵＰ９として出力し、信号ＭＤＣを信号ＭＤ９として出力し、信号ＤＮＣを信号ＤＮ９として出力する。ドライバ１５３Ｃは、この信号ＵＰ９，ＭＤ９，ＤＮ９に基づいて、信号ＳＩＧ３Ｃを生成する。また、セレクタ１９９は、信号ＳＥＬが“０”（動作モードＭＢ）である場合には、信号ＵＰ９，ＭＤ９，ＤＮ９をそれぞれ“０”（低レベル）にする。

（受信装置７０）
図２０Ｂに示したように、受信装置７０は、受信部７１，７２，７３，７４と、処理部７５とを有している。

受信部７１は、信号ＳＩＧ１Ｐ，ＳＩＧ１Ｎを受信するとともに、この信号ＳＩＧ１Ｐ，ＳＩＧ１Ｎに基づいて、受信信号Ｓ７１を生成するものである。受信部７２は、信号ＳＩＧ２Ｐ，ＳＩＧ２Ｎを受信するとともに、この信号ＳＩＧ２Ｐ，ＳＩＧ２Ｎに基づいて、受信信号Ｓ７２を生成するものである。受信部７３は、信号ＳＩＧ３Ｐ，ＳＩＧ３Ｎを受信するとともに、この信号ＳＩＧ３Ｐ，ＳＩＧ３Ｎに基づいて、受信信号Ｓ７３を生成するものである。受信部７４は、信号ＳＩＧ４Ｐ，ＳＩＧ４Ｎを受信するとともに、この信号ＳＩＧ４Ｐ，ＳＩＧ４Ｎに基づいて、受信信号Ｓ７４を生成するものである。

図２４は、受信部７１の一構成例を表すものである。受信部７２〜７４についても同様である。受信部７１は、抵抗素子８１と、アンプ８２と、クロック生成部８３と、フリップフロップ（Ｆ／Ｆ）８４とを有している。

抵抗素子８１は、レーンＬＮ１１における終端抵抗として機能するものであり、抵抗値は、この例では１００［Ω］程度である。抵抗素子８１の一端は入力端子Ｔin1Ｐに接続されるとともに信号ＳＩＧ１Ｐが供給され、他端は入力端子Ｔin1Ｎに接続されるとともに信号ＳＩＧ１Ｎが供給される。

アンプ８２の正入力端子は、抵抗素子８１の一端に接続されるとともに信号ＳＩＧ１Ｐが供給され、負入力端子は、抵抗素子８１の他端に接続されるとともに信号ＳＩＧ１Ｎが供給される。

クロック生成部８３は、アンプ８２の出力信号に基づいて、クロック信号ＲｘＣＫを生成するものである。フリップフロップ８４は、アンプ８２の出力信号を、クロック信号ＲｘＣＫの遷移タイミングでサンプリングし、そのサンプリング結果をデータ信号ＲｘＤとして出力するものである。

このようにして、受信部７１は、信号ＳＩＧ１Ｐ，ＳＩＧ１Ｎに基づいて、データ信号ＲｘＤおよびクロック信号ＲｘＣＫを生成する。そして、受信部７１は、そのデータ信号ＲｘＤおよびクロック信号ＲｘＣＫを、受信信号Ｓ７１として出力するようになっている。

処理部７５（図２０Ｂ）は、受信信号Ｓ７１〜Ｓ７４に基づいて、所定の処理を行うものである。

以上のように本実施の形態では、複数の動作モード（この例では２つの動作モードＭ１，Ｍ２）を設けるようにしたので、様々なインタフェースを実現することができる。

＜３．適用例＞
次に、上記実施の形態および変形例で説明した通信システムの適用例について説明する。

（適用例１）
図２５は、上記実施の形態等の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の通信システムが適用されている。

図２６は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。

ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。

外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。

ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は、画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース３１８は、例えば水晶振動子を含む発振回路３３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

図２７は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ²Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。

センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムやキャリブレーションにより得られた設定値などを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ²Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。ＭＩＰＩインタフェース４１９は、例えば水晶振動子を含む発振回路４３０から供給される基準クロックに基づいて動作するようになっている。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

（適用例２）
図２８は、上記実施の形態等の通信システムが適用される車両制御システム６００の一構成例を表すものである。車両制御システム６００は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車などの動作を制御するものである。この車両制御システム６００は、駆動系制御ユニット６１０と、ボディ系制御ユニット６２０と、バッテリ制御ユニット６３０と、車外情報検出ユニット６４０と、車内情報検出ユニット６５０と、統合制御ユニット６６０とを有している。これらのユニットは、通信ネットワーク６９０を介して互いに接続されている。通信ネットワーク６９０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）、ＦｌｅｘＲａｙ（登録商標）などの任意の規格に準拠したネットワークを用いることができる。各ユニットは、例えば、マイクロコンピュータ、記憶部、制御対象の装置を駆動する駆動回路、通信Ｉ／Ｆなどを含んで構成される。

駆動系制御ユニット６１０は、車両の駆動系に関連する装置の動作を制御するものである。駆動系制御ユニット６１０には、車両状態検出部６１１が接続されている。車両状態検出部６１１は、車両の状態を検出するものであり、例えば、ジャイロセンサ、加速度センサ、アクセルペダルやブレーキペダルの操作量や操舵角などを検出するセンサなどを含んで構成されるものである。駆動系制御ユニット６１０は、車両状態検出部６１１により検出された情報に基づいて、車両の駆動系に関連する装置の動作を制御するようになっている。この駆動系制御ユニット６１０と車両状態検出部６１１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

ボディ系制御ユニット６２０は、キーレスエントリシステム、パワーウィンドウ装置、各種ランプなど、車両に装備された各種装置の動作を制御するものである。

バッテリ制御ユニット６３０は、バッテリ６３１を制御するものである。バッテリ制御ユニット６３０には、バッテリ６３１が接続されている。バッテリ６３１は、駆動用モータへ電力を供給するものであり、例えば２次電池、冷却装置などを含んで構成されるものである。バッテリ制御ユニット６３０は、バッテリ６３１から、温度、出力電圧、バッテリ残量などの情報を取得し、これらの情報に基づいて、バッテリ６３１の冷却装置などを制御するようになっている。このバッテリ制御ユニット６３０とバッテリ６３１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車外情報検出ユニット６４０は、車両の外部の情報を検出するものである。車外情報検出ユニット６４０には、撮像部６４１および車外情報検出部６４２が接続されている。撮像部６４１は、車外の画像を撮像するものであり、例えば、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラなどを含んで構成されるものである。車外情報検出部６４２は、車外の情報を検出するものであり、例えば、天候や気象を検出するセンサや、車両の周囲の他の車両、障害物、歩行者などを検出するセンサなどを含んで構成されるものである。車外情報検出ユニット６４０は、撮像部６４１により得られた画像や、車外情報検出部６４２により検出された情報に基づいて、例えば、天候や気象、路面状況などを認識し、車両の周囲の他の車両、障害物、歩行者、標識や路面上の文字などの物体検出を行い、あるいはそれらと車両との間の距離を検出するようになっている。この車外情報検出ユニット６４０と、撮像部６４１および車外情報検出部６４２との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

車内情報検出ユニット６５０は、車両の内部の情報を検出するものである。車内情報検出ユニット６５０には、運転者状態検出部６５１が接続されている。運転者状態検出部６５１は、運転者の状態を検出するものであり、例えば、カメラ、生体センサ、マイクなどを含んで構成されるものである。車内情報検出ユニット６５０は、運転者状態検出部６５１により検出された情報に基づいて、例えば、運転者の疲労度合、運転者の集中度合い、運転者が居眠りをしていないかどうかなどを監視するようになっている。この車内情報検出ユニット６５０と運転者状態検出部６５１との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

統合制御ユニット６６０は、車両制御システム６００の動作を制御するものである。統合制御ユニット６６０には、操作部６６１、表示部６６２、およびインストルメントパネル６６３が接続されている。操作部６６１は、搭乗者が操作するものであり、例えば、タッチパネル、各種ボタンやスイッチなどを含んで構成されるものである。表示部６６２は、画像を表示するものであり、例えば液晶表示パネルなどを用いて構成されるものである。インストルメントパネル６６３は、車両の状態を表示するものであり、スピードメータなどのメータ類や各種警告ランプなどを含んで構成されるものである。この統合制御ユニット６６０と、操作部６６１、表示部６６２、およびインストルメントパネル６６３との間の通信システムには、例えば、上記実施の形態等の通信システムが適用される。

以上、いくつかの実施の形態および変形例、ならびに適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記の各実施の形態では、本技術を、３つの電圧レベルを有する信号を用いて通信を行う通信システムに適用したが、これに限定されるものではなく、これに代えて、例えば４つ以上の電圧レベルを有する信号を用いて通信を行う通信システムに適用してもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）それぞれが、第１の電圧と、第２の電圧と、前記第１の電圧および前記第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第１の送信部と、
それぞれが、前記複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第２の送信部と、
前記第３の電圧を生成する電圧生成部と
を備え、
前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧をそのドライバの出力端子に伝えるスイッチを有する
送信装置。
（２）前記第１の送信部の前記複数のドライバは、第１のドライバ、第２のドライバ、および第３のドライバを含み、
前記第１のドライバ、前記第２のドライバ、および前記第３のドライバは、それぞれの出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちの互いに異なる電圧に設定する第１の動作を行う
前記（１）に記載の送信装置。
（３）前記送信装置は、第１の動作モードおよび第２の動作モードを有し、
前記第１のドライバ、前記第２のドライバ、および前記第３のドライバは、前記第１の動作モードにおいて、前記第１の動作を行う
前記（２）に記載の送信装置。
（４）前記第１のドライバおよび前記第２のドライバは、前記第２の動作モードにおいて、それぞれの出力端子における電圧を、前記第１の電圧および前記第２の電圧のうちの互いに異なる電圧に設定する第２の動作を行う
前記（３）に記載の送信装置。
（５）前記第２の送信部の前記複数のドライバは、第４のドライバ、第５のドライバ、および第６のドライバを含み、
前記第４のドライバ、前記第５のドライバ、および前記第６のドライバは、前記第１の動作モードにおいて、前記第１の動作を行い、
前記第３のドライバおよび前記第４のドライバは、前記第２の動作モードにおいて、前記第２の動作を行い、
前記第５のドライバおよび前記第６のドライバは、前記第２の動作モードにおいて、前記第２の動作を行う
前記（４）に記載の送信装置。
（６）前記電圧生成部は、前記送信装置に接続された伝送路の線路インピーダンスに対応した出力インピーダンスを有する
前記（１）から（５）のいずれかに記載の送信装置。
（７）前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、抵抗素子を有し、
前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバのそれぞれにおいて、前記スイッチは、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧を、前記抵抗素子を介して、そのドライバの出力端子に伝える
前記（１）から（６）のいずれかに記載の送信装置。
（８）前記抵抗素子は、前記送信装置に接続された伝送路の線路インピーダンスに対応した抵抗値を有する
前記（７）に記載の送信装置。
（９）前記電圧生成部は、前記第１の電圧に対応する第１の電源と、前記第２の電圧に対応する第２の電源との間の経路上に設けられた複数の抵抗素子を有する
前記（１）から（８）のいずれかに記載の送信装置。
（１０）前記電圧生成部は、前記第３の電圧を生成するレギュレータを有する
前記（１）から（８）のいずれかに記載の送信装置。
（１１）送信装置と、
受信装置と
を備え、
前記送信装置は、
それぞれが、第１の電圧と、第２の電圧と、前記第１の電圧および前記第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第１の送信部と、
それぞれが、前記複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第２の送信部と、
前記第３の電圧を生成する電圧生成部と
を有し、
前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧をそのドライバの出力端子に伝えるスイッチを有する
通信システム。

１，２Ａ，２Ｂ…通信システム、１０，６０…送信装置、１１…クロック生成部、１２…処理部、１６，１６Ａ，１６Ｂ，１６Ｃ…電圧生成部、２１…マッパ、２２Ｆ，２２Ｒ，２２Ｐ…シリアライザ、２３…送信シンボル生成部、２４…信号生成部、２５…フリップフロップ、３０，７０…受信装置、３１〜３３…受信部、３４…処理部、４１Ａ，４１Ｂ，４１Ｃ…抵抗素子、４２Ａ，４２Ｂ，４２Ｃ…スイッチ、４３Ａ，４３Ｂ，４３Ｃ…アンプ、４４…クロック生成部、４５，４６…フリップフロップ、４７…信号生成部、５１…リファレンス電圧生成部、５２…オペアンプ、５３…容量素子、５４…抵抗素子、５５，５６…抵抗素子、５７…容量素子、６２…処理部、６３…パターン生成部、６４…セレクタ、６５…シリアライザ、７１〜７４…受信部、７５…処理部、８１…抵抗素子、８２…アンプ、８３…クロック生成部、８４…フリップフロップ、９１，９４，９５…トランジスタ、９２，９３，９６…抵抗素子、１００…伝送路、１０１Ａ，１０１Ｂ，１０１Ｃ，１０２Ａ，１０２Ｂ，１０２Ｃ，１０３Ａ，１０３Ｂ，１０３Ｃ…線路、１１０…伝送路、１１１Ｐ，１１１Ｎ，１１２Ｐ，１１２Ｎ，１１３Ｐ，１１３Ｎ，１１４Ｐ，１１４Ｎ…線路、１３１〜１３３…送信信号生成部、１４１〜１４３…ドライバ制御部、１５１〜１５３，２５１〜２５３…ドライバ部、１５１Ａ，１５１Ｂ，１５１Ｃ，１５２Ａ，１５２Ｂ，１５２Ｃ，１５３Ａ，１５３Ｂ，１５３Ｃ，２５１Ａ，２５１Ｂ，２５１Ｃ，２５２Ａ，２５２Ｂ，２５２Ｃ，２５３Ａ，２５３Ｂ，２５３Ｃ…ドライバ、１８１〜１８４…送信信号生成部、１９１〜１９９…セレクタ、ＤＳ，ＮＳ…シンボル、Ｄ１〜Ｄ３，Ｔｘ１〜Ｔｘ３…シンボル信号、ＬＮ１〜ＬＮ３，ＬＮ１１〜ＬＮ１４…レーン、Ｓ３１〜Ｓ３３，Ｓ７１〜Ｓ７４…受信信号、Ｓ６４…信号、Ｓ１３１〜Ｓ１３３…送信信号、Ｓ１４１〜Ｓ１４３，Ｓ１８１〜Ｓ１８４…信号、ＳＩＧ１Ａ，ＳＩＧ１Ｂ，ＳＩＧ１Ｃ，ＳＩＧ２Ａ，ＳＩＧ２Ｂ，ＳＩＧ２Ｃ，ＳＩＧ３Ａ，ＳＩＧ３Ｂ，ＳＩＧ３Ｃ…信号、Ｔin1Ａ，Ｔin1Ｂ，Ｔin1Ｃ，Ｔin1Ｐ，Ｔin1Ｎ，Ｔin2Ａ，Ｔin2Ｂ，Ｔin2Ｃ，Ｔin2Ｐ，Ｔin2Ｎ，Ｔin3Ａ，Ｔin3Ｂ，Ｔin3Ｃ，Ｔin3Ｐ，Ｔin3Ｎ…入力端子、Ｔout1Ａ，Ｔout1Ｂ，Ｔout1Ｃ，Ｔout2Ａ，Ｔout2Ｂ，Ｔout2Ｃ，Ｔout3Ａ，Ｔout3Ｂ，Ｔout3Ｃ…出力端子、ＴｘＦ０〜ＴｘＦ６，ＴｘＦ９，ＴｘＲ０〜ＴｘＲ６，ＴｘＲ９，ＴｘＰ０〜ＴｘＰ６，ＴｘＰ９，ＲｘＦ，ＲｘＲ，ＲｘＰ…遷移信号、ＳＥＬ…信号、ＴｘＣＫ，ＲｘＣＫ…クロック信号、ＵＡ１〜ＵＡＭ，ＵＢ１〜ＵＢＭ，ＵＣ１〜ＵＣＭ，ＤＡ１〜ＤＡＭ，ＤＢ１〜ＤＢＭ，ＤＣ１〜ＤＣＭ…回路、ＵＰＡ，ＭＤＡ，ＤＮＡ，ＵＰＢ，ＭＤＢ，ＤＮＢ，ＵＰＣ，ＭＤＣ，ＤＮＣ，ＵＰ１〜ＵＰ９，ＭＤ１〜ＭＤ９，ＤＮ１〜ＤＮ９…信号、Ｖｄｃ…信号、ＶＨ…高レベル電圧、ＶＬ…低レベル電圧、ＶＭ…中レベル電圧、Ｖref…リファレンス電圧。

Claims (10)

1. それぞれが、第１の電圧と、第２の電圧と、前記第１の電圧および前記第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第１の送信部と、
   それぞれが、前記複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第２の送信部と、
   前記第３の電圧を生成する電圧生成部と
   を備え、
   前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧をそのドライバの出力端子に伝えるスイッチを有し、
   前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、抵抗素子を有し、
   前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバのそれぞれにおいて、前記スイッチは、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧を、前記抵抗素子を介して、そのドライバの出力端子に伝える
   送信装置。
2. 前記第１の送信部の前記複数のドライバは、第１のドライバ、第２のドライバ、および第３のドライバを含み、
   前記第１のドライバ、前記第２のドライバ、および前記第３のドライバは、それぞれの出力端子における電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちの互いに異なる電圧に設定する第１の動作を行う
   請求項１に記載の送信装置。
3. 前記送信装置は、第１の動作モードおよび第２の動作モードを有し、
   前記第１のドライバ、前記第２のドライバ、および前記第３のドライバは、前記第１の動作モードにおいて、前記第１の動作を行う
   請求項２に記載の送信装置。
4. 前記第１のドライバおよび前記第２のドライバは、前記第２の動作モードにおいて、それぞれの出力端子における電圧を、前記第１の電圧および前記第２の電圧のうちの互いに異なる電圧に設定する第２の動作を行う
   請求項３に記載の送信装置。
5. 前記第２の送信部の前記複数のドライバは、第４のドライバ、第５のドライバ、および第６のドライバを含み、
   前記第４のドライバ、前記第５のドライバ、および前記第６のドライバは、前記第１の動作モードにおいて、前記第１の動作を行い、
   前記第３のドライバおよび前記第４のドライバは、前記第２の動作モードにおいて、前記第２の動作を行い、
   前記第５のドライバおよび前記第６のドライバは、前記第２の動作モードにおいて、前記第２の動作を行う
   請求項４に記載の送信装置。
6. 前記電圧生成部は、前記送信装置に接続された伝送路の線路インピーダンスに対応した出力インピーダンスを有する
   請求項１に記載の送信装置。
7. 前記抵抗素子は、前記送信装置に接続された伝送路の線路インピーダンスに対応した抵抗値を有する
   請求項１から請求項６のいずれか一項に記載の送信装置。
8. 前記電圧生成部は、前記第１の電圧に対応する第１の電源と、前記第２の電圧に対応する第２の電源との間の経路上に設けられた複数の抵抗素子を有する
   請求項１から請求項７のいずれか一項に記載の送信装置。
9. 前記電圧生成部は、前記第３の電圧を生成するレギュレータを有する
   請求項１から請求項８のいずれか一項に記載の送信装置。
10. 送信装置と、
    受信装置と
    を備え、
    前記送信装置は、
    それぞれが、第１の電圧と、第２の電圧と、前記第１の電圧および前記第２の電圧の間の第３の電圧とを含む複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第１の送信部と、
    それぞれが、前記複数の電圧を用いて信号を送信可能に構成された複数のドライバを有し、シンボルのシーケンスを送信する第２の送信部と、
    前記第３の電圧を生成する電圧生成部と
    を有し、
    前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧をそのドライバの出力端子に伝えるスイッチを有し、
    前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバは、それぞれ、抵抗素子を有し、
    前記第１の送信部の前記複数のドライバ、および前記第２の送信部の前記複数のドライバのそれぞれにおいて、前記スイッチは、オン状態になることにより、前記電圧生成部が生成した前記第３の電圧を、前記抵抗素子を介して、そのドライバの出力端子に伝える
    通信システム。

Images