JP6056411B2 - 電圧検出回路及びトランジスタの特性測定方法 - Google Patents

Description

本発明は、パワートランジスタの電圧検出回路及び特性測定方法に関する。

近年、パワートランジスタの発展に伴い、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）、窒素ガリウム（ＧａＮ）層を電子走行層として用いる高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）などの高耐圧半導体スイッチング素子の高性能化が進められている。

スイッチング電源に用いられるパワートランジスタにおいては、特に低損失化は重要な課題であり、パワートランジスタの動作性能指標としてオン抵抗が用いられる。

しかしながら、近年のパワートランジスタは高速動作を行なうことが多く、ＤＣ特性から計算されるオン抵抗だけでは十分な性能指針にはならない。

そこで、パワートランジスタのスイッチング動作中の実効的な性能指針として動的オン抵抗Ronを測定することが必要となってくる。

図１を参照して、動的オン抵抗Ronは、パワートランジスタのゲート端子にパルス電圧を入力し、その時にドレインに流れているオン電流Ids_onとオン電圧Vds_onより、動的オン抵抗Ron=Vds_on/Ids_onで計算される。

図２は、パワートランジスタのゲートをスイッチングしたときの、ドレイン電圧とドレイン電流から、スイッチング損失と動的オン抵抗Ronを計算して波形に表わしたものである。

一般的にパワートランジスタの動的オン抵抗Ronの大きさはパワートランジスタがオフ状態の時に印加される電圧（オフ電圧Vds_off）に依存する場合が多い。これはオフからオン、オンからオフへ切り替わる時のドレイン−ソース間電圧Vds波形とドレイン−ソース電流Ids波形のオーバーラップによって生じるスイッチング損失とVds_onとIds_onによる導通損失によって生じるジュール熱によってトランジスタの感じる温度が変化することが一つの原因である。

あるいは化合物半導体を用いたパワートランジスタにおいては、半導体表面、界面に存在する電子・正孔捕獲準位によって電流、電圧波形がVds_offに依存することが知られている。

特開２００８−３０９７０２号公報

図３は、パワートランジスタの動的オン抵抗Ronを測定するための測定回路及び測定装置の構成を示す。

動的オン抵抗Ronを測定する場合、被測定トランジスタのゲートをスイッチングすることでオフ時間Toffの間にドレイン−ソース端子間に印加される数百ボルトの電圧（オフ電圧）とオン時間Tonの間に数ミリボルトの電圧（オン電圧）とが100kHz〜数MHzの周波数（= 1/(Ton+Toff））で時間的に繰り返される電圧波形を測定することになる。

通常はオシロスコープと減衰器を装備したプローブを利用して被測定トランジスタのドレイン−ソース電圧を測定し、同時にカレントプローブにて、ドレイン−ソース電流を測定する。

オシロスコープの入力端子の検出器利得（レンジ）の設定は一般に入力される電圧の高い方（オフ電圧）で決定する。

測定される電圧がオシロスコープの入力端子の許容電圧を越える場合、減衰器を装備したプローブを用いてオシロスコープの入力端子に入力される電圧を更に低下させる方法がとられる。

図４は、減衰器を装備したプローブの等価回路図を示す。

オシロスコープで電圧波形を測定する場合、減衰器の持つ減衰用抵抗Rpと容量Cpによる時定数（τp＝Cp・Rp）およびオシロスコープの入力端子の持つ抵抗Rscと容量Cscによる時定数（τsc＝Csc・Rsc）を完全に一致させることによって、オシロスコープ上で観測される波形とプローブ先端で検出される電圧波形とが、理論上、同じになることが知られている。

しかし、実際には、プローブやオシロスコープの入力端子に存在する寄生容量、抵抗、インダクタンス等によってτpとτscを完全に一致させることはできない。特にトランジスタのオン動作時間が短くなればなるほどこれら時定数の一致度は悪くなってくる。また、長時間の測定において、測定環境の温度変動にともなうRp、Cp、Rsc、Cscの値が変化し、調整されたτp、τscにズレが生じるため、正しい測定ができなくなってしまう。

すると、これら時定数の差は結果として、オシロスコープ上で観測される電圧応答波形に狂いを発生させる。つまり、オシロスコープの入力レンジ設定による許容誤差と減衰器によって低い電圧（オン電圧）値が正しく測定できないという問題がある。

図５は、図３に示す様に減衰器を装備したプローブにてパワートランジスタの特性を測定した場合を計算機でシミュレーションした結果を示す。

被測定トランジスタのゲートにパルス信号源からのパルスを入力し、それに対するドレイン電圧、ドレイン電流、ゲート電圧およびドレイン・ソース間電圧をドレイン電流で割った抵抗値の応答波形をシミュレーションしたものである。

図中Ａの波形はドレイン・ソース間電圧Vdsをドレイン電流Idsで割った値で、オン時ではオン抵抗を表すものである。図中Ｂの波形は、ドレイン電圧のパルス応答波形、Ｃの波形はドレイン電流の応答波形、Ｄの波形はゲートドライバからの出力波形を表わしている。

Ｅの波形は、Ａの波形の部分拡大図で、Ｆの波形は、Ｂの波形の部分拡大図である。Ｆの波形に記載されている電圧値V(drain)、V(probe)は，次の通りである。

V(drain)：図３の測定回路における被測定トランジスタのドレイン端子の電位
V(probe)：図４のプローブ等価回路のprobe端子における電位
図５に示す様に、パワートランジスタのオフからオンへの切り替わりにおいて、ドレイン・ソース間電圧の波形がアンダーシュートを起こす。その時、オン電圧の値が０Ｖ以下になる場合が発生して、正しくオン抵抗を決定することができない。

オシロスコープの入力端子に入力される電圧が許容範囲内であっても、その値が表示レンジを大幅に超える場合、オシロスコープの入力段に設置されている増幅器が飽和、歪みを発生し、画面に表示される数値に大きな誤差が含まれ正しく評価できないことがある。

オフ電圧が印加されたときに、強制的に電圧をクランプする回路を設けて、オシロスコープへの入力電圧をオシロスコープの入力端子の許容電圧以上にならないようにする手法がある。しかしながら、この手法では、パワートランジスタへは正しいオフ電圧が印加されずにオシロスコープの入力許容電圧が印加されるだけとなるか、あるいは、オシロスコープの入力レンジを、入力される最小電圧に対して適切に設定できないため、動的オン抵抗のオフ電圧依存性を正しく評価することができない。

本技術は、上記に鑑み、パワートランジスタの動作時のドレイン電圧の測定誤差を少なくして、精度良くドレイン電圧を測定できる電圧検出回路及び測定方法を提供することを目的とする。

開示の電圧検出回路によれば、被測定トランジスタと、前記被測定トランジスタのドレイン端子に接続されたスイッチと、前記被測定トランジスタのゲートを駆動するドライバと同期して前記スイッチを制御するドライバ回路と、前記スイッチの、前記被測定トランジスタのドレイン端子に接続された端子とは他方の端子に接続された分圧抵抗と
を含む電圧検出回路が提供される。

開示の電圧検出回路によれば、オシロスコープで、被測定トランジスタのドレイン電圧を被測定トランジスタがオンの期間だけ測定することができるため、オシロスコープの入力レンジの感度を高くすることができる。しかも、減衰器付きプローブを使用しなくてもよいので、被測定トランジスタのオン電圧の検出精度を向上させることができるという効果を奏する。

動的オン抵抗について説明するための図である。 パワートランジスタの動作波形を示す図である。 パワートランジスタの動的オン抵抗を測定するための測定回路及び測定装置の構成を示す図である。 減衰器を装備したプローブの等価回路図である。 パワートランジスタの特性をシミュレーションした結果を表わす図である。 本発明の原理を説明するための図である。 第１の実施形態の電圧検出回路図である。 第２の実施形態の電圧検出回路図である。 第３の実施形態の電圧検出回路図である。 第２の実施形態の電圧検出回路を用いてパワートランジスタの特性を測定した場合のシミュレーション結果を表わす図である。 本実施形態の測定方法を取り入れた半導体トランジスタあるいは集積回路の製造工程について説明するための図である。

図６は本発明の原理を説明するための図である。被測定トランジスタ３のドレイン端子１６は負荷２の一方の端子に接続され、ソース端子１８は接地される。負荷２の他方の端子は、電源１に接続される。被測定トランジスタ３のゲート端子１７は発振抑制用ゲート抵抗Ｒ４の一方の端子に接続され、発振抑制用ゲート抵抗Ｒ４の他方の端子は被測定トランジスタ３を駆動するゲートドライバ５の出力端子に接続される。そして、被測定トランジスタ３を駆動するゲートドライバ５の入力端子には、ゲートドライバ５を制御するパルス発生器６の出力端子が接続される。

被測定トランジスタ３のドレイン端子１６と負荷２との接続ノードは、スイッチ８の一方の端子に接続され、スイッチ８の他方の端子は、分圧用抵抗Ｒ２の一方の端子に接続される。分圧用抵抗Ｒ２の他方の端子は分圧用抵抗Ｒ１の一方の端子とオシロスコープの入力に接続され、分圧用抵抗Ｒ１の他方の端子は接地される。

スイッチ８の開閉は、ゲートドライバ１０で制御され、ゲートドライバ１０の入力端子には、ゲートドライバ１０を制御するパルス発生器１１の出力端子が接続される。パルス発生器１１は、前記被測定トランジスタ３を駆動するゲートドライバ５を制御するパルス発生器６が発生するパルスと同期したパルス発生し。この同期パルスを、スイッチ８を開閉するゲートドライバ１０の入力端子に供給する、つまり、スイッチ８は、被測定トランジスタ３と同期して開閉されることになる。オシロスコープには、このスイッチ８がオンの期間だけ、被測定トランジスタ３のドレイン電圧を分圧用抵抗Ｒ１とＲ２で分圧した、ドレイン電圧×Ｒ１／（Ｒ１＋Ｒ２）電圧が入力される。

同時に、カレントプローブ３０にて、被測定トランジスタ３のソース側に流れるドレイン電流Ｉｄｓを測定し、前記ドレイン電圧とから動的オン抵抗Ｒｏｎを求めることができる。

オシロスコープで、被測定トランジスタ３のドレイン電圧のオン電圧の期間（Ton）だけ測定することができれば、オシロスコープの入力レンジの感度を高くすることができ、しかも減衰器が装着されたプローブを使用する必要がなくなるため、オン電圧を高い精度で測定することができる。またパワートランジスタへは所望のオフ電圧が印加された後に測定できるため、動的オン抵抗のオフ電圧依存性を正しく評価することが可能となる。

図７は本発明の原理を具体化した第１の実施形態の電圧検出回路を示す。被測定トランジスタ３として、例えば電力用途のパワートランジスタで、電界効果型トランジスタやＭＯＳトランジスタ、バイポーラトランジスタ、ＧａＮ−ＨＥＭＴ、あるいはこれらの複合型トランジスタや同一機能を有する集積回路でも構わない。被測定トランジスタ３のドレイン端子１６を電源１、キャパシタ１５、負荷２の接続された接続線２４に接続し、ソース端子１８を接地する。ゲート端子１７はゲート抵抗Ｒ４の一方の端子に接続され、ゲート抵抗Ｒ４の他方の端子は被測定トランジスタ３を駆動するゲートドライバ５の出力端子に接続される。

被測定トランジスタ３を駆動するゲートドライバ５としては、例えばその出力段に相補型トランジスタの構成を有するか、あるいは単一のシングルエンドトランジスタの構成を有し、それらトランジスタは電界効果型トランジスタやＭＯＳトランジスタ、バイポーラトランジスタ、あるいはこれらの複合型トランジスタや同一機能を有する集積回路でも構わない。

そして、被測定トランジスタ３を駆動するゲートドライバ５の入力端子には、ゲートドライバ５を制御するパルス発生器６の出力端子が接続される。ここで、パルス発生器６の出力電圧が、直接被測定トランジスタ３をオン、オフできる電圧値を出力できるのであれば、ゲートドライバ５は、無くても構わない。また、パルス発生器６とゲートドライバ５との間にはゲートドライバ５の出力を安定化させるための抵抗を挿入しても構わない。

スイッチトランジスタ８Ａとして、例えば小電力用かつ被測定トランジスタ３の耐圧と同じ耐圧か、あるいはそれ以上の耐圧を有し、そのオン抵抗が分圧抵抗Ｒ１、分圧抵抗Ｒ２の総和よりも十分小さいトランジスタであり、電界効果型トランジスタでもバイポーラトランジスタでも構わない。スイッチトランジスタ８Ａのドレイン端子１９と被測定トランジスタ３のドレイン端子１６は接続線２２で結線される。スイッチトランジスタ８Ａのソース端子２１は分圧用抵抗Ｒ２の一方の端子に接続される。分圧用抵抗Ｒ２の他方の端子は分圧用抵抗Ｒ１の一方の端子に接続され、さらに分圧用抵抗Ｒ１の他方の端子は接地される。

スイッチトランジスタ８Ａのゲート端子２０にはゲート抵抗Ｒ９の一方の端子が接続され、ゲート抵抗Ｒ９の他方の端子はスイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａの出力端子に接続される。スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａは制御端子を有し、スイッチトランジスタ８Ａのソース端子２１に接続線２３によって接続される。

ここで、スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａとして、例えば、スイッチトランジスタ８Ａのゲート端子２０に接続する出力端子の電位をスイッチトランジスタ８Ａのソース端子２１の電位分だけレベルをシフトする機能を有し、ゲート端子２０にはソース端子２１の電位にスイッチトランジスタ８Ａをオンするのに必要な電位差を追加できる機能を有するドライバを使用すればよい。この接続によって、スイッチトランジスタ８Ａのソース端子２１の電位が０でなくても、スイッチトランジスタ８Ａのゲート端子２０とソース端子２１の間にゲートドライバ１０Ａの出力パルスが正しく印加される。

スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａの入力端子には、ゲートドライバ１０Ａを駆動するためのパルス発生器１１の出力端子が接続される。さらにこのパルス発生器１１は被測定トランジスタ３を駆動するゲートドライバ５を制御するためのパルス発生器６と同期用配線７によって接続され、パルス発生器１１とパルス発生器６とは同一のタイミングでパルスを発生する。

オシロスコープの入力端子は、分圧抵抗Ｒ２と分圧抵抗Ｒ１との間の分圧端子２５へ接続される。ここで、分圧抵抗Ｒ１と分圧抵抗Ｒ２の値は、例えば分圧抵抗Ｒ１の値＝５０Ω、分圧抵抗Ｒ２の値＝４５０Ωにすれば、分圧端子２５の電位は、被測定トランジスタ３のドレイン電圧の１／１０になるので、オシロスコープの入力端子の電圧測定レンジを１０倍上げることができる。

本実施形態においては、オシロスコープで、被測定トランジスタ３のドレイン電圧を被測定トランジスタ３がオンの期間だけ測定することができるため、オシロスコープの入力レンジの感度を高くすることができる。しかも、減衰器付きプローブを使用することなく、オシロスコープの電圧測定レンジをオフ電圧で決定せず、オン電圧の上限で設定することができるためオン電圧の検出精度を向上させることができる。また、オフ電圧をクランプさせることなく、被測定トランジスタへ適切にオフ電圧を印加してオン電圧をオシロスコープの電圧測定レンジを適切にして精度良く電圧検出可能となる。

図８は本発明を具体化した第２の実施形態の電圧検出回路を示す。図８において、図７に示す第１の実施形態の電圧検出回路と同一又は同等の構成要素には同一符号を付し、その説明を省略する。

第２の実施形態の電圧検出回路においては、第１の実施形態のスイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａの代わりに、その出力電圧を任意の値に変更可能な可変利得機能を有するゲートドライバ１０Ｂとしている。

スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ｂは、ドライバの電源電圧を変化させることで出力電圧を変更できるのであればそれでも良い。

本実施形態においても、オシロスコープで、被測定トランジスタ３のドレイン電圧を被測定トランジスタ３がオンの期間だけ測定することができるため、オシロスコープの入力レンジの感度を高くすることができ、しかも減衰器が装着されたプローブを使用する必要がなくなるため、オン電圧を高い精度で測定することができる。

図９は本発明を具体化した第３の実施形態の電圧検出回路を示す。図９において、図７に示す第１の実施形態の電圧検出回路と同一又は同等の構成要素には同一符号を付し、その説明を省略する。

第３の実施形態の電圧検出回路においては、スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａの入力端子は、被測定トランジスタ３を駆動するゲートドライバ５Ａの出力と接続線７Ａにより接続される。被測定トランジスタ用ゲートドライバ５Ａとして、例えばその出力段に相補型トランジスタの構成を有するか、あるいは単一のシングルエンドトランジスタの構成を有し、それらトランジスタは電界効果型トランジスタやＭＯＳトランジスタ、バイポーラトランジスタ、あるいはこれらの複合型トランジスタや同一機能を有する集積回路でも構わない。この様にすることで、スイッチトランジスタ８Ａは，被測定トランジスタ３と同一のタイミングでオンオフされることになる。

あるいは、スイッチトランジスタ８Ａを駆動するゲートドライバ１０Ａの入力端子を、接続線によりゲートドライバ５Ａを制御するパルス発生器６の出力端子に直接接続してもよい。ただし、パルス発生器６が、ゲートドライバ１０Ａとゲートドライバ５Ａの２つのゲートドライバを制御することができる出力能力を有する必要がある。

本実施形態においても、オシロスコープで、被測定トランジスタ３のドレイン電圧を被測定トランジスタ３がオンの期間だけ測定することができるため、オシロスコープの入力レンジの感度を高くすることができ、しかも減衰器が装着されたプローブを使用する必要がなくなるため、オン電圧を高い精度で測定することができる。

図１０は第２の実施形態の電圧検出回路を用いてパワートランジスタの特性を測定した場合を計算機でシミュレーションした結果を示す。

被測定トランジスタ３のゲートにパルスを入力し、それに対するドレイン電圧、ドレイン電流、ゲート電圧およびドレイン電圧をドレイン電流で割った抵抗値の応答波形をシミュレーションしたものである。

図中Ａの波形はドレイン・ソース間電圧Vdsをドレイン電流Idsで割った値で、オン時ではオン抵抗を表すものである。図中Ｂの波形はドレイン電圧のパルス応答波形、Ｃの波形はドレイン電流の応答波形、Ｄの波形はゲートドライバ１０Ｂからの出力波形を表わしている。

Ｅの波形は、Ａの波形の部分拡大図で、Ｆの波形は、Ｂの波形の部分拡大図である。Ｆの波形に記載されている電圧値V(drain)、V(probe)、V(bnc)は，次の通りである。

V(drain)：図３の測定回路における被測定トランジスタのドレイン端子の電位
V(probe)：図４のプローブ等価回路のprobe端子における電位
V(bnc)：図８の分圧端子２５の電位
Ｆの波形より、V(drain)が正しい値であり、V(bnc)の結果はV(drain)のそれに一致していることがわかる。一方V(probe)は負の値を示しており、明らかに誤った結果になっていることがわかる。第２の実施形態による電圧検出回路では、オン時の電圧は、V(drain)の値と一致し、更にオフ時の電圧は１０Ｖ以下に抑えられているため、オシロスコープへの入力電圧は実際の電圧の１／４０以下になっているためオシロスコープの入力感度を最低でも約４０倍にまで引き上げることが可能になることがわかる。

最後に、図１１を用いて、本実施形態の測定方法を取り入れた、半導体トランジスタあるいは集積回路（ＩＣ）の製造から製品出荷までの工程について説明する。

まず、Ｓ１の工程は、トランジスタあるいはＩＣの形成プロセスを示し、例えばトランジスタ構造あるいは集積回路構造が形成された半導体ウェハに対して、試験のための電気的な接続を行なう工程を示す。この段階で、トランジスタあるいはＩＣの電気的インターフェースである電極に電圧あるいは電流を与えるための針あるいはプローブを接触させ、電圧あるいは電流を印加してそこに現れる静的、動的な応答特性を測定する。製造不良などで、静的、動的な応答特性が規格を満たさないもの選別する（第１の選別）。

次いで、Ｓ２の工程で、本発明の電圧検出回路を導入したスイッチング特性の評価を行なうことによって、所望の動作をしないトランジスタあるいはＩＣを的確に選別する（第２の選別）。第１、第２の選別によって、後に続くパッケージ化工程での不要なパッケージ化作業を取り除くことが可能となる。

次いで、Ｓ３の工程で、ウェハ状態にあったトランジスタあるいはＩＣをダイシング等で個々のチップ（素子）に個片化する。

次いで、Ｓ４の工程で、前記Ｓ１とＳ２の工程で不良と判断されたトランジスタあるいはＩＣを含むチップ以外のチップだけを選別して、樹脂封止を行ない、外部接続端子を形成してパッケージ化する。

次いで、Ｓ５の工程で、パッケージ化されたトランジスタあるいはＩＣに対して、再び本発明の電圧検出回路を導入したスイッチング特性の評価を行ない、動的な応答特性を評価して最終選別を実施する（第３の選別）。

Ｓ６の工程で、前記Ｓ５の選別でパスしたものだけ製品出荷する。

以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１ 電源
２ 負荷
３ 被測定トランジスタ
Ｒ４、Ｒ９ ゲート抵抗
５、５Ａ、１０、１０Ａ ゲートドライバ
６、１１ パルス発生器
７ 同期用配線
７Ａ 接続線
８ スイッチ
８Ａ スイッチトランジスタ
１５ キャパシタ
１６、１９ ドレイン端子
１７、２０ ゲート端子
１８、２１ ソース端子
２２、２３、２４ 接続線
２５ 分圧端子
３０ カレントプローブ

Claims (6)

1. 被測定トランジスタと、
   前記被測定トランジスタのドレイン端子に接続されたスイッチと、
   前記被測定トランジスタのゲートを制御する信号を発生する第１パルス発生器と、
   前記第１パルス発生器と同期して前記スイッチを制御する信号を発生する第２パルス発生器と、
   前記スイッチの、前記被測定トランジスタのドレイン端子に接続された端子とは他方の端子に接続された分圧抵抗と
   を含むことを特徴とする、前記被測定トランジスタの前記ドレイン端子の電圧を検出するための電圧検出回路。
2. 前記被測定トランジスタは、
   電界効果型トランジスタ、ＭＯＳトランジスタ、ＧａＮ−ＨＥＭＴ、あるいはこれらの複合型トランジスタである
   ことを特徴とする請求項１に記載の電圧検出回路。
3. 前記スイッチは、電界効果型またはバイポーラ型のトランジスタであり、前記被測定トランジスタの耐圧と同じ耐圧か、あるいはそれ以上の耐圧を有する
   ことを特徴とする請求項２に記載の電圧検出回路。
4. 被測定トランジスタ周辺に、
   前記被測定トランジスタのドレイン端子に接続されたスイッチと、
   前記被測定トランジスタのゲートを制御する信号を発生する第１パルス発生器と、
   前記第１パルス発生器と同期して前記スイッチを制御する信号を発生する第２パルス発生器と、
   前記スイッチの、前記被測定トランジスタのドレイン端子に接続された端子とは他方の端子に接続された分圧抵抗と
   を設け、
   前記被測定トランジスタを駆動するドライバと前記スイッチを制御するドライバ回路を同時にオフオンさせ、
   前記分圧抵抗で分圧された被測定トランジスタのドレイン電圧を測定し、
   同時に前記被測定トランジスタのオン電流を測定し、
   前記分圧されたドレイン電圧と、前記オン電流とから、前記被測定トランジスタのオン抵抗を計算する
   ことを特徴とするトランジスタの特性測定方法。
5. 前記分圧抵抗で分圧された被測定トランジスタのドレイン電圧を、直接オシロスコープの入力に接続する
   ことを特徴とする請求項４に記載のトランジスタの特性測定方法。
6. ＮＰＮ型バイポーラトランジスタと、
   前記ＮＰＮ型バイポーラトランジスタのコレクタ端子に接続されたスイッチと、
   前記ＮＰＮ型バイポーラトランジスタのゲートを制御する信号を発生する第１パルス発生器と、
   前記第１パルス発生器と同期して前記スイッチを制御する信号を発生する第２パルス発生器と、
   前記スイッチの、前記ＮＰＮ型バイポーラトランジスタのコレクタ端子に接続された端子とは他方の端子に接続された分圧抵抗と
   を含むことを特徴とする
   前記ＮＰＮ型バイポーラトランジスタの前記コレクタ端子の電圧を検出するための電圧検出回路。