JP2012038930A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2012038930A JP2012038930A JP2010177943A JP2010177943A JP2012038930A JP 2012038930 A JP2012038930 A JP 2012038930A JP 2010177943 A JP2010177943 A JP 2010177943A JP 2010177943 A JP2010177943 A JP 2010177943A JP 2012038930 A JP2012038930 A JP 2012038930A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- depletion type
- source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000008719 thickening Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 14
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 13
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 13
- 230000000694 effects Effects 0.000 description 6
- 101000722054 Homo sapiens Dynamin-like 120 kDa protein, mitochondrial Proteins 0.000 description 5
- 101000614988 Homo sapiens Mediator of RNA polymerase II transcription subunit 12 Proteins 0.000 description 5
- 238000009434 installation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】SOI基板に形成されたMOSトランジスタを含む半導体集積回路装置において、半導体集積回路装置に入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、回路動作を安定させる。
【解決手段】MOSトランジスタM1〜M9は、シリコン基板、BOX酸化膜及びシリコン活性層を有するSOI基板に形成され、かつ、ソース拡散層の底部及びドレイン拡散層の底部がBOX酸化膜に到達して形成されている。エンハンスメント型PchMOSトランジスタM3,M4、M5,M7は、デプリーション型NchMOSトランジスタM10を介して、電源電圧が入力される電源端子VDDに接続されている。MOSトランジスタM10は、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
【選択図】図1
【解決手段】MOSトランジスタM1〜M9は、シリコン基板、BOX酸化膜及びシリコン活性層を有するSOI基板に形成され、かつ、ソース拡散層の底部及びドレイン拡散層の底部がBOX酸化膜に到達して形成されている。エンハンスメント型PchMOSトランジスタM3,M4、M5,M7は、デプリーション型NchMOSトランジスタM10を介して、電源電圧が入力される電源端子VDDに接続されている。MOSトランジスタM10は、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
【選択図】図1
Description
本発明は、半導体集積回路装置に関し、特にSOI(Silicon on Insulator)基板を用いた半導体集積回路装置に関するものである。
IC(Integrated Circuit、集積回路)の省電力化を図るために、SOI基板を用いたMOS(metal oxide semiconductor)トランジスタが開発されている(例えば特許文献1,2を参照。)。SOI基板は、シリコン活性層に形成されるMOSトランジスタのソース及びドレインの底部がBOX酸化膜に到達して形成されていると、そのMOSトランジスタにおける接合容量を軽減できる。
図7は、SOI基板に形成されたMOSトランジスタを示す概略的な断面図である。SOI基板内に形成されるMOSトランジスタは、電圧印加部分としてソース101、ドレイン103、ゲート105、ボディ107及びシリコン基板109の5端子をもつ。符号111はBOX酸化膜を示す。符号113は素子分離酸化膜を示す。符号115はゲート酸化膜を示す。ソース101、ドレイン103、ボディ107及び素子分離酸化膜113はSOI基板のシリコン活性層に形成されたものである。ソース101及びドレイン103の底部はBOX酸化膜111に接している。
図8は、SOI基板に形成されたMOSトランジスタによって構成される集積回路の一例としての電源電圧監視用回路を示す回路図である。
エンハンスメント型のNch(Nチャネル)MOSトランジスタM1とデプリーション型のNchMOSトランジスタM2が設けられている。
エンハンスメント型のNch(Nチャネル)MOSトランジスタM1とデプリーション型のNchMOSトランジスタM2が設けられている。
NchMOSトランジスタM1に関して、ドレインはPch(Pチャネル)MOSトランジスタM3を介して電源端子VDDに接続され、ソースとボディは接地端子GNDに接続され、ゲートは端子Vsenceと接地端子との間に直列に接続された抵抗R1,R2の間の端子に接続されている。端子Vsenceは電源電圧監視用回路の入力端子である。
NchMOSトランジスタM2に関して、ドレインはPchMOSトランジスタM4を介して電源端子VDDに接続され、ソースとボディとゲートは接地端子GNDに接続されている。
NchMOSトランジスタM2に関して、ドレインはPchMOSトランジスタM4を介して電源端子VDDに接続され、ソースとボディとゲートは接地端子GNDに接続されている。
PchMOSトランジスタM3,M4はともにエンハンスメント型である。PchMOSトランジスタM3,M4のゲート電極は互いに接続され、PchMOSトランジスタM4のドレインに接続されている。PchMOSトランジスタM3,M4のソースとボディは電源端子VDDに接続されている。PchMOSトランジスタM3,M4はカレントミラー回路を構成し、定電流負荷として機能する。MOSトランジスタM1,M2,M3,M4は差動増幅器OPA1を構成する。
電源端子VDDと接地端子GNDとの間にPchMOSトランジスタM5とNchMOSトランジスタM6がその順に直列に接続されている。MOSトランジスタM5,M6は、ともにエンハンスメント型であり、インバータinv1を構成する。MOSトランジスタM5,M6のゲートは、MOSトランジスタM1とM3の間の端子に接続されている。
電源端子VDDと接地端子GNDとの間にPchMOSトランジスタM7とNchMOSトランジスタM8がその順に直列に接続されている。MOSトランジスタM7,M8は、ともにエンハンスメント型であり、インバータinv2を構成する。MOSトランジスタM7,M8のゲートは、MOSトランジスタM5とM6の間の端子、すなわちインバータinv1の出力端子に接続されている。
電源端子VDDと接地端子GNDとの間に抵抗R3とNchMOSトランジスタM9がその順に直列に接続されている。NchMOSトランジスタM9はエンハンスメント型である。NchMOSトランジスタM9のゲートは、MOSトランジスタM7とM8の間の端子、すなわちインバータinv2の出力端子に接続されている。NchMOSトランジスタM9のボディは接地端子GNDに接続されている。
抵抗R3とNchMOSトランジスタM9の間の端子に端子Vdetが接続されている。端子Vdetは電源電圧監視用回路の出力端子である。
抵抗R3とNchMOSトランジスタM9の間の端子に端子Vdetが接続されている。端子Vdetは電源電圧監視用回路の出力端子である。
この電源電圧監視用回路は、監視の対象であって端子Vsenseに入力される電源電圧を抵抗R1と抵抗R2で分割した電圧を監視する。抵抗R1と抵抗R2で分割した電圧が、エンハンスメント型NchMOSトランジスタM1とデプリーション型NchMOSトランジスタM2で構成される基準電圧より低くなると、抵抗R3でプルアップされたNchMOSトランジスタM9がオンして端子Vdetから出力される信号が「High」から「Low」に切り替わる。これにより、電源電圧監視用回路は、端子Vsenseに入力される電源電圧の異常を知らせる。
本願発明者はSOI基板に形成されたMOSトランジスタの電気的特性を調べた。NchMOSトランジスタについては、ゲート電圧及びドレイン電圧を5V(ボルト)に設定し、ソース電圧及びボディ電圧を接地電位に設定し、シリコン基板電圧を0V(接地電位)から−50Vの間で10V単位で変化させた。PchMOSトランジスタについては、ゲート電圧及びドレイン電圧を−5Vに設定し、ソース電圧及びボディ電圧を接地電位に設定し、シリコン基板電圧を0V(接地電位)から−50Vの間で10V単位で変化させた。
図9はNchエンハンスメント型MOSトランジスタの電気的特性、図10はNchデプリーション型MOSトランジスタの電気的特性、図11はPchエンハンスメント型MOSトランジスタの電気的特性を示す。縦軸はドレイン電流(単位はA(アンペア))、横軸はシリコン基板電位(単位はV(ボルト))を示す。各MOSトランジスタについて、30℃、50℃、75℃、100℃、125℃の温度条件で測定を行なった。
SOI基板に形成されたMOSトランジスタは、BOX酸化膜111の下層の支持基板であるシリコン基板109に印加する電圧を変化させると、ソース101とボディ107を同じ電位にして基板バイアス効果をなくして動作させているにもかかわらず、オン時の動作電流が変化することが判明した。シリコン基板109に印加される電圧が低いほど、NchMOSトランジスタは飽和電流が減少し、PchMOSトランジスタは飽和電流が増加した。これは、SOI基板のシリコン基板を接地電位に接続した状態で、そのSOI基板に形成されたMOSトランジスタをソースフォロア回路で使用すると、電源電圧が高くなるほど、NchMOSトランジスタは飽和電流が減少し、PchMOSトランジスタは飽和電流が増加することを意味する。また、PchMOSトランジスタはNchMOSトランジスタよりも電気的特性の変化が大きいことが判明した。
SOI基板に形成されたMOSトランジスタのこのような電気的特性は集積回路において不具合を招くことがある。
例えば、図8に示した電源電圧監視用回路において、電源端子VDDに入力される電源電圧を大きくすると、PchMOSトランジスタM3,M4のソース電位がシリコン基板電位と離れていき、図11に示すようにPchMOSトランジスタM3,M4の飽和電流が増加し、ついにはPchMOSトランジスタM3,M4はデプリーション型NchMOSトランジスタM2の飽和電流をカレントミラーすることができなくなる。また、差動増幅回路OPA1の出力先のインバータinv1,inv2の閾値電圧が変化し、誤検知することも問題となる。
例えば、図8に示した電源電圧監視用回路において、電源端子VDDに入力される電源電圧を大きくすると、PchMOSトランジスタM3,M4のソース電位がシリコン基板電位と離れていき、図11に示すようにPchMOSトランジスタM3,M4の飽和電流が増加し、ついにはPchMOSトランジスタM3,M4はデプリーション型NchMOSトランジスタM2の飽和電流をカレントミラーすることができなくなる。また、差動増幅回路OPA1の出力先のインバータinv1,inv2の閾値電圧が変化し、誤検知することも問題となる。
SOI基板に形成されたMOSトランジスタの電気的特性の変化を緩和する方法として、SOI基板のBOX酸化膜を厚くし、また、SOI基板のシリコン層を厚くしてソース及びドレインの底部をBOX酸化膜まで届かせないようにすることが考えられる。
しかし、BOX酸化膜を厚くすると、シリコン基板のそりなどの製造方法の不具合が生じる。
また、シリコン層を厚くすると、ソース及びドレインの底部部分に接合容量が発生して接合容量が増加するので、接合容量を減少させて省電力化を図ることができない。
しかし、BOX酸化膜を厚くすると、シリコン基板のそりなどの製造方法の不具合が生じる。
また、シリコン層を厚くすると、ソース及びドレインの底部部分に接合容量が発生して接合容量が増加するので、接合容量を減少させて省電力化を図ることができない。
本発明は、SOI基板に形成されたMOSトランジスタを含む半導体集積回路装置において、半導体集積回路装置に入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、回路動作を安定させることを目的とするものである。
本発明にかかる半導体集積回路装置は、シリコン基板、BOX酸化膜及びシリコン活性層を有するSOI基板に形成された複数のMOSトランジスタを含む半導体集積回路装置である。上記MOSトランジスタは、ソース拡散層の底部及びドレイン拡散層の底部が上記BOX酸化膜に到達して形成されている。複数の上記MOSトランジスタとして、少なくともデプリーション型NchMOSトランジスタとエンハンスメント型PchMOSトランジスタが含まれている。上記エンハンスメント型PchMOSトランジスタは、上記デプリーション型NchMOSトランジスタを介して、電源電圧が入力される電源端子に接続されている。上記デプリーション型NchMOSトランジスタは、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
複数のエンハンスメント型PchMOSトランジスタを備えている場合、PchMOSトランジスタごとに定電流源用デプリーション型NchMOSトランジスタが配置されてもよいし、複数のPchMOSトランジスタで共通の定電流源用デプリーション型NchMOSトランジスタが配置されてもよい。
また、本発明の半導体集積回路装置に形成された回路には、定電流源として機能する定電流源用デプリーション型NchMOSトランジスタの他にデプリーション型NchMOSトランジスタを含んでいてもよいし、エンハンスメント型NchMOSトランジスタ、デプリーション型PchMOSトランジスタを含んでいてもよい。
また、本発明の半導体集積回路装置に形成された回路には、定電流源として機能する定電流源用デプリーション型NchMOSトランジスタの他にデプリーション型NchMOSトランジスタを含んでいてもよいし、エンハンスメント型NchMOSトランジスタ、デプリーション型PchMOSトランジスタを含んでいてもよい。
本発明の半導体集積回路装置において、上記定電流源用デプリーション型NchMOSトランジスタは、上記ソース及び上記ゲートが結線され、上記ボディが接地電位に接続されるようにしてもよい。
本発明の半導体集積回路装置の回路構成の一例は、上記定電流源用デプリーション型NchMOSトランジスタを電源として動作し、上記エンハンスメント型PchMOSトランジスタを含むレギュレータ回路を備えている。ただし、本発明の半導体集積回路装置の回路構成はこれに限定されない。本発明の半導体集積回路装置は、電源端子に接続されるエンハンスメント型PchMOSトランジスタを含む回路に対して、上記定電流源用デプリーション型NchMOSトランジスタを電源として配置するようにすれば、どのような回路にも適用することができる。例えば、本発明の半導体集積回路装置は、差動増幅回路やインバータ回路にも適用できる。
上記レギュレータ回路の一例は、上記レギュレータ回路は、上記定電流源用デプリーション型NchMOSトランジスタとは別途設けられたデプリーション型NchMOSトランジスタとエンハンスメント型NchMOSトランジスタが直列接続されてなる基準電圧発生回路と、一対の差動入力用エンハンスメント型PchMOSトランジスタ及び一対の能動負荷用エンハンスメント型NchMOSトランジスタを含む差動増幅回路と、出力を調整するドライバトランジスタ用デプリーション型NchMOSトランジスタと、上記ドライバトランジスタ用デプリーション型NchMOSトランジスタに直列接続された分割抵抗回路とを備え、一方の上記差動入力用エンハンスメント型PchMOSトランジスタのゲートに上記基準電圧発生回路の出力が接続され、他方の上記差動入力用エンハンスメント型PchMOSトランジスタのゲートに上記分割抵抗回路の出力が接続されており、上記基準電圧発生回路と上記差動増幅回路は別々の上記定電流源用デプリーション型NchMOSトランジスタを介して上記電源端子に接続されている。
本発明の半導体集積回路装置では、エンハンスメント型PchMOSトランジスタはデプリーション型NchMOSトランジスタを介して電源端子に接続されているようにし、そのデプリーション型NchMOSトランジスタは、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっているようにしたので、電源端子に入力される電源電圧をデプリーション型NchMOSトランジスタによって降圧された電圧をPchMOSトランジスタに供給できる。PchMOSトランジスタを含む回路は定電流源用デプリーション型NchMOSトランジスタによって降圧された電圧で動作するので、本発明の半導体集積回路装置は、半導体集積回路装置に入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、回路動作を安定させることができる。さらに、回路で使用される電源電圧を下げることで省電力化にも貢献ができる。
本発明の半導体集積回路装置において、定電流源用デプリーション型NchMOSトランジスタの基板バイアス効果が少ない場合には、デプリーション型NchMOSトランジスタのソース及びゲートが結線され、ボディが接地電位に接続されるようにしても、同様の効果が得られる。
本発明の半導体集積回路装置は、定電流源用デプリーション型NchMOSトランジスタを電源として動作し、上記エンハンスメント型PchMOSトランジスタを含むレギュレータ回路を備えているようにすれば、デプリーション型NchMOSトランジスタにより降圧した電源電圧でレギュレータ回路を安定動作させ、レギュレータ回路により安定した電源を同一SOI基板に形成された他の回路に供給できる。なお、上記他の回路を構成するMOSトランジスタは、レギュレータ回路、及び定電流源用デプリーション型NchMOSトランジスタを介して電源端子に接続されることになる。
上記レギュレータ回路の一例は、定電流源用デプリーション型NchMOSトランジスタとは別途設けられたデプリーション型NchMOSトランジスタとエンハンスメント型NchMOSトランジスタが直列接続されてなる基準電圧発生回路と、一対の差動入力用エンハンスメント型PchMOSトランジスタ及び一対の能動負荷用エンハンスメント型NchMOSトランジスタを含む差動増幅回路と、出力を調整するドライバトランジスタ用デプリーション型NchMOSトランジスタと、ドライバトランジスタ用デプリーション型NchMOSトランジスタに直列接続された分割抵抗回路とを備え、基準電圧発生回路と差動増幅回路は別々の定電流源用デプリーション型NchMOSトランジスタを介して上記電源端子に接続されているようにした。PchMOSトランジスタを含む差動増幅回路は、定電流源用デプリーション型NchMOSトランジスタを介して電源端子に接続されているので、定電流源用デプリーション型NchMOSトランジスタによって降圧された電圧で動作する。
図1は、一実施例としての電源電圧監視用ICを示す回路図である。以下に説明する実施例はSOI基板に形成されている。また、SOI基板のシリコン活性層にMOSトランジスタのソース拡散層の底部及びドレイン拡散層の底部はBOX酸化膜に到達している。SOI基板の支持基板を構成するシリコン基板は接地電位に接続される。
電源電圧監視用IC1は、電源端子VDD、接地端子GND、端子Vsense及び端子Vdetを備えている。電源端子VDDには電源が接続される。接地端子GNDは接地電位に接続される。端子Vsenseには監視すべき電源電圧が入力される。端子Vdetからは、端子Vsenseに入力される電源電圧が所定の電圧以上であるときには「High」レベルの信号、所定の電圧よりも低いときには「Low」レベルの信号が出力される。
電源電圧監視用IC1は、MOSトランジスタM1,M2,M3,M4からなる差動増幅回路OPA1、MOSトランジスタM5,M6からなるインバータ回路inv1、MOSトランジスタM7,M8からなるインバータ回路inv2、トランジスタM9、及び抵抗R1,R2,R3を備えている。これらの構成は図8に示した電源電圧監視用回路と同じである。
電源電圧監視用IC1は、定電流源用デプリーション型NchMOSトランジスタM10をさらに備えている。MOSトランジスタM10は、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。MOSトランジスタM10は、差動増幅器OPA1及びインバータinv1,inv2と電源端子VDDとの間に設けられている。これにより、エンハンスメント型PchMOSトランジスタM3,M4,M5,M7は、定電流源用デプリーション型NchMOSトランジスタM10を介して、電源端子VDDに接続されている。MOSトランジスタM10は、差動増幅器OPA1及びインバータinv1,inv2で消費される電流を流すことができるサイズを持っている。
PchMOSトランジスタM3,M4,M5,M7を含む回路OPA1,inv1,inv2は定電流源用デプリーション型NchMOSトランジスタM10によって降圧された電圧で動作するので、電源電圧監視用IC1の電源端子VDDに入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、回路OPA1,inv1,inv2の回路動作を安定させることができる。さらに、回路OPA1,inv1,inv2で使用される電源電圧を下げることで省電力化にも貢献ができる。
図2は、他の実施例としての電源電圧監視用ICを示す回路図である。
この実施例では、図1に示した電源電圧監視用IC1と比較して、定電流源用デプリーション型NchMOSトランジスタM10のボディが接地電位に接続される。図2で、便宜上、MOSトランジスタM10のボディは接地電位に接続された状態で図示されているが、実際にはMOSトランジスタM10のボディは接地端子GNDに接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
この実施例では、図1に示した電源電圧監視用IC1と比較して、定電流源用デプリーション型NchMOSトランジスタM10のボディが接地電位に接続される。図2で、便宜上、MOSトランジスタM10のボディは接地電位に接続された状態で図示されているが、実際にはMOSトランジスタM10のボディは接地端子GNDに接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
NchMOSトランジスタM10に関して、例えば、電源電圧が大きい時に、基板バイアス効果が大きいために負荷電流を通過できない場合には図1に示すようにボディとソース同じ電圧にし、基板バイアス効果が小さいために線形領域で動作する場合には図2に示すようにボディを接地電位にする。
図1に示した実施例及び図2に示した実施例では、MOSトランジスタM9は抵抗R3を介して電源端子VDDに接続されているが、MOSトランジスタM9は抵抗R3及びMOSトランジスタM10を介して電源端子VDDに接続されているようにしてもよい。
図3は、さらに他の実施例としての電源電圧監視用ICを示す回路図である。
この実施例は、図1に示した電源電圧監視用IC1と比較して、レギュレータ回路3をさらに備えている。レギュレータ回路3は、デプリーション型NchMOSトランジスタM11、エンハンスメント型NchMOSトランジスタM12、エンハンスメント型PchMOSトランジスタM13,M14、デプリーション型NchトランジスタM15、抵抗R4,R5を備えている。
この実施例は、図1に示した電源電圧監視用IC1と比較して、レギュレータ回路3をさらに備えている。レギュレータ回路3は、デプリーション型NchMOSトランジスタM11、エンハンスメント型NchMOSトランジスタM12、エンハンスメント型PchMOSトランジスタM13,M14、デプリーション型NchトランジスタM15、抵抗R4,R5を備えている。
NchMOSトランジスタM11に関して、ドレインはPch(Pチャネル)MOSトランジスタM13のドレインに接続され、ソースとボディとゲートは接地端子GND(図では接地電位)に接続される。
端子GNDに接続され、
NchMOSトランジスタM12に関して、ドレインはPchMOSトランジスタM14のドレインに接続され、ソースとボディは接地端子GND(図では接地電位)に接続され、ゲートは直列に接続された抵抗R4とR5の間の端子に接続されている。
端子GNDに接続され、
NchMOSトランジスタM12に関して、ドレインはPchMOSトランジスタM14のドレインに接続され、ソースとボディは接地端子GND(図では接地電位)に接続され、ゲートは直列に接続された抵抗R4とR5の間の端子に接続されている。
PchMOSトランジスタM13,M14のゲート電極は互いに接続され、PchMOSトランジスタM13のドレインに接続されている。PchMOSトランジスタM13,M14のソースとボディは定電流源用デプリーション型NchMOSトランジスタM10のソースに接続されている。PchMOSトランジスタM13,M14はカレントミラー回路を構成し、定電流負荷として機能する。
NchMOSトランジスタM15、抵抗R4,R5はその順に電源端子VDDと接地端子GND(図では接地電位)に直列に接続されている。NchMOSトランジスタM15はレギュレータ回路3の出力トランジスタを構成する。NchMOSトランジスタM15はデプリーション型であるが、これはレギュレータ回路3が動作していないときにも電源電圧を出力する必要があるためである。NchMOSトランジスタM15のゲートはPchMOSトランジスタM14のドレインに接続されている。抵抗R4,R5は分割抵抗回路を構成する。
NchMOSトランジスタM15と抵抗R4の間の端子がレギュレータ回路3の出力となる。レギュレータ回路3は抵抗R4,R5で負帰還をかけて出力電圧を安定化する。レギュレータ回路3から出力された電圧は差動増幅回路OPA1、インバータinv1,inv2に供給される。
レギュレータ回路3のPchMOSトランジスタM13,M14は定電流源用デプリーション型NchMOSトランジスタM10によって降圧された電圧で動作するので、電源電圧監視用IC1の電源端子VDDに入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、レギュレータ回路3の回路動作を安定させることができる。さらに、レギュレータ回路3及びその後段の回路OPA1,inv1,inv2で使用される電源電圧を下げることで省電力化にも貢献ができる。
図4は、さらに他の実施例としての電源電圧監視用ICを示す回路図である。
この実施例は、図3に示した電源電圧監視用IC1と比較して、定電流源用デプリーション型NchMOSトランジスタM10のボディが接地端子GND(図では設置電位)に接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。これにより、この実施例は、図3に示した実施例と同様の作用及び効果が得られる。
この実施例は、図3に示した電源電圧監視用IC1と比較して、定電流源用デプリーション型NchMOSトランジスタM10のボディが接地端子GND(図では設置電位)に接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。これにより、この実施例は、図3に示した実施例と同様の作用及び効果が得られる。
図5は、さらに他の実施例としての電源電圧監視用ICを示す回路図である。
この実施例は、図1に示した電源電圧監視用IC1と比較して、レギュレータ回路5と定電流源用デプリーション型NchMOSトランジスタM22をさらに備えている。レギュレータ回路5は、基準電圧発生回路Vref、差動増幅回路OPA3、デプリーション型NchトランジスタM15、抵抗R4,R5を備えている。デプリーション型NchトランジスタM15、抵抗R4,R5の構成は、図3、図4に示したレギュレータ回路3と同じである。
この実施例は、図1に示した電源電圧監視用IC1と比較して、レギュレータ回路5と定電流源用デプリーション型NchMOSトランジスタM22をさらに備えている。レギュレータ回路5は、基準電圧発生回路Vref、差動増幅回路OPA3、デプリーション型NchトランジスタM15、抵抗R4,R5を備えている。デプリーション型NchトランジスタM15、抵抗R4,R5の構成は、図3、図4に示したレギュレータ回路3と同じである。
基準電圧発生回路Vrefは直列接続されたデプリーション型NchMOSトランジスタM16とエンハンスメント型NchMOSトランジスタM17で構成されている。MOSトランジスタM16のソース、ゲート、ボディ及びMOSトランジスタM17のドレイン及びゲートは互いに接続されている。MOSトランジスタM16のドレインはMOSトランジスタM22を介して電源端子VDDに接続されている。MOSトランジスタM17のソース及びボディは接地端子GND(図では接地電位)に接続されている。MOSトランジスタM16とM17の間の電位が基準電圧発生回路Vrefの出力になる。
基準電圧発生回路Vrefの定電流源として機能するデプリーション型NchMOSトランジスタM22に関して、ソース、ゲート及びボディはMOSトランジスタM16のドレインに接続され、ドレインは電源端子VDDに接続されている。MOSトランジスタM22は、基準電圧発生回路Vrefで消費される電流を流すことができるサイズを持ち、かつ、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。
差動増幅回路OPA3は、差動入力用の一対のエンハンスメント型PchMOSトランジスタM18,M19と能動負荷用の一対のエンハンスメント型NchMOSトランジスタM20,M21によって構成されている。MOSトランジスタM18のゲートに基準電圧発生回路Vrefの出力が入力される。MOSトランジスタM19のゲートに帰還抵抗を構成する抵抗M4とM5の間の端子の電位が入力される。MOSトランジスタM19のドレインの電位が差動増幅回路OPA3の出力となる。差動増幅回路OPA3の出力はMOSトランジスタM15のゲートに入力される。差動増幅回路OPA3は定電流源用デプリーション型NchMOSトランジスタM10と接地端子GND(図では接地電位)の間に直列接続されている。
レギュレータ回路5は、基準電圧発生回路Vrefからの基準電圧と、抵抗R4,R5の間の電圧を差動増幅回路OPA3で比較し、負帰還をかけて出力電圧を安定化する。出力された電圧は、差動増幅回路OPA1、インバータinv1,inv2に供給される。
レギュレータ回路5は、一般的に定電流源としてPchMOSトランジスタを用いるが、上述のようにSOI基板に形成されたPchMOSトランジスタは電流変動が大きいので、電流変動が比較的少ないデプリーション型NchMOSトランジスタM10,M22を定電流源として使用したことを特徴としている。レギュレータ回路5のPchMOSトランジスタM18,M19は定電流源用デプリーション型NchMOSトランジスタM10によって降圧された電圧で動作するので、電源電圧監視用IC1の電源端子VDDに入力される電源電圧が高い場合であっても、SOI基板のBOX酸化膜やシリコン層を厚くすることなく、レギュレータ回路5の回路動作を安定させることができる。さらに、レギュレータ回路5及びその後段の回路OPA1,inv1,inv2で使用される電源電圧を下げることで省電力化にも貢献ができる。
図6は、さらに他の実施例としての電源電圧監視用ICを示す回路図である。
この実施例は、図5に示した電源電圧監視用IC1と比較して、デプリーション型NchMOSトランジスタM10,M15,M16,M22のボディが接地端子GND(図では設置電位)に接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10,M22も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。これにより、この実施例は、図5に示した実施例と同様の作用及び効果が得られる。
この実施例は、図5に示した電源電圧監視用IC1と比較して、デプリーション型NchMOSトランジスタM10,M15,M16,M22のボディが接地端子GND(図では設置電位)に接続されている。ボディが接地電位に接続される定電流源用デプリーション型NchMOSトランジスタM10,M22も、定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。これにより、この実施例は、図5に示した実施例と同様の作用及び効果が得られる。
図5に示した実施例及び図6に示した実施例では、差動増幅回路OPA3と基準電圧発生回路Vrefに対して定電流源用デプリーション型NchMOSトランジスタM10,M22を設けているが、回路OPA3,Vrefで共通の定電流源用デプリーション型NchMOSトランジスタを設けるようにしてもよい。
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、本発明が適用される回路は、電源電圧監視用回路やレギュレータ回路に限定されるものではなく、SOI基板に形成された回路であって、PchMOSトランジスタを備えた回路であれば、本発明を適用することができる。
例えば、本発明が適用される回路は、電源電圧監視用回路やレギュレータ回路に限定されるものではなく、SOI基板に形成された回路であって、PchMOSトランジスタを備えた回路であれば、本発明を適用することができる。
本発明は、例えば電源電圧監視用IC、リチウムイオン電池保護IC、基準電圧IC、リアルタイムクロックなど、常時、動作している回路での低消費電力化が必要な半導体集積回路装置に利用できる。
1 電源電圧監視用IC
3,5 レギュレータ回路
M1,M6,M8,M9 エンハンスメント型NchMOSトランジスタ
M2 デプリーション型NchMOSトランジスタ
M3,M4,M5,M7 エンハンスメント型PchMOSトランジスタ
M10 定電流源用デプリーション型NchMOSトランジスタ
M11,M15,M16 デプリーション型NchMOSトランジスタ
M12,M17,M20,M21 エンハンスメント型NchMOSトランジスタ
M13,M14,M18,M19 エンハンスメント型PchMOSトランジスタ
M22 定電流源用デプリーション型NchMOSトランジスタ
R1,R2,R3,R4,R5 抵抗
VDD 電源端子
GND 接地端子
3,5 レギュレータ回路
M1,M6,M8,M9 エンハンスメント型NchMOSトランジスタ
M2 デプリーション型NchMOSトランジスタ
M3,M4,M5,M7 エンハンスメント型PchMOSトランジスタ
M10 定電流源用デプリーション型NchMOSトランジスタ
M11,M15,M16 デプリーション型NchMOSトランジスタ
M12,M17,M20,M21 エンハンスメント型NchMOSトランジスタ
M13,M14,M18,M19 エンハンスメント型PchMOSトランジスタ
M22 定電流源用デプリーション型NchMOSトランジスタ
R1,R2,R3,R4,R5 抵抗
VDD 電源端子
GND 接地端子
Claims (4)
- シリコン基板、BOX酸化膜及びシリコン活性層を有するSOI基板に形成された複数のMOSトランジスタを含む半導体集積回路装置において、
前記MOSトランジスタは、ソース拡散層の底部及びドレイン拡散層の底部が前記BOX酸化膜に到達して形成されており、
複数の前記MOSトランジスタとして、少なくともデプリーション型NchMOSトランジスタとエンハンスメント型PchMOSトランジスタが含まれており、
前記エンハンスメント型PchMOSトランジスタは、前記デプリーション型NchMOSトランジスタを介して、電源電圧が入力される電源端子に接続されており、
前記デプリーション型NchMOSトランジスタは、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっていることを特徴とする半導体集積回路装置。 - 前記定電流源用デプリーション型NchMOSトランジスタは、前記ソース及び前記ゲートが結線され、前記ボディが接地電位に接続される請求項1に記載の半導体集積回路装置。
- 前記定電流源用デプリーション型NchMOSトランジスタを電源として動作し、前記エンハンスメント型PchMOSトランジスタを含むレギュレータ回路を備えている請求項1又は2に記載の半導体集積回路装置。
- 前記レギュレータ回路は、前記定電流源用デプリーション型NchMOSトランジスタとは別途設けられたデプリーション型NchMOSトランジスタとエンハンスメント型NchMOSトランジスタが直列接続されてなる基準電圧発生回路と、一対の差動入力用エンハンスメント型PchMOSトランジスタ及び一対の能動負荷用エンハンスメント型NchMOSトランジスタを含む差動増幅回路と、出力を調整するドライバトランジスタ用デプリーション型NchMOSトランジスタと、前記ドライバトランジスタ用デプリーション型NchMOSトランジスタに直列接続された分割抵抗回路とを備え、
一方の前記差動入力用エンハンスメント型PchMOSトランジスタのゲートに前記基準電圧発生回路の出力が接続され、他方の前記差動入力用エンハンスメント型PchMOSトランジスタのゲートに前記分割抵抗回路の出力が接続されており、
前記基準電圧発生回路と前記差動増幅回路は別々の前記定電流源用デプリーション型NchMOSトランジスタを介して前記電源端子に接続されている請求項4に記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010177943A JP2012038930A (ja) | 2010-08-06 | 2010-08-06 | 半導体集積回路装置 |
US13/196,983 US8878599B2 (en) | 2010-08-06 | 2011-08-03 | Semiconductor integrated circuit device and supply voltage supervisor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010177943A JP2012038930A (ja) | 2010-08-06 | 2010-08-06 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012038930A true JP2012038930A (ja) | 2012-02-23 |
Family
ID=45555712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010177943A Pending JP2012038930A (ja) | 2010-08-06 | 2010-08-06 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8878599B2 (ja) |
JP (1) | JP2012038930A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6056411B2 (ja) * | 2012-11-22 | 2017-01-11 | 富士通株式会社 | 電圧検出回路及びトランジスタの特性測定方法 |
JP6263914B2 (ja) | 2013-09-10 | 2018-01-24 | 株式会社リコー | 撮像装置、撮像装置の駆動方法、および、カメラ |
TWI621127B (zh) * | 2013-10-18 | 2018-04-11 | 半導體能源研究所股份有限公司 | 運算處理裝置及其驅動方法 |
US9455689B2 (en) * | 2013-11-20 | 2016-09-27 | Stmicroelectronics Sa | Current source array |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6281297B2 (ja) | 2014-01-27 | 2018-02-21 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
TWI535199B (zh) * | 2014-05-15 | 2016-05-21 | 聯詠科技股份有限公司 | 運算放大器 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
US20170170265A1 (en) * | 2015-12-14 | 2017-06-15 | International Business Machines Corporation | Thick gate oxide fet integrated with fdsoi without additional thick oxide formation |
CN107066003A (zh) * | 2016-12-30 | 2017-08-18 | 西南技术物理研究所 | 低功耗基准电压源 |
CN107272812A (zh) * | 2017-07-13 | 2017-10-20 | 上海南麟电子股份有限公司 | 一种耗尽管基准电流源电路 |
JP6887457B2 (ja) * | 2019-03-01 | 2021-06-16 | 力晶積成電子製造股▲ふん▼有限公司Powerchip Semiconductor Manufacturing Corporation | 基準電圧発生回路及び不揮発性半導体記憶装置 |
TWI800382B (zh) * | 2021-04-21 | 2023-04-21 | 財團法人工業技術研究院 | 開關元件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4096430A (en) * | 1977-04-04 | 1978-06-20 | General Electric Company | Metal-oxide-semiconductor voltage reference |
JP2001119031A (ja) | 1999-10-19 | 2001-04-27 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
JP2002134752A (ja) | 2000-10-23 | 2002-05-10 | Citizen Watch Co Ltd | 半導体装置 |
JP3678692B2 (ja) * | 2001-10-26 | 2005-08-03 | 沖電気工業株式会社 | バンドギャップ基準電圧回路 |
JP4537668B2 (ja) * | 2003-05-23 | 2010-09-01 | パナソニック株式会社 | 多ポートメモリセル |
US20060263992A1 (en) * | 2005-05-20 | 2006-11-23 | Chien-Hao Chen | Method of forming the N-MOS and P-MOS gates of a CMOS semiconductor device |
JP4919959B2 (ja) * | 2005-08-02 | 2012-04-18 | パナソニック株式会社 | 半導体集積回路 |
JP2007201236A (ja) * | 2006-01-27 | 2007-08-09 | Renesas Technology Corp | 半導体集積回路 |
JP2010245484A (ja) | 2009-03-17 | 2010-10-28 | Ricoh Co Ltd | Mosトランジスタおよび該mosトランジスタを内蔵した半導体装置ならびに該半導体装置を用いた電子機器 |
JP5655195B2 (ja) | 2009-08-18 | 2015-01-21 | リコー電子デバイス株式会社 | 半導体装置 |
-
2010
- 2010-08-06 JP JP2010177943A patent/JP2012038930A/ja active Pending
-
2011
- 2011-08-03 US US13/196,983 patent/US8878599B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8878599B2 (en) | 2014-11-04 |
US20120032733A1 (en) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012038930A (ja) | 半導体集積回路装置 | |
US8786324B1 (en) | Mixed voltage driving circuit | |
JP2012003678A (ja) | レギュレータ回路 | |
TWI542967B (zh) | 低偏移帶隙電路和校正器 | |
US20090244956A1 (en) | Semiconductor memory device | |
JP2008015925A (ja) | 基準電圧発生回路 | |
TW201525647A (zh) | 帶隙參考電壓產生電路 | |
JP2014515506A (ja) | 調整可能な温度感受性を有する低電力な基準電流生成器 | |
TW201939864A (zh) | 電壓基準源電路及低功耗電源系統 | |
JP2004086750A (ja) | バンドギャップ回路 | |
TW202008100A (zh) | 具製程及溫度追蹤機制的參考電壓產生器 | |
TWI629581B (zh) | 電壓調節器 | |
TW201506577A (zh) | 能隙參考電壓電路與其電子裝置 | |
JP2022135949A (ja) | 負荷変化に対する即応を提供する電圧レギュレータ | |
JP3195770B2 (ja) | 基準電圧発生回路 | |
Pérez-Bailón et al. | Transient-enhanced output-capacitorless CMOS LDO regulator for battery-operated systems | |
TWI477944B (zh) | 電流鏡 | |
TWI783563B (zh) | 參考電流/電壓產生器與電路系統 | |
Pérez-Bailón et al. | A power efficient LDO regulator for portable CMOS SoC measurement systems | |
JP2019133266A (ja) | レギュレータ | |
JP2007206972A (ja) | 基準電圧発生回路 | |
JP6038100B2 (ja) | 半導体集積回路 | |
CN110568902B (zh) | 一种基准电压源电路 | |
TWI643051B (zh) | 電壓調節器 | |
TW201338419A (zh) | 輸出級電路 |