JP6471619B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP6471619B2
JP6471619B2 JP2015119337A JP2015119337A JP6471619B2 JP 6471619 B2 JP6471619 B2 JP 6471619B2 JP 2015119337 A JP2015119337 A JP 2015119337A JP 2015119337 A JP2015119337 A JP 2015119337A JP 6471619 B2 JP6471619 B2 JP 6471619B2
Authority
JP
Japan
Prior art keywords
signal
power supply
electronic device
differential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015119337A
Other languages
English (en)
Other versions
JP2017005585A (ja
Inventor
岸上 友久
友久 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015119337A priority Critical patent/JP6471619B2/ja
Priority to US15/160,133 priority patent/US9819371B2/en
Priority to DE102016209580.3A priority patent/DE102016209580B4/de
Publication of JP2017005585A publication Critical patent/JP2017005585A/ja
Application granted granted Critical
Publication of JP6471619B2 publication Critical patent/JP6471619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators
    • H03H11/245Frequency-independent attenuators using field-effect transistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

本発明は、一対の信号線により差動信号を伝送する差動信号伝送線路に接続されて、他の装置と通信する電子装置に関する。
特許文献1に記載されているように、差動信号伝送線路で伝送される差動信号の波形の歪みを抑制する回路として、電源電圧が供給されることにより動作する波形歪み抑制回路がある。
特開2012−244220号公報
複数の電子装置が差動信号伝送線路を介して通信する通信システムにおいて、1つ以上の電子装置に波形歪み抑制回路を設けることが考えられる。その場合、波形歪み抑制回路を備える電子装置については、その電子装置に動作用電源が供給されている間、波形歪み抑制回路にも電源電圧が供給されるように構成することが考えられる。
しかし、動作用電源の供給期間が異なる電子装置が混在する通信システムの場合、複数の電子装置のうち、一部の電子装置への動作用電源が切れた状態において、他の残りの電子装置が通信する、という状況が生じる。そして、こうした状況においては、先に動作用電源が切れた電子装置の波形歪み抑制回路が動作しなくなるため、その波形歪み抑制回路による歪み抑制効果が無くなってしまう。一方、電子装置の波形歪み抑制回路に電源電圧を常時供給するように構成すると、消費電力の増大を招いてしまう。
そこで、本発明は、差動信号の波形の歪みを抑制する回路に電源電圧を常時供給しなくても、その回路を必要なときに動作させることができる電子装置の提供、を目的としている。
第1発明の電子装置は、一対の信号線により差動信号を伝送する差動信号伝送線路に接続されたトランシーバを備え、そのトランシーバを用いて、差動信号伝送線路に接続された他の装置と通信する。そして、この電子装置は、抑制回路と、電源制御部とを備える。
抑制回路は、電源電圧が供給されることにより動作し、差動信号伝送線路で伝送される差動信号の波形の歪みを抑制する。電源制御部は、一対の信号線の電圧差である差動電圧の変化に応じて、抑制回路への電源電圧の供給と遮断を制御する。
この電子装置によれば、差動信号伝送線路に接続された当該電子装置を含む何れかの装置が送信を実施して差動電圧が変化すれば、抑制回路への電源電圧の供給を行い、送信が実施されなくなって差動電圧が変化しなくなれば、抑制回路への電源電圧を遮断することができる。よって、抑制回路に電源電圧を常時供給しなくても、その抑制回路を必要なときに動作させることができる。このため、消費電力の低減と波形歪みの抑制効果とを両立させることができる。
なお、特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
第1実施形態のECUの構成を表す構成図である。 波形歪み抑制回路の構成を表す構成図である。 第1実施形態の作用を説明するタイムチャートである。 第2実施形態のECUの構成を表す構成図である。 第3実施形態のECUの構成を表す構成図である。
以下に、本発明が適用された実施形態の電子装置としてのECUについて説明する。ECUは、「Electronic Control Unit:電子制御装置」の略である。
[第1実施形態]
図1に示すように、第1実施形態のECU1は、通信バスとしての差動信号伝送線路11に接続されている。差動信号伝送線路(以下、バスという)11は、一対の信号線12,13を備え、その一対の信号線12,13により差動信号を伝送する伝送線路である。本実施形態では、信号線12が高電位側信号線であり、信号線13が低電位側信号線である。また、バス11には、他の複数のECUも接続されている。本実施形態では、他のECUとして、3つのECU2〜4があるものとして説明するが、他のECUの数は3以外でも良い。
ECU1〜4及びバス11によって構成される通信システム10は、例えば自動車に搭載された車載通信システムである。そして、通信システム10における通信方式(通信プロトコル)は、例えばCAN(Controller Area Network:登録商標)であるが、他の通信方式でも良い。
図3における1段目〜4段目に示すように、バス11がスリープ状態の場合、即ち、バス11に接続されている全てのECUが通信を停止している場合には、信号線12の電圧である「VH」と、信号線13の電圧である「VL」とが、両方とも0Vになる。そして、何れかのECUが送信を開始すると、バス11が起動状態となり、「VH」と「VL」は、ドミナントとレセッシブとの何れかのレベルに変化する。
例えば、バス11を駆動するための電源電圧が5Vであるとすると、バス11にドミナントの信号が出力された場合、「VH」が3.5Vとなり、「VL」が1.5Vとなる。よって、信号線12,13の電圧差(=VH−VL)である差動電圧Vdifは、2V(=3.5V−1.5V)になる。差動電圧Vdifは、バス11で伝送される差動信号の電圧である。差動電圧Vdifが2Vであることは、差動電圧Vdifがドミナントのレベルであることに相当し、換言すると、差動信号がドミナントの信号であることに相当する。また、バス11にレセッシブの信号が出力された場合、「VH」と「VL」との両方が中間電位としての2.5Vとなり、差動電圧Vdifは0Vになる。差動電圧Vdifが0Vであることは、差動電圧Vdifがレセッシブのレベルであることに相当し、換言すると、差動信号がレセッシブの信号であることに相当する。尚、上記各電圧値は、標準値の一例であり、予め定められた許容範囲内であれば、標準値とは異なる値になっても良い。
一方、通信システム10において、例えば、ECU1の動作用電源は、イグニッション電源であり、他のECU2〜4のうちの少なくとも2つの動作用電源は、バッテリ電源である。尚、ECUの動作用電源とは、ECUが動作するための電源であり、この例では、ECUの動作を司る処理部としてのマイクロコンピュータ(以下単に、マイコンという)を動作させるためにECUに供給される電源である。また、バッテリ電源とは、自動車のバッテリからECUに常時供給される電源であり、イグニッション電源とは、自動車がイグニッションオンの状態の場合にバッテリからECUに供給される電源である。
図1に示すように、ECU1は、当該ECU1の動作を司るマイコン21と、バス11に接続された通信用のトランシーバ23と、波形歪み抑制回路25と、波形歪み抑制回路25への電源供給を制御する電源制御部としての電源制御回路27と、を備える。
トランシーバ23は、受信回路23aと、送信回路23bとを備える。
受信回路23aは、バス11の差動電圧Vdifを、ハイ又はローの受信信号RxDに変換してマイコン21に出力する。例えば、受信回路23aは、差動電圧Vdifが、レセッシブに相当する0Vとドミナントに相当する2Vとの間に設定された閾値Va以上であれば、受信信号RxDをローにし、差動電圧Vdifが閾値Va未満であれば、受信信号RxDをハイにする。また、送信回路23bは、マイコン21から出力されるハイ又はローの送信信号TxDに応じて、バス11にドミナント又はレセッシブの信号を出力する。
このため、マイコン21は、トランシーバ23を用いて他のECU2〜4と通信する。マイコン21が他のECU2〜4と通信することは、当該ECU1が他のECU2〜4と通信することに相当する。
波形歪み抑制回路(以下単に、抑制回路という)25は、バス11で伝送される差動信号の波形の歪みを抑制する回路であり、電源電圧Vsが供給されることにより動作する。抑制回路25の構成については、後で説明する。
ECU1には、動作用電源としてのイグニション電源とは別に、バッテリ電源も供給される。そして、ECU1においては、図示しない電源回路が、イグニッション電源から一定の電源電圧Vmを生成すると共に、バッテリ電源から一定の電源電圧Vsを生成する。イグニッション電源から生成される電源電圧Vmによってマイコン21が動作し、バッテリ電源から生成される電源電圧Vsが、電源制御回路27によって抑制回路25に供給される。また、電源電圧Vsは、トランシーバ23と電源制御回路27の電源としても使用される。電源電圧Vmと電源電圧Vsは、例えば5Vである。
電源制御回路27は、スイッチ31と、コンパレータ32と、ワンショットマルチバイブレータ33と、を備える。
スイッチ31は、オンすることで、抑制回路25に電源電圧Vsを供給する。そして、スイッチ31は、ワンショットマルチバイブレータ33の出力信号So2がアクティブレベルになっている場合にオンする。つまり、ワンショットマルチバイブレータ33から出力されるアクティブレベルの出力信号So2は、スイッチ31の駆動信号になっている。尚、出力信号So2のアクティブレベルは、本実施形態はハイであるが、ローでも良い。また、スイッチ31は、例えば、MOSFETやバイポーラトランジスタ等のスイッチング素子によって構成されるが、他の例としてリレーにより構成されても良い。
コンパレータ32には、「VH」と「VL」が入力される。そして、コンパレータ32は、差動電圧Vdif(=VH−HL)が所定値Vb以上か否かにより、出力信号So1をハイとローとに切り替える。本実施形態では、コンパレータ32は、差動電圧Vdifが所定値Vb以上であれば出力信号So1をハイにし、差動電圧Vdifが所定値Vb未満であれば出力信号So1をローにする。所定値Vbは、レセッシブに相当する0Vとドミナントに相当する2Vとの間の電圧であって、例えば0.7Vに設定されている。
ワンショットマルチバイブレータ(以下単に、マルチバイブレータという)33は、再トリガ可能なパルス発生回路である。そして、マルチバイブレータ33には、コンパレータ32の出力信号So1が、入力信号として入力される。
マルチバイブレータ33は、入力信号に有効エッジが発生すると、スイッチ31をオンさせるための出力信号So2を、一定時間Tonだけハイにする。本実施形態において、有効エッジは、ローからハイへの立ち上がりエッジである。このため、マルチバイブレータ33は、コンパレータ32の出力信号So1に立ち上がりエッジ(換言すれば、立ち上がりの変化)が発生すると、出力信号So2を一定時間Tonだけハイにする。また、マルチバイブレータ33は、出力信号So2をハイにしている最中において、入力信号(コンパレータ32の出力信号So1)に再び有効エッジが発生した場合には、その時点から一定時間Tonが経過するまで、出力信号So2のハイ出力を延長する。
図2に示すように、抑制回路25は、信号線12,13の間にドレインを共通にして直列に接続されたPチャネルMOSFET41及びNチャネルMOSFET42を備える。更に、抑制回路25は、コンデンサ43と、抵抗44,45と、NチャネルMOSFET46と、を備える。
コンデンサ43と抵抗44との直列回路が、信号線12,13の間に接続されており、コンデンサ43と抵抗44との接続点が、PチャネルMOSFET41のゲートに接続されている。上記直列回路は、遅延回路48を構成している。
NチャネルMOSFET46の端子のうち、ソースは信号線13に接続されており、ゲートは信号線12に接続されている。そして、NチャネルMOSFET46のドレインは、抵抗45の一端及びNチャネルMOSFET42のゲートに接続されており、抵抗45の他端に、電源制御回路27のスイッチ31を介して、電源電圧Vsが供給されるようになっている。
尚、PチャネルMOSFET41は第1スイッチング素子に相当し、NチャネルMOSFET42は第2スイッチング素子に相当する。そして、遅延回路48,抵抗45及びNチャネルMOSFET46は、制御回路49を構成している。
次に、スイッチ31を介して電源電圧Vsが供給されている場合の、抑制回路25の動作について説明する。
信号線12,13の両端は、図示しない終端抵抗によって接続されている。終端抵抗の抵抗値は、例えば120Ωである。そして、バス11の差動電圧Vdifがドミナントからレセッシブに変化する際には、バス11が非ドライブ状態となり、バス11のインピーダンスが高くなる。このため、バス11で伝送される差動信号の波形に、反射によるオーバーシュートやアンダーシュートのような波形歪み、即ちリンギングが発生する。
抑制回路25は、波形歪みとしてのリンギングを抑制するための回路である。
まず、差動電圧Vdifがドミナントの場合、NチャネルMOSFET46がオンするので、NチャネルMOSFET42はオフする。また、PチャネルMOSFET41のソース基準のゲート電位は、コンデンサ43の充電電圧だけあるため、PチャネルMOSFET41はオンしている。
この状態から、差動電圧Vdifがドミナントからレセッシブに変化すると、NチャネルMOSFET46がターンオフして、NチャネルMOSFET42のゲートに電源電圧Vsが印加されることにより、そのNチャネルMOSFET42がターンオンする。
すると、信号線12,13間は、PチャネルMOSFET41及びNチャネルMOSFET42のオン抵抗を介して接続されることになり、インピーダンスが低下する。これにより、差動電圧Vdifがドミナントからレセッシブに変化する期間に発生する波形歪みのエネルギーが上記オン抵抗により消費されて、リンギングが抑制される。
そして、コンデンサ43の充電電荷が抵抗44を介して放電されるので、PチャネルMOSFET41のゲート−ソース間電圧の絶対値が次第に低下し、閾値を下回ると、PチャネルMOSFET41はターンオフする。
つまり、遅延回路48,抵抗45及びNチャネルMOSFET46によって構成される制御回路49は、差動電圧Vdifがドミナントからレセッシブに変化したことを検出すると、PチャネルMOSFET41及びNチャネルMOSFET42を同時に一定期間オンさせる。このことにより、制御回路49は、差動電圧Vdifのレベルが遷移する期間に信号線12,13間のインピーダンスを大きく低下させ、差動信号波形の歪みエネルギーをMOSFET41,42のオン抵抗により吸収させて、リンギングの発生を抑制している。また、上記一定期間の長さは、コンデンサ43の静電容量及び抵抗44の抵抗値(即ち、遅延回路48の時定数)によって調整することができる。
尚、他のECU2〜4も、ECU1と同様の構成を有しているが、他のECU2〜4のうち、動作用電源がバッテリ電源であるECUにおいては、バッテリ電圧から生成される電源電圧Vsによってマイコンが動作する。
次に、電源制御回路27の動作について、図3を用い説明する。尚、図3における最下段において、「OFF」は、抑制回路25に電源電圧Vsが供給されないことを表しており、「ON」は、抑制回路25に電源電圧Vsが供給されることを表している。
図3における時刻t1よりも左側に示すように、バス11がスリープ状態の場合には、「VH」と「VL」とが0Vであるため、コンパレータ32の出力信号So1がローのままとなり、マルチバイブレータ33の出力信号So2もローとなる。よって、スイッチ31がオフして、抑制回路25には電源電圧Vsが供給されない。
そして、図3の時刻t1に示すように、バス11に接続されたECU1〜4の何れかが送信を開始して、差動電圧Vdifがレセッシブ(=0V)からドミナント(=2V)に変化すると、コンパレータ32の出力信号So1がローからハイに変化する。つまり、コンパレータ32の出力信号So1に立ち上がりエッジが生じる。
すると、マルチバイブレータ33の出力信号So2がハイになり、その結果、スイッチ31がオンして、抑制回路25に電源電圧Vsが供給される。そして、マルチバイブレータ33は、コンパレータ32の出力信号So1に立ち上がりエッジが生じてから一定時間Tonが経過するまで、出力信号So2をハイにし続ける。
また、ECU1〜4の何れかが送信している間は、差動電圧Vdifのレベル変化として、ドミナントからレセッシブへの変化と、レセッシブからドミナントへの変化とが生じる。このため、コンパレータ32の出力信号So1に、立ち下がりエッジと立ち上がりエッジとが交互に生じることとなる。
そして、マルチバイブレータ33は、図3の時刻t2〜t4に示すように、出力信号So2をハイにしている最中に、コンパレータ32の出力信号So1に再び立ち上がりエッジが生じると、その時点から一定時間Tonが経過するまで出力信号So2のハイ出力を延長する。よって、ECU1〜4の何れかが送信している間は、マルチバイブレータ33の出力信号So2が継続してハイとなり、抑制回路25に電源電圧Vsが供給され続ける。
尚、マルチバイブレータ33が出力信号So2をハイにする一定時間Tonは、ECU1〜4の何れかが通信する場合において、マルチバイブレータ33の入力信号に有効エッジが生じる時間間隔の最大値よりも、長い時間に設定されている。マルチバイブレータ33の入力信号に有効エッジが生じる時間間隔は、本実施形態では、差動電圧Vdifの変化のうち、レセッシブ(換言すれば非ドミナント)からドミナントへの変化が生じる時間間隔である。そして、差動電圧Vdifのレセッシブからドミナントへの変化は、コンパレータ32及びマルチバイブレータ33により検出する差動電圧Vdifの変化である。
その後、図3の時刻t5に示すように、バス11に接続されている全てのECU1〜4の送信が完了して、バス11が起動状態からスリープ状態になったとする。
その場合、マルチバイブレータ33は、差動電圧Vdifのドミナントへの変化が最後に生じた時刻t4から一定時間Tonが経過した時刻t6で、出力信号So2をハイからローにする。すると、スイッチ31がオフして、抑制回路25への電源電圧Vsの供給が停止する。
以上のような本実施形態のECU1は、差動電圧Vdifの変化に応じて抑制回路25への電源電圧Vsの供給と遮断を制御する電源制御回路27を備える。
このため、当該ECU1を含む何れかのECUが送信を実施して差動電圧Vdifが変化すれば、抑制回路25への電源電圧Vsの供給を行い、送信がされなくなって差動電圧Vdifが変化しなくなれば、抑制回路25への電源電圧Vsを遮断することができる。
よって、抑制回路25に電源電圧Vsを常時供給しなくても、抑制回路25を必要なときに動作させることができ、その結果、消費電力の低減と波形歪みの抑制効果とを両立させることができる。
例えば、ECU1への動作用電源としてのイグニッション電源が遮断された後、他のECU2〜4のうち、動作用電源がバッテリ電源である複数のECUが通信する、とい状況においても、当該ECU1の抑制回路25を動作させることができる。このため、他のECU間での通信品質を高めることができる。そして、この通信品質を高めるという効果は、抑制回路25に電源電圧Vsを常時供給するように構成しなくても、得ることができる。
また、電源制御回路27は、抑制回路25への電源電圧Vsの供給と遮断とを切り替えるスイッチ31と、マルチバイブレータ33とを備える。そして、マルチバイブレータ33は、差動電圧Vdifのドミナントへの変化を検出すると、スイッチ31をオンさせるハイの出力信号So2を一定時間Tonだけ出力する。更に、マルチバイブレータ33は、出力信号So2のハイ出力中に差動電圧Vdifのドミナントへの変化を再び検出した場合には、その変化を再び検出した時点から一定時間Tonが経過するまで出力信号So2のハイ出力を延長する。
このため、抑制回路25に電源電圧Vsを常時供給しなくても、ECU1〜4の何れかが送信している場合に抑制回路25を動作させることを、確実に実現することができる。尚、マルチバイブレータ33は、信号出力回路に相当する。
また、電源制御回路27は、比較回路としてのコンパレータ32を備えている。そして、マルチバイブレータ33は、コンパレータ32の出力信号So1により、差動電圧Vdifの変化を検出する。このため、マルチバイブレータ33は、差動電圧Vdifの所定値Vb未満から所定値Vb以上への変化、即ちドミナントへの変化を、容易に検出することができる。
[第2実施形態]
次に、第2実施形態のECUについて説明する。尚、第1実施形態と同様のものについては、第1実施形態と同じ符号を用いる。そして、このことは、後述する他の実施形態についても同様である。
図4に示すように、第2実施形態のECU51は、第1実施形態のECU1と比較すると、電源制御回路27に代えて、電源制御回路57を備える。
そして、電源制御回路57は、電源制御回路27と比較すると、コンパレータ32を備えておらず、マルチバイブレータ33には、トランシーバ23が出力する受信信号RxDが、入力信号として入力される。つまり、マルチバイブレータ33は、受信信号RxDにより、差動電圧Vdifの変化を検出するようになっている。
また、受信信号RxDは、第1実施形態におけるコンパレータ32の出力信号So1をレベル反転させた信号となる。このため、マルチバイブレータ33の入力信号について、有効エッジは、ハイからローへの立ち下がりエッジになっている。
このようなECU51によっても、第1実施形態のECU1と同様の効果が得られる。また、コンパレータ32を削減している分、低コストと省スペース化が可能となる。
[第3実施形態]
図5に示すように、第3実施形態のECU61は、第2実施形態のECU51と比較すると、電源制御回路57に代えて、電源制御回路67を備える。
そして、電源制御回路67は、電源制御回路57と比較すると、オア回路34を更に備える。
オア回路34には、マルチバイブレータ33の出力信号So1と、処理部としてのマイコン21から出力されるスタンバイ制御信号Sscとが、入力される。
スタンバイ制御信号Sscは、トランシーバ23の状態を、通常動作する起動状態と、動作を停止して消費電力を低減するスタンバイ状態とに切り替えるための信号である。本実施形態において、トランシーバ23は、スタンバイ制御信号Sscがハイの場合にスタンバイ状態となり、スタンバイ制御信号Sscがローの場合に起動状態となる。尚、通信システム10における全てのECUのトランシーバ23がスタンバイ状態になれば、バス11はスリープ状態になる。また、トランシーバ23は、起動状態の場合に、バス11の差動電圧Vdifを受信信号RxDに変換する動作と、送信信号TxDに応じてバス11にドミナント又はレセッシブの信号を出力する動作とを行う。
そして、オア回路34は、マルチバイブレータ33の出力信号So1と、スタンバイ制御信号Sscの反転信号との、論理和信号を出力する。
また、スイッチ31は、オア回路34の出力信号So3がハイになっている間、オンして、抑制回路25に電源電圧Vsを供給する。
このため、電源制御回路67は、マイコン21からのスタンバイ制御信号Sscがハイの場合、即ち、マイコン21がトランシーバ23を起動状態にしている場合は、差動電圧Vdifの変化の有無に拘わらず、抑制回路25への電源電圧Vsの供給を実施することとなる。
このようなECU61において、マイコン21は、バス11をスリープ状態から起動状態にウェイクアップさせる場合には、スタンバイ制御信号Sscをハイからローにして、トランシーバ23を起動させることとなる。そして、スタンバイ制御信号Sscがローになると、差動電圧Vdifの変化がなくても、抑制回路25への電源電圧Vsの供給が開始される。
よって、ECU61のマイコン21がバス11をウェイクアップさせる場合に、差動電圧Vdifが最初に変化するタイミング(つまり、バス11に最初の信号が出力されるタイミング)よりも前に、抑制回路25への電源電圧Vsの供給を開始することができる。このため、バス11に出力される最初の信号から、抑制回路25を確実に動作させることができる。
尚、オア回路34を追加する構成は、第1実施形態のECU1に対しても同様に適用することができる。
[第4実施形態]
上記各実施形態のECU1,51,61において、電源制御回路27,57,67は、トランシーバ23と同一のIC内に構成しても良い。このように構成すれば、ECU1,51,61の小型化や低コスト化に有利である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく、種々の形態を採り得る。また、前述の数値も一例であり他の値でも良い。
例えば、上記各実施形態の電源制御回路27,57,67は、差動電圧Vdifの変化として、レセッシブからドミナントへの変化を検出するように構成されていたが、検出対象の変化は、差動電圧Vdifのドミナントからレセッシブへの変化であっても良い。また、検出対象の変化は、レセッシブからドミナントへの変化と、ドミナントからレセッシブへの変化との、両方であっても良い。
また例えば、電源制御回路27,57,67は、差動電圧Vdifがドミナントであるか否かを判定して、ドミナントと判定している場合、あるいは、ドミナントではないと判定してから一定時間Tonの間、抑制回路25に電源電圧Vsを供給する、という回路でも良い。このように構成しても、バス11がスリープ状態から起動して差動電圧Vdifが0Vからドミナントに変化すると、抑制回路25への電源供給が開始される。そして、その後、差動電圧Vdifがドミナントにならない時間が一定時間Ton以上になると、抑制回路25への電源供給が停止されることとなる。
また、抑制回路25としては、例えば、特許文献1に記載されているリンギング抑制回路のうち、図2に示した構成とは異なる構成の回路であっても良い。また、抑制回路25の制御回路49は、差動電圧Vdifがレセッシブからドミナントに変化したことを検出すると、MOSFET41,42を同時に一定期間オンさせるように構成されていても良い。また、抑制回路25としては、例えば、信号線12,13間の静電容量やインダクタンスを一時的に変化させることで波形の歪みを抑制する回路であっても良い。
また、通信システム10を構成するECUのうち、動作用電源がバッテリ電源であるECUにおいては、バッテリ電圧から生成される電源電圧Vsが、抑制回路25に常時供給されるようになっていても良い。
また、上記実施形態における1つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を1つの構成要素に統合させたりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、特許請求の範囲に記載した文言によって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。また、上述したECUの他、当該ECUを構成要素とする通信システム、当該ECU又は電源制御回路としてコンピュータを機能させるためのプログラム、このプログラムを記録した媒体、抑制回路の電源制御方法など、種々の形態で本発明を実現することもできる。
1〜4,51,61…ECU、11…差動信号伝送線路(バス)、12,13…一対の信号線、23…トランシーバ、25…波形歪み抑制回路、27,57,67…電源制御回路

Claims (6)

  1. 一対の信号線(12,13)により差動信号を伝送する差動信号伝送線路(11)に接続されたトランシーバ(23)を備え、前記トランシーバを用いて、前記差動信号伝送線路に接続された他の装置(2〜4)と通信する電子装置61)において、
    電源電圧が供給されることにより動作し、前記差動信号伝送線路で伝送される差動信号の波形の歪みを抑制する抑制回路(25)と、
    前記一対の信号線の電圧差である差動電圧の変化に応じて、前記抑制回路への前記電源電圧の供給と遮断を制御する電源制御部67)と、
    前記トランシーバの状態を、通常動作する起動状態と、動作を停止して消費電力を低減するスタンバイ状態とに切り替える処理部(21)と、を備え、
    前記電源制御部は、前記処理部が前記トランシーバを前記起動状態にしている場合は、前記差動電圧の変化の有無に拘わらず、前記抑制回路への前記電源電圧の供給を実施すること、
    特徴とする電子装置。
  2. 請求項1に記載の電子装置において、
    前記電源制御部は、
    オンすることで、前記抑制回路に前記電源電圧を供給するスイッチ(31)と、
    前記差動電圧の変化を検出すると、前記スイッチをオンさせる駆動信号を一定時間出力すると共に、前記駆動信号の出力中に前記差動電圧の変化を再び検出した場合には、前記変化を再び検出した時点から前記一定時間が経過するまで前記駆動信号の出力を延長する信号出力回路(33)と、
    を備えることを特徴とする電子装置。
  3. 請求項2に記載の電子装置において、
    前記信号出力回路は、前記トランシーバが出力する受信信号により、前記差動電圧の変化を検出すること、
    を特徴とする電子装置。
  4. 請求項2に記載の電子装置において、
    前記電源制御部
    前記一対の信号線の各電圧が入力され、その入力される電圧の差が所定値以上か否かにより、出力信号がハイとローとに切り替わる比較回路(32)を備え、
    前記信号出力回路は、前記比較回路の出力信号により、前記差動電圧の変化を検出すること、
    を特徴とする電子装置。
  5. 請求項1ないし請求項の何れか1項に記載の電子装置において、
    前記電源制御部は、前記トランシーバと同一のIC内に構成されていること、
    を特徴とする電子装置。
  6. 請求項1ないし請求項の何れか1項に記載の電子装置において、
    前記抑制回路は、
    前記一対の信号線間に直列に接続された第1及び第2スイッチング素子(41,42)と、
    前記差動電圧が変化したことを検出すると、前記第1及び第2スイッチング素子を同時に一定期間オンさせることで前記信号線間のインピーダンスを低下させる制御回路(49)と、を備えること、
    を特徴とする電子装置。
JP2015119337A 2015-06-12 2015-06-12 電子装置 Active JP6471619B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015119337A JP6471619B2 (ja) 2015-06-12 2015-06-12 電子装置
US15/160,133 US9819371B2 (en) 2015-06-12 2016-05-20 Electronic device
DE102016209580.3A DE102016209580B4 (de) 2015-06-12 2016-06-01 Elektronische vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015119337A JP6471619B2 (ja) 2015-06-12 2015-06-12 電子装置

Publications (2)

Publication Number Publication Date
JP2017005585A JP2017005585A (ja) 2017-01-05
JP6471619B2 true JP6471619B2 (ja) 2019-02-20

Family

ID=57395580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015119337A Active JP6471619B2 (ja) 2015-06-12 2015-06-12 電子装置

Country Status (3)

Country Link
US (1) US9819371B2 (ja)
JP (1) JP6471619B2 (ja)
DE (1) DE102016209580B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615996B2 (en) * 2018-03-14 2020-04-07 Nxp B.V. Apparatuses and methods for switching communication modes of a transceiver circuit
DE102018206929A1 (de) * 2018-05-04 2019-11-07 Robert Bosch Gmbh Schaltung für ein Bussystem und Verfahren zum Betreiben einer Schaltung
JP7092612B2 (ja) 2018-08-22 2022-06-28 株式会社Soken 電子制御装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19706985B4 (de) * 1997-02-21 2004-03-18 Telefonaktiebolaget L M Ericsson (Publ) Eingangspufferschaltkreis
JP2000216833A (ja) 1999-01-25 2000-08-04 Hitachi Ltd 受信回路インタフェ―ス
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
KR100487832B1 (ko) * 1999-12-15 2005-05-06 가부시키가이샤 히타치세이사쿠쇼 인터페이스 장치 및 정보 처리 시스템
US6438364B1 (en) * 2000-06-06 2002-08-20 Philips Electronics North America Corporation Radio frequency device with fast charging of an input capacitance
JP4458754B2 (ja) * 2003-03-04 2010-04-28 株式会社ルネサステクノロジ L負荷差動回路
JP4054716B2 (ja) * 2003-05-16 2008-03-05 沖電気工業株式会社 可変ゲインアンプ及びam変調信号受信回路及び検波回路
JP2005026805A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 半導体集積回路
US7400173B1 (en) 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
JP5027472B2 (ja) * 2005-11-09 2012-09-19 ルネサスエレクトロニクス株式会社 発振器およびそれを用いた情報機器
US20090175378A1 (en) * 2008-01-08 2009-07-09 Robert Bogdan Staszewski System and Method for Impedance Mismatch Compensation in Digital Communications Systems
US9660590B2 (en) * 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8472532B2 (en) * 2008-10-30 2013-06-25 2Wire, Inc. Method and apparatus for generating a common-mode reference signal
JP5163437B2 (ja) * 2008-11-12 2013-03-13 ソニー株式会社 差動出力回路および通信装置
CN102232204B (zh) * 2008-12-09 2014-05-14 日本电信电话株式会社 电压发生器、控制电路、矢量和相移器以及光收发机
JP2010206268A (ja) * 2009-02-27 2010-09-16 Denso Corp 通信システム、及びノード
JP5352881B2 (ja) * 2009-09-25 2013-11-27 松江エルメック株式会社 コモンモードフィルタ
JP4837081B2 (ja) * 2009-10-13 2011-12-14 株式会社日本自動車部品総合研究所 差動通信用送信装置
JP5385095B2 (ja) * 2009-10-30 2014-01-08 ルネサスエレクトロニクス株式会社 出力回路及びそれを用いた受光回路、フォトカプラ
CN102474235B (zh) * 2009-11-02 2015-06-10 松江Elmec株式会社 共模滤波器
JP5065424B2 (ja) 2010-01-14 2012-10-31 株式会社日本自動車部品総合研究所 リンギング抑制回路
TWI419545B (zh) * 2010-03-05 2013-12-11 Aten Int Co Ltd 發送器、接收器及訊號延伸器系統
US8698579B2 (en) * 2010-03-31 2014-04-15 Virginia Tech Intellectual Properties, Inc. Multi-phase EMI noise separator
TWI456916B (zh) * 2010-07-15 2014-10-11 Realtek Semiconductor Corp 無線收發裝置
ITMI20102438A1 (it) * 2010-12-29 2012-06-30 Accent S P A Miscelatore per telecomunicazioni
US8441288B2 (en) * 2011-04-19 2013-05-14 Sand 9, Inc. Differential current signal circuit
US8542046B2 (en) * 2011-05-04 2013-09-24 Intel Corporation Apparatus, system, and method for voltage swing and duty cycle adjustment
JP5498527B2 (ja) * 2011-05-16 2014-05-21 株式会社日本自動車部品総合研究所 リンギング抑制回路
JP5543402B2 (ja) * 2011-05-16 2014-07-09 株式会社日本自動車部品総合研究所 リンギング抑制回路
DE102012208124B4 (de) * 2011-05-16 2016-11-24 Denso Corporation Ringing-Unterdrückungsschaltung
US9083293B2 (en) * 2011-05-19 2015-07-14 Mediatek Inc. Signal transceiver
US8476922B2 (en) * 2011-05-27 2013-07-02 Analog Devices, Inc. Balanced impedance method for differential signaling
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
JP5677206B2 (ja) * 2011-06-13 2015-02-25 ルネサスエレクトロニクス株式会社 データ受信装置、半導体集積回路、およびデータ受信装置の制御方法
US8983417B2 (en) * 2012-01-03 2015-03-17 Silicon Laboratories Inc. Low-cost receiver using integrated inductors
WO2014055848A1 (en) * 2012-10-05 2014-04-10 Blue Line Engineering Co. Inductive sensor with demodulator
US8928408B2 (en) * 2013-01-24 2015-01-06 Aeroflex Colorado Springs Inc. High-gain low-noise preamplifier and associated amplification and common-mode control method
US9484766B2 (en) * 2013-12-16 2016-11-01 Qualcomm Incorporated Wireless power transmitter tuning
US9306514B2 (en) * 2014-05-28 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices

Also Published As

Publication number Publication date
DE102016209580B4 (de) 2024-01-25
DE102016209580A1 (de) 2016-12-15
US20160365881A1 (en) 2016-12-15
JP2017005585A (ja) 2017-01-05
US9819371B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
US9621383B1 (en) Digital isolator and the method thereof
US8166331B2 (en) Computer system and operating method thereof
US8593202B2 (en) Ringing suppression circuit
US8421504B2 (en) Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus
US20130322463A1 (en) Device and method for serial data transmission at a high data rate
KR102219127B1 (ko) 버스 시스템용 가입자국, 그리고 버스 시스템 내의 라인 전도성 방출을 감소시키는 방법
US10666320B2 (en) Ringing suppression circuit
US9270505B2 (en) Communication system
JP6471619B2 (ja) 電子装置
US20190158144A1 (en) Ringing suppression circuit
US9735820B2 (en) Multi-current harmonized paths for low power local interconnect network (LIN) receiver
US9852099B2 (en) Slave communication device and bus communication system
US8861621B2 (en) Receiver circuit
US7187197B2 (en) Transmission line driver
US10164620B1 (en) Ringing suppression circuit
JP7168332B2 (ja) リンギング抑制回路
US9917573B2 (en) Voltage detection circuit
KR101947972B1 (ko) 이더넷 버스, 제어부 및 이더넷 버스의 제어부를 웨이크업하기 위한 방법
US20190158143A1 (en) Ringing suppression circuit
US10432188B2 (en) Ringing suppression circuit and ringing suppression method
JP5516520B2 (ja) 通信ネットワークシステム
JP4894919B2 (ja) 中継回路、情報処理装置、中継方法
JP5434833B2 (ja) 通信システムおよびノード
US10601453B2 (en) Electronic control unit
WO2018037883A1 (ja) リンギング抑制回路及びリンギング抑制方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190107

R151 Written notification of patent or utility model registration

Ref document number: 6471619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250