WO2018037883A1 - リンギング抑制回路及びリンギング抑制方法 - Google Patents

リンギング抑制回路及びリンギング抑制方法 Download PDF

Info

Publication number
WO2018037883A1
WO2018037883A1 PCT/JP2017/028449 JP2017028449W WO2018037883A1 WO 2018037883 A1 WO2018037883 A1 WO 2018037883A1 JP 2017028449 W JP2017028449 W JP 2017028449W WO 2018037883 A1 WO2018037883 A1 WO 2018037883A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
potential side
level
ringing suppression
line
Prior art date
Application number
PCT/JP2017/028449
Other languages
English (en)
French (fr)
Inventor
寛之 森
卓矢 本田
岸上　友久
磯村　博文
Original Assignee
株式会社Ｓｏｋｅｎ
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017142955A external-priority patent/JP6538768B2/ja
Application filed by 株式会社Ｓｏｋｅｎ, 株式会社デンソー filed Critical 株式会社Ｓｏｋｅｎ
Priority to US16/099,711 priority Critical patent/US10432188B2/en
Priority to CN201780051934.XA priority patent/CN109644167B/zh
Priority to DE112017004200.3T priority patent/DE112017004200B4/de
Publication of WO2018037883A1 publication Critical patent/WO2018037883A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
    • H04M19/04—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone the ringing-current being generated at the substations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines

Definitions

  • the present disclosure relates to a circuit and a method that are connected to a transmission line that transmits a differential signal by a pair of high-potential side signal lines and low-potential side signal lines, and that suppress ringing that occurs when the signals are transmitted.
  • Patent Document 1 discloses a technique for suppressing ringing by matching impedance only for a certain period that does not affect communication when the voltage level of a transmission line transitions between low and high.
  • Patent Document 1 As shown in FIGS. 16 to 19, noise is generated during a period in which a dominant signal is transmitted when the differential signal is at a high level, for example, when the communication protocol is CAN (Controller Area Network, registered trademark). If an edge occurs in the signal due to the superimposition, this is detected as a change to a low level, and ringing suppression operation may be performed. As a result, when the ringing suppression operation is performed at one or more nodes connected to the network, the impedance of the network is lowered and the differential voltage of the dominant is lowered.
  • CAN Controller Area Network, registered trademark
  • a signal RSC_ON shown in FIG. 18 is an ON signal of a switching element for performing a ringing suppression operation by reducing the impedance of the transmission line. Also, the broken line in FIG. 19 shows the waveform of the reception signal RxD when there is no ringing suppression function.
  • the control unit prohibits the ringing suppression operation. That is, the noise superimposed on the transmission line through which the differential signal is transmitted is generated due to the signal on the transmission line. Accordingly, the suppression operation prohibiting unit detects a signal generated due to the signal and prohibits the ringing suppression operation, thereby preventing a malfunction due to noise superposition.
  • the signal output unit of the suppression operation prohibiting unit is determined by the upper limit determination unit and the lower limit determination unit that the level of the in-phase signal exceeds the upper limit threshold or falls below the lower limit threshold. Is determined, a suppression operation prohibition signal is output to the control unit. Thereafter, when the normal range determination unit determines that the level of the in-phase signal is within a certain range, the output of the suppression operation inhibition signal is stopped. That is, noise superimposed on a transmission line through which a differential signal is transmitted appears as an in-phase signal. Therefore, the ringing suppression operation can be prohibited by outputting the suppression operation prohibition signal to the control unit during a period in which the in-phase signal exceeding a certain level is generated on the transmission line.
  • the signal output unit of the suppression operation prohibiting unit is determined by the high potential side polarity determination unit and the low potential side polarity determination unit, and the levels of the high potential side and low potential side signal lines
  • the suppression operation prohibition signal is output to the control unit in a period in which the absolute value of the change in the value is greater than a predetermined value and the polarities at which both levels change match.
  • the ringing suppression operation can be prohibited by outputting the suppression operation prohibition signal to the control unit during a period in which both level change polarities coincide.
  • the signal output unit of the suppression operation prohibiting unit has the voltage level of the high potential side signal line below a threshold value, or the voltage level of the low potential side signal line exceeds the threshold value During the period, a suppression operation prohibition signal is output to the control unit.
  • a large level of noise may be induced on either the high level side or the low level side. Therefore, it is possible to avoid malfunction by determining that noise is superimposed even when the voltage level of each of the high potential side signal line and the low potential side signal line falls below or exceeds the corresponding threshold value.
  • FIG. 1 is a functional block diagram showing a configuration of a ringing suppression circuit in the first embodiment.
  • FIG. 2 is a diagram more specifically showing the ringing suppression circuit
  • FIG. 3 is a diagram showing waveforms of the high potential side signal line and the low potential side signal line when noise is superimposed
  • FIG. 4 is a diagram showing a waveform of the differential signal
  • FIG. 5 is a diagram showing a waveform of the received signal RxD
  • FIG. 6 is a diagram showing the waveform of the in-phase signal
  • FIG. 7 is also a diagram illustrating the waveform of the out-of-phase signal.
  • FIG. 1 is a functional block diagram showing a configuration of a ringing suppression circuit in the first embodiment.
  • FIG. 2 is a diagram more specifically showing the ringing suppression circuit
  • FIG. 3 is a diagram showing waveforms of the high potential side signal line and the low potential side signal line when noise is superimposed
  • FIG. 4 is a diagram showing a waveform of the differential signal
  • FIG. 8 is a diagram showing a waveform of the reset signal
  • FIG. 9 is a view showing a waveform of the ringing suppression stop signal
  • FIG. 10 is a diagram showing the waveform of the RSC_ON signal.
  • FIG. 11 is a diagram illustrating a configuration of a ringing suppression circuit according to the second embodiment.
  • FIG. 12 is a diagram showing a differential signal waveform when noise is superimposed
  • FIG. 13 is a diagram showing a waveform of the differential signal polarity
  • FIG. 14 is a diagram showing a waveform of the ringing suppression stop signal
  • FIG. 15 is a functional block diagram showing the configuration of the ringing suppression circuit according to the third embodiment.
  • FIG. 12 is a diagram showing a differential signal waveform when noise is superimposed
  • FIG. 13 is a diagram showing a waveform of the differential signal polarity
  • FIG. 14 is a diagram showing a waveform of the ringing suppression stop signal
  • FIG. 15 is a functional block diagram showing
  • FIG. 16 is a diagram illustrating waveforms of a high potential side signal line and a low potential side signal line when noise is superimposed in the related art.
  • FIG. 17 is a diagram showing a waveform of the differential signal
  • FIG. 18 shows the waveform of the RSC_ON signal.
  • FIG. 19 is a diagram showing a waveform of the reception signal RxD.
  • the ringing suppression circuit 1 is connected in parallel with a transmission / reception circuit 2 between a transmission line 3 including a high potential side signal line 3H and a low potential side signal line 3L.
  • a transmission circuit or a reception circuit may be used.
  • the transmission / reception circuit 2 is controlled by the communication controller 4 to transmit the differential signal by driving the transmission line 3, and when receiving the differential signal transmitted from another transmission node via the transmission line 3, the transmission / reception circuit 2 receives the differential signal.
  • Data is input to the communication controller 4.
  • the communication protocol is CAN
  • the high potential side signal line 3H is CAN_H
  • the low potential side signal line 3L is CAN_L.
  • the distortion suppression start detection unit 5 detects that the voltage of the transmission line 3 has changed when a differential signal is transmitted, and provides the suppression period control unit 6 with a trigger signal for starting the distortion and ringing suppression operation.
  • a series circuit of a suppression element 7 and a switch circuit 8 is connected between the signal lines 3H and 3L.
  • the suppression period control unit 6 turns on the switch circuit 8 for the set suppression period to reduce the impedance of the transmission line 3.
  • a series circuit of resistance elements 9a and 9b is connected between the signal lines 3H and 3L. These common connection points are the inverting input terminal, the non-inverting input terminal, and the input of the three comparators 10 to 12. Each is connected to a terminal IN.
  • the comparator 10 compares the level of the in-phase signal detected as the potential at the common connection point with an upper limit threshold, and the comparator 11 compares the level of the in-phase signal with a lower limit threshold.
  • a differential signal changing to a binary level of high and low is transmitted to the transmission line 3 by the high potential side signal line 3H and the low potential side signal line 3L. Then, an in-phase signal is obtained as a signal generated due to the values of the high potential side signal line 3H and the low potential side signal line 3L.
  • a signal value approximately in the middle of the high potential side signal line 3H and the low potential side signal line 3L that changes in accordance with the binary level of high and low is set as the in-phase signal, and the signal is shown in FIG.
  • the comparator 12 is a window comparator, and if the level of the in-phase signal is within a certain range (L ⁇ IN ⁇ H), the output signal is set to a high level.
  • the upper limit threshold and the lower limit threshold are set to about ⁇ 12V, and a certain range in the comparator 12 is set to about ⁇ 12V to 12V.
  • the comparators 10 to 12 correspond to an upper limit determination unit, a lower limit determination unit, and a normal range determination unit, respectively.
  • the output terminals of the comparators 10 and 11 are connected to the input terminal of the OR gate 13, respectively, and the output terminal of the OR gate 13 is connected to the set terminal S of the RS flip-flop 14.
  • the output terminal of the comparator 12 is connected to the reset terminal R of the RS flip-flop 14.
  • the reset terminal R is a positive edge trigger.
  • the output terminal Q of the RS flip-flop 14 is connected to the input terminal of the suppression period control unit 6.
  • the OR gate 13 and the RS flip-flop 14 correspond to a signal output unit. In the above configuration, the comparator 10 to the RS flip-flop 14 correspond to the suppression operation prohibiting unit 15.
  • the sources which are the potential reference side conduction terminals of the four N-channel MOSFETs 21 to 24 are all connected to the low potential side signal line 3L and are the control terminals of the FETs 21 and 23.
  • the gate is connected to the high potential side signal line 3H.
  • the drain which is the non-reference side conduction terminal of the FET 24 which is the line switching element is connected to the high potential side signal line 3H, and the drains of the FETs 22 and 23 are connected to the gate of the FET 24 and through the resistance element 25. Is pulled up to a high level, that is, a power supply level; Vcc.
  • the drain of the FET 21 is pulled up to a high level via the resistance element 26 and is connected to the gate of the FET 22 via the resistance element 27.
  • the gate of the FET 22 is connected to the low potential side signal line 3 ⁇ / b> L via the capacitor 28.
  • An N-channel MOSFET 29 is connected between the gate of the FET 24 and the low potential side signal line 3L, and the gate of the FET 29 is connected to the output terminal Q of the RS flip-flop 14.
  • the FET 24 corresponds to a series circuit of the suppression element 7 and the switch circuit 8 shown in FIG. That is, the on-resistance of the FET 24 corresponds to the suppression element 7.
  • the FET 21 corresponds to the distortion start circuit detection unit 5, and the other corresponds to the suppression period control unit 6.
  • the transmission / reception circuit 2 includes a P-channel MOSFET 41 connected between the power supply and the signal line 3H, and an N-channel MOSFET 42 connected between the signal line 3L and the ground. Further, a series circuit of resistance elements 43a and 43b is connected between the signal lines 3H and 3L.
  • the gates of the FETs 41 and 42 are commonly connected to the output terminal of the communication controller 4, and transmission data TxD is output by the communication controller 4 to the gate.
  • the signal lines 3H and 3L are connected to input terminals of the receiver 44, respectively, and the receiver 44 outputs received data RxD to the communication controller 4.
  • the operation of this embodiment will be described.
  • FIG. 3 if noise similar to that in FIG. 12 is superimposed on the transmission line 3 during a period in which a high-level differential signal and recessive CAN are transmitted, the difference input to the transmission / reception circuit 2.
  • the motion signal is at a low level during the superimposed period.
  • the reception signal RxD output from the transmission / reception circuit 2 is an inversion of the differential signal as shown in FIG.
  • the in-phase signal input to the comparators 10 to 12 becomes a level corresponding to the noise level as shown in FIG. 6, and the output signal of the comparator 10 becomes a high level.
  • a signal out of the common mode range is output.
  • the operation after the suppression operation prohibiting unit 15 described later is reflected in the waveform after the noise in these signal changes disappears.
  • the RS flip-flop 14 is set by the out-of-phase signal and a ringing suppression stop signal is output as shown in FIG. Then, the FET 29 is turned on and the gate of the FET 24 is forcibly set to a low level, so that the FET 24 is maintained in an off state, and the ringing suppression operation is prohibited.
  • the ringing suppression stop signal corresponds to a suppression operation prohibition signal.
  • the reset signal given to the RS flip-flop 14 by the comparator 12 becomes a low level corresponding to the noise superposition period, and changes to a high level as the noise disappears. Since the RS flip-flop 14 is reset at the rising edge of the reset signal accompanying this level change, the FET 29 is turned off, and the prohibited state of the ringing suppression operation is released.
  • the suppression period control unit 6 prohibits the ringing suppression operation. That is, since the noise superimposed on the transmission line 3 appears as an in-phase signal, the suppression operation prohibiting unit 15 detects the occurrence of the in-phase signal as noise, and prohibits the ringing suppression operation, thereby avoiding malfunction due to noise superposition. it can.
  • the RS flip-flop 14 of the suppression operation prohibiting unit 15 determines that the level of the in-phase signal exceeds the upper limit threshold or falls below the lower limit threshold by the comparators 10 and 11.
  • a ringing suppression stop signal is output to the control unit 6. Thereafter, when the comparator 12 determines that the level of the in-phase signal is within a certain range, the output of the ringing suppression stop signal is stopped.
  • the ringing suppression operation can be prohibited during a period in which an in-phase signal exceeding a certain level is generated in the transmission line 3.
  • the ringing suppression circuit 31 of the second embodiment includes a suppression operation prohibition unit 32 that replaces the suppression operation prohibition unit 15.
  • the suppression operation prohibiting unit 32 includes differential circuits 33H and 33L and an EXNOR gate 34.
  • the differentiation circuit 33 includes a series circuit of a capacitor 35 and a resistance element 36 and an operational amplifier 37.
  • One end of the capacitor 35 constituting the differentiating circuits 33H and 33L is connected to the high potential side signal line 3H and the low potential side signal line 3L, respectively.
  • a common connection point of the capacitor 35 and the resistance element 36 is connected to the non-inverting input terminal of the operational amplifier 37.
  • the inverting input terminal of the operational amplifier 37 on the differential circuit 33H side is connected to a common connection point of a series circuit of resistors 38a and 38b connected between the power supply and the ground.
  • the inverting input terminal of the operational amplifier 37 on the differential circuit 33L side is connected to a common connection point of a series circuit composed of similar resistors 39a and 39b.
  • the above-mentioned resistors 38a and 38b and resistors 39a and 39b provide a difference in the threshold value given to the differentiating circuits 33H and 33L.
  • the threshold value on the differentiation circuit 33H side is set to 0.1V
  • the threshold value on the differentiation circuit 33H side is set to 0V.
  • the output terminal of the operational amplifier 37 is connected to the input terminal of the EXNOR gate 34
  • the output terminal of the EXNOR gate 34 is connected to the gate of the FET 29.
  • Differentiating circuits 33H and 33L correspond to a high potential side polarity determination unit and a low potential side polarity determination unit, respectively, and the EXNOR gate 34 corresponds to a signal output unit.
  • the operation of the second embodiment will be described. Since the noise appears as an in-phase signal for the transmission line 3, the polarities of the differential signals detected for the signal lines 3H and 3L coincide with each other in accordance with the signal change. Therefore, by detecting the coincidence of both polarities by the EXNOR gate 34 and outputting a ringing suppression stop signal to the gate of the FET 29, the ringing suppression operation can be prohibited in association with the generation of noise, as in the first embodiment.
  • a ringing suppression stop signal is output in a period in which the differential signal values of the signal lines 3H and 3L are equal to or greater than a predetermined value and the signal polarities of both are the same.
  • the EXNOR gate 34 of the suppression operation prohibiting unit 32 controls the suppression period during the period in which the level change polarities of the signal lines 3H and 3L determined by the differentiating circuits 33H and 33L coincide.
  • a ringing suppression stop signal is output to the unit 6. Thereby, the ringing suppression operation can be prohibited as in the first embodiment.
  • the comparator 12 is deleted from the ringing suppression circuit 1 of the first embodiment, an EXOR gate 52 is arranged instead of the OR gate 13, and an RS flip-flop An AND gate 53 is arranged in place of 14, and a dominant detector 54 is added.
  • the non-inverting input terminal of the comparator 10 is connected to the signal line 3L, and the inverting input terminal of the comparator 11 is connected to the signal line 3H.
  • the output terminal of the EXOR gate 52 is connected to one of the input terminals of the AND gate 53.
  • the dominant detection unit 54 detects that a dominant signal is generated in the transmission line 3 via the transmission / reception circuit 2, the dominant detection unit 54 outputs a high level signal to the other input terminal of the AND gate 53.
  • the AND gate 53 corresponds to a signal output unit, and outputs a suppression operation stop signal to the suppression period control unit 6.
  • the comparator 11 detects a state where the voltage level of the signal line 3H is lower than the threshold value, and the comparator 10 detects a state where the voltage level of the signal line 3L exceeds the threshold value, so that each outputs a high level signal. .
  • the AND gate 53 outputs a suppression operation stop signal to the suppression period control unit 6 during a period when the comparator 10 or 11 outputs a high level signal and the dominant detection unit 54 detects the generation of the dominant signal. Thereby, a glitch that is an edge generated based on noise is detected, and the ringing suppression operation is prohibited.
  • the ringing suppression operation is performed in a period in which the state in which the voltage level of the signal line 3H is lower than the threshold is detected or the state in which the voltage level of the signal line 3L exceeds the threshold is detected. Therefore, even if a large noise acts on one side of the signal lines 3H and 3L, malfunction can be suppressed.
  • a ringing suppression stop signal may be input to the transmission / reception circuit 2 and used for level determination of the reception signal RxD.
  • the communication protocol is not limited to CAN, and any communication protocol that uses a differential signal is applicable.
  • the present disclosure has been described with reference to the embodiments, it is understood that the present disclosure is not limited to the embodiments and structures. The present disclosure includes various modifications and modifications within the equivalent range. In addition, various combinations and forms, as well as other combinations and forms including only one element, more or less, are within the scope and spirit of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本開示のリンギング抑制回路は、一対の高電位側信号線（３Ｈ），低電位側信号線（３Ｌ）によりハイ，ローの２値レベルに変化する差動信号を伝送する伝送線路（３）に接続され、前記信号の伝送に伴い発生するリンギングを抑制するものにおいて、前記一対の信号線間に接続される線間スイッチング素子（２４）と、前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させるリンギング抑制動作を行う制御部（６）と、前記伝送線路上の信号に起因して発生した信号を検出すると、前記制御部によるリンギング抑制動作を禁止する抑制動作禁止部（１５，３２，５５）とを備える。

Description

リンギング抑制回路及びリンギング抑制方法 関連出願の相互参照
　本出願は、２０１６年８月２３日に出願された日本出願番号２０１６－１６２７９４号、及び２０１７年７月２４日に出願された日本出願番号２０１７－１４２９５５号に基づくもので、ここにその記載内容を援用する。
　本開示は、一対の高電位側信号線，低電位側信号線により差動信号を伝送する伝送線路に接続され、前記信号の伝送に伴い発生するリンギングを抑制する回路及び方法に関する。
　伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形の歪み，すなわちリンギングが生じる問題がある。そして、従来、波形歪みを抑制する技術については様々な提案がされている。例えば特許文献１では、伝送路の電圧レベルがロー，ハイ間で遷移する際に、通信に影響しない一定期間のみインピーダンスを整合させてリンギングを抑制する技術が開示されている。
特許第５４９８５２７号公報
　しかしながら、特許文献１では図１６～図１９に示すように、差動信号のハイレベル，例えば通信プロトコルがＣＡＮ（Controller Area Network，登録商標）である場合のドミナントが伝送されている期間にノイズが重畳されることで信号中にエッジが発生すると、それがローレベルへの変化として検知され、リンギングの抑制動作が行われる可能性がある。その結果、ネットワーク上に接続された１つ以上のノードでリンギング抑制動作が行われるとネットワークのインピーダンスが低下し、ドミナントの差動電圧が低下する。これにより、受信信号ＲｘＤがローレベル，例えばレセッシブと誤判定される期間がリンギング抑制技術を搭載していない従来の通信トランシーバよりも長くなり、当該ビットがレセッシブと誤判定される可能性が高まる。尚、図１８に示す信号ＲＳＣ＿ＯＮは、伝送線路のインピーダンスを低下させてリンギング抑制動作を行うためのスイッチング素子のオン信号である。また図１９中に破線で示すのは、リンギングの抑制機能が無い場合の受信信号ＲｘＤの波形である。
　本開示は、ノイズの重畳による誤動作を回避できるリンギング抑制回路及びリンギング抑制方法を提供することを目的とする。
　本開示の一態様によれば、抑制動作禁止部が、伝送線路上の信号に起因して発生した信号を検出すると、制御部によるリンギング抑制動作を禁止する。すなわち、差動信号が伝送される伝送線路において重畳されるノイズは、伝送線路上の信号に起因して発生する。したがって、抑制動作禁止部が前記信号に起因して発生した信号を検出し、リンギング抑制動作を禁止することでノイズの重畳による誤動作を回避できる。
　また、本開示の一態様によれば、抑制動作禁止部の信号出力部は、上限判定部，下限判定部により、同相信号のレベルが上限閾値を超えたこと，又は下限閾値を下回ったことが判定されると制御部に抑制動作禁止信号を出力する。その後、正常範囲判定部により前記同相信号のレベルが一定範囲内にあることが判定されると、抑制動作禁止信号の出力を停止する。すなわち、差動信号が伝送される伝送線路において重畳されるノイズは同相信号として現れる。したがって、抑制動作禁止部が、伝送線路において一定レベルを超える同相信号が発生している期間に制御部に対して抑制動作禁止信号を出力することで、リンギング抑制動作を禁止できる。
　また、本開示の一態様によれば、抑制動作禁止部の信号出力部は、高電位側極性判定部，低電位側極性判定部により判定される、高電位側，低電位側信号線のレベルの変化の絶対値が所定値よりも大きく、且つ双方のレベルが変化する極性が一致する期間に、制御部に抑制動作禁止信号を出力する。伝送線路において同相信号が発生した際には、高電位側，低電位側信号線のレベルが変化する極性が同じになる。したがって、双方のレベル変化極性が一致する期間に制御部に対して抑制動作禁止信号を出力することで、リンギング抑制動作を禁止できる。
　また、本開示の一態様によれば、抑制動作禁止部の信号出力部は、高電位側信号線の電圧レベルが閾値を下回るか、又は前記低電位側信号線の電圧レベルが閾値を超えた期間に、制御部に抑制動作禁止信号を出力する。回路基板の状態によっては、ハイレベル側，ローレベル側の何れかに対し、大きなレベルのノイズが誘導される可能性がある。そこで、高電位側，低電位側信号線それぞれの電圧レベルが対応する閾値を下回るか又は閾値を超えた際にもノイズが重畳されたと判定することで、誤動作を回避できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態において、リンギング抑制回路の構成を示す機能ブロック図であり、 図２は、リンギング抑制回路をより具体的に示す図であり、 図３は、ノイズが重畳された場合の、高電位側信号線，低電位側信号線の波形を示す図であり、 図４は、同差動信号の波形を示す図であり、 図５は、同受信信号ＲｘＤの波形を示す図であり、 図６は、同じく同相信号の波形を示す図であり、 図７は、同じく同相範囲外信号の波形を示す図であり、 図８は、同リセット信号の波形を示す図であり、 図９は、同リンギング抑制停止信号の波形を示す図であり、 図１０は、同ＲＳＣ＿ＯＮ信号の波形を示す図であり、 図１１は、第２実施形態であり、リンギング抑制回路の構成を示す図であり、 図１２は、ノイズが重畳された場合の微分信号波形を示す図であり、 図１３は、同微分信号極性の波形を示す図であり、 図１４は、同リンギング抑制停止信号の波形を示す図であり、 図１５は、第３実施形態であり、リンギング抑制回路の構成を示す機能ブロック図であり、 図１６は、従来技術において、ノイズが重畳された場合の、高電位側信号線，低電位側信号線の波形を示す図であり、 図１７は、同差動信号の波形を示す図であり、 図１８は、同ＲＳＣ＿ＯＮ信号の波形を示す図であり、 図１９は、同受信信号ＲｘＤの波形を示す図である。
　　（第１実施形態）
　以下、第１実施形態について説明する。図１に示すように、リンギング抑制回路１は、送受信回路２と共に、高電位側信号線３Ｈ，低電位側信号線３Ｌよりなる伝送線路３の間に並列に接続されている。尚、送受信回路２に替えて、送信回路又は受信回路でも良い。送受信回路２は、通信コントローラ４により制御され、伝送線路３を駆動して差動信号を送信し、また、伝送線路３を介して他の送信ノードより送信された差動信号を受信すると、受信データを通信コントローラ４に入力する。尚、通信プロトコルがＣＡＮである場合、高電位側信号線３ＨはＣＡＮ＿Ｈ，低電位側信号線３ＬはＣＡＮ＿Ｌである。
　歪抑制開始検出部５は、差動信号が伝送される際に伝送線路３の電圧が変化したことを検出し、抑制期間制御部６に歪，リンギングの抑制動作を開始させるトリガ信号を与える。信号線３Ｈ，３Ｌの間には、抑制素子７及びスイッチ回路８の直列回路が接続されている。抑制期間制御部６は、上記のトリガ信号が入力されると、設定された抑制期間だけスイッチ回路８をオンして伝送線路３のインピーダンスを低下させる。
　また、信号線３Ｈ，３Ｌの間には、抵抗素子９ａ及び９ｂの直列回路が接続されており、これらの共通接続点は、３つのコンパレータ１０～１２の反転入力端子，非反転入力端子，入力端子ＩＮにそれぞれ接続されている。コンパレータ１０は、前記共通接続点の電位として検出される同相信号のレベルを上限閾値と比較し、コンパレータ１１は、前記同相信号のレベルを下限閾値と比較する。
　伝送線路３には、高電位側信号線３Ｈと低電位側信号線３Ｌにより、ハイ、ローの２値レベルに変化する差動信号が伝送される。そして、高電位側信号線３Ｈと低電位側信号線３Ｌの値に起因して発生する信号として同相信号が得られる。この実施形態では、具体的には、ハイ、ローの２値レベルに応じて変化する高電位側信号線３Ｈと低電位側信号線３Ｌの略中間の信号値を同相信号とし、図１に示すように、高電位側信号線３Ｈと低電位側信号線３Ｌとの中間より同相信号を取り出す回路としている。
　コンパレータ１２はウインドウコンパレータであり、前記同相信号のレベルが一定の範囲内（Ｌ≦ＩＮ≦Ｈ）にあれば、出力信号をハイレベルにする。例えば、ＣＡＮ通信の場合、上限閾値，下限閾値は±１２Ｖ程度に設定し、コンパレータ１２における一定の範囲内は－１２Ｖ～１２Ｖ程度に設定する。コンパレータ１０～１２はそれぞれ、上限判定部，下限判定部，正常範囲判定部に相当する。
　コンパレータ１０及び１１の出力端子は、ＯＲゲート１３の入力端子にそれぞれ接続されており、ＯＲゲート１３の出力端子は、ＲＳフリップフロップ１４のセット端子Ｓに接続されている。コンパレータ１２の出力端子は、ＲＳフリップフロップ１４のリセット端子Ｒに接続されている。尚、リセット端子Ｒはポジティブエッジトリガである。ＲＳフリップフロップ１４の出力端子Ｑは、抑制期間制御部６の入力端子に接続されている。ＯＲゲート１３及びＲＳフリップフロップ１４は信号出力部に相当する。また、以上の構成において、コンパレータ１０～ＲＳフリップフロップ１４は抑制動作禁止部１５に相当する。
　より具体的な構成を示す図２において、４つのＮチャネルＭＯＳＦＥＴ２１～２４の電位基準側導通端子であるソースは、何れも低電位側信号線３Ｌに接続されておりＦＥＴ２１及び２３の制御端子であるゲートは、高電位側信号線３Ｈに接続されている。
　線間スイッチング素子であるＦＥＴ２４の非基準側導通端子であるドレインは高電位側信号線３Ｈに接続されており、ＦＥＴ２２及び２３のドレインはＦＥＴ２４のゲートに接続されていると共に、抵抗素子２５を介してハイレベル，すなわち電源レベル；Ｖccにプルアップされている。ＦＥＴ２１のドレインは、抵抗素子２６を介してハイレベルにプルアップされていると共に、抵抗素子２７を介してＦＥＴ２２のゲートに接続されている。ＦＥＴ２２のゲートは、コンデンサ２８を介して低電位側信号線３Ｌに接続されている。そして、ＦＥＴ２４のゲートと低電位側信号線３Ｌとの間には、ＮチャネルＭＯＳＦＥＴ２９が接続されており、ＦＥＴ２９のゲートは、ＲＳフリップフロップ１４の出力端子Ｑに接続されている。以上において、ＦＥＴ２４は図１に示す抑制素子７及びスイッチ回路８の直列回路に相当する。つまり、ＦＥＴ２４のオン抵抗が抑制素子７に相当している。また、ＦＥＴ２１は歪開始回路検出部５に相当し、その他は抑制期間制御部６に相当する。
　送受信回路２は、電源と信号線３Ｈとの間に接続されるＰチャネルＭＯＳＦＥＴ４１，信号線３Ｌとグランドとの間に接続されるＮチャネルＭＯＳＦＥＴ４２を備えている。また、信号線３Ｈ，３Ｌの間には、抵抗素子４３ａ及び４３ｂの直列回路が接続されている。ＦＥＴ４１及び４２のゲートは、通信コントローラ４の出力端子に共通に接続されており、前記ゲートには、通信コントローラ４により送信データＴｘＤが出力される。また、信号線３Ｈ，３Ｌは、レシーバ４４の入力端子にそれぞれ接続されており、レシーバ４４は、通信コントローラ４に受信データＲｘＤを出力する。
　次に、本実施形態の作用について説明する。図３に示すように、伝送線路３において、ハイレベルの差動信号，ＣＡＮにおけるレセッシブが伝送されている期間中に図１２と同様のノイズが重畳されると、送受信回路２に入力される差動信号は、図４に示すように、その重畳されている期間にローレベルとなる。送受信回路２が出力する受信信号ＲｘＤは、図５に示すように差動信号の反転となる。
　この時、コンパレータ１０～１２に入力される同相信号は、図６に示すようにノイズレベルに相当したレベルとなり、コンパレータ１０の出力信号がハイレベルとなることで、図７に示すようにハイレベルの同相範囲外信号が出力される。尚、これらの信号変化におけるノイズが消滅した以降の波形には、後述する抑制動作禁止部１５の動作が反映されている。
　同相範囲外信号によりＲＳフリップフロップ１４がセットされ、図９に示すようにリンギング抑制停止信号が出力される。すると、ＦＥＴ２９がオンしてＦＥＴ２４のゲートを強制的にローレベルにするのでＦＥＴ２４はオフ状態を維持し、リンギング抑制動作が禁止される。リンギング抑制停止信号は、抑制動作禁止信号に相当する。
　また、コンパレータ１２がＲＳフリップフロップ１４に与えるリセット信号は、図８に示すようにノイズの重畳期間に対応してローレベルとなり、ノイズの消滅に伴いハイレベルに変化する。このレベル変化に伴うリセット信号の立上りエッジでＲＳフリップフロップ１４がリセットされるので、ＦＥＴ２９がオフになりリンギング抑制動作の禁止状態が解除される。
　そして、その後に到来する差動信号のローレベル，ＣＡＮにおけるレセッシブへの変化に伴い、図１０に示すように、ＦＥＴ２４のゲートにオン信号ＲＳＣ＿ＯＮが出力されてＦＥＴ２４がオン状態になり、リンギング抑制動作が実行される。このようなリンギング抑制動作の禁止→解除に至る動作の結果として、当該期間に対応する差動信号，受信信号ＲｘＤ及び同相信号の波形は、図３に示すものとなっている。
　以上のように本実施形態によれば、抑制動作禁止部１５が、伝送線路３に同相信号，ノイズが発生したことを検出すると、抑制期間制御部６によるリンギング抑制動作を禁止する。すなわち、伝送線路３において重畳されるノイズは同相信号として現れるので、抑制動作禁止部１５が同相信号の発生をノイズとして検出し、リンギング抑制動作を禁止することでノイズの重畳による誤動作を回避できる。
　具体的には、抑制動作禁止部１５のＲＳフリップフロップ１４は、コンパレータ１０，１１により、同相信号のレベルが上限閾値を超えたこと，又は下限閾値を下回ったことが判定されると抑制期間制御部６にリンギング抑制停止信号を出力する。その後、コンパレータ１２により同相信号のレベルが一定範囲内にあることが判定されると、リンギング抑制停止信号の出力を停止する。このように構成すれば、伝送線路３において一定レベルを超える同相信号が発生している期間にリンギング抑制動作を禁止できる。
　　（第２実施形態）
　以下、第１実施形態と同一部分には同一符号を附して説明を省略し、異なる部分について説明する。図１１に示すように、第２実施形態のリンギング抑制回路３１は、抑制動作禁止部１５に替わる抑制動作禁止部３２を備えている。抑制動作禁止部３２は、微分回路３３Ｈ，３３Ｌと、ＥＸＮＯＲゲート３４とで構成されている。微分回路３３は、コンデンサ３５及び抵抗素子３６の直列回路と、オペアンプ３７とで構成されている。
　微分回路３３Ｈ，３３Ｌを構成するコンデンサ３５の一端は、それぞれ高電位側信号線３Ｈ，低電位側信号線３Ｌに接続されている。コンデンサ３５及び抵抗素子３６の共通接続点はオペアンプ３７の非反転入力端子に接続されている。微分回路３３Ｈ側のオペアンプ３７の反転入力端子は、電源とグランドとの間に接続される抵抗３８ａ及び３８ｂの直列回路の共通接続点に接続されている。また、微分回路３３Ｌ側のオペアンプ３７の反転入力端子は、同様な抵抗３９ａ及び３９ｂからなる直列回路の共通接続点に接続されている。
　上記の抵抗３８ａ及び３８ｂ，並びに抵抗３９ａ及び３９ｂにより、微分回路３３Ｈ，３３Ｌに与える閾値に差を設けている。例えば、微分回路３３Ｈ側の閾値を０．１Ｖ，微分回路３３Ｈ側の閾値を０Ｖに設定する。これにより、信号線３Ｈ，３Ｌのレベルが変化せずそれぞれの微分値がゼロとなる場合に、微分回路３３Ｈ，３３Ｌの出力レベル値が異なるようにしている。オペアンプ３７の出力端子はＥＸＮＯＲゲート３４の入力端子に接続され、ＥＸＮＯＲゲート３４の出力端子はＦＥＴ２９のゲートに接続されている。微分回路３３Ｈ，３３Ｌは、それぞれ高電位側極性判定部，低電位側極性判定部に相当し、ＥＸＮＯＲゲート３４は信号出力部に相当する。
　次に、第２実施形態の作用について説明する。ノイズは伝送線路３に対する同相信号として現れるので、その信号変化に応じて信号線３Ｈ，３Ｌにつき検出される微分信号の極性は一致する。したがって、双方の極性の一致をＥＸＮＯＲゲート３４により検出してＦＥＴ２９のゲートにリンギング抑制停止信号を出力することで、第１実施形態と同様に、ノイズの発生に伴いリンギング抑制動作を禁止できる。
　図１２～図１４は、第１実施形態の図３及び図４と同様のノイズが重畳された場合の、微分信号及びその極性，リンギング抑制停止信号の波形である。信号線３Ｈ，３Ｌの微分信号の値が所定値以上で、且つ双方の信号極性が一致している期間にリンギング抑制停止信号が出力される。
　以上のように第２実施形態によれば、抑制動作禁止部３２のＥＸＮＯＲゲート３４は、微分回路３３Ｈ，３３Ｌにより判定される信号線３Ｈ，３Ｌのレベル変化極性が一致する期間に、抑制期間制御部６にリンギング抑制停止信号を出力する。これにより、第１実施形態と同様にリンギング抑制動作を禁止できる。
　　（第３実施形態）
　図１５に示すように、第３実施形態のリンギング抑制回路５１は、第１実施形態のリンギング抑制回路１よりコンパレータ１２を削除し、ＯＲゲート１３に替えてＥＸＯＲゲート５２を配置し、ＲＳフリップフロップ１４に替えてＡＮＤゲート５３を配置し、ドミナント検知部５４を追加したものである。また、コンパレータ１０の非反転入力端子は信号線３Ｌに接続され、コンパレータ１１の反転入力端子は信号線３Ｈに接続されている。これらは、抑制動作禁止部５５に相当する。
　ＥＸＯＲゲート５２の出力端子は、ＡＮＤゲート５３の入力端子の一方に接続されている。ドミナント検知部５４は、送受信回路２を介して伝送線路３にドミナント信号が発生したことを検知すると、ハイレベル信号をＡＮＤゲート５３の入力端子の他方に出力する。そして、ＡＮＤゲート５３は信号出力部に相当し、抑制期間制御部６に抑制動作停止信号を出力する。
　次に、第３実施形態の作用について説明する。第３実施形態では、回路基板におけるアートワークやツイストペア線，コネクタのピン配置等の状態により、ハイレベル側，ローレベル側の何れかに大きなレベルのノイズが誘導される可能性がある。そこで、コンパレータ１１により信号線３Ｈの電圧レベルが閾値を下回った状態を検出し、コンパレータ１０により信号線３Ｌの電圧レベルが閾値を超えた状態を検出することで、それぞれがハイレベル信号を出力する。
　そして、コンパレータ１０又は１１がハイレベル信号を出力し、且つドミナント検知部５４がドミナント信号の発生を検知している期間に、ＡＮＤゲート５３が抑制期間制御部６に抑制動作停止信号を出力する。これにより、ノイズに基づいて発生するエッジであるグリッジを検出し、リンギング抑制動作を禁止する。
　以上のように第３実施形態によれば、信号線３Ｈの電圧レベルが閾値を下回った状態を検出するか、又は信号線３Ｌの電圧レベルが閾値を超えた状態を検出した期間にリンギング抑制動作を禁止するので、信号線３Ｈ，３Ｌの一方側に大きなノイズが作用したばあにも誤動作を抑制できる。
　　（その他の実施形態）
　各電圧の具体的数値は、個別の設計に応じて適宜変更すれば良い。
　リンギング抑制停止信号を送受信回路２に入力し、受信信号ＲｘＤのレベル判定に利用しても良い。
　通信プロトコルはＣＡＮに限らず、差動信号を用いるものであれば適用が可能である。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
 

Claims (10)

  1. 　一対の高電位側信号線（３Ｈ），低電位側信号線（３Ｌ）によりハイ，ローの２値レベルに変化する差動信号を伝送する伝送線路（３）に接続され、前記信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路において、
    　前記一対の信号線間に接続される線間スイッチング素子（２４）と、
    　前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させるリンギング抑制動作を行う制御部（６）と、
    　前記伝送線路上の信号に起因して発生した信号を検出すると、前記制御部によるリンギング抑制動作を禁止する抑制動作禁止部（１５，３２，５５）とを備えるリンギング抑制回路。
  2. 　前記伝送線路上の信号に起因して発生した信号は、同相信号である請求項１記載のリンギング抑制回路。
  3. 　前記抑制動作禁止部（１５）は、前記同相信号のレベルが上限閾値を超えたことを判定する上限判定部（１０）と、
    　前記同相信号のレベルが下限閾値を下回ったことを判定する下限判定部（１１）と、
    　前記同相信号のレベルが一定範囲内にあることを判定する正常範囲判定部（１２）と、
    　前記同相信号のレベルが前記上限閾値を超えるか又は前記下限閾値を下回ると、前記制御部に抑制動作禁止信号を出力し、その後、前記正常範囲判定部により前記同相信号のレベルが一定範囲内にあることが判定されると、前記抑制動作禁止信号の出力を停止する信号出力部（１３，１４）とを備える請求項２記載のリンギング抑制回路。
  4. 　前記抑制動作禁止部（３２）は、前記高電位側信号線のレベルが変化する極性を判定する高電位側極性判定部（３３Ｈ）と、
    　前記低電位側信号線のレベルが変化する極性を判定する低電位側極性判定部（３３Ｌ）と、
    　前記高電位側，低電位側信号線のレベルの変化の絶対値が所定値よりも大きく、且つ双方のレベルが変化する極性が一致する期間に、前記制御部に抑制動作禁止信号を出力する信号出力部（３４）とを備える請求項１又は２記載のリンギング抑制回路。
  5. 　前記抑制動作禁止部（５５）は、前記高電位側信号線の電圧レベルが閾値を下回ったことを判定する高電位電圧レベル判定部（１１）と、
    　前記低電位側信号線の電圧レベルが閾値を超えたことを判定する低電位電圧レベル判定部（１０）と、
    　前記高電位側信号線の電圧レベルが閾値を下回るか、又は前記低電位側信号線の電圧レベルが閾値を超えた期間に、前記制御部に抑制動作禁止信号を出力する信号出力部（５３）とを備える請求項１記載のリンギング抑制回路。
  6. 　一対の高電位側信号，低電位側信号線によりハイ，ローの２値レベルに変化する差動信号が伝送される伝送線路において、前記差動信号のレベルが変化したことを検出すると、前記信号線間のインピーダンスを低下させてリンギング抑制動作を行う際に、
    　前記伝送線路上の信号に起因して発生を検出すると、前記リンギング抑制動作を禁止するリンギング抑制方法。
  7. 　前記伝送線路上の信号に起因して発生した信号は、同相信号である請求項６記載のリンギング抑制方法。
  8. 　前記同相信号のレベルが上限閾値を超えるか又は下限閾値を下回ると前記リンギング抑制動作を禁止し、その後、前記同相信号のレベルが一定範囲内にあることを判定すると、前記禁止を解除する請求項７記載のリンギング抑制方法。
  9. 　前記高電位側，低電位側信号線のレベルの変化の絶対値が所定値よりも大きく、且つ双方のレベルが変化する極性が一致する期間に、前記リンギング抑制動作を禁止する請求項６又は７記載のリンギング抑制方法。
  10. 　前記高電位側信号線の電圧レベルが閾値を下回るか、又は前記低電位側信号線の電圧レベルが閾値を超えた期間に、前記リンギング抑制動作を禁止する請求項６記載のリンギング抑制方法。
     
PCT/JP2017/028449 2016-08-23 2017-08-04 リンギング抑制回路及びリンギング抑制方法 WO2018037883A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/099,711 US10432188B2 (en) 2016-08-23 2017-08-04 Ringing suppression circuit and ringing suppression method
CN201780051934.XA CN109644167B (zh) 2016-08-23 2017-08-04 振铃抑制电路和振铃抑制方法
DE112017004200.3T DE112017004200B4 (de) 2016-08-23 2017-08-04 Ringing-unterdrückungsschaltung und ringing-unterdrückungsverfahren

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-162794 2016-08-23
JP2016162794 2016-08-23
JP2017-142955 2017-07-24
JP2017142955A JP6538768B2 (ja) 2016-08-23 2017-07-24 リンギング抑制回路及びリンギング抑制方法

Publications (1)

Publication Number Publication Date
WO2018037883A1 true WO2018037883A1 (ja) 2018-03-01

Family

ID=61245741

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/028449 WO2018037883A1 (ja) 2016-08-23 2017-08-04 リンギング抑制回路及びリンギング抑制方法

Country Status (1)

Country Link
WO (1) WO2018037883A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819965B (zh) * 2022-12-05 2023-10-21 晶焱科技股份有限公司 振鈴抑制電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677763A (ja) * 1992-06-17 1994-03-18 Texas Instr Inc <Ti> 伝送線路を終端する方法と装置
JP2004032721A (ja) * 2002-05-08 2004-01-29 Nec Micro Systems Ltd インピーダンス整合用の制御信号生成方法及びその回路
JP2012257205A (ja) * 2011-05-16 2012-12-27 Nippon Soken Inc リンギング抑制回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677763A (ja) * 1992-06-17 1994-03-18 Texas Instr Inc <Ti> 伝送線路を終端する方法と装置
JP2004032721A (ja) * 2002-05-08 2004-01-29 Nec Micro Systems Ltd インピーダンス整合用の制御信号生成方法及びその回路
JP2012257205A (ja) * 2011-05-16 2012-12-27 Nippon Soken Inc リンギング抑制回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819965B (zh) * 2022-12-05 2023-10-21 晶焱科技股份有限公司 振鈴抑制電路

Similar Documents

Publication Publication Date Title
US6320406B1 (en) Methods and apparatus for a terminated fail-safe circuit
JP6117747B2 (ja) 信号伝送回路
JP5498527B2 (ja) リンギング抑制回路
US9396871B2 (en) Signal transmitting circuit
JP5543402B2 (ja) リンギング抑制回路
US20120293230A1 (en) Ringing suppression circuit
JP6623971B2 (ja) 送信回路
JP5394318B2 (ja) 差動通信装置
US10666320B2 (en) Ringing suppression circuit
JP6538768B2 (ja) リンギング抑制回路及びリンギング抑制方法
US9735820B2 (en) Multi-current harmonized paths for low power local interconnect network (LIN) receiver
US10164620B1 (en) Ringing suppression circuit
US20190158144A1 (en) Ringing suppression circuit
JP2009290668A (ja) 受信装置
US7187197B2 (en) Transmission line driver
JP7168332B2 (ja) リンギング抑制回路
JP2023506148A (ja) リング抑制を備えたバストランシーバ
US10419071B2 (en) Ringing suppression circuit
JP2009212924A (ja) バーストモード自動利得制御回路
WO2018037883A1 (ja) リンギング抑制回路及びリンギング抑制方法
JP2013232719A (ja) アイソレーション回路
JP6471619B2 (ja) 電子装置
JP5626240B2 (ja) ドライバ回路
JP6859945B2 (ja) リンギング抑制回路
WO2022185782A1 (ja) 送信回路、電子制御ユニット、及び車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17843369

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17843369

Country of ref document: EP

Kind code of ref document: A1