CN109644167B - 振铃抑制电路和振铃抑制方法 - Google Patents

振铃抑制电路和振铃抑制方法 Download PDF

Info

Publication number
CN109644167B
CN109644167B CN201780051934.XA CN201780051934A CN109644167B CN 109644167 B CN109644167 B CN 109644167B CN 201780051934 A CN201780051934 A CN 201780051934A CN 109644167 B CN109644167 B CN 109644167B
Authority
CN
China
Prior art keywords
signal
level
line
low
potential side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780051934.XA
Other languages
English (en)
Other versions
CN109644167A (zh
Inventor
森宽之
本田卓矢
岸上友久
矶村博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from PCT/JP2017/028449 external-priority patent/WO2018037883A1/ja
Publication of CN109644167A publication Critical patent/CN109644167A/zh
Application granted granted Critical
Publication of CN109644167B publication Critical patent/CN109644167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0286Provision of wave shaping within the driver
    • H04L25/0288Provision of wave shaping within the driver the shape being matched to the transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开的振铃抑制电路与通过一对高电位侧信号线(3H)、低电位侧信号线(3L)来传输变化为高、低的2值电平的差动信号的传输线路(3)连接,抑制随着所述信号的传输所产生的振铃,具备:线间开关元件(24),连接于所述一对信号线间;控制部(6),当检测到所述差动信号的电平发生变化时,进行使所述线间开关元件导通来使所述信号线间的阻抗下降的振铃抑制动作;以及抑制动作禁止部(15、32、55),当检测到因所述传输线路上的信号产生的信号时,禁止所述控制部的振铃抑制动作。

Description

振铃抑制电路和振铃抑制方法
关联申请的相互参照
本申请基于2016年8月23日申请的日本申请号2016-162794号以及2017年7月24日申请的日本申请号2017-142955号,在此引用其记载内容。
技术领域
本公开涉及一种与通过一对高电位侧信号线、低电位侧信号线来传输差动信号的传输线路连接来抑制随着所述信号的传输所产生的振铃(ringing)的电路和方法。
背景技术
在经由传输线路传输数字信号的情况下,存在如下问题:在接收侧,由于在信号电平变化的时刻信号能量的一部分反射,从而产生如过冲、下冲那样的波形的失真、即振铃。而且,以往针对抑制波形失真的技术提出了各种建议。例如在专利文献1中公开了如下技术:在传输路的电压电平在低、高之间转变时,仅在不影响通信的一定期间匹配阻抗来抑制振铃。
现有技术文献
专利文献
专利文献1:日本专利第5498527号公报
发明内容
然而,在专利文献1中,如图16~图19所示,如果在传输差动信号的高电平、例如在通信协议为CAN(Controller Area Network,注册商标)的情况下的显性(Dominant)的期间由于叠加噪声而在信号中产生边沿,则有可能其被探测为向低电平的变化而进行振铃的抑制动作。其结果,如果在连接于网络上的1个以上的节点处进行振铃抑制动作则网络的阻抗下降,显性的差动电压下降。由此,接收信号RxD被误判定为低电平、例如隐性(Recessive)的期间比未搭载振铃抑制技术的以往的通信收发器长,该比特被误判定为隐性的可能性变高。此外,图18所示的信号RSC_ON是用于使传输线路的阻抗下降来进行振铃抑制动作的开关元件的导通信号。另外,图19中用虚线表示的是不具有振铃的抑制功能的情况下的接收信号RxD的波形。
本公开的目的在于,提供一种能够避免因噪声的叠加引起的误动作的振铃抑制电路和振铃抑制方法。
根据本公开的一个方式,抑制动作禁止部当检测到因传输线路上的信号产生的信号时,禁止控制部的振铃抑制动作。即,在传输差动信号的传输线路中叠加的噪声是因传输线路上的信号而产生的。因而,通过抑制动作禁止部检测因所述信号产生的信号并禁止振铃抑制动作,能够避免因噪声的叠加引起的误动作。
另外,根据本公开的一个方式,抑制动作禁止部的信号输出部当由上限判定部、下限判定部判定为同相信号的电平超过上限阈值或低于下限阈值时,向控制部输出抑制动作禁止信号。之后,当由正常范围判定部判定为所述同相信号的电平处于一定范围内时,停止抑制动作禁止信号的输出。即,在传输差动信号的传输线路中叠加的噪声作为同相信号出现。因而,通过抑制动作禁止部在传输线路中产生了超过一定电平的同相信号的期间对控制部输出抑制动作禁止信号,能够禁止振铃抑制动作。
另外,根据本公开的一个方式,抑制动作禁止部的信号输出部在由高电位侧极性判定部、低电位侧极性判定部判定的、高电位侧、低电位侧信号线的电平的变化的绝对值大于规定值、且双方的电平变化的极性一致的期间,向控制部输出抑制动作禁止信号。在传输线路中产生了同相信号时,高电位侧、低电位侧信号线的电平变化的极性相同。因而,通过在双方的电平变化极性一致的期间对控制部输出抑制动作禁止信号,能够禁止振铃抑制动作。
另外,根据本公开的一个方式,抑制动作禁止部的信号输出部在高电位侧信号线的电压电平低于阈值、或者所述低电位侧信号线的电压电平超过阈值的期间,向控制部输出抑制动作禁止信号。根据电路基板的状态,有可能对高电平侧、低电平侧的某一侧感应出大的电平的噪声。因此,通过在高电位侧、低电位侧信号线各自的电压电平低于所对应的阈值或超过阈值时也判定为叠加有噪声,能够避免误动作。
附图说明
关于本公开的上述目的及其它目的、特征、优点通过参照附图并通过下述的详细的记述,会变得更明确。在该附图中:
图1是表示第一实施方式中振铃抑制电路的结构的功能框图。
图2是更具体表示振铃抑制电路的图。
图3是表示叠加有噪声的情况下的高电位侧信号线、低电位侧信号线的波形的图。
图4是表示所述差动信号的波形的图。
图5是表示所述接收信号RxD的波形的图。
图6是同样表示同相信号的波形的图。
图7是同样表示同相范围外信号的波形的图。
图8是表示所述复位信号的波形的图。
图9是表示所述振铃抑制停止信号的波形的图。
图10是表示所述RSC_ON信号的波形的图。
图11是表示第二实施方式的振铃抑制电路的结构的图。
图12是表示叠加有噪声的情况下的微分信号波形的图。
图13是表示该微分信号极性的波形的图。
图14是表示所述振铃抑制停止信号的波形的图。
图15是表示第三实施方式的振铃抑制电路的结构的功能框图。
图16是表示在以往技术中叠加有噪声的情况下的高电位侧信号线、低电位侧信号线的波形的图。
图17是表示所述差动信号的波形的图。
图18是表示所述RSC_ON信号的波形的图。
图19是表示所述接收信号RxD的波形的图。
具体实施方式
(第一实施方式)
下面,说明第一实施方式。如图1所示,振铃抑制电路1与发送接收电路2一起在由高电位侧信号线3H、低电位侧信号线3L构成的传输线路3之间并联连接。此外,也可以以发送电路或接收电路来代替发送接收电路2。发送接收电路2是由通信控制器4进行控制的,驱动传输线路3来发送差动信号,另外,当经由传输线路3接收到从其它发送节点发送的差动信号时,将接收数据输入到通信控制器4。此外,在通信协议是CAN的情况下,高电位侧信号线3H是CAN_H,低电位侧信号线3L是CAN_L。
失真抑制开始检测部5在差动信号被传输时检测传输线路3的电压发生变化,对抑制期间控制部6提供使失真、振铃的抑制动作开始的触发信号。在信号线3H、3L之间连接有抑制元件7与开关电路8的串联电路。抑制期间控制部6当被输入上述的触发信号时,仅在所设定的抑制期间内使开关电路8导通来使传输线路3的阻抗下降。
另外,在信号线3H、3L之间连接有电阻元件9a与9b的串联电路,它们的共同连接点分别连接于3个比较器10~12的反转输入端子、非反转输入端子、输入端子IN。比较器10将被检测为所述共同连接点的电位的同相信号的电平与上限阈值进行比较,比较器11将所述同相信号的电平与下限阈值进行比较。
在传输线路3中,通过高电位侧信号线3H和低电位侧信号线3L来传输变化为高、低的2值电平的差动信号。而且,作为因高电位侧信号线3H和低电位侧信号线3L的值而产生的信号,得到同相信号。在该实施方式中,具体地说,将与高、低的2值电平相应地变化的高电位侧信号线3H与低电位侧信号线3L的大致中间的信号值作为同相信号,如图1所示,成为从高电位侧信号线3H与低电位侧信号线3L的中间取出同相信号的电路。
比较器12是窗口比较器,如果所述同相信号的电平在一定的范围内(L≤IN≤H),则将输出信号设为高电平。例如在CAN通信的情况下,将上限阈值、下限阈值设定为±12V左右,将比较器12中的一定的范围内设定为-12V~12V左右。比较器10~12分别相当于上限判定部、下限判定部、正常范围判定部。
比较器10及11的输出端子分别与OR门(或门)13的输入端子连接,OR门13的输出端子连接于RS触发器14的置位端子S。比较器12的输出端子连接于RS触发器14的复位端子R。此外,复位端子R是正边沿触发器(positive edge trigger)。RS触发器14的输出端子Q连接于抑制期间控制部6的输入端子。OR门13和RS触发器14相当于信号输出部。另外,在以上结构中,比较器10~RS触发器14相当于抑制动作禁止部15。
在表示更具体的结构的图2中,4个N沟道MOSFET 21~24的作为电位基准侧导通端子的源极均连接于低电位侧信号线3L,FET 21及23的作为控制端子的栅极连接于高电位侧信号线3H。
作为线间开关元件的FET 24的作为非基准侧导通端子的漏极连接于高电位侧信号线3H,FET 22及23的漏极连接于FET 24的栅极,并且经由电阻元件25上拉为高电平、即电源电平:Vcc。FET 21的漏极经由电阻元件26上拉为高电平,并且经由电阻元件27连接于FET22的栅极。FET 22的栅极经由电容器28连接于低电位侧信号线3L。而且,在FET 24的栅极与低电位侧信号线3L之间连接有N沟道MOSFET 29,FET 29的栅极连接于RS触发器14的输出端子Q。在以上内容中,FET 24相当于图1所示的抑制元件7与开关电路8的串联电路。也就是说,FET 24的导通电阻相当于抑制元件7。另外,FET 21相当于失真开始电路检测部5,其它相当于抑制期间控制部6。
发送接收电路2具备连接于电源与信号线3H之间的P沟道MOSFET 41、连接于信号线3L与地之间的N沟道MOSFET 42。另外,在信号线3H、3L之间连接有电阻元件43a与43b的串联电路。FET 41及42的栅极共同地连接于通信控制器4的输出端子,由通信控制器4向所述栅极输出发送数据TxD。另外,信号线3H、3L分别连接于接收器44的输入端子,接收器44向通信控制器4输出接收数据RxD。
接着,说明本实施方式的作用。如图3所示,在传输线路3中,如果在传输高电平的差动信号、CAN中的隐性的期间内叠加与图12同样的噪声,则输入到发送接收电路2的差动信号如图4所示那样在该叠加的期间成为低电平。发送接收电路2所输出的接收信号RxD如图5所示那样成为差动信号的反转。
此时,输入到比较器10~12的同相信号如图6所示那样成为与噪声电平相当的电平,比较器10的输出信号成为高电平,从而如图7所示那样输出高电平的同相范围外信号。此外,在这些信号变化中的噪声消失以后的波形中反映有后述的抑制动作禁止部15的动作。
RS触发器14通过同相范围外信号被置位,如图9所示那样输出振铃抑制停止信号。于是,FET 29导通而将FET 24的栅极强制性地设为低电平,因此FET 24维持截止状态,振铃抑制动作被禁止。振铃抑制停止信号相当于抑制动作禁止信号。
另外,比较器12向RS触发器14提供的复位信号如图8所示那样与噪声的叠加期间对应地成为低电平,随着噪声的消失而变化为高电平。在伴随该电平变化的复位信号的上升沿处RS触发器14被复位,因此FET 29变为截止,振铃抑制动作的禁止状态被解除。
然后,随着之后到来的向差动信号的低电平、CAN中的隐性的变化,如图10所示,向FET 24的栅极输出导通信号RSC_ON,FET 24成为导通状态,执行振铃抑制动作。作为这样的振铃抑制动作的禁止→解除的动作的结果,与该期间对应的差动信号、接收信号RxD和同相信号的波形成为如图3所示的波形。
如上,根据本实施方式,当抑制动作禁止部15检测到在传输线路3中产生了同相信号、噪声时,禁止抑制期间控制部6的振铃抑制动作。即,在传输线路3中叠加的噪声作为同相信号出现,因此,抑制动作禁止部15将同相信号的产生检测为噪声,禁止振铃抑制动作,从而能够避免因噪声的叠加引起的误动作。
具体地说,抑制动作禁止部15的RS触发器14当由比较器10、11判定为同相信号的电平超过了上限阈值或变得低于下限阈值时,向抑制期间控制部6输出振铃抑制停止信号。之后,当由比较器12判定为同相信号的电平在一定范围内时,停止振铃抑制停止信号的输出。通过这样构成,在传输线路3中产生了超过一定电平的同相信号的期间能够禁止振铃抑制动作。
(第二实施方式)
下面,对与第一实施方式相同的部分附加相同的符号来省略说明,说明不同的部分。如图11所示,第二实施方式的振铃抑制电路31具备代替抑制动作禁止部15的抑制动作禁止部32。抑制动作禁止部32包括微分电路33H、33L和EXNOR门34。微分电路33包括电容器35与电阻元件36的串联电路以及运算放大器37。
构成微分电路33H、33L的电容器35的一端分别连接于高电位侧信号线3H、低电位侧信号线3L。电容器35与电阻元件36的共同连接点连接于运算放大器37的非反转输入端子。微分电路33H侧的运算放大器37的反转输入端子与连接于电源与地之间的电阻38a与38b的串联电路的共同连接点连接。另外,微分电路33L侧的运算放大器37的反转输入端子连接于同样的包括电阻39a及39b的串联电路的共同连接点。
通过上述的电阻38a及38b以及电阻39a及39b,对向微分电路33H、33L提供的阈值设置差。例如,将微分电路33H侧的阈值设定为0.1V,将微分电路33H侧的阈值设定为0V。由此,在信号线3H、3L的电平不变化而各自的微分值成为零的情况下,微分电路33H、33L的输出电平值不同。运算放大器37的输出端子连接于EXNOR门34的输入端子,EXNOR门34的输出端子连接于FET 29的栅极。微分电路33H、33L分别相当于高电位侧极性判定部、低电位侧极性判定部,EXNOR门34相当于信号输出部。
接着,说明第二实施方式的作用。噪声作为对传输线路3的同相信号出现,因此与其信号变化相应地针对信号线3H、3L检测的微分信号的极性一致。因而,由EXNOR门34检测出双方的极性的一致来向FET 29的栅极输出振铃抑制停止信号,从而与第一实施方式同样地能够随着噪声的产生而禁止振铃抑制动作。
图12~图14是在叠加有与第一实施方式的图3及图4同样的噪声的情况下的微分信号及其极性、振铃抑制停止信号的波形。在信号线3H、3L的微分信号的值为规定值以上、且双方的信号极性一致的期间输出振铃抑制停止信号。
如上,根据第二实施方式,抑制动作禁止部32的EXNOR门34在由微分电路33H、33L判定的信号线3H、3L的电平变化极性一致的期间向抑制期间控制部6输出振铃抑制停止信号。由此,能够与第一实施方式同样地禁止振铃抑制动作。
(第三实施方式)
如图15所示,第三实施方式的振铃抑制电路51是从第一实施方式的振铃抑制电路1删除比较器12、配置EXOR门(异或门)52以代替OR门13、配置AND门(与门)53以代替RS触发器14、且追加显性探测部(Dominant detector)54而成的。另外,比较器10的非反转输入端子连接于信号线3L,比较器11的反转输入端子连接于信号线3H。它们相当于抑制动作禁止部55。
EXOR门52的输出端子连接于AND门53的一个输入端子。显性探测部54当借助发送接收电路2探测到在传输线路3中产生了显性信号时,将高电平信号输出到AND门53的另一个输入端子。而且,AND门53相当于信号输出部,向抑制期间控制部6输出抑制动作停止信号。
接着,说明第三实施方式的作用。在第三实施方式中,根据电路基板中的布线图、双绞线、连接器的引脚配置等的状态,有可能在高电平侧、低电平侧的某一侧感应出大电平的噪声。因此,由比较器11检测信号线3H的电压电平变得低于阈值的状态,由比较器10检测信号线3L的电压电平超过阈值的状态,从而各自输出高电平信号。
然后,在比较器10或11输出高电平信号、且显性探测部54探测到显性信号的产生的期间,AND门53向抑制期间控制部6输出抑制动作停止信号。由此,检测基于噪声产生的作为边沿的干扰(毛刺(glitch)),禁止振铃抑制动作。
如上,根据第三实施方式,在检测出信号线3H的电压电平变得低于阈值的状态、或者检测出信号线3L的电压电平超过阈值的状态的期间,禁止振铃抑制动作,因此在信号线3H、3L的一侧作用了大的噪声的情况下,也能够抑制误动作。
(其它实施方式)
关于各电压的具体的数值,只要根据个别设计适当变更即可。
也可以将振铃抑制停止信号输入到发送接收电路2,以用于接收信号RxD的电平判定。
通信协议不限于CAN,只要是使用差动信号的通信协议则能够应用。
依据实施例描述了本公开,但是应理解为本公开不限定于该实施例、构造。本公开还包括各种变形例、均等范围内的变形。除此以外,各种组合、方式以及在这些组合、方式中仅包含一个要素、或其以上或者其以下的其它组合、方式也包括在本公开的范畴、思想范围内。

Claims (6)

1.一种振铃抑制电路,与通过一对高电位侧信号线(3H)、低电位侧信号线(3L)来传输变化为高、低的2值电平的差动信号的传输线路(3)连接,抑制随着信号的传输而产生的振铃,所述振铃抑制电路的特征在于,具备:
线间开关元件(24),连接于所述一对信号线之间;
控制部(6),当检测到所述差动信号的电平发生了变化时,进行使所述线间开关元件导通来使所述信号线之间的阻抗下降的振铃抑制动作;以及
抑制动作禁止部,当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的同相信号时,禁止所述控制部的振铃抑制动作,
所述抑制动作禁止部具备:
上限判定部,判定所述同相信号的电平是否超过了上限阈值;
下限判定部,判定所述同相信号的电平是否低于下限阈值;
正常范围判定部,判定所述同相信号的电平是否处于一定范围内;以及
信号输出部,当所述同相信号的电平超过了所述上限阈值或低于所述下限阈值时,向所述控制部输出抑制动作禁止信号,之后,当由所述正常范围判定部判定为所述同相信号的电平处于一定范围内时,停止所述抑制动作禁止信号的输出。
2.一种振铃抑制电路,与通过一对高电位侧信号线(3H)、低电位侧信号线(3L)来传输变化为高、低的2值电平的差动信号的传输线路(3)连接,抑制随着信号的传输而产生的振铃,所述振铃抑制电路的特征在于,具备:
线间开关元件(24),连接于所述一对信号线之间;
控制部(6),当检测到所述差动信号的电平发生了变化时,进行使所述线间开关元件导通来使所述信号线之间的阻抗下降的振铃抑制动作;以及
抑制动作禁止部,当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的同相信号时,禁止所述控制部的振铃抑制动作,
所述抑制动作禁止部具备:
高电位侧极性判定部,判定所述高电位侧信号线的电平变化的极性;
低电位侧极性判定部,判定所述低电位侧信号线的电平变化的极性;以及
信号输出部,在所述高电位侧信号线、低电位侧信号线的电平的变化的绝对值大于规定值、且双方的电平变化的极性一致的期间,向所述控制部输出抑制动作禁止信号。
3.一种振铃抑制电路,与通过一对高电位侧信号线(3H)、低电位侧信号线(3L)来传输变化为高、低的2值电平的差动信号的传输线路(3)连接,抑制随着信号的传输而产生的振铃,所述振铃抑制电路的特征在于,具备:
线间开关元件(24),连接于所述一对信号线之间;
控制部(6),当检测到所述差动信号的电平发生了变化时,进行使所述线间开关元件导通来使所述信号线之间的阻抗下降的振铃抑制动作;以及
抑制动作禁止部,当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的信号时,禁止所述控制部的振铃抑制动作,
所述抑制动作禁止部具备:
高电位电压电平判定部,判定所述高电位侧信号线的电压电平是否低于阈值;
低电位电压电平判定部,判定所述低电位侧信号线的电压电平是否超过了阈值;以及
信号输出部,在所述高电位侧信号线的电压电平低于阈值、或者所述低电位侧信号线的电压电平超过了阈值的期间,向所述控制部输出抑制动作禁止信号。
4.一种振铃抑制方法,其特征在于,
在通过一对高电位侧信号、低电位侧信号线来传输变化为高、低的2值电平的差动信号的传输线路中,当检测到所述差动信号的电平发生了变化时使所述信号线之间的阻抗下降来进行振铃抑制动作时,
当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的同相信号时,禁止所述振铃抑制动作,
当所述同相信号的电平超过上限阈值或低于下限阈值时禁止所述振铃抑制动作,之后,当判定为所述同相信号的电平处于一定范围内时,解除所述禁止。
5.一种振铃抑制方法,其特征在于,
在通过一对高电位侧信号、低电位侧信号线来传输变化为高、低的2值电平的差动信号的传输线路中,当检测到所述差动信号的电平发生了变化时使所述信号线之间的阻抗下降来进行振铃抑制动作时,
当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的同相信号时,禁止所述振铃抑制动作,
在所述高电位侧信号线、低电位侧信号线的电平的变化的绝对值大于规定值、且双方的电平变化的极性一致的期间,禁止所述振铃抑制动作。
6.一种振铃抑制方法,其特征在于,
在通过一对高电位侧信号、低电位侧信号线来传输变化为高、低的2值电平的差动信号的传输线路中,当检测到所述差动信号的电平发生了变化时使所述信号线之间的阻抗下降来进行振铃抑制动作时,
当检测到在传输所述差动信号的传输线路中叠加的噪声是因所述传输线路上的信号而产生的信号时,禁止所述振铃抑制动作,
在所述高电位侧信号线的电压电平低于阈值、或者所述低电位侧信号线的电压电平超过了阈值的期间,禁止所述振铃抑制动作。
CN201780051934.XA 2016-08-23 2017-08-04 振铃抑制电路和振铃抑制方法 Active CN109644167B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-162794 2016-08-23
JP2016162794 2016-08-23
JP2017142955A JP6538768B2 (ja) 2016-08-23 2017-07-24 リンギング抑制回路及びリンギング抑制方法
JP2017-142955 2017-07-24
PCT/JP2017/028449 WO2018037883A1 (ja) 2016-08-23 2017-08-04 リンギング抑制回路及びリンギング抑制方法

Publications (2)

Publication Number Publication Date
CN109644167A CN109644167A (zh) 2019-04-16
CN109644167B true CN109644167B (zh) 2021-08-13

Family

ID=61302907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780051934.XA Active CN109644167B (zh) 2016-08-23 2017-08-04 振铃抑制电路和振铃抑制方法

Country Status (4)

Country Link
US (1) US10432188B2 (zh)
JP (1) JP6538768B2 (zh)
CN (1) CN109644167B (zh)
DE (1) DE112017004200T5 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168332B2 (ja) * 2018-03-16 2022-11-09 株式会社Soken リンギング抑制回路
JP7200850B2 (ja) * 2019-06-27 2023-01-10 株式会社デンソー 回路装置
CN114696830A (zh) * 2020-12-31 2022-07-01 合肥市芯海电子科技有限公司 模数转换器、电量检测电路以及电池管理系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677763A (ja) * 1992-06-17 1994-03-18 Texas Instr Inc <Ti> 伝送線路を終端する方法と装置
US5949825A (en) * 1997-09-17 1999-09-07 Hewlett-Packard Co. Regenerative clamp for multi-drop busses
US6684065B2 (en) * 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
JP3660345B2 (ja) * 2002-05-08 2005-06-15 Necマイクロシステム株式会社 インピーダンス整合用の制御信号生成方法及びその回路
JP2006060505A (ja) 2004-08-19 2006-03-02 Sony Corp パルス駆動回路及びパルスリンギング抑制回路
EP2388900A1 (en) * 2009-01-13 2011-11-23 Fujitsu Limited Dc-dc converter, method for controlling dc-dc converter, and electronic device
JP5065424B2 (ja) * 2010-01-14 2012-10-31 株式会社日本自動車部品総合研究所 リンギング抑制回路
DE102012208124B4 (de) * 2011-05-16 2016-11-24 Denso Corporation Ringing-Unterdrückungsschaltung
JP5498527B2 (ja) * 2011-05-16 2014-05-21 株式会社日本自動車部品総合研究所 リンギング抑制回路
JP6117747B2 (ja) * 2014-07-31 2017-04-19 株式会社日本自動車部品総合研究所 信号伝送回路
JP2016162794A (ja) 2015-02-27 2016-09-05 株式会社日立ハイテクノロジーズ 真空処理装置
JP6336508B2 (ja) * 2015-09-01 2018-06-06 株式会社Soken リンギング抑制回路
JP6336506B2 (ja) * 2015-09-24 2018-06-06 株式会社デンソー リンギング抑制回路
CN105553286B (zh) * 2015-12-21 2018-07-31 一诺仪器(中国)有限公司 自适应低噪声dcdc隔离电源
JP6834138B2 (ja) 2016-02-09 2021-02-24 株式会社リコー 非水電解液蓄電素子
JP2017228920A (ja) * 2016-06-22 2017-12-28 株式会社デンソー リンギング抑制回路
JP6555208B2 (ja) * 2016-07-29 2019-08-07 株式会社デンソー リンギング抑制回路
JP6524981B2 (ja) * 2016-07-29 2019-06-05 株式会社デンソー リンギング抑制回路

Also Published As

Publication number Publication date
CN109644167A (zh) 2019-04-16
JP6538768B2 (ja) 2019-07-03
US20190190516A1 (en) 2019-06-20
DE112017004200T5 (de) 2019-05-29
US10432188B2 (en) 2019-10-01
JP2018033130A (ja) 2018-03-01

Similar Documents

Publication Publication Date Title
US8593202B2 (en) Ringing suppression circuit
CN109644167B (zh) 振铃抑制电路和振铃抑制方法
JP5498527B2 (ja) リンギング抑制回路
US10666320B2 (en) Ringing suppression circuit
US9396871B2 (en) Signal transmitting circuit
JP2012244220A (ja) リンギング抑制回路
JP5394318B2 (ja) 差動通信装置
US8229032B2 (en) Signal receiver for receiving differential signal via transmission line
US20190158144A1 (en) Ringing suppression circuit
US10164620B1 (en) Ringing suppression circuit
JP7168332B2 (ja) リンギング抑制回路
US11310072B2 (en) Bus transceiver with ring suppression
JP2011135283A (ja) 通信信号処理装置及び通信装置
US20190158143A1 (en) Ringing suppression circuit
WO2018037883A1 (ja) リンギング抑制回路及びリンギング抑制方法
JP6471619B2 (ja) 電子装置
US10622956B2 (en) Signal level detection and overrange signal limiter and clamp for electronic circuits
CN111736087A (zh) 电源检测电路
CN106250344B (zh) 一种异步串行通讯电路及通讯方法
CN111095884B (zh) 信号输出装置
WO2022185782A1 (ja) 送信回路、電子制御ユニット、及び車両
US10601453B2 (en) Electronic control unit
EP4020815A1 (en) Pulse width modulation decoder circuit, corresponding device and methods of operation
JP6859945B2 (ja) リンギング抑制回路
EP3157219A1 (en) Demodulation of on-off modulated signals in signal isolator systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant