JP7200850B2 - 回路装置 - Google Patents

Description

本発明は、回路装置に関する。

出願人は、例えばＣＡＮなどの通信規格に準拠するように各種車両の仕様に合わせて回路装置の改良を進めている（例えば、特許文献１参照）。特許文献１記載の技術によれば、基準電圧回路にクランプ回路を追加することで、一対の信号線を通じて伝送入力された電圧をコンパレータの同相入力範囲内となるようにクランプしている。

特許文献１記載の技術では、一対の信号線に入力された電圧が基準電圧回路の基準電圧と例えば同位相で変動してしまうと、コンパレータの同相入力電圧範囲とクランプ回路による基準電圧のクランプ電圧との間の差を大きくできない。このため、過大な振幅電圧が同相で入力されたときには適切にクランプできない。このような条件下において、過大な振幅電圧が一対の信号線を通じて同相入力された場合、コンパレータが誤動作する可能性が残ってしまう。

特開２０１８－９３３３３号公報

本開示の目的は、過大な振幅電圧が同相入力されたとしてもコンパレータの誤動作を防止できるようにした回路装置を提供することにある。

請求項１記載の発明によれば、入力部（４ａ、４ｂ）は一対の信号線を通じて伝送される電圧を入力する。他方、コンパレータ（５）は所定の同相入力範囲の特性で動作する。圧縮回路（６）は、入力部に入力された電圧を前記コンパレータの同相入力範囲内となるように第１分圧抵抗（６ａ）により圧縮する。基準電圧制御回路（７；２０７；３０７；４０７；５０７）は、圧縮回路により圧縮された電圧を検出した検出電圧（Ｖsence）の位相とは逆位相に変化させるように第１分圧抵抗に並列接続された第２分圧抵抗（６ｂ）に印加する基準電圧を変動させている。

このため、過大振幅信号が混入された場合であっても、過大振幅信号を圧縮回路により圧縮して検出された検出電圧とは逆位相で基準電圧を変化させることができ、同相入力範囲を広くでき、コンパレータの誤動作を防止できる。
入力部の入力電圧が変動する範囲内の一部の正常範囲では、基準電圧制御回路が検出電圧の位相と同位相で基準電圧を変動させる所定動作状態となることで、圧縮回路により検出電圧が増加するに従って基準電圧が増加すると共に検出電圧が減少するに従って基準電圧が減少する。正常範囲の外においては、基準電圧制御回路が検出電圧の位相を逆位相に変化させるように第２分圧抵抗に対して印加する基準電圧を変動させるように動作し、基準電圧制御回路は検出電圧が増加するに従って基準電圧を減少させると共に検出電圧が減少するに従って基準電圧を増加させる。

第１実施形態に係る回路装置の回路図 車両内のネットワーク構成の一部を概略的に示す図 各部電圧の時間変化を表す図 同相電圧に対して印加する基準電圧を対応して示す図 比較例に係る各部電圧の時間変化を表す図 第１実施形態の変形例に係る同相電圧に対する基準電圧の対応図 第２実施形態に係る回路装置の回路図 第３実施形態に係る回路装置の回路図 第４実施形態に係る回路装置の回路図 第５実施形態に係る回路装置の回路図

以下、幾つかの実施形態について図面を参照しながら説明する。各実施形態において同一又は類似の機能を備えた構成要件については、後の実施形態では同一又は類似の符号を付して必要に応じて説明を省略し、各実施形態の特徴部分の説明を中心に行うことがある。

（第１実施形態）
以下、図１から図６を参照し第１実施形態を説明する。図２に示すように、車両内には複数の電子制御装置１、２（以下、ＥＣＵと称す）が設けられており、これらのＥＣＵ１、２は、一対のバス通信線３（信号線相当）により接続されている。

ＥＣＵ１、２は、例えばＣＡＮ（Controller Area Network）などに準拠した通信規格を用いて互いに通信可能になっている。なお説明の簡単化のため、２つのＥＣＵ１、２がバス通信線３により接続されている形態を示しているが、スター型、リング型、ライン型の様々な接続形態に適用できる。

ＥＣＵ１、２は、それぞれ図１に示されるように受信端に回路装置４を備える。回路装置４は、例えばＣＡＮ通信トランシーバの受信回路として用いられるもので、一対のバス通信線３を通じて伝送される差動信号を受信する。

回路装置４は、一対の入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬを予め規定された閾値と比較し、この比較結果に応じた受信信号ＲＸＤを出力する。この受信信号ＲＸＤは、回路装置４の後段に設けられる演算装置（図示せず）に入力され、演算装置は受信信号ＲＸＤを用いて各種処理を行う。

回路装置４は、入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬが予め定められた閾値未満のときにはレセッシブ、すなわち論理レベル「１」と判定し、その判定結果を示す受信信号ＲＸＤを出力する。また回路装置４は、入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬが閾値以上のときにはドミナント、すなわち論理レベル「０」と判定し、その判定結果を表す受信信号ＲＸＤを出力する。

回路装置４は、一方の端子４ａを通じて差動の一方の電圧ＣＡＮＨを入力すると共に他方の端子４ｂを通じて差動の他方の電圧ＣＡＮＬを入力し、所定の処理を行った上で出力端子４ｃから受信信号ＲＸＤを出力する。端子４ａ、４ｂは入力部相当である。

回路装置４は、コンパレータ５、圧縮回路６、基準電圧制御回路としての基準電圧変動回路７、及び、オフセット電圧源８を備える。コンパレータ５は、所定の正の片電源の電源電圧ＶＣＣ（例えば、５Ｖ）を入力して動作する。そのため、コンパレータ５は、０Ｖ…ＶＣＣよりも狭い範囲（例えば１［Ｖ］…４［Ｖ］）を同相入力範囲として動作させる。コンパレータ５の出力は出力端子４ｃに接続されている。

圧縮回路６は、一方の端子４ａと他方の端子４ｂとの間に抵抗Ｒ１…Ｒ６を接続して構成される。抵抗Ｒ１…Ｒ４は直列接続されている。

抵抗Ｒ１及びＲ２の共通接続ノードＮＨと抵抗Ｒ３及びＲ４の共通接続ノードＮＬとの間には抵抗Ｒ５及びＲ６が直列接続されている。抵抗Ｒ５、Ｒ６は、入力電圧ＣＡＮＨ、ＣＡＮＬを分圧する第１分圧抵抗６ａとして用いられ、抵抗Ｒ２及びＲ３は、入力電圧ＣＡＮＨ、ＣＡＮＬを分圧する第２分圧抵抗６ｂとして用いられる。すなわち第１分圧抵抗６ａは第２分圧抵抗６ｂと並列接続されている。

圧縮回路６は、端子４ａ及び４ｂの間の入力電圧ＣＡＮＨ、ＣＡＮＬを所定の圧縮比で圧縮しコンパレータ５に出力する。抵抗Ｒ１と抵抗Ｒ２及びＲ５との間の抵抗値比、抵抗Ｒ４と抵抗Ｒ３及びＲ６との間の抵抗値比は、例えば数対一…数十対一とされており、このため電圧の圧縮比は数対一…数十対一に設定されている。

抵抗Ｒ１…Ｒ６の各抵抗値は、端子４ｂに与えられる電圧ＣＡＮＬが例えば－１２［Ｖ］のときに、抵抗Ｒ３及びＲ４間の共通接続ノードＮＬの電圧が例えば＋１［Ｖ］になるように設定される。抵抗Ｒ１…Ｒ６の各抵抗値は、端子４ａに与えられる入力電圧ＣＡＮＨが例えば＋１２［Ｖ］のときに、抵抗Ｒ１及びＲ２間の共通接続ノードＮＨの電圧が例えば＋４［Ｖ］になるように設定される。

抵抗Ｒ１及びＲ２の共通接続ノードＮＨは、オフセット電圧源８を通じてコンパレータ５の非反転入力端子に接続されている。オフセット電圧源８は、入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬに応じた論理レベル「０」「１」を判別するためのオフセット電圧Ｖｒを発生する電圧源である。抵抗Ｒ３及びＲ４の共通接続ノードＮＬは、コンパレータ５の反転入力端子に接続されている。

基準電圧変動回路７は、圧縮回路６により圧縮された電圧ＶsenceをノードＮｉから検出し、当該検出電圧Ｖsenceの位相を逆位相に変化させるように第２分圧抵抗６ｂのノードＮｏに印加する基準電圧Ｖforceを変動させる回路である。

基準電圧変動回路７は、第１変動回路７Ｘ及び第２変動回路７Ｙを主として構成される。基準電圧変動回路７は、図１に具体例を示すように、抵抗Ｒ７…Ｒ１３、Ｎチャネル型のＭＯＳトランジスタＮＭ１…ＮＭ４、Ｐチャネル型のＭＯＳトランジスタＰＭ１…ＰＭ４、ダイオードＤ１、Ｄ２、及びコンデンサＣ１、Ｃ２を接続して構成される。ＭＯＳトランジスタＮＭ１が第１トランジスタ相当であり、ＭＯＳトランジスタＮＭ４が第２トランジスタ相当として機能する。またＭＯＳトランジスタＰＭ３が第３トランジスタ相当であり、ＭＯＳトランジスタＰＭ４が第４トランジスタ相当として機能する。抵抗Ｒ７…Ｒ９は、電源電圧ＶＣＣが印加される電源線Ｎ１及びＮ２間に直列接続されており、電源電圧ＶＣＣを分圧したバイアス電圧BIAS1、BIAS2（但し、BIAS1＞BIAS2）を出力する。

また電源線Ｎ１及びＮ２間には、抵抗Ｒ１２、ダイオードＤ１、Ｄ２のアノードカソード間、及び抵抗Ｒ１３が直列接続されている。ダイオードＤ１のカソードとダイオードＤ２のアノードの共通接続ノードが抵抗Ｒ２及びＲ３の共通接続ノードＮｏに接続されている。

第１変動回路７Ｘは、電源線Ｎ１及びＮ２間に接続されており、検出電圧Ｖsenceが、バイアス電圧BIAS2に基づく所定の下限電圧を下回ったときに基準電圧Ｖforceを上昇させるように構成される。第１変動回路７Ｘは、ＭＯＳトランジスタＰＭ２、ＮＭ３、ＰＭ３、ＰＭ４を主として構成される。電源線Ｎ１及びＮ２間には、ＭＯＳトランジスタＰＭ２のソースドレイン間、ＭＯＳトランジスタＮＭ３のドレインソース間、抵抗Ｒ１１、ＭＯＳトランジスタＰＭ３のソースドレイン間が直列接続されている。

ＭＯＳトランジスタＮＭ３のゲートにはバイアス電圧BIAS2が与えられている。ＭＯＳトランジスタＰＭ３のゲートには抵抗Ｒ５及びＲ６の共通接続ノードＮｉから検出電圧Ｖsenceが入力されている。

また、ＭＯＳトランジスタＰＭ２のドレインゲート間は共通接続されると共に、ＭＯＳトランジスタＰＭ４のゲートにも共通接続されている。ＭＯＳトランジスタＰＭ４のソースドレイン間は、電源線Ｎ１とダイオードＤ１のアノード及び抵抗Ｒ１２の共通接続ノードＮ３との間に接続されている。これにより、ＭＯＳトランジスタＰＭ２及びＰＭ４はカレントミラー回路を構成している。ＭＯＳトランジスタＰＭ２及びＰＭ４の共通接続ゲートと検出電圧ＶsenceのノードＮｉとの間にはノイズ抑制用のコンデンサＣ１が接続されている。

他方、第２変動回路７Ｙは、電源線Ｎ１及びＮ２間に接続されており、検出電圧Ｖsenceがバイアス電圧BIAS1に基づく所定の上限電圧を上回ったときに基準電圧Ｖforceを下降させるように構成される。第２変動回路７Ｙは、ＭＯＳトランジスタＮＭ１、ＰＭ１、ＮＭ２、ＮＭ４を主として構成される。電源線Ｎ１及びＮ２間には、ＭＯＳトランジスタＮＭ１のドレインソース間、抵抗Ｒ１０、ＭＯＳトランジスタＰＭ１のソースドレイン間、ＭＯＳトランジスタＮＭ２のドレインソース間が直列接続されている。

ＭＯＳトランジスタＰＭ１のゲートにはバイアス電圧BIAS1が入力されている。ＭＯＳトランジスタＮＭ１のゲートには抵抗Ｒ５及びＲ６の共通接続ノードＮｉから検出電圧Ｖsenceが入力されている。

また、ＭＯＳトランジスタＮＭ２のドレインゲート間は共通接続されると共に、ＭＯＳトランジスタＮＭ４のゲートにも共通接続されている。ＭＯＳトランジスタＮＭ４のドレインソース間はダイオードＤ２のカソードと抵抗Ｒ１３の共通接続ノードＮ４と電源線Ｎ２との間に接続されている。これにより、ＭＯＳトランジスタＮＭ２及びＮＭ４はカレントミラー回路を構成している。ＭＯＳトランジスタＮＭ２及びＮＭ４の共通接続ゲートと検出電圧ＶsenceのノードＮｉとの間にはノイズ抑制用のコンデンサＣ２が接続されている。

上記構成の作用について説明する。通常、回路装置４は、端子４ａ及び４ｂ間に電圧ＣＡＮＨ、ＣＡＮＬを入力すると、入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬが予め定められる閾値未満のときにはレセッシブ、論理レベル「１」と判定し、その判定結果を示す信号ＲＸＤを出力する。また回路装置４は、入力電圧の差電圧ＣＡＮＨ－ＣＡＮＬが閾値以上のときにはドミナント、論理レベル「０」と判定し、その判定結果を表す信号ＲＸＤを出力する。

このとき、回路装置４の端子４ａ及び４ｂ間には、コンパレータ５の同相入力範囲（例えば＋４Ｖ～＋１Ｖ）を超える範囲の差動信号が入力されることがあるが、圧縮回路６は、この差動信号をコンパレータ５の同相入力範囲となるように圧縮する。コンパレータ５は、この圧縮された差動信号についてレセッシブ、ドミナントの何れとなるかを判定し、受信信号ＲＸＤとして出力できる。

基準電圧変動回路７は、入力電圧ＣＡＮＨ、ＣＡＮＬが正常範囲Ｖmin～Ｖmaxとなる条件を満たした状態でＭＯＳトランジスタＮＭ１及びＰＭ３が検出電圧Ｖsenceをゲート入力したとしても、ＭＯＳトランジスタＮＭ１及びＰＭ３の何れもオフ状態を保持するようにバイアス電圧BIAS1、BIAS2が調整されている。このため、入力電圧ＣＡＮＨ、ＣＡＮＬが正常範囲Ｖmin～Ｖmaxで変化する場合、ＭＯＳトランジスタＮＭ１及びＰＭ３は共にオフとなり、基準電圧変動回路７は所定動作状態を維持する。圧縮回路６は、入力電圧ＣＡＮＨ、ＣＡＮＬを前述の圧縮比で圧縮した圧縮電圧を出力するため、図３の期間Ｔ０に示すように検出電圧Ｖsence及び基準電圧Ｖforceは入力電圧ＣＡＮＨ、ＣＡＮＬと同相変化し、検出電圧Ｖsence及び基準電圧Ｖforceは同一値になる。

図４には入力電圧ＣＡＮＨ、ＣＡＮＬに対する基準電圧Ｖforceの変化を詳細に示している。入力電圧ＣＡＮＨ、ＣＡＮＬの正常範囲Ｖmin～Ｖmaxでは、コンパレータ５の同相入力電圧は、圧縮回路６の圧縮ゲインにより入力電圧ＣＡＮＨ、ＣＡＮＬの同相電圧に比例するように変化する。この正常範囲Ｖmin～Ｖmaxにおいて、基準電圧変動回路７は所定動作状態となるため、圧縮回路６の作用により検出電圧Ｖsenceが増加するに従って基準電圧Ｖforceも増加し、検出電圧Ｖsenceが減少するに従って基準電圧Ｖforceも減少する。

他方、車両内空間においては、図２に示したようにＥＣＵ１とＥＣＵ２との間にツイステッドペアケーブルによる一対のバス通信線３が接続されている。このバス通信線３に外来ノイズが到来すると、この外来ノイズに基づいて過大な電圧ＣＡＮＨ、ＣＡＮＬが印加される。過大な電圧ＣＡＮＨ、ＣＡＮＬが回路装置４の端子４ａ、４ｂに同相入力されると、入力電圧ＣＡＮＨ、ＣＡＮＬが圧縮回路６により圧縮され、検出電圧ＶsenceのノードＮｉに与えられる。

図３の期間Ｔ１に示すように、ノードＮｉの検出電圧Ｖsenceが入力電圧ＣＡＮＨ、ＣＡＮＬの正常範囲外の異常範囲で上昇すると、第１分圧抵抗６ａに生じる検出電圧Ｖsenceが増加する。検出電圧Ｖsenceが所定の上限電圧に達することで基準電圧変動回路７が動作し、ＭＯＳトランジスタＮＭ１がオンする。
ＭＯＳトランジスタＮＭ１がオンすると、バイアス電圧BIAS1にゲート電位が固定されたＭＯＳトランジスタＰＭ１もオン状態となる。このため、ＭＯＳトランジスタＮＭ２及びＮＭ４によるカレントミラー回路が、抵抗Ｒ１０の通電電流に比例した電流をノードＮ４を通じて、抵抗Ｒ２及び抵抗Ｒ３の共通接続ノードＮｏから引き抜くことになり、第２分圧抵抗６ｂのノードＮｏに生じる基準電圧Ｖforceを減少させることができる。これに伴い、ノードＮｉの電圧も低く保持できるようになり、ノードＮｏ及びＮｉの異常な変動を抑制できる。

また図３の期間Ｔ２に示すように、ノードＮｉの検出電圧Ｖsenceが正常範囲外の異常範囲で下降すると、第１分圧抵抗６ａに生じる検出電圧Ｖsenceが減少する。検出電圧Ｖsenceが所定の下限電圧に達することで基準電圧変動回路７が動作し、ＭＯＳトランジスタＰＭ３はオンする。
ＭＯＳトランジスタＰＭ３がオンすると、バイアス電圧BIAS2にゲート電位が固定されたＭＯＳトランジスタＮＭ３もオン状態となる。このため、ＭＯＳトランジスタＰＭ２及びＰＭ４によるカレントミラー回路が、抵抗Ｒ１１の通電電流に比例した電流をノードＮ３を通じて、抵抗Ｒ５及びＲ６の共通接続ノードＮｏに供給することになり、第２分圧抵抗６ｂのノードＮｏに生じる基準電圧Ｖforceを上昇させることができる。これに伴い、ノードＮｉの電圧を高く保持できるようになり、ノードＮｏ及びＮｉの異常な変動を抑制できる。

図４に示すように、入力電圧ＣＡＮＨ、ＣＡＮＬが正常範囲Ｖmin～Ｖmaxを外れた異常範囲においては、基準電圧変動回路７は、検出電圧Ｖsenceが増加するに従って基準電圧Ｖforceを減少させ、検出電圧Ｖsenceが減少するに従って基準電圧Ｖforceを増加させるように変化させる。このため、過大振幅信号が混入された場合であっても、過大振幅信号の検出電圧Ｖsenceとは逆位相で基準電圧Ｖforceを変化させることができる。この結果、コンパレータ５の同相入力電圧範囲を拡大でき、過大振幅信号による誤動作を防止できる。

本実施形態では、入力電圧ＣＡＮＨ、ＣＡＮＬが正常範囲Ｖmin～Ｖmaxとなるときには基準電圧変動回路７が所定動作状態になるため、検出電圧Ｖsenceと同位相で基準電圧Ｖforceが変化し、当該正常範囲Ｖmin～Ｖmaxを外れた場合には基準電圧Ｖforceを逆位相で変化させているが、この境界電圧ではＭＯＳトランジスタＮＭ１、ＰＭ３等がオン・オフスイッチング動作する。コンデンサＣ１、Ｃ２が、検出電圧ＶsenceのノードＮｉに接続されているため、これらのＭＯＳトランジスタＮＭ１、ＰＭ３等のスイッチング動作に伴う電圧ノイズ変動を吸収できる。

＜比較例＞
特許文献１記載のクランプ回路の技術を適用した場合、図５に示すように、過大振幅信号が端子４ａ及び４ｂに入力されると、基準電圧Ｖａを必要なノードに印加したとしても同相でクランプすることになる。このため、コンパレータ５の同相入力範囲を広く確保できなくなり、過大振幅信号が与えられるとコンパレータ５が誤動作してしまう可能性があった。

＜本実施形態のまとめ＞
本実施形態によれば、基準電圧変動回路７は、圧縮回路６により圧縮された電圧ＶsenceをノードＮｉから検出し当該検出電圧Ｖsenceの位相とは逆位相に変化させるようにノードＮｏに基準電圧Ｖforceを印加している。このため、過大振幅信号が混入されたとしても、過大振幅信号を圧縮回路６により圧縮して検出された検出電圧Ｖsenceとは逆位相で基準電圧Ｖforceを変化させることができ、同相入力電圧範囲を拡大でき、コンパレータ５の誤動作を極力防止できる。

入力電圧ＣＡＮＨ，ＣＡＮＬが変動する範囲内の一部の正常範囲Ｖmin～Ｖmaxにおいては、基準電圧変動回路７が所定動作状態となることで、検出電圧Ｖsenceが増加するに従って基準電圧Ｖforceが増加し、検出電圧Ｖsenceが減少するに従って基準電圧Ｖforceを減少している。また正常範囲Ｖmin～Ｖmaxの外の異常範囲においては、基準電圧変動回路７が動作し、検出電圧Ｖsenceが増加するに従って基準電圧Ｖforceを減少させると共に検出電圧Ｖsenceが減少するに従って基準電圧Ｖforceを増加させている。

これにより、入力電圧ＣＡＮＨ、ＣＡＮＬが正常範囲Ｖmin～Ｖmaxとなるときには、コンパレータ５が線形的に変化する出力特性を得られることになり、また正常範囲Ｖmin～Ｖmaxの外の場合には逆位相の基準電圧Ｖforceを印加することでコンパレータ５の誤動作を極力防止できる。

＜変形例＞
またバイアス電圧BIAS1、BIAS2を変更設定することで、正常範囲Ｖmin～Ｖmaxを変更設定できる。例えば、図１に示すＭＯＳトランジスタＰＭ１のバイアス電圧BIAS1と、ＭＯＳトランジスタＮＭ３のバイアス電圧BIAS2とを同一レベルとするように当該バイアス電圧BIAS1、BIAS2を調整しても良い。

すると、端子４ａ、４ｂの入力電圧ＣＡＮＨ、ＣＡＮＬが変動したときに、基準電圧変動回路７を構成するＭＯＳトランジスタＮＭ１又はＰＭ３の何れかがオンする。この結果、図６に示すように、コンパレータ５の同相入力電圧の検出電圧Ｖsenceに対する基準電圧Ｖforceを全範囲において逆位相にて変化させることもできる。

この変形例によれば、基準電圧変動回路７は、入力電圧ＣＡＮＨ、ＣＡＮＬが変動する範囲内において、検出電圧Ｖsenceが増加するに従って基準電圧Ｖforceを減少させると共に検出電圧Ｖsenceが減少するに従って基準電圧Ｖforceを増加させるようにしている。これにより、バイアス電圧BIAS1、BIAS2が適宜調整されることにより回路の仕様の要求に応えることができる。

（第２実施形態）
図７に示す回路装置２０４には基準電圧制御回路２０７が構成されている。基準電圧制御回路２０７は、基準電圧生成回路１１、昇降圧電源回路１２、抵抗Ｒ１２、Ｒ１３、ダイオードＤ１及びＤ２を備える。基準電圧生成回路１１には電源電圧ＶＣＣが与えられており、基準電圧生成回路１１は、電源電圧ＶＣＣに基づいて高精度な基準電圧（例えば、ＶＣＣ／２）を生成し、昇降圧電源回路１２に出力する。昇降圧電源回路１２は、ノードＮｉの検出電圧Ｖsenceを入力し、この検出電圧Ｖsenceに基づいて基準電圧ＶＣＣ／２を昇圧又は降圧して出力電圧Ｖoutとする。

昇降圧電源回路１２は、検出電圧Ｖsenceが基準電圧ＶＣＣ／２よりも上昇すれば出力電圧Ｖoutを降圧させ、逆に、検出電圧Ｖsenceが基準電圧ＶＣＣ／２よりも下降すれば出力電圧Ｖoutを昇圧させる回路であり、詳細な回路説明は省略する。

抵抗Ｒ１２、ダイオードＤ１のアノードカソード間、ダイオードＤ２のアノードカソード間、抵抗Ｒ１３はこの順で直列接続されており、昇降圧電源回路１２の出力電圧Ｖoutはこれらの直列回路に与えられている。ダイオードＤ１のカソードとダイオードＤ２のアノードとの共通接続点は、抵抗Ｒ２及びＲ３の共通接続ノードＮｏに接続されており、出力電圧Ｖoutに比例した基準電圧ＶforceをノードＮｏに印加できる。

これにより、基準電圧制御回路２０７は、検出電圧Ｖsenceが下降すれば出力電圧Ｖoutに比例した基準電圧Ｖforceを上昇させてノードＮｏに印加できるようになり、逆に、検出電圧Ｖsenceが上昇すれば出力電圧Ｖoutに比例した基準電圧Ｖforceを下降させてノードＮｏに印加できる。この結果、第１実施形態の変形例と同様の作用効果を得られることになり、コンパレータ５の同相入力範囲を拡大できる。

（変形例）
また基準電圧生成回路１１は、基準電圧としてＶＣＣ／２の１つの電圧だけ出力する形態を示したが、これに限定されるものではなく、例えばＶＣＣ×９／２０、ＶＣＣ×１１／２０のような２つの電圧を出力するように構成し、さらに昇降圧電源回路１２は、その２電圧の範囲内では出力電圧Ｖoutのノードを開放（オープン）とすると共に、その２電圧の範囲外では昇降圧電源回路１２を動作させるように構成しても良い。これにより、第１実施形態と同様の作用効果を得られ、コンパレータ５の同相入力範囲を広くできる。

（第３実施形態）
図８に示す回路装置３０４には基準電圧制御回路３０７が構成される。基準電圧制御回路３０７は、基準電圧変動回路７、及びバッファアンプ１３を備える。バッファアンプ１３は、基準電圧変動回路７の後段に接続されており、基準電圧変動回路７が出力する基準電圧Ｖforceについて電流ドライブ能力を上げながらノードＮｏに出力する。これ以外の動作は、前述実施形態と同様である。本実施形態によっても前述実施形態と同様の作用効果を得られる。

（第４実施形態）
図９に示す回路装置４０４には基準電圧制御回路４０７が構成されている。基準電圧制御回路４０７は、基準電圧変動回路７、オペアンプ１４、Ｐチャネル型のＭＯＳトランジスタＰＭ５及びＰＭ６、抵抗Ｒ１２～Ｒ１４、ダイオードＤ１及びＤ２を備える。

オペアンプ１４の非反転入力端子には基準電圧変動回路７の出力が与えられている。オペアンプ１４は電源電圧ＶＣＣにより動作し、その出力がＭＯＳトランジスタＰＭ５及びＰＭ６のゲートに接続されている。

電源線Ｎ１及びＮ２間には、ＭＯＳトランジスタＰＭ５のソースドレイン間と抵抗Ｒ１４とが直列接続されており、ＭＯＳトランジスタＰＭ５のドレインはオペアンプ１４の反転入力端子に入力されている。

また電源線Ｎ１及びＮ２間には、ＭＯＳトランジスタＰＭ６のソースドレイン間と抵抗Ｒ１２とダイオードＤ１のアノードカソード間とダイオードＤ２のアノードカソード間と抵抗Ｒ１３とが直列接続されている。

このため、前述実施形態にて説明した基準電圧変動回路７が、オペアンプ１４の非反転入力端子に電圧出力することで、オペアンプ１４は、ＭＯＳトランジスタＰＭ５及びＰＭ６を駆動し、出力電流ドライブ能力を上げた状態で基準電圧ＶforceをノードＮｏに出力できる。これ以外の動作は前述実施形態と同様である。本実施形態においても前述実施形態と同様の作用効果を得られる。

（第５実施形態）
図１０に示す回路装置５０４には基準電圧制御回路５０７が構成されている。基準電圧制御回路５０７は、基準電圧変動回路７ａ、複数のＰチャネル型のＭＯＳトランジスタＰＭ１１、ＰＭ１２、ＰＭ１３、複数のＮチャネル型のＭＯＳトランジスタＮＭ１１、ＮＭ１２、ＮＭ１３、抵抗Ｒ１１～Ｒ１６、ダイオードＤ１及びＤ２を備える。

ＭＯＳトランジスタＮＭ１１…ＮＭ１３のドレインソース間及び抵抗Ｒ１１…Ｒ１３はそれぞれ直列接続されており、これらの直列接続回路はダイオードＤ２のカソードと電源線Ｎ２との間に並列接続されている。またＭＯＳトランジスタＰＭ１１…ＰＭ１３のソースドレイン間及び抵抗Ｒ１４…Ｒ１６はそれぞれ直列接続されており、これらの直列接続回路は、電源電圧ＶＣＣの電源線Ｎ１とダイオードＤ１のアノードとの間に接続されている。

基準電圧変動回路７ａは、検出電圧Ｖsenceに基づいてデジタル信号を出力可能に構成されている。基準電圧変動回路７ａが、ＭＯＳトランジスタＰＭ１１…ＰＭ１３、ＮＭ１１…ＮＭ１３の各ゲートに対し選択的にオンするためのデジタル信号を出力することで、基準電圧ＶforceのノードＮｏに通電又はノードＮｏから放電する電流を段階的に変化させることができる。

抵抗Ｒ１１…Ｒ１３の抵抗値は同一値でも段階的に異なる値に設定されていても良いが、例えば２のｎ乗（ｎは正の整数）に比例する抵抗値にそれぞれ設定されていると良い。抵抗Ｒ１４…Ｒ１６の抵抗値も同様である。

このとき基準電圧変動回路７ａが、ＭＯＳトランジスタＰＭ１１…ＰＭ１３、ＮＭ１１…ＮＭ１３のうち１又は複数のＭＯＳトランジスタを選択的にオンすることで基準電圧Ｖforceの印加ノードＮｏに通電又はノードＮｏから放電する電流を所定の分解能でデジタル制御できる。

基準電圧変動回路７ａは、検出電圧Ｖsenceに基づいてＭＯＳトランジスタＰＭ１１…ＰＭ１３、ＮＭ１１…ＮＭ１３をオン・オフ制御することで、検出電圧Ｖsenceとは逆位相の基準電圧ＶforceをノードＮｏに印加できる。この結果、本実施形態においても前述実施形態と同様の作用効果を得られる。

（他の実施形態）
本開示は、前述実施形態の構成に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述実施形態は、ＥＣＵ１又は２のＣＡＮトランシーバの受信端の回路装置４、２０４、３０４、４０４、５０４に適用した形態を示したが、これに限定されるものではない。また回路装置４、２０４、３０４、４０４、５０４として差動信号を受信する形態を示したが、これに限定されるものでもない。

また前述実施形態の回路装置４、２０４、３０４、４０４、５０４を例示したが回路構成はこれらの構成に限られない。また、Ｐチャネル型又はＮチャネル型のＭＯＳトランジスタを用いた回路装置４、２０４、３０４、４０４、５０４の構成例を示したが、他種類のトランジスタを用いて構成しても良い。

前述した複数の実施形態を組み合わせて構成しても良い。また、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において、考え得るあらゆる態様も実施形態と見做すことが可能である。

本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。

図面中、３はバス通信線（信号線）、４、２０４、３０４、４０４、５０４、６０４、７０４は回路装置、４ａ、４ｂは端子（入力部）、５はコンパレータ、６は圧縮回路、６ａは第１分圧抵抗、６ｂは第２分圧抵抗、７は基準電圧変動回路（基準電圧制御回路）、２０７、３０７、４０７、５０７は基準電圧制御回路、ＮＭ１はＮチャネル型のＭＯＳトランジスタ（第１トランジスタ）、ＮＭ４はＮチャネル型のＭＯＳトランジスタ（第２トランジスタ）、ＰＭ３はＰチャネル型のＭＯＳトランジスタ（第３トランジスタ）、ＰＭ４はＰチャネル型のＭＯＳトランジスタ（第４トランジスタ）を示す。

Claims (3)

1. 一対の信号線を通じて伝送される電圧を入力する入力部（４ａ、４ｂ）と、
   所定の同相入力範囲の特性で動作するコンパレータ（５）と、
   前記入力部に入力された電圧を前記コンパレータの前記同相入力範囲となるように第１分圧抵抗（６ａ）により圧縮する圧縮回路（６）と、
   前記圧縮回路により圧縮された電圧を検出した検出電圧（Ｖsence）の位相を逆位相に変化させるように前記第１分圧抵抗に並列接続された第２分圧抵抗（６ｂ）に対して印加する基準電圧を変動させる基準電圧制御回路（７；２０７；３０７；４０７；５０７）と、を備え、
   前記入力部の入力電圧が変動する範囲内の一部の正常範囲では、前記基準電圧制御回路が前記検出電圧の位相と同位相で前記基準電圧を変動させる所定動作状態となることで、前記圧縮回路により前記検出電圧が増加するに従って前記基準電圧が増加すると共に前記検出電圧が減少するに従って前記基準電圧が減少し、
   前記正常範囲の外において前記基準電圧制御回路が前記検出電圧の位相を逆位相に変化させるように前記第２分圧抵抗に対して印加する基準電圧を変動させるように動作し、前記基準電圧制御回路は前記検出電圧が増加するに従って前記基準電圧を減少させると共に前記検出電圧が減少するに従って前記基準電圧を増加させる回路装置。
2. 前記基準電圧制御回路は、
   前記入力部の入力電圧が変動する範囲内において、前記検出電圧が増加するに従って前記基準電圧を減少させると共に前記検出電圧が減少するに従って前記基準電圧を増加させる請求項１記載の回路装置。
3. 前記基準電圧制御回路は、
   前記第１分圧抵抗に生じる前記検出電圧が増加し所定の上限電圧に達するとオンする第１トランジスタ（ＮＭ１）と、
   前記第１トランジスタがオンすることで前記第２分圧抵抗に生じる前記基準電圧を減少させる第２トランジスタ（ＮＭ４）と、
   前記第１分圧抵抗に生じる前記検出電圧が減少し所定の下限電圧に達するとオンする第３トランジスタ（ＰＭ３）と、
   前記第３トランジスタがオンすることで前記第２分圧抵抗に生じる前記基準電圧を増加させる第４トランジスタ（ＰＭ４）と、
   を備える請求項１又は２記載の回路装置。

Images