JP4837081B2 - 差動通信用送信装置 - Google Patents

差動通信用送信装置 Download PDF

Info

Publication number
JP4837081B2
JP4837081B2 JP2009236301A JP2009236301A JP4837081B2 JP 4837081 B2 JP4837081 B2 JP 4837081B2 JP 2009236301 A JP2009236301 A JP 2009236301A JP 2009236301 A JP2009236301 A JP 2009236301A JP 4837081 B2 JP4837081 B2 JP 4837081B2
Authority
JP
Japan
Prior art keywords
ground
line
potential
transmission line
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009236301A
Other languages
English (en)
Other versions
JP2011086993A (ja
Inventor
洋一朗 鈴木
登 前田
茂樹 高橋
貴久 子安
和義 長瀬
友久 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Priority to JP2009236301A priority Critical patent/JP4837081B2/ja
Priority to DE102010042156A priority patent/DE102010042156A1/de
Priority to US12/902,255 priority patent/US8098084B2/en
Publication of JP2011086993A publication Critical patent/JP2011086993A/ja
Application granted granted Critical
Publication of JP4837081B2 publication Critical patent/JP4837081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

本発明は、一対の伝送線路を介して送信データを差動伝送するのに用いられる差動通信用送信装置に関する。
従来、差動通信用送信装置においては、差動通信用の一対の伝送線路と電源ライン及びグランドラインとの間にそれぞれ設けられた4つの出力素子からなるドライバブリッジ回路を備え、この4つの出力素子のうち、互いに異なる伝送線路に接続された電源ライン側の出力素子とグランドライン側の出力素子とを一組とする二組の出力素子を、送信データに応じて交互にオン・オフさせることにより、送信データを差動送信するように構成されている。
また、差動通信用送信装置においては、各伝送線路に電源電圧範囲を超えるコモンモードノイズが重畳されて、各伝送線路の電位が上昇又は低下すると、上記一組の出力素子がオン状態になっていても、一方の出力素子に電流が流れなくなり、差動出力波形が乱れて、正常な差動送信を実現できなくなる。
このため、従来の差動通信用送信装置においては、こうしたコモンモードノイズを低減するための対策が施されている。
このコモンモードノイズ対策としては、伝送線路上にコモンモードチョークコイルを設ける方法が一般的であるが、コモンモードチョークコイルは、磁性体コアと巻線とで構成され、装置の大型化を招くという問題がある。
そこで、コモンモードチョークコイルを用いることなく、コモンモードノイズを低減する方法として、コモンモードノイズを選択的に通過させるフィルタ回路を伝送線路とグランドラインとの間に設ける方法(例えば、特許文献1等参照)、或いは、伝送線路のコモンモード電位を検出し、コモンモード電位が基準電位を越えると、電流補正回路により、ドライバブリッジ回路から伝送線路間に供給される出力電流を補正することで、コモンモード電位に関わらず所望の差動出力が得られるようにする方法(例えば、特許文献2等参照)、が知られている。
特開2007−318734号公報 特開2004−253859号公報
しかし、特許文献1に記載のように、伝送線路にフィルタ回路を設ける場合、フィルタ回路を抵抗、コンデンサ等にて構成すると、伝送対象となる差動通信波形に影響を与えることがあり、これを防止するために、フィルタ回路を磁性体コアに導体を巻回した相互インダクタンス素子にて構成すると、コモンモードチョークコイルを設けた場合と同様、装置の大型化を招くという問題がある。
一方、特許文献2に記載のように、電流補正回路を用いてドライバブリッジ回路から伝送線路への出力電流を補正するようにした場合には、ドライバブリッジ回路内に電流補正回路を組み込めば良く、装置の大型化を招くことなく簡単な構成で実現できる。
しかし、特許文献2に記載の装置では、一対の伝送線路間に2つの抵抗素子からなる直列回路を設け、その抵抗素子間の電位をコモンモード電位として検知するようにされている。このため、この抵抗素子には、伝送線路間の差動電圧に影響を与えることのないよう、ハイインピーダンスの抵抗素子を用いる必要がある。
そして、この抵抗素子をハイインピーダンスにすると、抵抗素子の抵抗値と、各伝送線路とグランドラインとの間の容量とで決まる時定数が大きくなるため、コモンモード電位の検出スピードが遅くなり、例えば、立ち上がり100MHz程度の高速なコモンモードノイズに対しては追従することができないという問題がある。
また、特許文献2に記載の装置において、電流補正回路には、コモンモード電位を判定するためのコンパレータが設けられることから、このコンパレータの動作によって電流補正の応答性が悪くなるという問題もある。
本発明は、こうした問題に鑑みなされたものであり、差動通信用の伝送線路に重畳されたコモンモードノイズを速やかに検出して、差動出力波形の乱れを応答遅れなく抑制することができる差動通信用送信装置を提供することを目的とする。
かかる目的を達成するためになされた請求項1に記載の差動通信用送信装置は、図1に例示するように、電源ラインLv及びグランドラインGNDと一対の伝送線路L1,L2との間にそれぞれ設けられた4つの出力素子S1〜S4からなるドライバブリッジ回路2と、伝送線路L1,L2に重畳されたノイズを低減するノイズ低減手段3とを備える。
ノイズ低減手段3は、各伝送線路L1,L2にそれぞれ設けられた一対のノイズ対策回路10にて構成されており、各ノイズ対策回路10には、伝送線路L1,L2のグランドラインGNDに対する対地電位を検出する対地電位検出部4と、対地電位検出部4にて検出された対地電位が電源電圧Vddに基づき設定される上限電位及び下限電位の範囲内から外れると、その伝送線路L1(又はL2)のグランドラインGNDに対する対地インピーダンスを、他方の伝送線路L2(又はL1)の対地インピーダンスと一致するように制御するインピーダンス制御部6と、が設けられている。
このため、請求項1に記載の差動通信用送信装置によれば、データ送信時に伝送線路L1,L2にコモンモードノイズが重畳されて、伝送線路L1,L2の一方が電源ラインLvよりも高電位になるか、或いは、グランドラインGNDよりも低電位になった場合、その伝送線路L1又はL2に設けられた対地電位検出部4にて検出される対地電位が上昇又は低下して、インピーダンス制御部6にて、対地電位が上限電位及び下限電位の範囲内から外れたと判定され、その伝送線路L1又はL2の対地インピーダンスが、他方の伝送線路L2又はL1の対地インピーダンスに一致するように制御されることになる。
従って、請求項1に記載の差動通信用送信装置によれば、データ送信時に伝送線路L1,L2にコモンモードノイズが重畳されても、各伝送線路L1又はL2の電位を電源電圧に対応した上・下限電位範囲内に保ち、ドライバブリッジ回路2による差動送信を正常に実施することができるようになる。
つまり、例えば、伝送線路L1と電源ラインLvとの間の出力素子S1及び伝送線路L2とグランドラインGNDとの間の出力素子S4がオン状態、他の出力素子S2及びS3がオフ状態にあるとき、伝送線路L1,L2に、電源電圧範囲(0〜Vdd)を越える正電位のコモンモードノイズが重畳された場合、出力素子S1を介して電源ラインLvから伝送線路L1に電流を供給できなくなって、伝送線路L1がオープン状態になり、伝送線路L1と伝送線路L2との対地インピーダンスのバランスが崩れ、送信データを正常に差動送信することができなくなる。
しかし、この場合、本発明では、各伝送線路L1,L2にノイズ対策回路10を設けて、各伝送線路L1,L2の対地電位を検出し、その検出した対地電位が、電源電圧に基づき設定される上限電位及び下限電位の範囲内から外れると、その伝送線路L1,L2の対地インピーダンスを制御するようにされているため、上記のように、コモンモードノイズによって伝送線路L1の電位が上昇した場合には、伝送線路L1側に設けられたノイズ対策回路10(詳しくは対地電位検出部4)にてその旨が検出され、インピーダンス制御部6が、伝送線路L1の対地インピーダンスを、伝送線路L2の出力素子S4の特性(オン抵抗)で決まる対地インピーダンスと一致するように制御することから、ドライバブリッジ回路2による差動送信を正常に実施することができるようになるのである。
そして、本発明の差動通信用送信装置では、上述した特許文献2に記載のように、差動通信用の伝送線路L1−L2間に抵抗の直列回路を設けて、その直列回路の中点の電位をコモンモード電位として検出するのではなく、各伝送線路L1,L2毎に対地電位を検出する対地電位検出部4を設け、その対地電位検出部4で検出された対地電位に基づき、各伝送線路L1,L2毎にコモンモードノイズによる電位変化を判定するようにされているので、対地電位検出部4のインピーダンスを高インピーダンスにする必要がなく、対地電位検出部4を、低インピーダンスの抵抗等を用いて構成することができる。
よって、本発明によれば、対地電位検出部4を設けることによって、高速に立ち上がるコモンモードノイズに対応できなくなるのを防止することができ、立上がり100MHz程度の高速なコモンモードノイズが発生しても、差動送信を正常に実行できることになる。
また、本発明の差動通信用送信装置によれば、伝送線路にコモンモードチョークコイルやコモンモードノイズを減衰させるフィルタ回路を設ける必要がないので、差動通信システム全体を小型化することもできる。
ここで、インピーダンス制御部6は、コモンモードノイズが重畳されることにより、出力素子S1,S2(又はS3,S4)を介して電流を流すことのできなくなった伝送線路L1(又はL2)の対地インピーダンスを制御するものであるため、請求項2に記載のように、各伝送線路L1,L2とグランドラインGND若しくは電源ラインLvとの間に、トランジスタ又はトランジスタと抵抗との直列回路を設けることにより、簡単に構成することができる。
つまり、このように構成すれば、コモンモードノイズによって対地電位が上・下限電位に対し上昇又は低下した伝送線路L1,L2に対し、トランジスタを介して電流を流し、その伝送線路L1,L2の対地インピーダンスを、トランジスタのオン抵抗、若しくは、トランジスタのオン抵抗と抵抗の抵抗値とで決まる所望インピーダンスに制御することができるようになる。
またインピーダンス制御部6をこのように構成した場合、トランジスタを駆動するために、各伝送線路L1,L2の対地電位を検出して、対地電位と上限電位及び対地電位と下限電位をコンパレータで比較するようにしてもよい。しかし、このようにすると、上記特許文献2と同様、コンパレータの動作によって、制御の応答性が悪くなり、立上がりが高速なコモンモードノイズに対し制御遅れが生じることになる。
このため、上記のようにインピーダンス制御部6をトランジスタ又はトランジスタと抵抗との直列回路にて構成する場合には、トランジスタの制御端子に印加する制御電圧を、コモンモードノイズを用いて直接生成するようにするとよく、そのためには、対地電位検出部4を、請求項2に記載のように構成すればよい。
つまり、請求項2に記載の差動通信用送信装置において、対地電位検出部4は、ツェナーダイオードと複数の抵抗との直列回路又は複数の抵抗の直列回路を、設置対象となる伝送線路L1(又はL2)とグランドラインGND若しくは電源ラインLvとの間に一対設け、その一対の直列回路の抵抗間に生じる分圧電圧にて、対地電位の上・下限電位範囲内からの上昇及び低下を検知可能に構成されている。
そして、インピーダンス制御部6を構成する一対のトランジスタの制御端子には、対地電位検出部4の一対の直列回路の抵抗間に生じた分圧電圧がそれぞれ印加され、対地電位が上限電位よりも高いときに一方のトランジスタが動作し、対地電位が下限電位よりも低いときに他方のトランジスタが動作して、伝送線路の対地インピーダンスを制御する。
従って、請求項2に記載の差動通信用送信装置によれば、対地電位検出部4及びインピーダンス制御部6を、抵抗、トランジスタ、ツェナーダイオード等からなる簡単なアナログ回路で構成することができ、対地電位の判定のためにコンパレータを設ける必要がないため、伝送線路L1,L2に重畳されたコモンモードノイズに対し、インピーダンス制御部6(詳しくはトランジスタ)を応答遅れなく速やかに動作させることができる。
ところで、インピーダンス制御部6を、請求項2に記載のように構成した場合、伝送線路L1,L2に重畳されたコモンモードノイズのレベルによっては、各伝送線路L1,L2の対地電位が同時に上限電位を越えて(或いは同時に下限電位を下回って)、各伝送線路L1,L2に対し同方向に電流を流すトランジスタ同士が同時に動作することが考えられる。
そして、このように動作すると、各伝送線路L1,L2の対地電位が略同電位になってしまい、ドライバブリッジ回路2から送信データを差動送信することができなくなる。
そこで、請求項2に記載の差動通信用送信装置においては、更に、各インピーダンス制御部6を、請求項3に記載のように構成するとよい。
すなわち、請求項3に記載のインピーダンス制御部6において、伝送線路L1,L2の対地電位が上限電位よりも高いときに動作するトランジスタには、ドライバブリッジ回路2において当該伝送線路L1,L2と電源ラインLvとの間に設けられる出力素子S1,S3と連動してオン・オフされるスイッチング素子が直列に接続され、伝送線路L1,L2の対地電位が下限電位よりも低いときに動作するトランジスタには、ドライバブリッジ回路2において当該伝送線路L1,L2とグランドラインGNDとの間に設けられる出力素子S2,S4と連動してオン・オフされるスイッチング素子が直列に接続される。
このため、請求項3に記載の差動通信用送信装置によれば、各伝送線路L1,L2に設けられたノイズ対策回路10内で、伝送線路L1,L2の対地電位が上限電位よりも高くなったときに動作するトランジスタ(詳しくはこのトランジスタとスイッチング素子により形成される電流経路)、若しくは、伝送線路L1,L2の対地電位が下限電位よりも低くなったときに動作するトランジスタ(詳しくはこのトランジスタとスイッチング素子により形成される電流経路)が、同時にオン状態となって、各伝送線路L1,L2が略同電位となって、データを差動送信することができなくなるのを防止できる。
一方、請求項4に記載の差動通信用送信装置においては、インピーダンス制御部6が、伝送線路L1(又はL2)とグランドラインGNDとの間に一対のトランジスタを直接設けることにより構成されている。
そして、ノイズ対策回路10には、図1に点線で示すように、対地電位検出部4とは別に、静電気検出部8が設けられており、静電気検出部8は、伝送線路L1(又はL2) に印加された正・負の静電気を検出し、静電気検出時には、その静電気の極性に応じて、インピーダンス制御部6を構成する2つのトランジスタの一方を導通(インピーダンス:0)させて、静電気をグランドラインGNDに放電させる。
従って、請求項4に記載の差動通信用送信装置によれば、コモンモードノイズにより伝送線路L1(又はL2)の電位が上・下限電位の範囲内から外れたときに、対地電位検出部4からの出力により、インピーダンス制御部6を構成するトランジスタのオン抵抗を調整して、伝送線路L1(又はL2)の対地インピーダンスを他方の伝送線路L2(又はL1)の対地インピーダンスと一致させることができるだけでなく、伝送線路L1(又はL2)に正又は負の静電気が発生したときには、その静電気を、インピーダンス制御部6(詳しくはトランジスタ)を介してグランドラインGNDに放電させることができる。
本発明の差動通信用送信装置の概略構成を表すブロック図である。 第1実施形態の差動通信用送信装置の構成を表す電気回路図である。 コモンモードノイズ発生時の差動通信電圧を測定した測定結果を表すタイムチャートである。 図3の測定結果を得るのに用いた差動通信システムの概略構成図である。 第1実施形態の変形例1を表す電気回路図である。 第1実施形態の変形例2を表す電気回路図である。 第1実施形態の変形例3を表す電気回路図である。 第2実施形態の差動通信用送信装置の構成を表す電気回路図である。 第2実施形態の変形例1を表す電気回路図である。 第2実施形態の変形例2を表す電気回路図である。 第2実施形態の変形例3を表す電気回路図である。 第3実施形態の差動通信用送信装置の構成を表す電気回路図である。
以下に本発明の実施形態を図面と共に説明する。
[第1実施形態]
図2に示すように、本実施形態の差動通信用送信装置は、差動通信用の一対の伝送線路L1,L2を介して送信データを差動送信するためのものであり、ドライバブリッジ回路2と、伝送線路L1,L2毎に設けられた一対のノイズ対策回路10とから構成されている。
ドライバブリッジ回路2には、直流電源の正極側に接続される電源ラインLvと伝送線路L1,L2との間に設けられたpチャネルMOSFETQ1,Q3と、直流電源の負極側に接続されるグランドラインGNDと伝送線路L1,L2との間に設けられたnチャネルMOSFETQ2,Q4とが備えられている。
これらFETQ1〜Q4は、上述した4つの出力素子に相当するものであり、電源ラインLv側のFETQ1,Q3は、ドレインが伝送線路L1,L2に接続され、ソースがダイオードD1,D3を介して、電源ラインLvに接続されている。また、グランドラインGND側のFETQ2,Q4は、ドレインが伝送線路L1,L2に接続され、ソースがダイオードD2,D4を介して、グランドラインGNDに接地されている。
また、ダイオードD1,D3は、電源ラインLvから伝送線路L1,L2に流れ込む電流方向が順方向となるよう、アノードが電源ラインLvに接続され、カソードがFETQ1,Q3のソースに接続されており、ダイオードD2,D4は、伝送線路L1,L2からグランドラインGNDに流れ込む電流方向が順方向となるよう、カソードがグランドラインGNDに接地され、アノードがFETQ2,Q4のソースに接続されている。
このように構成されたドライバブリッジ回路2においては、伝送線路L1に接続されたFETQ1,Q2のゲートに、送信データの値(1,0)に応じて信号レベルがハイ/ローのいずれかに設定される送信信号が入力され、伝送線路L2に接続されたFETQ3,Q4のゲートに、その送信信号のレベルが反転して入力される。
この結果、ドライバブリッジ回路2においては、互いに異なる伝送線路L1,L2に接続されたFETQ1とFETQ4、及び、FETQ3とFETQ2がそれぞれペアとなって、送信データの値(1,0)に応じて交互にオン・オフされる。従って、伝送線路L1−L2間には、送信データの値(1,0)に応じて極性が反転する電位差が生じ、伝送線路L1,L2を介して送信データを差動伝送することができるようになる。
次に、伝送線路L1,L2にそれぞれ設けられた一対のノイズ対策回路10は、ノイズ低減手段として機能するものであり、各ノイズ対策回路10は同一構成になっている。そこで、以下の説明では、伝送線路L1側に設けられたノイズ対策回路10を例にとり、その構成及び動作を説明する。
ノイズ対策回路10は、伝送線路L1とグランドラインGNDとの間に設けられて電源ラインLvよりも高電位のノイズを低減する正ノイズ対策回路12と、伝送線路L1と電源ラインLvとの間に設けられてグランドラインGNDよりも低電位のノイズを低減する負ノイズ対策回路14と、を備える。
正ノイズ対策回路12は、カソードが伝送線路L1に接続されたツェナーダイオードZD11と、ツェナーダイオードZD11のアノードとグランドラインGNDとの間に設けられた抵抗R11,R12の直列回路と、抵抗R11とR12との接続点にゲートが接続され、ソースがグランドラインGNDに接地され、ドレインが抵抗R13を介して伝送線路L1に接続されたnチャネルMOSFETQ11と、から構成されている。
このため、正ノイズ対策回路12においては、グランドラインGNDを基準電位(0)として、伝送線路L1の電位がツェナーダイオードZD11の降伏電圧で決まる上限電位に達するまでは、FETQ11がオフ状態に保持される。
また、伝送線路L1の電位が上限電位を越えると、ツェナーダイオードZD11及び抵抗R11,R12に電流が流れ、抵抗R12の両端にFETQ11の閾値電圧を越える電圧が発生して、FETQ11がオン状態となる。
そして、ツェナーダイオードZD11の降伏電圧は、伝送線路L1が電源ラインLvと同電位かそれよりも若干高い上限電位を越えたときに、抵抗R11,R12に電流が流れてFETQ11がオン状態となるように設定されている。
なお、FETQ11がオフ状態であるとき、正ノイズ対策回路12の電流経路は完全に遮断されるため、正ノイズ対策回路12は伝送線路L1の対地インピーダンスに影響を与えることはないが、FETQ11がオン状態であるときには、ツェナーダイオードZD11と抵抗R11,R12とで形成される電流経路と、抵抗R13とFETQ11とで形成される電流経路とを介して電流が流れることから、伝送線路L1の対地インピーダンスは、これら各電流経路の合成抵抗で決定されることになる。
そして、本実施形態では、FETQ11がオン状態であるときの伝送線路L1の対地インピーダンスが、ドライバブリッジ回路2において他方の伝送線路L2をグランドラインGNDに接地するFETQ4とダイオードD4とで形成される対地インピーダンスと一致するように、抵抗R11〜R13の抵抗値が設定されている。
従って、正ノイズ対策回路12によれば、例えば、ドライバブリッジ回路2において、FETQ1,Q4がオン状態、FETQ2,Q3がオフ状態となっているとき、伝送線路L1,L2に、電源電圧範囲(0〜Vdd)を越える正電位のコモンモードノイズが重畳された場合に、伝送線路L1の対地インピーダンスを、伝送線路L2の対地インピーダンスと一致するように制御して、ドライバブリッジ回路2による差動送信を正常に実施させることができるようになる。
つまり、FETQ1,Q4がオン状態、FETQ2,Q3がオフ状態であるとき、伝送線路L1,L2に電源ラインLvよりも高電位のコモンモードノイズが重畳されると、FETQ1を介して電源ラインLvから伝送線路L1に電流を流すことができなくなり(換言すれば伝送線路L1がオープン状態になり)、伝送線路L1と伝送線路L2との対地インピーダンスのバランスが崩れ、送信データを正常に差動送信することができなくなるが、本実施形態では、上記正ノイズ対策回路12により、伝送線路L1の対地インピーダンスが、他方の伝送線路L2の対地インピーダンスと一致するように制御されることから、送信データの差動送信を正常に実施することができる。
一方、負ノイズ対策回路14は、カソードが電源ラインLvに接続されたツェナーダイオードZD21と、ツェナーダイオードZD21のアノードと伝送線路L1との間に設けられた抵抗R21,R22の直列回路と、抵抗R21とR22との接続点にゲートが接続され、ソースが伝送線路L1に接続され、ドレインが抵抗R23を介して電源ラインLvに接続されたnチャネルMOSFETQ21と、から構成されている。
このため、負ノイズ対策回路14においては、電源ラインLvを基準電位(0)として、伝送線路L1の電位がツェナーダイオードZD21の降伏電圧で決まる下限電位に達するまでは、FETQ21がオフ状態に保持される。
また、伝送線路L1の電位が下限電位を下回ると、ツェナーダイオードZD21及び抵抗R21,R22に電流が流れ、抵抗R22の両端にFETQ21の閾値電圧を越える電圧が発生して、FETQ21がオン状態となる。
そして、ツェナーダイオードZD21の降伏電圧は、伝送線路L1がグランドラインGNDと同電位かそれよりも若干低い下限電位を下回ったときに、抵抗R21,R22に電流が流れてFETQ21がオン状態となるように設定されている。
なお、FETQ21がオフ状態であるとき、負ノイズ対策回路14の電流経路は完全に遮断されるため、負ノイズ対策回路14は伝送線路L1の対地インピーダンスに影響を与えることはないが、FETQ21がオン状態であるときには、ツェナーダイオードZD21と抵抗R21,R22とで形成される電流経路と、抵抗R23とFETQ21とで形成される電流経路とを介して電流が流れることから、伝送線路L1の対地インピーダンスは、これら各電流経路の合成抵抗で決定されることになる。
そして、本実施形態では、FETQ21がオン状態であるときの伝送線路L1の対地インピーダンスが、ドライバブリッジ回路2において他方の伝送線路L2を電源ラインLvに接続するFETQ3とダイオードD3とで形成される対地インピーダンスと一致するように、抵抗R21〜R23の抵抗値が設定されている。
従って、負ノイズ対策回路14によれば、例えば、ドライバブリッジ回路2において、FETQ2,Q3がオン状態、FETQ1,Q4がオフ状態となっているとき、伝送線路L1,L2に、電源電圧範囲(0〜Vdd)を下回る負電位のコモンモードノイズが重畳された場合に、伝送線路L1の対地インピーダンスを、伝送線路L2の対地インピーダンスと一致するように制御して、ドライバブリッジ回路2による差動送信を正常に実施させることができるようになる。
つまり、FETQ2,Q3がオン状態、FETQ1,Q4がオフ状態であるとき、伝送線路L1,L2にグランドラインGNDよりも低電位のコモンモードノイズが重畳されると、FETQ2を介して伝送線路L1からグランドラインGNDに電流を流すことができなくなり(換言すれば伝送線路L1がオープン状態になり)、伝送線路L1と伝送線路L2との対地インピーダンスのバランスが崩れ、送信データを正常に差動送信することができなくなるが、本実施形態では、上記負ノイズ対策回路14により、伝送線路L1の対地インピーダンスが、他方の伝送線路L2の対地インピーダンスと一致するように制御されることから、送信データの差動送信を正常に実施することができるようになるのである。
なお、伝送線路L2側に設けられるノイズ対策回路10は、接続される伝送線路が異なるだけで、伝送線路L1側に設けられるノイズ対策回路10と全く同じ構成であるため、上記と同様に動作する。
従って、本実施形態の差動通信用送信装置によれば、データ送信時に伝送線路L1,L2にコモンモードノイズが重畳されて、伝送線路L1,L2の一方が電源ラインLvよりも高電位になるか、或いは、グランドラインGNDよりも低電位になったとしても、その伝送線路L1又はL2に設けられたノイズ対策回路10により、その伝送線路L1又はL2の対地インピーダンスを他方の伝送線路L2又はL1と一致するように制御して、各伝送線路L1,L2の電位を電源電圧に対応した上・下限電位範囲内に保ち、ドライバブリッジ回路2による差動送信を正常に実施することができるようになる。
また、本実施形態の差動通信用送信装置では、上述した特許文献2に記載のように、伝送線路L1−L2間に抵抗の直列回路を設けて、その直列回路の中点の電位をコモンモード電位として検出するのではなく、各伝送線路L1,L2毎に電位を検出して、その電位が電源ラインLv、グランドラインGNDの電位を基準に設定された上・下限電位の範囲内から外れたときに、その伝送線路L1,L2の対地インピーダンスを制御するようにされている。
従って、本実施形態の差動通信用送信装置によれば、電位検出用の回路(具体的には、ツェナーダイオードZD21,抵抗R21,R22、若しくは、ツェナーダイオードZD21,抵抗R21,R22からなる回路)を、特許文献2に記載のもののように高インピーダンスにする必要がなく、コモンモードノイズによる各伝送線路L1,L2の電位の上昇・低下を速やかに検出して、インピーダンス制御用のFETQ11,Q21を駆動することができる。
また、伝送線路L1,L2にコモンモードチョークコイルやコモンモードノイズを減衰させるフィルタ回路を設ける必要がないので、差動通信システム全体を小型化することもできる。
なお、本実施形態においては、正ノイズ対策回路12内のツェナーダイオードZD21,抵抗R21,R22、及び、負ノイズ対策回路14内のツェナーダイオードZD21,抵抗R21,R22が、本発明の対地電位検出部に相当し、正ノイズ対策回路12内の抵抗R23、FETQ21、及び、負ノイズ対策回路14内の抵抗R23、FETQ21が、本発明のインピーダンス制御部に相当する。
(差動通信電圧測定)
次に、本実施形態の差動通信用送信装置を用いて送信データを差動伝送する際、伝送線路に電源電圧範囲(0〜Vdd)を越えるコモンモードノイズが重畳されたときに、受信装置側で得られる差動通信電圧を測定(シミュレーション)した。その測定結果を、図3に示す。
なお、この測定(シミュレーション)は、図4に示すように、本実施形態の差動通信用送信装置を送信ノードとし、これに接続された伝送線路L1,L2を幹線として、幹線の末端及び幹線から分岐した支線の末端に夫々受信ノードを接続した通信システムにおいて、ノイズ発生源から幹線に、一定周期で正・負100Vのコモンモードノイズを注入し、送信ノードから値が交互に反転する送信データを送信させたときに、幹線の受信ノードで得られる差動通信電圧を測定することにより行った。
図3(a)は、各伝送線路L1,L2にノイズ対策回路10を設けていない場合の測定結果を表し、図3(b)は、各伝送線路L1,L2にノイズ対策回路10を設けた場合の測定結果を表す。
図3から明らかなように、各伝送線路L1,L2にノイズ対策回路10を設けていない場合、受信ノードで得られる差動通信電圧は、送信データに対応して電圧レベルが変化するものの、ノイズ発生源から注入したコモンモードノイズがその電圧レベルの数倍になって現れ、差動通信波形が乱れる。これに対し、本実施形態のように、各伝送線路L1,L2にノイズ対策回路10を設けると、差動通信電圧において、コモンモードノイズによるレベル変動が抑制されて、差動通信波形の乱れが少なくなり、差動通信を問題なく実行できるようになる。従って、本実施形態の差動通信用送信装置を用いれば、コモンモードノイズの影響を受けることなく、差動通信を実行可能な通信装置を提供できることが判る。
(変形例1)
ここで、図2に示したノイズ対策回路10では、負ノイズ対策回路14は、伝送線路L1(又はL2)と電源ラインLvとの間に設けられ、電源ラインLvの電位を基準として動作するものとして説明したが、負ノイズ対策回路14は、グランドラインGNDの電位を基準として動作するようにしてもよい。
そして、この場合には、例えば、図5に示すように、正ノイズ対策回路12とグランドラインGNDとの間に、図2に示した負ノイズ対策回路14を、正負を反転させて設けるとよい。
つまり、図5に例示するように、ツェナーダイオードZD21のカソードをグランドラインGNDに接地し、ツェナーダイオードZD21のアノードと、正ノイズ対策回路12の抵抗R12のグランド側との間に抵抗R21,R22を設け、更に、FETQ21のドレインを、抵抗R23を介してグランドラインGNDに接地し、FETQ21のソースを、正ノイズ対策回路12のFETQ11のソースと接続することにより、負ノイズ対策回路14を、正ノイズ対策回路12とグランドラインGNDとの間に配置するのである。
なお、この場合、正ノイズ対策回路12と負ノイズ対策回路14との接続点では、抵抗R12とFETQ11のソース及び抵抗R22とFETQ21のソースを互いに接続しておく。
そして、このようにしても、伝送線路L1(又はL2)の電位が電源電圧範囲(0〜Vdd)に対応した上・下限電位の範囲内から外れたときに、ツェナーダイオードZD11又はZD21に降伏電流が流れて、FETQ11又はQ21がオン状態となり、伝送線路L1(又はL2)の対地インピーダンスを、他方の伝送線路L2(又はL1)の対地インピーダンスと一致するように制御することができる。
なお、負ノイズ対策回路14をグランドラインGNDの電位を基準に動作させるには、図2に示したノイズ対策回路10において、ツェナーダイオードZD21のカソード及び抵抗R23の一端を、電源ラインLvに代えてグランドラインGNDに接続するようにしてもよい。
(変形例2,3)
また、図2,図5に示したノイズ対策回路10では、正ノイズ対策回路12、負ノイズ対策回路14に、それぞれ、伝送線路L1,L2の電位が上・下限電位の範囲内から外れたことを検知するためのツェナーダイオードZD11,ZD21が設けられるものとして説明したが、このツェナーダイオードZD11,ZD21は必ずしも設ける必要はなく、図6又は図7に示すように、ツェナーダイオードZD11,ZD21を削除してもよい。
なお、図6は、図2に示したノイズ対策回路10からツェナーダイオードZD11,ZD21を削除した変形例2の差動通信用送信装置を表し、図7は、図5に示したノイズ対策回路10からツェナーダイオードZD11,ZD21を削除した変形例3の差動通信用送信装置を表しており、ツェナーダイオードZD11,ZD21以外の構成は、全て、図2,図5に記載した差動通信用送信装置と同じである。
そして、この変形例2,3の差動通信用送信装置では、FETQ11,Q21のゲートに、抵抗R11とR12又は抵抗R21とR22による分圧電圧が常時印加されることになるので、これら各抵抗の分圧比を、伝送線路L1,L2の電位が上・下限電位の範囲内から外れたときにFETQ11,Q21がオン状態となるように設定すればよい。
[第2実施形態]
図8は、本発明(詳しくは請求項3)が適用された第2実施形態の差動通信用送信装置全体の構成を表す電気回路図である。
本実施形態の送信装置は、第1実施形態の図2に示したものと略同様に構成されており、図2に示したものと異なる点は、正ノイズ対策回路12のFETQ11とグランドラインGNDとの間に、pチャネルMOSFETQ12とダイオードD12との直列回路を設け、負ノイズ対策回路14のFETQ21と伝送線路L1(又はL2)との間に、nチャネルMOSFETQ22とダイオードD22との直列回路を設けた点である。
そして、正ノイズ対策回路12に設けられるFETQ12のゲートには、ドライバブリッジ回路2の電源ラインLv側に設けられたFETQ1(又はQ3)と同じ通信信号が入力され、負ノイズ対策回路14に設けられるFETQ22のゲートには、ドライバブリッジ回路2のグランドラインGND側に設けられたFETQ2(又はQ4)と同じ通信信号が入力される。
また、ダイオードD12,D22は、FETQ12,Q22を介して、FETQ11,Q21の電流経路に流れる電流方向を、電源ラインLvから伝送線路L1、或いは、伝送線路L1からグランドラインGNDへと、一方向に規制するためのものであり、FETQ12,Q22のドレインにアノードが接続され、カソードがグランドラインGND又は伝送線路L1に接続されている。
このように構成された本実施形態の差動通信用送信装置においては、正ノイズ対策回路12内のFETQ12が、ドライバブリッジ回路2のFETQ1(又はQ3)と連動してオン・オフされる。このため、ドライバブリッジ回路2のFETQ1(又はQ3)がオフ状態であるときに(換言すれば、FETQ2(又はQ4)がオン状態であるときに)、ツェナーダイオードZD11及び抵抗R11,R12に電流が流れて、FETQ11のゲート電位が上昇した際、FETQ11がオン状態になるのを防止できる。
また、負ノイズ対策回路14内のFETQ22は、ドライバブリッジ回路2のFETQ2(又はQ4)と連動してオン・オフされることから、ドライバブリッジ回路2のFETQ2(又はQ4)がオフ状態であるときに(換言すれば、FETQ1(又はQ3)がオン状態であるときに)、ツェナーダイオードZD21及び抵抗R21,R22に電流が流れて、FETQ21のゲート電位が上昇した際、FETQ21がオン状態になるのを防止できる。
つまり、伝送線路L1,L2に重畳されたコモンモードノイズのレベルによっては、各伝送線路L1,L2の対地電位が同時に上限電位を越えて(或いは同時に下限電位を下回って)、各伝送線路L1,L2に設けられたノイズ対策回路10内の正ノイズ対策回路12若しくは負ノイズ対策回路14が同時に動作してしまうことが考えられる。
そこで、本実施形態では、ドライバブリッジ回路2内の電源ラインLv側のFETQ1(又はQ3)がオン状態となったときに、そのFETQ1(又はQ3)に対応する伝送線路L1(又はL2)側の正ノイズ対策回路12内のFETQ12をオン状態にして、その正ノイズ対策回路12の動作を許可し、ドライバブリッジ回路2内のグランドラインGND側のFETQ2(又はQ4)がオン状態となったときに、そのFETQ2(又はQ4)に対応する伝送線路L1(又はL2)側の負ノイズ対策回路14内のFETQ22をオン状態にして、その負ノイズ対策回路14の動作を許可するようにしている。
従って、本実施形態の差動通信用送信装置によれば、伝送線路L1,L2に接続された正ノイズ対策回路12同士、若しくは、負ノイズ対策回路14同士が同時に動作して、各伝送線路L1,L2が同電位となり、データを差動送信することができなくなるのを防止することができる。
(変形例1)
ここで、図8に示したノイズ対策回路10では、負ノイズ対策回路14は、伝送線路L1(又はL2)と電源ラインLvとの間に設けられ、電源ラインLvの電位を基準として動作するものとして説明したが、負ノイズ対策回路14は、グランドラインGNDの電位を基準として動作するようにしてもよい。
そして、この場合には、図9に例示するように、ツェナーダイオードZD21のカソード及び抵抗R23の一端を、電源ラインLvに代えてグランドラインGNDに接続するようにすればよい。
(変形例2,3)
また、図8,図9に示したノイズ対策回路10では、正ノイズ対策回路12、負ノイズ対策回路14に、それぞれ、伝送線路L1,L2の電位が上・下限電位の範囲内から外れたことを検知するためのツェナーダイオードZD11,ZD21が設けられるものとして説明したが、このツェナーダイオードZD11,ZD21は必ずしも設ける必要はなく、図10又は図11に示すように、ツェナーダイオードZD11,ZD21を削除してもよい。
なお、図10は、図8に示したノイズ対策回路10からツェナーダイオードZD11,ZD21を削除した変形例2の差動通信用送信装置を表し、図11は、図9に示したノイズ対策回路10からツェナーダイオードZD11,ZD21を削除した変形例3の差動通信用送信装置を表しており、ツェナーダイオードZD11,ZD21以外の構成は、全て、図8,図9に記載した差動通信用送信装置と同じである。
そして、この変形例2,3の差動通信用送信装置では、第1実施形態の変形例2,3と同様、FETQ11,Q21のゲートに、抵抗R11とR12又は抵抗R21とR22による分圧電圧が常時印加されることになるので、これら各抵抗の分圧比を、伝送線路L1,L2の電位が上・下限電位の範囲内から外れたときにFETQ11,Q21がオン状態となるように設定すればよい。
[第3実施形態]
図12は、本発明(詳しくは請求項4)が適用された第3実施形態の差動通信用送信装置全体の構成を表す電気回路図である。
本実施形態の送信装置は、第1実施形態の変形例2(図5)に記載のものと略同様に構成されており、図5に示したものと異なる点は、正ノイズ対策回路12及び負ノイズ対策回路14において、FETQ11,Q21に直列接続された抵抗R13,R23が削除されている点と、ツェナーダイオードZD11と抵抗R11との直列回路、及び、ツェナーダイオードZD21と抵抗R21との直列回路に、ぞれぞれ、ツェナーダイオードZD12,ZD22が並列接続されている点と、の2点である。
ここで、ツェナーダイオードZD12,ZD22は、本発明の静電気検出部に相当し、伝送線路L1(又はL2)に印加された静電気を検出するためのものである。
このため、各ツェナーダイオードZD12,ZD22は、並列接続されるノイズ検出用のツェナーダイオードZD11,ZD21と同方向となるよう、カソードがツェナーダイオードZD11,ZD21のカソードに接続され、アノードが抵抗R11,R21の一端に接続されている。
また、各ツェナーダイオードZD12,ZD22は、コモンモードノイズ等の誘導ノイズよりも高電圧の静電気を検出して、FETQ11,Q21をオン状態にするため、降伏電圧は、ノイズ検出用のツェナーダイオードZD11,ZD21よりも高く設定されている。
このため、本実施形態の差動通信用送信装置によれば、コモンモードノイズにより伝送線路L1(又はL2)の電位が上・下限電位の範囲内から外れたときに、ツェナーダイオードZD11,ZD21に降伏電流が流れて、FETQ11,Q21を動作させることができるだけでなく、伝送線路L1(又はL2)に正又は負の静電気が発生したときには、ツェナーダイオードZD11,ZD21に降伏電流が流れて、FETQ11,Q21をオン状態にすることができる。
そして、ツェナーダイオードZD11,ZD21に降伏電流が流れて、FETQ11,Q21のいずれかがオン状態になったときには、他方のFETQ21,Q11のドレイン−ソース間に形成される寄生ダイオード(図示せず)を介して、伝送線路L1(又はL2)−グランドラインGND間に電流が流れ、静電気を速やかに放電させることができる。
以上本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて、種々の態様をとることができる。
例えば、上記各実施形態では、ドライバブリッジ回路2に設ける出力素子、ノイズ対策回路10に設けるインピーダンス制御用のトランジスタには、MOSFETを用いるものとして説明したが、これら各部にはバイポーラトランジスタ等、各種トランジスタを使用することが出来る。
また、上記第3実施形態では、第1実施形態の変形例2(図5)と同様、負ノイズ対策回路14を、正ノイズ対策回路12のグランドラインGND側に直列に接続したものについて説明したが、第3実施形態のように、ノイズ対策回路10を静電気保護回路として機能させる場合には、第2実施形態の変形例2のように、正ノイズ対策回路12と、負ノイズ対策回路14とを、それぞれ、伝送線路L1,L2とグランドラインGNDとの間に並列に設けるようにしてもよい。
2…ドライバブリッジ回路、S1〜S4…出力素子、Lv…電源ライン、GND…グランドライン、L1,L2…伝送線路、3…ノイズ低減手段、4…対地電位検出部、6…インピーダンス制御部、8…静電気検出部、10…ノイズ対策回路、12…正ノイズ対策回路、14…負ノイズ対策回路、D1〜D4,D12,D22…ダイオード、Q1〜Q4,Q11,Q12,Q21,Q22…FET、ZD11,ZD21,ZD12,ZD22…ツェナーダイオード、R11,R12,R13,R21,R22,R23…抵抗。

Claims (4)

  1. 直流電源から電源電圧が供給される電源ライン及びグランドラインと、差動通信用の一対の伝送線路との間にそれぞれ設けられた4つの出力素子からなり、当該4つの出力素子のうち、互いに異なる伝送線路に接続された電源ライン側の出力素子とグランドライン側の出力素子とを一組とする二組の出力素子が、送信データに応じて交互にオン・オフされることにより、前記送信データを差動送信するドライバブリッジ回路と、
    前記伝送線路に重畳されたノイズを低減するノイズ低減手段と、
    を備えた差動通信用送信装置において、
    前記ノイズ低減手段は、前記各伝送線路にそれぞれ設けられた一対のノイズ対策回路からなり、各ノイズ対策回路は、
    前記伝送線路の前記グランドラインに対する対地電位を検出する対地電位検出部と、
    前記対地電位検出部にて検出された対地電位が前記電源電圧に基づき設定される上限電位及び下限電位の範囲内から外れると、前記伝送線路の前記グランドラインに対する対地インピーダンスを、他方の伝送線路の対地インピーダンスと一致するように制御するインピーダンス制御部と、
    を備えたことを特徴とする差動通信用送信装置。
  2. 前記対地電位検出部は、
    ツェナーダイオードと複数の抵抗との直列回路又は複数の抵抗の直列回路を、前記伝送線路と前記グランドライン若しくは前記電源ラインとの間に一対設け、該一対の直列回路の抵抗間に生じる分圧電圧にて、前記対地電位の前記電位範囲内からの上昇及び低下を検知可能に構成されており、
    前記インピーダンス制御部は、
    前記対地電位検出部を構成する前記一対の直列回路に対応して、トランジスタ又はトランジスタと抵抗との直列回路を、前記伝送線路と前記グランドライン若しくは前記電源ラインとの間に一対設け、該一対のトランジスタの制御端子に前記対地電位検出部の一対の直列回路の抵抗間に生じた分圧電圧がそれぞれ印加されることにより、前記対地電位が前記上限電位よりも高いときに一方のトランジスタが動作し、前記対地電位が前記下限電位よりも低いときに他方のトランジスタが動作して、前記伝送線路の対地インピーダンスを制御するよう構成されていることを特徴とする請求項1に記載の差動通信用送信装置。
  3. 前記インピーダンス制御部において、
    前記伝送線路の対地電位が前記上限電位よりも高いときに動作するトランジスタには、前記ドライバブリッジ回路において当該伝送線路と電源ラインとの間に設けられる出力素子と連動してオン・オフされるスイッチング素子が直列に接続され、
    前記伝送線路の対地電位が前記下限電位よりも低いときに動作するトランジスタには、前記ドライバブリッジ回路において当該伝送線路とグランドラインとの間に設けられる出力素子と連動してオン・オフされるスイッチング素子が直列に接続されていることを特徴とする請求項2に記載の差動通信用送信装置。
  4. 前記インピーダンス制御部は、前記伝送線路と前記グランドラインとの間に前記一対のトランジスタを直接設けることにより構成されており、
    前記ノイズ対策回路には、
    前記伝送線路に印加された正・負の静電気を検出し、静電気検出時には、該静電気の極性に応じて、前記インピーダンス制御部を構成する2つのトランジスタの一方を導通させて、前記静電気を前記グランドラインに放電させる静電気検出部、
    が設けられていることを特徴とする請求項2又は請求項3に記載の差動通信用送信装置。
JP2009236301A 2009-10-13 2009-10-13 差動通信用送信装置 Expired - Fee Related JP4837081B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009236301A JP4837081B2 (ja) 2009-10-13 2009-10-13 差動通信用送信装置
DE102010042156A DE102010042156A1 (de) 2009-10-13 2010-10-07 Übertragungsvorrichtung für eine differentielle Kommunikation
US12/902,255 US8098084B2 (en) 2009-10-13 2010-10-12 Transmission apparatus for differential communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009236301A JP4837081B2 (ja) 2009-10-13 2009-10-13 差動通信用送信装置

Publications (2)

Publication Number Publication Date
JP2011086993A JP2011086993A (ja) 2011-04-28
JP4837081B2 true JP4837081B2 (ja) 2011-12-14

Family

ID=43796959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009236301A Expired - Fee Related JP4837081B2 (ja) 2009-10-13 2009-10-13 差動通信用送信装置

Country Status (3)

Country Link
US (1) US8098084B2 (ja)
JP (1) JP4837081B2 (ja)
DE (1) DE102010042156A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054087B2 (ja) * 2009-12-03 2012-10-24 株式会社日本自動車部品総合研究所 差動通信用送信装置
JP5394318B2 (ja) * 2010-05-20 2014-01-22 株式会社日本自動車部品総合研究所 差動通信装置
CN103718523B (zh) * 2011-08-25 2016-06-29 三菱电机株式会社 信号传送装置
JP5890195B2 (ja) * 2012-02-17 2016-03-22 株式会社日本自動車部品総合研究所 車載電子装置
JP6471619B2 (ja) * 2015-06-12 2019-02-20 株式会社デンソー 電子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779354B2 (ja) * 1986-07-14 1995-08-23 日本電気株式会社 デイジタル伝送装置
JPS63277422A (ja) * 1987-05-06 1988-11-15 Mitsubishi Electric Corp 集積回路
JP2614476B2 (ja) * 1988-01-20 1997-05-28 三洋電機株式会社 入力インピーダンス調整回路
JPH0514240A (ja) * 1991-07-03 1993-01-22 Canon Inc 信号伝送回路
GB2305082B (en) * 1995-09-06 1999-10-06 At & T Corp Wave shaping transmit circuit
JP2000183715A (ja) * 1998-12-16 2000-06-30 Nec Corp フェールセーフ回路
JP3678156B2 (ja) * 2001-03-01 2005-08-03 株式会社デンソー 静電気保護回路
JP2003134813A (ja) 2001-10-25 2003-05-09 Hitachi Ltd 電源装置
JP4205969B2 (ja) 2003-02-18 2009-01-07 パナソニック株式会社 電流ドライバ回路
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
JP2007036848A (ja) * 2005-07-28 2007-02-08 Ricoh Co Ltd ドライバ回路
JP2007318734A (ja) 2006-04-28 2007-12-06 Nippon Soken Inc 差動通信ネットワーク
JP5065424B2 (ja) * 2010-01-14 2012-10-31 株式会社日本自動車部品総合研究所 リンギング抑制回路

Also Published As

Publication number Publication date
JP2011086993A (ja) 2011-04-28
DE102010042156A1 (de) 2011-04-28
US8098084B2 (en) 2012-01-17
US20110084730A1 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
US8229032B2 (en) Signal receiver for receiving differential signal via transmission line
US6522187B1 (en) CMOS switch with linearized gate capacitance
JP4837081B2 (ja) 差動通信用送信装置
EP3163823B1 (en) Mismatch calibration of capacitive differential isolator
CN103684279B (zh) 用于改进mos晶体管线性度的电路
US20190158144A1 (en) Ringing suppression circuit
US10768229B2 (en) Glitch detection of a DC voltage
WO2017037780A1 (ja) 電力変換装置、および、半導体装置
US8254073B1 (en) High voltage transmit/receive switch and method therefor
US8242809B2 (en) Comparator circuit
US10419071B2 (en) Ringing suppression circuit
US10411690B2 (en) Low side output driver reverse current protection circuit
US7675354B2 (en) Switching circuit for switchably connecting an input node and an output node
US20120049921A1 (en) Offset Cancellation Current Mirror and Operating Method Thereof
US20020149894A1 (en) Overload protection circuit for line drivers
US8160272B1 (en) Audio output circuits having ramped attenuation circuits that inhibit pop disturbances when audio sources are switched
CN107526387B (zh) 半导体物理量传感器装置
US20190235006A1 (en) Wiring line abnormality detecting device
US9893718B1 (en) Transmission driver impedance calibration circuit
JP6764726B2 (ja) 電流インターフェース回路
US9817034B2 (en) Measuring device
US8754673B1 (en) Adaptive reference voltage generators that support high speed signal detection
US8320471B2 (en) Transmission device for differential communication
JP2000341097A (ja) オフセット電圧自動補正機能付きコンパレータ
US12074578B2 (en) Method and device for attenuating oscillations on bus lines of a bus system based on differential voltage signals

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees