CN102474235B - 共模滤波器 - Google Patents

Abstract

本发明要解决的技术问题是在超高速差动信号通过时，让共模噪音难以通过。本发明采用的技术手段是：在差动线路1、3中配置的无源串联元件和无源并联元件构成的梯子形差动4端子电路中，无源串联元件上配置电感器Lo，无源并联元件上配置电容器Co，由此形成集中常数差动延迟线DL。集中常数差动延迟线DL中并联元件电容器Co是由与该电容器等值的两个等值的串联连接的电容器Co/2和Co/2或者Co和Co所构成。共模噪音衰减用电感器L1～L4以及阻抗R1～R4连接在串联连接的电容器Co/2之间或者Co之间的连接点T1～T4与接地电位之间，与电容器Co/2、Co一起形成共模噪音衰减用串联共振电路。

Description

共模滤波器

技术领域

本发明涉及一种共模滤波器，尤其涉及一种如下的共模滤波器，使传输超高速差动线路的所需要的超高速差动信号被传输的同时隔断不需要的共模噪音，以避免引起电磁干扰。

背景技术

电子设备中，噪音是一种有害现象，因此现有技术中提出了很多用于消除噪音的方案。

尤其是在最近出现的高速串行传输（serial transmission）技术中，由于传送速度达到了GHz频率范围，速度更快，波长变短，因此使得该波长与电路布线（circuit pattern）长度的整数倍相一致的概率变高，为此，以电路布线作为天线向空间放射信号，从而产生了电磁放射噪音的问题。

另外，在高速串行传输中，大多数情况下使用的是差动线路，因此电磁场结合于差动线路之间，难以向外部放射。

然而，差动线路的轻微的不对称性以及IC中的轻微的相位移动等导致产生了共模噪音，该共模噪音在差动线路之间以同相信号形式传播，由于不存在差动线路之间的结合故而易于向外部放射，由此容易形成电磁放射噪音。

因此，在使用差动线路的高速串行传输的技术领域中，解决共模噪音的方法是必不可少，而常见的消除共模噪音的方式多是使用共模扼流圈。

此种技术方案的公知示例可参见日本专利特开2004-266634号公报（专利文献1），该专利涉及普通模式信号的频率频带下限为2MHz的技术方案；还可参见日本专利特开2000-58343号公报（专利文献2），该专利中以在环形核心上缠绕线路的方式来形成差动信号传输用共模扼流圈。

不过，理想的共模扼流圈是如图11的等价电路所示，是通过如下两个部分来形成传输线路的，其一是在磁性体磁芯上卷绕形成的结合系数接近于“1”的一对线圈，另一个是将输入输出之间的线间容量尽量抑制得较低以作为线圈间容量，该结构可管理其特性阻抗。

在该共模扼流圈中，对于共模噪音而言，可让插入在差动线路上的等价电感器构成一个较大值，如图12中符号Scc21所示的特性那样可实现阻止共模噪音通过的作用。

另一方面来说，共模扼流圈对于差动信号（普通模式信号）来说其电感器接近于零，而且其与线路间容量相组合可形成低损失传输线路，实现了如图12中符号Sdd21所示的特性，所以能以较低差动信号损失来实现信号通过。

这样理想的共模扼流圈实际上难以在现有条件下实现工业生产化，因此在图12中将频带设定为15GHz，用于与本发明效果进行比较用的。

现有技术

专利文献1：特开2004-266634号公报

专利文献2：特开2000-58343号公报。

 发明内容

技术问题

然而，上述共模扼流圈相对于共模噪音而言具有较大的电感即具有很高的串联阻抗，可隔断该共模噪音，所以就共模噪音而言，从输入端子一侧来看该输入端子的内部接近于终端开放的状态，所以输入端子处所施加的共模噪音在输入端子部处展示出与终端开放线路相同的信号应答。

因此，在输入端子处所施加的共模噪音与其被反射而得到的反射共模噪音相叠加，使得输入端子处的共模噪音的峰值电压很容易变高。

输入端子部为了连接方便，需以露出的方式与电子设备进行实际安装，难于进行保护（shield），因此其中容易产生电磁放射，这也是产生电磁干扰的重要原因，所以在该输入端子部处最好能够避免共模噪音的峰值电压变高。

本发明的发明人已在特开2009-220549号专利中提出了一种可将反射共模噪音在时间上分散的共模滤波器。利用该共模滤波器虽然能够将反射共模噪音的峰值电压抑制得很低，但是需要能够更进一步找到一种可消除该反射共模噪音的电能的结构，这就是本发明所要解决的技术问题。

本发明为了解决上述技术问题提出了如下一种方案，其目的在于提供一种难于产生电磁干扰的共模滤波器，从而可在超高速差动线路中确保超高速差动信号的传输，消除反射共模噪音的电能。

技术方案

为了解决上述技术问题，本发明的第一个发明涉及一种共模滤波器，其具备：集中常数差动延迟线，该集中常数差动延迟线具有梯子形差动4端子电路，该电路由包含以串联方式配置于差动线路中的电感器的无源串联元件以及包含以并联方式配置于上述差动线路之间的电容器的无源并联元件所构成，其中上述电容器由与该电容器等值的两个等值的串联连接电容器构成；噪音衰减无源2端子电路，该电路由串联连接的上述电容器之间的连接点和接地电位之间所连接的共模噪音衰减用阻抗、电感器和阻抗的串联电路或者电感器和阻抗的并联电路构成。

本发明的第2个发明所述的共模滤波器中，上述集中常数差动延迟线是定K型结构。

本发明的第3个发明所述的共模滤波器中，上述集中常数差动延迟线是感应m型结构。

本发明的第4个发明所述的共模滤波器中，上述集中常数差动延迟线是全域通过型结构。

本发明的第5个发明所述的共模滤波器中，上述集中常数差动延迟线以及上述噪音衰减用无源2端子电路形成1个区间的差动延迟元件，上述差动线路中上述差动延迟元件按照梯子形方式串联配置了多个，形成多个区间。

本发明的第6个发明所述的共模滤波器中，在上述差动延迟元件之间按照梯子形方式方式串联配置上述集中常数差动延迟线。

本发明的第7个发明所述的共模滤波器中，在上述多个区间的上述集中常数差动延迟线中的上述电容器之间的连接点间连接有阻抗。

本发明的第8个发明所述的共模滤波器中，在一部分的上述集中常数差动延迟线中，上述电容器之间的连接点与接地电位之间仅连接共模衰减用电感器。

本发明的第9个发明所述的共模滤波器中，上述集中常数差动延迟线可以是定K型、感应m型以及全域通过型差动延迟元件中选择的相互不同的2个或者3个组合而成。

本发明的第10个发明所述的共模滤波器中，上述差动延迟元件中上述噪音衰减用无源2端子电路的常数在每个区间均不相同。

发明效果

具有如上结构的本发明的第1个发明所涉及的共模滤波器中使用了在无源串联元件上配置电感器、在无源并联元件上配置电容器的集中常数差动延迟线；作为该并联元件的电容器以等值的两个串联连接的电容器来形成，使与该电容器等值，而且串联连接的电容器之间的连接点与接地电位之间连接有共模噪音衰减用阻抗、电感器和阻抗的串联电路、或者电感器和阻抗的并联电路所构成的噪音衰减用无源2端子电路；因此，一方面能使得超高速差动信号通过，隔断不希望的共模噪音，除此之外还可利用阻抗来实现吸收作用，在输入端子部处降低共模噪音的峰值电压，避免引起电磁干扰。

本发明的第2个发明所述的共模滤波器中，上述集中常数差动延迟线采用定K型结构，因此，可通过该定K型结构来实现上述效果。

本发明的第3个发明所述的共模滤波器中，上述集中常数差动延迟线采用感应m型结构，因此，可通过该感应m型结构来实现上述效果。

本发明的第4个发明所述的共模滤波器中，上述集中常数差动延迟线采用全域通过型结构，因此，可通过该全域通过型结构来实现上述效果。

本发明的第5个发明所述的共模滤波器中，上述差动延迟线路以及噪音衰减用电感器形成1个区间的差动延迟元件，上述差动线路中按照梯子状方式串联配置多个差动延迟元件形成多个区间的结构，由此，除了实现上述技术效果，还可以获得多种特性。

本发明的第6个发明所述的共模滤波器中，在上述差动延迟元件之间将集中常数差动延迟线按照梯子状方式串联配置，由此，除了实现上述技术效果，还可以获得多种特性。

本发明的第7个发明所述的共模滤波器中，在上述多个区间的上述差动延迟线路中，在上述电容器之间的多个连接点之间连接有阻抗，由此，除了实现上述技术效果，还可以获得多种特性。

本发明的第8个发明所述的共模滤波器中，在一部分的上述集中常数差动延迟线中的电容器之间的连接点和接地电位之间仅连接共模衰减用电感器，由此还能进一步获得多种特性。

本发明的第9个发明所述的共模滤波器中，上述集中常数差动延迟线由定K型、感应m型以及全域通过型的差动延迟元件中的不同的2种或3中组合而成，由此，可在各种通过型结构中均实现上述技术效果。

本发明的第10个发明所述的共模滤波器中，上述差动延迟元件中噪音衰减用无源2端子电路的常数设置成不同的常数，由此能够简单的将共模噪音的通过特性形成为所希望的特性，而且能够让共模噪音的吸收特性也形成为所希望的特性，由于有可能获得各种特性，所以有效避免了电磁干扰的产生。

附图说明

图1是表示作为本发明共模滤波器基础的集中常数差动延迟线的线路图。

图2是表示涉及本发明的共模滤波器的第1实施例的线路图。

图3是表示图2所示的本发明的共模滤波器的通过特性图。

图4是表示图2所示的本发明的共模滤波器的电力分配特性图。

图5是表示涉及本发明的共模滤波器的第2实施例的线路图。

图6是表示图5所示的本发明的共模滤波器的通过特性图。

图7是表示图5所示的本发明的共模滤波器的电力分配特性图。

图8是表示涉及本发明的共模滤波器的第3实施例的线路图。

图9是表示图8所示的本发明的共模滤波器的通过特性图。

图10是表示图8所示的本发明的共模滤波器的电力分配特性图。

图11是表示现有共模扼流圈的等效电路图。

图12是表示图11所示的现有共模扼流圈的通过特性图。

图13是表示图11所示的现有共模扼流圈的电力分配特性图。

附图标记

1、3   差动线路

1A、1B   差动输入端子（输入侧）

2A、2B   差动输出端子（输出侧）

5   梯子形差动4端子网

Co、Co/2、Co/4、Ca   电容器

DL   集中常数差动延迟线

dl1、dl2、dl3、dl4   差动延迟元件（差动4端子电路）

Lo、Lo/2   电感器

L1、L2、L3、L4   共模噪音衰减用电感器（噪音衰减用无源2端子电路）

R1、R2、R3、R4、R10、R12、R23、R34、R40   共模噪音衰减用阻抗（噪音衰减用无源2端子电路）

T1、T2、T3、T4   连接点

+vd、-vd   差动电源

Vc   共模噪音源。

具体实施方式

下面参考附图对本发明所涉及的共模滤波器的具体实施例进行说明。

首先，对作为本发明所涉及的共模滤波器的基础的集中常数差动延迟线进行说明。

图1是表示涉及本发明的共模滤波器所采用的集中常数差动延迟线的一个例子的电路图。

图1中差动输入端子1A、1B和差动输出端子2A、2B之间的差动线路1、3上形成梯子形差动4端子网5。

梯子形差动4端子网5是由串联配置于上述差动线路1、3上的无源串联元件和并联配置于上述差动线路1、3上的无源并联元件组合连接形成的梯子形状的结构。

换句话说，在差动输入输出端子1A、2A之间的差动线路1以及差动输入输出端子1B、2B之间的差动线路3上，将作为无源串联元件的电感器Lo分别串联连接多个例如3个，在各个电感器Lo的两端之间连接有作为无源并联元件的电容器Co/4、Co/2。

差动线路1、3上相同位置的各个电感器Lo的两端之间连接有上述电容器Co/4、Co/2，构成了由上述3个区间形成的定K∏型集中常数差动延迟线DL。

该集中常数差动延迟线DL中每1区间的差动延迟元件dl1、dl2、dl3为梯子形差动4端子电路，其由差动线路1、3中一对电感器Lo和其两端的2个电容器Co/4、Co/2形成。相互邻接的差动延迟元件dl1和dl2、dl2和dl3共用电容器Co/2。

而且，由于差动输入输出端子1A、1B、2A、2B侧的差动延迟元件dl1、dl3中的电容器Co/4不像中间的差动延迟元件dl2那样被共用，所以其容量值只有中间的差动延迟元件dl2的电容器Co/2的一半。

各个差动延迟元件dl1～dl3的延迟时间td用【数学表达式1】来表示。

【数学表达式1】

各个差动延迟元件dl1～dl3的差动阻抗Zd用【数学表达式2】来表示。

【数学表达式2】

图1中，差动延迟元件dl1～dl3的每1个区间的电容器容量用Co/4、Co/2来标记，故延迟时间td的标记方式也与一般公知的单端（single ended）延迟线中的数学表达式相一致。

而且，图1中，差动输入端子1A、1B侧的符号+vd和-vd是阻抗Zo的差动电源，差动输出端子2A、2B一侧的符号Zo是终端阻抗。

接着，对涉及本发明的共模滤波器进行详细说明。

图2是对涉及本发明的共模滤波器的第1结构进行说明的电路图。是对图1的集中常数差动延迟线进行改良之后得到的。符号Vc表示共模噪音源。

上述图1的各个差动延迟元件dl1～dl3中差动线路1、3上的一对电感器Lo两端之间所连接的电容器Co/4、Co/2，在图2中，被分割成串联连接的2个电容器Co/2与Co/2或者Co与Co。而且，电容器Co/2与Co/2的串联组合容量与电容器Co/4等值，同样电容器Co与Co的串联组合容量与电容器Co/2等值。

换句话说，分割成2个的电容器Co/2、Co的容量，其容量值是分割之前的单个电容器Co/4、Co/2的两倍。

各个差动延迟元件dl1～dl3中，电容器Co/2与Co/2之间或Co与Co之间的各个连接点T1、T2、T3、T4以及接地电位之间连接有无源2端子电路，该电路是共模噪音衰减用电感器和阻抗的串联电路，也就是L1和R1、L2和R2、L3和R3、L4和R4串联连接而成的电路。

共模噪音衰减用电感器L1～L4和分别与其连接的电容器Co/2、Co组合形成串联共振电路，其共振频率设定为共模噪音的衰减极值频率。但是，由于阻抗R1～R4使得串联共振电路的Q值降低了，所以衰减极值呈浅宽状，或并不明确地显示出来。除此之外的其他结构与图1相同。

在上述共模滤波器中，差动线路1、3中形成的梯子形差动4端子网5使用的是上述梯子形4端子电路的集中常数型差动延迟元件dl1～dl3，如此可实现让差动线路1、3中所传输的差动信号按照设计目标的振幅特性和群延迟特性来通过。

换句话说，该第1结构中，经由差动线路1、3所传输的差动信号相互为反相位的信号，因此即使它们到达了电容器Co/2或Co之间的各个连接点T1～T4，也会因相互抵消而消失。

因此，对于差动信号而言，即使是没有设置串联共振电路，也可通过差动延迟元件dl1～dl3的设计来实现无劣化差动信号的传输。

另一方面，在第1结构中，通过形成差动延迟元件dl1～dl3的并联元件是2个电容器Co/2或Co以及连接于它们之间的连接点T1～T4上的共模噪音衰减用电感器L1～L4来形成针对共模噪音的串联共振电路，所以其可以使共模噪音被衰减隔断，容易让共模噪音根据设计而得到衰减，而且，阻抗R1～R4降低了串联共振电路的Q值也使得共模噪音被消耗吸收。

此时，共模噪音的吸收量在共模噪音衰减极值频率附近处达到最大，在其它频率范围处吸收量减少，因此，未被吸收的共模噪音在被衰减隔断之后，成为反射共模噪音回到差动输入端子1A、1B处。

而且，上述反射共模噪音在差动延迟元件dl1～dl3中传输，往返需要2倍传输延迟时间才回到差动输入端子1A、1B，所以在差动输入端子1A、1B中，所施加的共模噪音和反射共模噪音以相位相偏离的状态重叠。

而且，反射共模噪音在阻抗R1～R4中未被吸收而残留，因此会使得差动输入端子1A、1B中共模噪音的峰值电压上升的情况变小，在差动输入端子1A、1B的部分中噪音难以引起电磁放射。

图3是表示图2所示的本发明的共模滤波器的特性图，该图中的附图标记Sdd21为差动信号通过特性，附图标记Scc21为共模噪音通过特性。图3的特性是按照如下方式设定各个元件常数之后所显示的特性，其中，1个区间的延迟时间为30ps，差动阻抗为100Ω，假定要消除2.5GHz的差动时钟（differential clock）的共模噪音，为了能够让2.5GHz差动时钟的3次高谐波成分即7.5GHz频率成分能充分通过，将针对差动信号的通过频带设定为大约10GHz，而且在2.5GHz处共模噪音的衰减量大约为18dB。

这里，为了通过阻抗R1～R4来调整对何种程度的共模噪音进行吸收衰减，假定输入至梯子形差动4端子电路网5的共模噪音的电力为100%时，求出在每个频率数上通过的电力的比例、反射电力的比例以及吸收电力的比例。

图4是表示涉及图2中的本发明共模滤波器中所输入的共模噪音电力的通过、反射以及吸收比例。电力吸收的峰值设定在2.5GHz附近，从图中可知，该情况适于消除2.5GHz差动时钟的共模噪音。

上述结构对于消除特定频率的共模噪音是有效的，为了将电力吸收的峰值设定在所希望的频率，最好针对每个区间设定调整电感器L1～L4以及阻抗R1～R4的常数。

此外，为做比较，图13示出了如图11所示理想共模扼流圈中输入的共模噪音电力的通过、反射以及吸收的比例。在现有的共模扼流圈中，输入的共模噪音电力基本上因为隔断而被反射，所输入的电力的大约90%都被反射了。

而且，用镍铬合金（Nichrome）等高阻抗率的金属导体形成电感器L1～L4时，即使不与阻抗R1～R4连接，在电感器L1～L4自身上也会产生串联阻抗成分，等效于连接了阻抗R1～R4，具有相同效果。

图5是表示本发明共模滤波器的第2实施例，是一种由4个区间构成的感应mT型集中常数差动延迟线为基础的技术方案。

换句话说，4个各个差动延迟元件dl1～dl4的每一个中，2等分形成无源串联元件的电感器Lo ，2等分的电感器Lo/2之间串联连接并以相互感应m结合，在2等分的电感器Lo/2之间的连接点之间还连接有上述电容器的串联电路。除此之外的其他结构与图1相同。

在图5的结构中，各差动4端子电路的并联元件变成了具有2倍容量值的2个电容器Co和Co的串联电路，串联连接的电容器Co之间的连接点T1、T2、T3、T4与接地电位之间还连接有上述共模噪音衰减用电感器L1～L4。这里等效于图2中共模噪音衰减用阻抗R1～R4为0Ω的情况。

而且，连接点T1和T2之间，T2和T3之间以及T3和T4之间连接有阻抗R12、R23以及R34，在连接点T1和接地极之间以及连接点T4和接地极之间还连接有R10以及R40。

另外，在以下附图中仅图示出差动输入端子1A、1B和差动输出端子2A、2B之间的电路布局情况。

如上结构中，噪音衰减用无源2端子电路用复杂的路径形成。例如，连接点T1处所连接的无源2端子电路不仅是电感器L1和阻抗R10的并联电路，而且在上述并联电路中还追加连接了经由R12连接于接地极的各种路径。

如上结构中，构成梯子形差动4端子网5的无源串联元件的电感器等效于（Lo+2m），无源并联元件等效于由电容器Co和负的电感器组件（-m）串联连接的电路。

各个差动延迟元件dl1～dl4的1个区间延迟时间td用【数学表达式3】来表示。

【数学表达式3】

各个差动延迟元件dl1～dl4的差动阻抗Zd用【数学表达式4】来表示。

【数学表达式4】

图6是表示图5所示共模滤波器的特性图，该图中的附图标记Sdd21为差动信号通过特性，附图标记Scc21为共模噪音通过特性，该例中按照1个区间的延迟时间为37.5ps，差动阻抗为100Ω来确定各个元件的常数。

而且，在电路分析中，代替相互感应m值用后述的【数学表达式5】来表示，相互感应m与电感器Lo/2对比，即通常可使用结合系数k，这里k=0.24.

【数学表达式5】

此时，虽然存在共模噪音衰减用电感器L1～L4以及相互感应m和Co之间的组合确定的一个串联共振频率，但是利用阻抗R10～R40降低串联共振电路的Q值，因此形成衰减极值加宽的形状。

此外，差动信号通过特性Sdd21一方面具有与如图3所示相似的特性，而共模噪音通过特性Scc21在2.5GHz以上的衰减量大约是15dB，与图3相比在更宽广的频率范围内得到更大的衰减量。

图7中示出了相对于输入的共模噪音电力的通过、反射以及吸收的电力分配比率。从图7中可见，如图5所示的结构在2.5GHz以上范围内显示出60%～70%的吸收，并不像图4所示那样在特定频率处具有吸收峰。

因此，如上结构对于共模噪音存在于更宽的频率范围时是有效的。

图8是本发明共模滤波器的第3实施例。

即，其具有全域通过型集中常数差动延迟线的结构，该结构成为，由4个差动延迟元件dl1～dl4构成，各个差动延迟元件dl1～dl4中，形成无源串联元件的电感器Lo被2等分，2等分的电感器Lo/2之间串联连接，同时还互相以m值相互感应，而且，串联连接的电感器Lo/2的两端与电容器Ca桥接，差动线路1、3的该连接点之间与上述电容器Co的串联电路连接。除此之外的其他结构与图5的结构相同。

如上结构中，构成梯子形差动4端子电路的无源串联元件的电感器就是决定1个区间的延迟时间的电感器等效值为（Lo+2m），并联元件等效于电容器Co和负的电感器成分（-m）串联连接形成的电路。

该结构中，并联元件换成了2个具有2倍容量值的电容器串联连接的结构，而该2个串联连接的电容器Co的连接点按照从差动输入端1A、1B侧开始的顺序分别为T1、T2、T3、T4，在这些连接点T1和T2之间、T2和T3之间以及T3和T4之间连接有阻抗R12、R23以及R34，在连接点T1和接地极之间以及连接点T4和接地极之间连接有阻抗R10以及R40。该结构等效于在图5的结构中使得共模噪音衰减用电感器L1～L4为无限大的情况。除此之外的其他结构与图5的结构相同。

该结构的各个差动延迟元件dl1～dl4中1个区间的延迟时间td用【数学表达式6】来表示。

【数学表达式6】

各个差动延迟元件dl1～dl4中差动阻抗Zd用【数学表达式7】来表示。

【数学表达式7】

图9是图8所示共模滤波器的特性图，附图标记Sdd21为差动信号通过特性，附图标记Scc21为共模噪音通过特性。图9的特性是按照1个区间的延迟时间为50ps、差动阻抗为100Ω来确定各个元件的常数的例子。

该图8的结构中，与图5的结构相同，代替相互感应m使用结合系数k，此时k=0.4。在图8的全域通过型集中常数差动延迟线的情况下，优选结合系数比感应m型情况下的值更大。

另外，在配置了桥接电容器Ca，结合系数k为0.4的情况下，桥接电容器Ca的值大概为电容器Co的1/10左右。

如上结构中，由于到达各个连接点T1～T4的共模噪音经由阻抗R10～R40回到接地极，所以此时通过这些阻抗R10～R40来实现电力吸收。

另外，共模噪音通过特性根据阻抗R10～R40的值会发生若干变化，由此还会对差动延迟元件dl1～dl4的延迟时间造成很大影响，在差动延迟元件dl1～dl4的延迟时间大到一定程度时，由低频能够阻止共模噪音通过。

图9示出了针对本发明所涉及的具有图8结构的共模滤波器中差动信号通过特性Sdd21以及共模噪音通过特性Scc21，图10示出了相对于输入至图8结构的共模滤波器的共模噪音电力的通过、反射以及吸收电力分配比率。

图9中共模通过特性Scc21与图2或图5的结构相比，并未形成受共模噪音衰减用电感器L1～L4影响而成的通过特性，衰减开始的频率向高频率侧移动，在2.5GHz处相比较而言仅能得到大约12dB的衰减，从另一方面来说，如图10所示，共模噪音电力的吸收量在2.2GHz～8.7GHz的频率范围内能达到70%以上，与其他结构相比该方案能够实现更加宽广的吸收峰。

此外，差动信号通过特性Sdd21在图9中的损失基本为0dB，所以全域通过型集中常数延迟线路最适合用于让GHz范围的超高速信号通过。

而且，在图5以及图8的结构中，在连接点T1～T4的接点之间所连接的阻抗也并非一定要设置在邻接区间的接点之间，还可以连接于隔开了2个以上区间的连接点之间。

以上虽然是使用了定K型、感应m型以及全域通过型的3种集中常数差动延迟线而分别具有不同结构的共模滤波器为例进行的说明，但是上述全部集中常数差动延迟线也可以适用于所有结构的共模滤波器。

而且，本发明共模滤波器中集中常数差动延迟线虽然仅针对定K型、感应m型以及全域通过型进行了说明，但是也可以具有其他结构。

例如，在梯子形差动延迟线路的串联元件电感器的邻接区间处感应m型具有相互感应的情况相比，虽未例示，已知还有在隔开2个以上区间的电感器之间实现相互感应的结构，这样的结构均可应用于本发明所述的结构之中，也可实现同样的技术效果。

重要的一点是，集中常数差动延迟线还可以从定K型、感应m型和全域通过型差动延迟元件中选择不同的2个或3个组合而成的结构，比如将2个定K型差动延迟元件和3个感应m型差动延迟元件按照梯子形连接等等。如此也可实现本发明的技术目的。

另外，虽未例示，还可使用群延迟平坦型低通滤波器（low-pass filter）来作为又一种差动延迟线路。

不过，这种群延迟平坦型低通滤波器的结构看上去虽然与定K型类似，也是由多个区间构成，但在单端形式构成时的无源串联元件电感器和无源并联元件电容器值全都不同，因此难于工业生产化。

如上所述，本发明的共模滤波器是在梯子形差动4端子电路中具有差动延迟线，其中包含电感器作为其无源串联元件，包含电容器作为其无源并联元件，该滤波器一方面能够让所希望的超高速差动信号在超高速差动传输线路中传输，同时还能让不希望的共模噪音发生衰减而不能通过，而且通过吸收反射共模噪音而降低其峰值的方式，还可将被隔断的反射共模噪音的电磁放射强度抑制到很低的程度。

本发明实施例中所有差动延迟线路都是按照其由多个区间构成的情况进行的说明。不过，有时候也共模噪音仅存在于特定频率中。此时，可以作为如图5的集中常数的差动延迟线只形成感应mT型1个区间的结构，让那一个存在的衰减极值频率与共模噪音的频率相一致即可。

本发明共模滤波器中，在差动延迟元件dl1～dl4之间将集中常数差动延迟线DL按照梯子形串联配置的方式来形成，换句话说，还可以在输入输出之间的差动延迟元件dl1～dl4间的集中常数差动延迟线DL上，或者在输入输出之间的差动延迟元件dl1～dl4间的中间的差动延迟元件dl1～dl4之间上，不连接噪音衰减用无源2端子电路。

此外，本发明的共模滤波器在其是由多个区间构成的情况下，其中一部分区间中还可省略现有的差动延迟线，例如省略共模噪音衰减用电感器L1～L4以及阻抗R1～R40。

而且，在一部分集中常数差动延迟线DL中的电容器之间的连接点和接地电位之间还可以仅连接共模衰减用电感器。

换句话说，在一部分集中常数差动延迟线DL中电容器之间的连接点和接地电位之间处仅连接电感器就可通过电容器和电感器形成共振电路，通过获得一个共模噪音衰减极值，来抑制共模噪音的通过。

具体而言，就是在上述图2的结构中，在一个区间的集中常数差动延迟线上去掉阻抗R2和阻抗R3之后将电感器L2和L3直接与接地电位连接的结构，或者是在上述图5的结构中，去掉阻抗R12以及阻抗R23的结构。

Claims (4)

1.一种共模滤波器，其特征在于具备：

感应m型结构或者全域通过型结构的集中常数差动延迟线，该集中常数差动延迟线具有梯子形差动4端子电路，该电路由包含以串联方式配置于差动线路中的电感器的无源串联元件以及包含以并联方式配置于上述差动线路之间的电容器的无源并联元件所构成，其中上述电容器由2个电容值相等的串联连接的电容器构成；

噪音衰减无源2端子电路，该电路连接于串联连接的上述电容器之间的连接点和接地电位之间，上述噪音衰减无源2端子电路由共模噪音衰减用阻抗、电感器和阻抗的串联电路或者电感器和阻抗的并联电路构成，

上述集中常数差动延迟线以及上述噪音衰减用无源2端子电路形成1个区间的差动延迟元件，上述差动线路中上述差动延迟元件按照梯子形方式串联配置多个，形成多个区间。

2.根据权利要求1所述的共模滤波器，其特征在于：在上述差动延迟元件之间按照梯子形方式串联配置上述集中常数差动延迟线。

3.根据权利要求2所述的共模滤波器，其特征在于：在上述多个区间的上述集中常数差动延迟线中的上述电容器之间的多个连接点间连接有阻抗。

4.根据权利要求2所述的共模滤波器，其特征在于：在一部分的上述集中常数差动延迟线中，上述电容器之间的连接点与接地电位之间仅连接共模衰减用电感器。