WO2011086822A1 - コモンモードフィルタおよびコモンモードフィルタ用インダクタ - Google Patents

Abstract

【課題】　超高速差動信号を通過させ、コモンモードノイズを通過させ難くする。 【解決手段】　集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型差動４端子回路において、受動直列素子にインダクタＬｓを、受動並列素子にキャパシタＣｏを配置して形成する。インダクタＬｓは、同一区間内の差動線路間で対をなすインダクタ間に、差動信号に対して負結合、コモンモードノイズに対して正結合となる極性の相互誘導を持たせ、差動信号に対してインダクタＬｓのインダクタンスと相互誘導ｍの相互インダクタンスの差分を直列素子として機能させ、コモンモードノイズに対してインダクタＬｓのインダクタンスと相互誘導ｍの相互インダクタンスの和分を直列素子として機能させる。集中定数差動遅延線ＤＬは、キャパシタＣｏ／２の接続点Ｔ１とグランド電位間にインダクタＬ１を接続する。

Description

コモンモードフィルタおよびコモンモードフィルタ用インダクタ

　本発明はコモンモードフィルタおよびコモンモードフィルタ用インダクタに係り、特に、超高速差動線路を伝搬する超高速差動信号を通過させる一方、望ましくないコモンモードノイズを遮断し、電磁障害も引き起こし難いコモンモードフィルタおよびコモンモードフィルタ用インダクタの改良に関する。

　電子機器においてノイズは有害な存在であることから、ノイズを除去するための多くの提案がなされている。

　特に、最近の高速シリアル伝送では、伝送速度がＧＨｚ帯と速くなって波長が短くなるから、その波長が回路パターン長の整数倍になる確率が高まり、回路パターンがアンテナとなって信号が空間に放射される電磁放射ノイズが問題となっている。

　もっとも、高速シリアル伝送では、ほとんどの場合、差動線路を用いるため、電磁界は差動線路間で結合し、差動信号を外部へ放射させ難い。

　しかしながら、差動線路のわずかな非対称性や、ＩＣでのわずかな位相ずれ等に起因して生じるコモンモードノイズは、差動線路間を同相信号で伝播し、差動線路間の結合がないため、外部へ放射され易く、電磁放射ノイズとなり易い。

　そのため、差動線路を用いた高速シリアル伝送の分野では、コモンモードノイズ対策が必須のものとなっており、コモンモードノイズの除去手段としてコモンモード・チョークコイルが使用されることが多い。

　この種の公知例として、特開２００４－２６６６３４号公報（特許文献１）のように、ノーマルモード信号の周波数帯域の下限を２ＭＨｚとした構成や、特開２０００－５８３４３号公報（特許文献２）のように、差動信号伝送用のコモンモード・チョークコイルをトロイダルコアに巻線する構成がある。

　ところで、理想的なコモンモード・チョークコイルは、図１７の等価回路に示すように、磁性体磁芯に巻かれ結合係数が「１」に近い１対のコイルと、入出力間の線間容量を低く抑えたコイル間容量とによって伝送線路を形成し、特性インピーダンスを管理する構成である。

　このコモンモード・チョークコイルでは、コモンモードノイズに対して、伝送線路上に挿入される等価なインダクタンスが大きい値となり、図１８の符号Ｓｃｃ２１に示す特性のように、コモンモードノイズの通過阻止が可能である。

　他方、コモンモード・チョークコイルは、差動信号（ノーマルモード信号）に対して、インダクタンスが零に近く、しかもライン間容量と組み合わせて低損失伝送線路を形成するため、図１８の符号Ｓｄｄ２１に示す特性のように、少ない損失で通過する。

　このような理想的なコモンモード・チョークコイルは、現状では製品化されていないので、図１８は通過帯域を１５ＧＨｚに設定し、本発明の効果と比較するために図示したものである。

特開２００４－２６６６３４号公報 特開２０００－５８３４３号公報

　今後、伝送速度が５～１０ギガビット／秒と高速化することは必至であり、その場合のクロック周波数は２．５～５ＧＨｚとなる。コモンモード・チョークコイルにおいて、波形劣化を防ぐには、少なくともその３倍の高調波である７．５～１５ＧＨｚまでの差動信号を振幅劣化なく、かつ群遅延特性を平坦に通過させる必要があり、しかも、同じ帯域のコモンモードノイズを遮断させねばならない。

　しかし、上述した図１７の構成では、扱う周波数が５ＧＨｚを超えると、磁性体の透磁率の低下により、差動信号回路に直列に等価的なインダクタンスが挿入されることが避けられなくなる。そのインダクタンスに対し分布容量が加わり、差動信号の振幅特性の劣化と、それに伴う群遅延特性の直線性劣化が避けられない。

　具体的にシミュレーションしてみると、そのやり方にもよるが、図１７においてインダクタ間の結合係数が０．９８から０．９７に下がるだけで、差動信号に対する通過帯域は半分に激減する。

　従って、５ＧＨｚを超える周波数範囲で使用する場合でも、磁性体に巻かれたコイル間の結合係数を１に近い値に維持しなければならないコモンモード・チョークコイルは、その性能向上への限界がある。

　さらに、コモンモード・チョークコイルは、コモンモードノイズを、大きなインダクタンスすなわち高い直列インピーダンスで遮断するため、コモンモードノイズから見ると、入力端子部の内部が終端開放に近くなり、入力端子に印加されたコモンモードノイズに対し、入力端子部で終端開放線路と同様の応答を示す。

　そのため、入力端子部においては、印加されたコモンモードノイズと、これが開放終端的に反射された反射コモンモードノイズとが重畳され、入力端子部でのコモンモードノイズのピーク電圧が上昇する。

　入力端子部は、実装を容易にするため、シールドすることが困難でむき出しにすることが多いため、ここから電磁放射され易く、電磁障害を引き起こす要因となり得る。そのため、入力端子部でのコモンモードノイズのピーク電圧上昇は好ましくない。

　本発明者はそのような問題を解決するために、コモンモードノイズの通過を阻止するとともに反射コモンモードの発生を抑え、一層小型化の容易なコモンモードフィルタおよびコモンモードフィルタ用インダクタの提供を目的とする。

　そのような課題を解決するために本発明の請求項１に係るコモンモードフィルタは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、その直列素子を形成し同一区間内の差動線路間で対をなすインダクタ間に、差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持たせ、差動信号に対してはそのインダクタのインダクタンスとその相互誘導の相互インダクタンスとの差分を直列素子として機能させ、コモンモードノイズに対してはそれらインダクタンスと相互インダクタンスとの和分を直列素子として機能させるとともに、そのキャパシタが当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、直列接続された当該キャパシタどうしの接続点とグランド電位との間に接続され、それらのキャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタ、コモンモードノイズ吸収用の抵抗、又はインダクタと抵抗の直列若しくは並列回路と、を具備している。

　しかも、上記集中定数差動遅延線のインダクタは、Ｔ型回路を形成する値の等しい４個のインダクタからなり、直列接続された２組の正結合を有するインダクタ間の相互インダクタンスを当該２組どうしで等しくするとともに差動線路間で対をなす２組のインダクタ間の相互インダクタンスを当該２組どうしで等しくし、それら差動線路間で一方の線路の入力側のインダクタと他方の線路の出力側のインダクタによる２組の相互インダクタンスを当該２組どうしで異なる値とする構成である。

　本発明の請求項２に係るコモンモードフィルタは、上記集中定数差動遅延線が、その差動信号に対して特性インピーダンスが整合し、そのコモンモードノイズに対しては特性インピーダンスが不整合となる回路定数を設定された構成となっている。

　本発明の請求項３に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型構成となっている。

　本発明の請求項４に係るコモンモードフィルタは、上記集中定数差動遅延線が、全域通過型構成となっている。

　本発明の請求項５に係るコモンモードフィルタは、上記集中定数差動遅延線と、それらコモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、その差動線路にその差動遅延素子が梯子状に複数直列配置され複数区間を構成している。

　本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されている。

　本発明の請求項７に係るコモンモードフィルタは、上記キャパシタどうしの複数の接続点間に抵抗が接続されて構成されている。

　本発明の請求項８に係るコモンモードフィルタは、上記集中定数差動遅延線が、誘導ｍ型および全域通過型のそれら差動遅延素子中から異なる２個又は３個を複合して構成されている。

　本発明の請求項９に係るコモンモードフィルタは、上記差動遅延素子における減衰極周波数を異ならせて構成されている。

　本発明の請求項１０に係るコモンモードフィルタは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定して構成されている。

　本発明の請求項１１に係るコモンモードフィルタ用インダクタは、上記請求項１～１０のいずれか１記載のコモンモードフィルタに用いるインダクタであり、値の等しい４個の平面巻線型インダクタを上下関係で対向配置し、最上部の第１のインダクタおよび最上部から２番目の第２のインダクタの上下関係の距離を第１の距離とし、最上部から３番目の第３のインダクタおよび最上部から４番目の第４のインダクタの上下関係の距離も第１の距離とし、それら第１および第３のインダクタの上下関係の距離を第２の距離とし、それら第２および第４のインダクタの上下関係の距離も第２の距離とし、それら第１および第２のインダクタが正結合となるように直列接続され、それら第３および第４のインダクタも正結合となるように直列接続された構成にするとともに、それら第１および第２のインダクタの立体的な位置関係と第３および第４のインダクタの立体的な位置関係とを等しくし、それら第１および第３のインダクタが差動線路間で対をなし、それら第２および第４のインダクタも差動線路間で対をなすように構成している。

　このような本発明の請求項１に係るコモンモードフィルタでは、差動線路中に直列的に配置されたインダクタを含む受動直列素子および当該差動線路中に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の集中定数差動遅延線を用い、その受動直列素子を形成し同一区間内の差動線路間で対をなすそれらインダクタ間に、差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持たせ、差動信号に対しては上記インダクタのインダクタンスと上記相互誘導の相互インダクタンスとの差分を直列素子として機能させ、コモンモードノイズに対してはそれらインダクタンスと相互インダクタンスとの和分を直列素子として機能させるとともに、そのキャパシタが、当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタで形成されるとともに、直列接続されたキャパシタどうしの接続点とグランド電位との間にコモンモードノイズ減衰用インダクタ、コモンモードノイズ吸収用の抵抗、又はインダクタと抵抗の直列若しくは並列回路を接続したから、超高速差動信号を通過させる一方、望ましくないコモンモードノイズの遮断特性を一層向上し、入力端子部におけるコモンモードノイズのピーク電圧を低減し、電磁障害も引き起こし難くするとともに、直列素子として差動的に同位置にあるインダクタ間に相互誘導を持たせるべく接近した配置が可能となり、小型にして高機能のコモンモードフィルタの実現が可能となる。

　しかも、上記集中定数差動遅延線のインダクタは、Ｔ型回路を形成する値の等しい４個のインダクタからなり、直列接続された２組の正結合を有するインダクタ間の相互インダクタンスを当該２組どうしで等しくするとともに差動線路間で対をなす２組のインダクタ間の相互インダクタンスを当該２組どうしで等しくし、それら差動線路間で一方の線路の入力側のインダクタと他方の線路の出力側のインダクタによる２組の相互インダクタンスを当該２組どうしで異なる値とするから、それらインダクタ間のバランス化が容易で、１区間に必要な４個のインダクタを互いに極めて接近させて配置するとともに遅延線としての結合係数も容易に適正とすることが可能で、超小型、高性能のコモンモードフィルタを実現できる。

　本発明の請求項２に係るコモンモードフィルタでは、上記集中定数差動遅延線が、差動信号に対して特性インピーダンスを整合させ、コモンモードノイズに対しては特性インピーダンスを不整合となる回路定数に設定されたから、差動信号は整合よく通過させ、コモンモードノイズは不整合で通過を阻害する効果を得ることが可能である。

　本発明の請求項３に係るコモンモードフィルタでは、上記集中定数差動遅延線を誘導ｍ型で構成するから、誘導ｍ型構成において上述した効果を得ることが可能である。

　本発明の請求項４に係るコモンモードフィルタでは、上記集中定数差動遅延線を全域通過型で構成するから、全域通過型構成において上述した効果を得ることが可能である。

　本発明の請求項５に係るコモンモードフィルタでは、上記集中定数差動遅延線と、コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、その差動線路に差動遅延素子を梯子状に複数直列配置し複数区間を構成するから、上述した効果に加えて、種々の特性を得ることが可能である。

　本発明の請求項６に係るコモンモードフィルタは、上記差動遅延素子の間に集中定数差動遅延線が梯子状に直列配置されて構成されているから、上述した効果に加えて、種々の特性を得ることができる。

　本発明の請求項７に係るコモンモードフィルタは、上記キャパシタどうしの複数の接続点間に抵抗が接続されて構成されているから、上記集中定数差動遅延線が２区間以上の区間構成において、上述した効果に加えて、種々の特性を得ることができる。

　本発明の請求項８に係るコモンモードフィルタでは、上記集中定数差動遅延線として、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合して構成するから、種々の通過型構成において上述した効果を得ることが可能である。

　本発明の請求項９に係るコモンモードフィルタでは、上記差動遅延素子における減衰極周波数を異ならせてなるから、コモンモードノイズの通過特性を所望の特性に形成し易く、さらに入力端子部におけるコモンモードノイズのピーク電圧が周波数成分毎に分散される等、種々の特性を得ることが可能で、確実に電磁障害も引き起こし難い。

　本発明の請求項１０に係るコモンモードフィルタでは、上記差動線路の入出力側の差動遅延素子における減衰極の周波数を、これらの間の差動遅延素子における減衰極の周波数より高く設定してなるから、ノイズ減衰用インダクタの値が大きくなるのを抑え、これらの値を揃え易い。

　本発明の請求項１１に係るコモンモードフィルタ用インダクタでは、値の等しい４個の平面巻線型インダクタを上下関係で対向配置し、最上部の第１のインダクタおよび最上部から２番目の第２のインダクタの上下関係の距離を第１の距離とし、最上部から３番目の第３のインダクタおよび最上部から４番目の第４のインダクタの上下関係の距離も第１の距離とし、それら第１および第３のインダクタの上下関係の距離を第２の距離とし、それら第２および第４のインダクタの上下関係の距離も第２の距離とし、それら第１および第２のインダクタが正結合となるように直列接続され、それら第３および第４のインダクタも正結合となるように直列接続された構成にするとともに、それら第１および第２のインダクタの立体的な位置関係と第３および第４のインダクタの立体的な位置関係とを等しくし、それら第１および第３のインダクタが差動線路間で対をなし、それら第２および第４のインダクタも差動線路間で対をなすように構成して１区間のインダクタとしたから、上述したコモンモードフィルタ用のインダクタを具体的に実現可能である。

本発明に係る差動遅延線型コモンモードフィルタの第１の構成を示す回路図である。 図１に示す差動遅延線型コモンモードフィルタにおける差動信号に対する等価回路図である。 図１に示す差動遅延線型コモンモードフィルタのコモンモードノイズに対する等価回路図である。 図１に示す差動遅延線型コモンモードフィルタのインダクタを具体化した構成を示す斜視図である。 図４に示す差動遅延線型コモンモードフィルタ用インダクタの結合特性図である。 図４に示すコモンモードフィルタ用のインダクタにおける位置関係を説明する概略側面図である。 本発明に係るコモンモードフィルタの第２の実施の形態を示す回路図である。 図７に示す本発明のコモンモードフィルタの差動信号に対する等価回路図である。 図７に示す本発明のコモンモードフィルタのコモンモードノイズに対する等価回路図である。 図７に示す本発明のコモンモードフィルタの特性図である。 本発明に係るコモンモードフィルタの第３の実施の形態を示す回路図である。 図１１に示す本発明のコモンモードフィルタの差動信号に対する等価回路図である。 図１１に示す本発明のコモンモードフィルタのコモンモードノイズに対する等価回路図である。 図１１に示す本発明のコモンモードフィルタの特性図である。 本発明のコモンモードフィルタに係る他の応用例を説明する図である。 本発明のコモンモードフィルタに係る他の応用例を説明する図である。 従来のコモンモード・チョークコイルの等価回路である。 図１７に示す従来のコモンモード・チョークコイルの特性図である。

　以下、本発明に係るコモンモードフィルタおよびコモンモードフィルタ用インダクタの実施の形態を図面を参照して説明する。

　図１は本発明に係るコモンモードフィルタの第１の構成を示すものであり、１区間の回路構成を示す回路図である。

　図１において、差動入力端子１Ａ、１Ｂと差動出力端子２Ａ、２Ｂ間の差動線路１、３には、４個の同じインダクタンスＬｓ/２を有する第１のインダクタ１１と第２のインダクタ１２、第３のインダクタ１３と第４のインダクタ１４が配置されており、第１のインダクタ１１と第２のインダクタ１２とは相互誘導が正の相互インダクタンスｍ１を持つように直列接続され、一方の差動線路１の直列素子が形成されている。

　第３のインダクタ１３と第４のインダクタ１４とは、相互誘導が正の相互インダクタンスｍ１を持つように直列接続され、他方の差動線路３の直列素子が形成されている。

　第１のインダクタ１１と第２のインダクタ１２との接続点には、同じ値を持つ２つの直列接続された一方のキャパシタＣｏの一端が並列素子として接続され、第３のインダクタ１３と第４のインダクタ１４との接続点には他方のキャパシタＣｏの他端が並列素子として接続されている。

　キャパシタＣｏどうしの接続点Ｔ１とグランド電位との間には、コモンモードノイズ減衰用のインダクタＬ１が接続されており、１区間の差動遅延線型コモンモードフィルタｄｌが構成されている。

　さらに、当該一区間内の差動線路間で対をなす第１および第３のインダクタ１１、１３間、第２および第４のインダクタ１２、１４間は、同じ相互誘導の相互インダクタンスｍ２を有する。差動信号に対しては、それぞれのインダクタンスＬｓ／２と相互インダクタンスｍ２の差分が直列素子として機能し、コモンモード信号に対しては、それぞれのインダクタンスＬｓ／２と相互インダクタｍ２との和分が直列素子として機能している。

　第２および第３のインダクタ１２、１３間には相互インダクタンスｍ３が、第１および第４のインダクタ１１、１４間には相互インダクタンスｍ４があり、相互インダクタンスｍ３と相互インダクタンスｍ４は異なった値となっている。

　すなわち、直列接続された２組の正結合する第１、第２のインダクタ１１、１２間および第３、第４のインダクタ１３、１４間の相互インダクタンスｍ１を当該２組どうしで等しくするとともに、差動線路１、３間で対をなす２組の第１、第３のインダクタ１１、１３間および第２、第４のインダクタ１２、１４間の相互インダクタンスｍ２を当該２組どうしで等しくする。さらに、それら差動線路１、３間において、入力側の第１、第３のインダクタ１１、１３と出力側の第２、第４のインダクタ１２、１４による２組の相互インダクタンスｍ３、ｍ４が当該２組どうしで異なる構成となっているので、相互インダクタンスｍ１～ｍ４が見かけ上、アンバランスとなっている。

　ここで、図１の回路構成を解析すると、差動信号に対して等価回路が図２のようになり、コモンモードノイズに対しては図３の等価回路が得られ、図２および図３も完全にバランスすることが分かった。

　以下、図１の回路構成が図２および図３の等価回路となることを説明する。

　一般に、遅延線の群遅延特性は、結合係数ｋを用いて表現した方が理解し易い。これらの関係を数式で示すと、相互インダクタンスｍ１の結合係数をｋ１、相互インダクタンスｍ２の結合係数をｋ２、相互インダクタンスｍ３の結合係数をｋ３、相互インダクタンスｍ４の結合係数をｋ４とすれば、それら結合係数ｋ１～ｋ４が「数１」、「数２」、「数３」および「数４」で示される。

　ここで、４個のインダクタ１１、１２、１３、１４の極性を図１のように定め、差動信号に対する直列素子としてのインダクタのインダクタンスをＬｏ／２とすると、このＬｏ／２は、同一区間内で入力側の正相と負相間、又は出力側の正相と負相間に位置するインダクタ間の相互誘導ｍ２との差分となり、「数５」で示される。

　さらに、誘導ｍ型として機能する相互誘導をｍｄとすると、ｍｄは「数６」で示される。

　他方、コモンモードノイズに対しては、直列素子としてのインダクタンスをＬｃ/２とすると、Ｌｃ/２は「数７」で示される。

　また、コモンモードノイズに対して、誘導ｍ型として機能する相互誘導ｍｃは「数８」で示される。

　さらに、回路解析においては、相互誘導ｍdの場合も、相互誘導ｍｄとインダクタＬｏ／２に対する比、すなわち結合係数を用いることが一般的であり、その結合係数をｋｄとすれば、ｋｄは「数９」で示される。

　さらに、上述した「数１」～「数４」を「数９」に代入して全てを結合係数の式にまとめると「数１０」で示される。

　すなわち、回路解析により得られた以上の数式「数５」～「数１０」の結果により、図１に示す第１の構成が、図２および図３の等価回路として表現されることが分かる。

　図１に示したコモンモードフィルタは１区間の構成であったが、コモンモードフィルタに要求される特性に従って複数区間が必要な場合、図１の回路構成を複数段縦続接続することで容易に得られる。

　なお、その場合は、コモンモードノイズ減衰用のインダクタＬ１の値を変化させて減衰極周波数を調整したり、コモンモードノイズの電力吸収のため、コモンモードノイズ減衰用インダクタＬ１に対して抵抗等を直列又は並列に接続することも可能である。

　このように、図１の回路構成において、完全にバランスした等価回路が得られることは、コモンモードフィルタを具体的に製品化する場合に非常に有益である。

　なお、上記説明では、図１の構成において、相互誘導ｍ１およびｍ２はバランスしていることを前提に解析を行った。さらに、相互誘導ｍ１又はｍ２がアンバランスの場合についても解析したが、この場合、差動信号およびコモンモードノイズ両方に対して等価回路がバランスする構成要素は得られなかった。

　次に、図１の回路構成を具体化するために有用なインダクタを説明する。

　図４は、本発明に係る差動遅延線型コモンモードフィルタのインダクタを具体化した構成を示す透視図である。

　図４において、同じインダクタンスを有する４個の第１のインダクタ１１、第２のインダクタ１２、第３のインダクタ１３および第４のインダクタ１４が、上下方向に上側から順に所定の間隔を置いて積層するように配置されている。

　なお、これらの第１～第４のインダクタ１１～１４は、電子部品として構成する場合、それぞれが絶縁体基板上に導体パターンを設けて形成されるが、絶縁体基板の表示は省略してある。

　第１のインダクタ１１は中心の巻き始め１１Ｃから導体が反時計回り方向に巻回され、その終りが差動入力側リード１Ａとなっている。第２のインダクタ１２は中心の巻き始め１２Ｃから導体が時計回り方向に第１のインダクタ１２と同じ巻数で巻回され、その終りが差動出力側リード２Ａとなっている。

　第１および第２のインダクタ１１、１２は、巻回方向が異なっているものの形状的に対称であり、同じインダクタンスを有する。第１および第２のインダクタ１１、１２は、その巻き始め１１Ｃ、１２Ｃが平面のＸとＹ方向で一致しており、垂直のＺ方向では第１の距離ｄ１だけ離れている。更に、第１および第２のインダクタ１１、１２の巻き始め１１Ｃ、１２Ｃは、ビア１５で電気的に接続されている。

　第１のインダクタ１１と同じ形状および寸法を有する第３のインダクタ１３は、中心の巻き始め１３Ｃから導体が反時計回り方向に巻回され、その終りが差動入力側リード１Ｂとなっている。第２のインダクタ１２と同じ形状および寸法を有する第４のインダクタ１４は、中心の巻き始め１４Ｃから導体が時計回り方向に巻回され、その終りが差動出力側リード２Ｂとなっている。

　第３および第４のインダクタ１３、１４の巻き始め１３Ｃ、１４Ｃは、平面のＸとＹ方向で一致しており、垂直のＺ方向では第１の距離ｄ１だけ離れている。更に、第３および第４のインダクタ１３、１４の巻き始め１３Ｃ、１４Ｃは、ビア１６で電気的に接続されている。

　すなわち、第３および第４のインダクタ１３、１４の構成は、第１および第２のインダクタ１１、１２のそれと全く同じであり、平面のＸとＹ方向も一致しており、第２および第３のインダクタ１２、１３は、垂直のＺ方向の距離が第３の距離ｄ３だけ離れている。

　以上の構成の結果、第１および第３のインダクタ１１、１３との垂直のＺ方向の距離はｄ２になり、第２および第４のインダクタ１２、１４との垂直のＺ方向の距離もｄ２になる。

　図４から分かるように、第２の距離ｄ２は「数１１」で示される。

　そして、第１および第４のインダクタ１１、１４との垂直のＺ方向の距離が最も大きい第４の距離ｄ４となり、これも図４から分かるように「数１２」で示される。

　すなわち、第１の距離ｄ１および第３の距離ｄ３が定まれば、第２の距離ｄ２および第４の距離ｄ４も定まる。換言すれば、第１および第２の距離ｄ１、ｄ２が定まれば、第３および第４の距離ｄ３、ｄ４が定まる。

　さらに、第１～第４のインダクタ１１～１４において、相互の垂直のＺ方向の距離は、第１～第４の距離ｄ１～ｄ４までの４種類の距離が存在する。

　この図４の構成において、第１のインダクタ１１の差動入力側リード１Ａから電流ｉ１が、第３のインダクタ１３の差動入力側リード１Ｂからは電流ｉ３が流れ込む場合、４個のインダクタ間の相互誘導は全てが正結合となる。第１の距離ｄ１によって第１および第２のインダクタ１１、１２間に生じる相互誘導をｍ１とすれば、第３および第４のインダクタ１３、１４間も第１の距離ｄ１なので、相互誘導ｍ１となる。

　第２の距離ｄ２によって第１および第３のインダクタ１１、１３間に生じる相互誘導をｍ２とすれば、第２および第４のインダクタ１２、１４間も第２の距離ｄ２なので、相互誘導ｍ２となる。

　さらに、第３の距離によって第２および第３のインダクタ１２、１３間に相互誘導ｍ３が生じ、第１および第４のインダクタ１１、１４間では第４の距離ｄ４により相互誘導ｍ４が生じる。

　これらの４個の第１～第４のインダクタ１１～１４とこれらインダクタ間に存在する計６個の相互誘導ｍ１～ｍ４により、図１の１区間の差動遅延線型コモンモードフィルタｄｌを構成可能である。

　さらに、図４のインダクタによって差動遅延線型コモンモードフィルタｄｌを構成し、良好な特性が得られる可能性を確認するために、次のような形状寸法のインダクタで電磁界シミュレーションを行った。

　ここでは、インダクタの導体部分の断面が幅１０μｍ、厚み５μｍ、インダクタの導体間のギャップ間隔１０μｍ、インダクタのＸ方向とＹ方向の外形寸法がともに０．１５ｍｍで、巻線数３ターンの方形平面形状の第１～第４のインダクタ１１～１４を想定した。

　図５は、上記寸法形状の第１～第４のインダクタ１１～１４について、第１の距離ｄ１を１０μｍで一定とし、第３の距離ｄ３を変化させた場合の、遅延線としての結合係数ｋｄを求めた解析結果である。なお、第１～第４のインダクタ１１～１４のインダクタンスは、１ＧＨｚにおいてそれぞれ１ｎＨである。

　第３の距離ｄ３は１０μｍから３５μｍまで変化させたが、第３の距離ｄ３が１０μｍの場合の結合係数ｋｄは０．２７で、第３の距離ｄ３が３５μｍの場合の結合係数ｋｄは０．５２である。

　この値の範囲は、誘導ｍ型の回路構成とした場合に望ましい結合係数ｋｄの０．２４付近よりやや大きめであるが、許容できない値ではない。また、全域通過型の回路構成とした場合に、望ましい結合係数ｋｄの０．４２付近を充分にカバーしている。

　全域通過型の回路構成とした場合、望ましい結合係数ｋｄが０．４２となる第３の距離ｄ３は２０μｍである。この場合には、第１～第４のインダクタ１１～１４の４個全体の厚みは０．０４５ｍｍとなる。

　そのシミュレーションで評価したインダクタによって全域通過型の遅延線型コモンモードフィルタを構成した場合、１区間のインダクタの寸法は０．１５ｍｍ平方、厚みが０．０４５ｍｍの極めて小さい体積で得られる。

　さらに、１区間を構成する第１～第４のインダクタ１１～１４全体の直流抵抗は、導体材料に銅を使用した場合、１．６６Ωである。例えば、これらインダクタで４区間の差動遅延線型コモンモードフィルタを構成すると、コモンモードフィルタとしての直流抵抗は６．６４Ωとなる。しかし、この値は、本発明が超小型のコモンモードフィルタを構成して、小電力回路での用途を目指し、かつ差動線路の特性インピーダンスを１００Ωとした場合、許容できる値である。

　さらに、誘導ｍ型の回路構成に望ましい結合係数ｋｄの０．２４付近にすることも容易で、その１つの方法は第１の距離ｄ１を１０μｍから少し増加させることである。

　その他の方法は、後述する図６に示すように、第２および第４のインダクタ１２、１４の平面的な位置を第１および第３のインダクタ１１、１３から移動させることで得られる。

　図６は、第１～第４までのインダクタ１１～１４を配置した概略側面図であり、上から順に第１のインダクタ１１、第２のインダクタ１２、第３のインダクタ１３、第４のインダクタ１４が垂直のＺ方向に配置されている。

　第１および第２のインダクタ１１、１２の距離はｄ１、第３および第４のインダクタ１３、１４の距離もｄ１であり、第２および第３のインダクタ１２、１３の距離はｄ３である。

　図６の構成では、上述した「数１１」および「数１２」から第２および第４の距離ｄ２、ｄ４も定められるし、第２および第４のインダクタ１２、１４が平面的に移動した位置にあり、平面のＸとＹ方向に距離ｄｘ、ｄｙだけ移動している。なお、図６は側面図なので平面のＸとＹ方向の両方は表示されず、省略された図となっている。

　その構成は、上述したシミュレーションの例で第２および第４のインダクタ１２、１４双方に対し、平面のＸ方向の移動値ｄｘと、平面のＹ方向の移動値ｄｙとをともに１０μｍとした場合であり、第３の距離ｄ３が１０μの場合のｋｄは０．２２となった。すなわち、この移動により誘導ｍ型で望ましい結合係数ｋｄは、０．２４よりも小さい値となっており、平面のＸ、Ｙ方向への移動が有効な手段であることが分かる。

　図６の具体例では、平面のＸとＹ方向の両方を移動させたが、必ずしも両方である必要はないし、両方を移動させる場合も両者が同じ値である必要はない。要は、第１および第２のインダクタ１１、１２との立体的な位置関係が、第３および第４のインダクタ１３、１４の立体的な位置関係と同じであれば良い。

　さらに、上述した図４において、最上段の第１のインダクタ１１の巻終りを差動入力側リード１Ａとし、３段目の第３のインダクタ１３の巻終りを差動入力側リード１Ｂとしたが、図４の差動入力側リード１Ａ、１Ｂと差動出力側リード１Ａ、２Ｂを入替えることが可能なことは、回路網理論からは当然である。

　すなわち、図４の１区間のインダクタを複数組合わせて複数区間構成とする場合、１区間目の終りが上から２段目の２Ａとなるので、２区間目の始めとしては、上から２段目が差動入力側リード１Ａである方が接続には極めて有利である。２区間目の終りは再び１段目に戻ってくることになり、複数区間の場合のインダクタ間の接続も容易となり、極めて実用的である。

　さらに、図４では第１および第２のインダクタ１１、１２、第３および第４のインダクタ１３、１４の巻線方向が各々異なっているが、これは同じ巻線方向にして、結合が正になるような接続にしても良い。要は、図１の６個の相互誘導と同じ関係が得られれば本発明の効果が実現できる。

　以上、図１に示す本発明の回路構成は、差動線路として見かけはアンバランスである。

　しかし、差動信号とコモンモードノイズの両方に対して、等価回路が完全にバランスする解析結果が得られた。そして、コモンモードフィルタとして具体化する場合に、１区間に必要な４個のインダクタを極めて接近させて配置させることが可能で、極めて超小型に構成できる。しかも、本発明では、遅延線として最も重要な群遅延特性を決定する結合係数ｋｄに対する自由度が高く、誘導ｍ型でも、全域通過型でも容易に実現できる。

　従来から集中定数型遅延線を開発する場合、郡遅延特性は結合係数によって決定されるが、シングルエンドの構成の場合、結合係数の値を最適値に実現する必要のためインダクタを極めて接近させて配置させることは不可能であった。

　この点、コモンモードフィルタとしての差動遅延線では、本発明により１区間の構成に必要な４個のインダクタを極めて接近させることが可能となり、超小型、高性能のコモンモードフィルタを実現可能となった。

　図７は本発明のコモンモードフィルタに係る第２の実施の形態であり、図１に示した１区間分のコモンモードフィルタを４個用い、４区間からなる誘導ｍＴ型の梯子型差動４端子網５を構成したものである。

　同様に、差動信号に対する等価回路は、図２に示した１区間分の等価回路を４個用いて図８のようになり、コモンモードノイズに対する等価回路は、図３に示した１区間分の等価回路を４個用いて図９のようになる。

　相互誘導ｍ１～ｍ４に対する結合係数ｋ１～ｋ４、直列素子としてのインダクタンスＬｄおよびＬｃ、誘導ｍ型として機能する相互誘導ｍｄおよびｍｃ、さらに相互誘導ｍｄに対する結合係数ｋｄは、「数１」～「数１０」と同じである。

　図１０は、図７の構成における差動信号およびコモンモードノイズに対する特性図であり、ｋｄ＝０．２４、図８における１区間の遅延時間が３７．５ｐｓ、特性インピーダンスが１００Ωとなるように定め、相互誘導ｍ２に対する結合係数ｋ２＝０．２、相互誘導ｍ３に対する結合係数ｋ３＝０．３、相互誘導ｍ４に対する結合係数ｋ４＝０．１とした場合の特性である。

　なお、以上の条件から相互誘導ｍ１に対する結合係数ｋ１を求める数式は「数１３」で示される。

　そのため、結合係数ｋ１はｋ１＝０．３９２となる。

　この場合、図中のｆｃ１～ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１～Ｌ４の各値からｍｃ／２を差し引いた値と２×Ｃｏで決定される。

そこで、差動遅延素子ｄｌ１～ｄｌ４の各共振周波数を以下のように設定する。
ｆｃ１は 、(Ｌ４－ｍｃ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
ｆｃ２は (Ｌ３－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５３ＧＨｚ
ｆｃ３は (Ｌ２－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．９３ＧＨｚ
ｆｃ４は (Ｌ１－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは４．１ＧＨｚ

　すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は－３４ｄＢ以上が得られる。

　図１１は本発明のコモンモードフィルタに係る第３の実施の形態であり、４区間からなる全域通過型集中定数差動遅延線の構成である。

　図１１に係るコモンモードフィルタは、４個の差動遅延素子ｄｌ１～ｄｌ４からなる。各差動遅延素子ｄｌ１～ｄｌ４は、受動直列素子を形成するインダクタＬｓを２等分し、２等分されたインダクタＬｓ／２どうしを直列接続するとともに互いに相互誘導ｍ１で結合させ、２等分されたインダクタＬｓ／２どうしの接続点の間を、上述したキャパシタの直列回路で接続した構成を有している。

　さらに、同一区間内のインダクタＬｓ／２は、入力側の正相と負相間、および出力側の正相と負相間で相互誘導ｍ２にて結合されており、正相出力側と負相入力側間で相互誘導ｍ３、正相入力側と負相出力側間で相互誘導ｍ４にて結合されているうえ、直列接続されたインダクタＬｓ／２の両端をキャパシタＣａで橋絡したものである。

　この構成も、図７の構成と同様に、本発明の主旨の１つである小型化を実現するため、各差動遅延素子ｄｌ１～ｄｌ４の１区間分を形成する４つのインダクタＬｓ／２を互いに接近して配置させ、互いに相互誘導を持たせ、図１１のように４種の相互誘導を定めている。

　図１１の構成では、図７と比べて橋絡容量Ｃａが追加されている以外は同じなので、インダクタＬｓ／２のインダクタンス、相互誘導および結合係数は上述した「数１」～「数１０」および「数１３」と同様になる。

　従って、図１１の構成は、差動信号に対して図１２の回路定数で機能し、コモンモードノイズに対して図１３の回路定数で機能する。

　この図１１の構成においても、図７の構成と同様に、相互誘導ｍｄの代わりに結合係数ｋｄを用いて、この場合はｋｄ＝０．４２、図１２における１区間の遅延時間が３７．５ｐｓ、特性インピーダンスは１００Ωとなるように定め、さらに、相互誘導ｍ２に対する結合係数ｋ２＝０．１、相互誘導ｍ３に対する結合係数ｋ３＝０．１５、相互誘導ｍ４に対する結合係数ｋ４＝０．０５としている。

　このような条件下で、相互誘導ｍ１に対する結合係数ｋ１が「数１３」によって求められ、ｋ１＝０．４７８となる。

　図１１の全域通過型集中定数差動遅延線においては、結合係数ｋｄを誘導ｍ型の場合より大きい値にすることが好ましい。

　さらに、橋絡容量Ｃａが配置されているが、結合係数ｋｄが０．４２の場合、橋絡容量ＣａはキャパシタＣｏの１／１０程度の値が使用される。

　図１４は、図１１に示すコモンモードフィルタの特性図であり、符号Ｓｄｄ２１は差動信号通過特性、符号Ｓｃｃ２１はコモンモードノイズ通過特性である。

　この場合、各共振周波数ｆｃ１～ｆｃ４を決める直列共振周波数は、コモンモードノイズ減衰用インダクタＬ１～Ｌ４の各値からｍｃ／２を差し引いた値と２×Ｃｏで決定される。

　そこで、各共振周波数を以下のように設定すると、２．３６ＧＨｚ以上の周波数でコモンモードノイズの減衰は－３２ｄＢ以上が得られる。

　ｆｃ１は (Ｌ４－ｍｃ／２)と２×Ｃｏ決まる直列共振周波数で、ここでは２．３９ＧＨｚ
　ｆｃ２は (Ｌ３－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．５１ＧＨｚ
　ｆｃ３は (Ｌ２－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは２．８２ＧＨｚ
　ｆｃ４は (Ｌ１－ｍｃ／２)と２×Ｃｏで決まる直列共振周波数で、ここでは３．６６ＧＨｚ

　なお、より正確には、橋絡容量Ｃａの影響も加味する必要があるが、その影響はごくわずかであり、簡単化のためここでは無視している。

　なお、図示はしないが、全域通過型集中定数遅延線では、差動信号の振幅特性が非常に平坦であり、殆ど振幅変動がなく、また群遅延特性の平坦性にも優れている。

　全域通過型集中定数遅延線では、図１４から分かるように、１２ＧＨｚ付近に差動信号通過特性が劣化する点があり、また１２.５ＧＨｚでコモンモードノイズが通過する点がある。しかし、１２ＧＨｚ付近は、２．５ＧＨｚに対しては約５倍の高調波に当たるうえ、パルス信号の波形品位を保つために必要とされる３倍の高調波、すなわち７．５ＧＨｚまでの帯域では、良好な差動信号の通過とコモンモードノイズの減衰が得られているので、通常は殆ど問題とならない。もし問題となる場合には、全域通過型集中定数差動遅延線とその他の低域通過型の遅延線を組合わせることも可能である。

　さらに、上述した本発明のコモンモードフィルタは、集中定数差動遅延線として誘導ｍ型又は全域通過型の２種で説明したが、その他の構成でも可能である。

　例えば、誘導ｍ型が梯子型集中定数差動遅延線の直列素子であるインダクタの隣接区間で相互誘導を持つのに対し、例示はしないが、２区間以上離れた区間のインダクタ間に相互誘導を持たせた構成の遅延線も知られており、このような構成においても本発明に係る構成の応用が可能であり、同様の効果を得ることが可能である。

　以上のことから、梯子型の差動４端子回路でその受動直列素子としてインダクタを配置し、その受動並列素子にキャパシタを配置した集中定数差動遅延線を基に構成した本発明のコモンモードフィルタは、超高速差動伝送線路を伝搬する望ましい超高速差動信号を通過させる一方、望ましくないコモンモードノイズを減衰させて通過させない。さらに、反射コモンモードノイズのピーク値を抑圧して、遮断された反射コモンモードノイズの電磁放射強度を低く抑えることが可能である。

　さらに、本発明の実施例は、全て集中定数差動遅延線が複数区間構成の場合で説明した。しかし、コモンモードノイズが特定の周波数にしか存在しない場合もあり得る。その場合、例えば、図６の集中定数差動遅延線として誘導ｍＴ型１区間だけの構成とし、１つ存在する減衰極周波数をコモンモードノイズの周波数に一致させればよい。

　また、本発明のコモンモードフィルタにおいては、図１５Ａ、Ｂに示すように、コモンモードノイズ減衰用インダクタＬ１～Ｌ４に対し抵抗Ｒ１、Ｒ１０を直列接続又は並列接続した構成、更には、図１６に示すように、接続点Ｔ１～Ｔ４とグランド間に抵抗Ｒ１０、Ｒ４０を接続した構造や、接続点Ｔ１～Ｔ４間に抵抗Ｒ１２～Ｒ３４を接続した構成でも可能であり、このように構成することにより、コモンモード電力をこれらの抵抗で吸収減衰させることが可能である。

　要は、コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路を減衰極形成回路として配置すれば良い。

　なお、本発明のコモンモードフィルタにおいて、複数区間を構成する場合、従来の差動遅延線、例えばコモンモードノイズ減衰用インダクタＬ１～Ｌ４を省略したものを一部に用いて直列接続することも可能である。

１　差動線路（正相側）
１Ａ、１Ｂ　差動入力端子（入力側）
２Ａ、２Ｂ　差動出力端子（出力側）
３　差動線路（負相側）
５　梯子型差動４端子網
Ｃｏ、Ｃｏ／２、Ｃａ　キャパシタ
ｄｌ　集中定数差動遅延線
ｄｌ１、ｄｌ２、ｄｌ３、ｄｌ４　差動遅延素子（差動４端子回路）
Ｌｏ、Ｌｏ／２　インダクタ
Ｌｓ／２　インダクタのインダクタンス
Ｌ１、Ｌ２、Ｌ３、Ｌ４　コモンモードノイズ減衰用インダクタ
Ｒ１、Ｒ１０、Ｒ１２、Ｒ２３、Ｒ３４　抵抗
ｍ１、ｍ２、ｍ３、ｍ４　相互誘導
Ｔ１、Ｔ２、Ｔ３、Ｔ４　接続点

Claims (11)

1. 差動線路中に直列的に配置されたインダクタを含む受動直列素子および前記差動線路間に並列的に配置されたキャパシタを含む受動並列素子からなる梯子型の差動４端子回路を有してなる集中定数差動遅延線であって、前記直列素子を形成し同一区間内の差動線路間で対をなす前記インダクタ間に、差動信号に対しては負結合、コモンモードノイズに対しては正結合となる極性の相互誘導を持たせ、差動信号に対しては前記インダクタのインダクタンスと該相互誘導の相互インダクタンスとの差分を前記直列素子として機能させ、コモンモードノイズに対しては前記インダクタンスと前記相互インダクタンスの和分を前記直列素子として機能させるとともに、前記キャパシタが当該キャパシタと等価にして値の等しい２個の直列接続されたキャパシタからなる集中定数差動遅延線と、
   　直列接続された前記キャパシタどうしの接続点とグランド電位との間に接続され、前記キャパシタとともにコモンモードノイズ減衰用減衰極を形成するコモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路と、
   　を具備するコモンモードフィルタであり、
   　前記集中定数差動遅延線のインダクタは、Ｔ型回路を形成する値の等しい４個のインダクタからなり、直列接続された２組の正結合を有する前記インダクタ間の相互インダクタンスを当該２組どうしで等しくするとともに前記差動線路間で対をなす２組の前記インダクタ間の相互インダクタンスを当該２組どうしで等しくし、前記差動線路間で一方の線路の入力側のインダクタと他方の線路の出力側のインダクタによる２組の相互インダクタンスを当該２組どうしで異なる値とすることを特徴とするコモンモードフィルタ。
2. 　前記集中定数差動遅延線は、前記差動信号に対して特性インピーダンスを整合させ、前記コモンモードノイズに対して特性インピーダンスを不整合とする回路定数が設定された請求項１記載のコモンモードフィルタ。
3. 　前記集中定数差動遅延線は、誘導ｍ型構成である請求項１又は２記載のコモンモードフィルタ。
4. 　前記集中定数差動遅延線は、全域通過型構成である請求項１又は２記載のコモンモードフィルタ。
5. 　前記集中定数差動遅延線と、前記コモンモードノイズ減衰用インダクタ、コモンモードノイズを吸収する抵抗、又はこれらインダクタと抵抗の直列若しくは並列回路とを１区間の差動遅延素子とし、前記差動線路に前記差動遅延素子が梯子型に複数直列配置され複数区間が構成された請求項１～４いずれか１記載のコモンモードフィルタ。
6. 　前記差動遅延素子の間に前記集中定数差動遅延線が梯子状に直列配置されて構成された請求項５記載のコモンモードフィルタ。
7. 　前記集中定数差動遅延線における前記キャパシタどうしの複数の接続点間に抵抗が接続された請求項５又は６いずれか１記載のコモンモードフィルタ。
8. 　前記集中定数差動遅延線は、誘導ｍ型および全域通過型の差動遅延素子中から異なる２個又は３個を複合した構成である請求項５～７いずれか１記載のコモンモードフィルタ。
9. 　前記差動遅延素子における前記減衰極の周波数を異ならせてなる請求項５～８いずれか１記載のコモンモードフィルタ。
10. 前記差動線路の入出力側の前記差動遅延素子における前記減衰極の周波数を、これらの間の前記差動遅延素子における前記減衰極の周波数より高く設定してなる請求項９記載のコモンモードフィルタ。
11. 　前記請求項１～１０のいずれか１記載のコモンモードフィルタに用いるインダクタであり、値の等しい４個の平面巻線型インダクタを上下関係で対向配置し、最上部の第１のインダクタおよび最上部から２番目の第２のインダクタの上下関係の距離を第１の距離とし、最上部から３番目の第３のインダクタおよび最上部から４番目の第４のインダクタの上下関係の距離も前記第１の距離とし、前記第１および第３のインダクタの上下関係の距離を第２の距離とし、前記第２および第４のインダクタの上下関係の距離も前記第２の距離とし、前記第１および第２のインダクタが正結合となるように直列接続され、前記第３および第４のインダクタも正結合となるように直列接続された構成にするとともに、前記第１および第２のインダクタの立体的な位置関係と前記第３および第４のインダクタの立体的な位置関係とを等しくし、前記第１および第３のインダクタが差動線路間で対をなし、前記第２および第４のインダクタも差動線路間で対をなすように構成して１区間のインダクタとするコモンモードフィルタ用インダクタ。

Images