CN109565266A - 噪声滤波电路 - Google Patents

噪声滤波电路 Download PDF

Info

Publication number
CN109565266A
CN109565266A CN201680088099.2A CN201680088099A CN109565266A CN 109565266 A CN109565266 A CN 109565266A CN 201680088099 A CN201680088099 A CN 201680088099A CN 109565266 A CN109565266 A CN 109565266A
Authority
CN
China
Prior art keywords
loop wire
input
output
line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680088099.2A
Other languages
English (en)
Other versions
CN109565266B (zh
Inventor
米田谕
广濑健二
草野善之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109565266A publication Critical patent/CN109565266A/zh
Application granted granted Critical
Publication of CN109565266B publication Critical patent/CN109565266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)

Abstract

正极侧输入环线(10a)及正极侧输出环线(10b)、负极侧输入环线(11a)及负极侧输出环线(11b)构成两组耦合环，各组的环线的卷绕方向相同且各环的大小及相对位置关系相同。电容器(3)串联连接在正极侧输入环线(10a)与负极侧输入环线(11a)之间。

Description

噪声滤波电路
技术领域
本发明涉及具有将等效串联电感(以下记载为ESL)的影响消除的构造的噪声滤波电路。
背景技术
ESL通常是存在于从主线路中的电容器的连接点起至接地点为止的路径的电感成分。在包含该ESL的等效电路中，电容器在比由电容器的电容和ESL确定的自谐振频率高的频率下失效。即，ESL成为使电容器的滤波性能劣化的主要原因。
在专利文献1中记载了具有上述将ESL消除的构造(以下记载为ESL消除构造)的电路模块。
在专利文献1所记载的ESL消除构造中，第1电源供给线和第2电源供给线通过1个连接点连接，该连接点与接地之间通过接地线连接。在接地线的中途位置串联连接有旁路电容器。
在第1电源供给线串联连接有第1电感器，在第2电源供给线串联连接有第2电感器。另外，第1电感器和第2电感器具有与接地线处的寄生电感器相同的电感，配置成产生成为正负相反的值的互感。此外，接地线处的寄生电感器与旁路电容器处的寄生电感器的合成电感器的电感与ESL相当。
在上述ESL消除构造中，由第1电感器与第2电感器的互感产生的互感器被调整为与ESL相等。
通过以上述方式构成，等价于在从第1电源供给线与第2电源供给线的连接点起至接地点为止的路径中不存在电感成分。
因此，就使用了旁路电容器的滤波器而言，能够对由ESL的影响导致的滤波性能的劣化进行改善。
专利文献1：日本特开2013-077663号公报
发明内容
专利文献1所记载的ESL消除构造的前提是应用于将线路与接地点之间连接的电容器(以下记载为线对地间电容器)，并没有设想到将线路与线路之间连接的电容器(以下记载为线间电容器)。
因此，例如在将上述ESL消除构造应用于将2个主线之间连接的线间电容器的情况下，连接有线间电容器的路径中的ESL被消除，但通过互感在2个主线中的一者追加电感器。由此，主线间的平衡度劣化，有可能会增加噪声产生量。
并且，专利文献1所记载的ESL消除构造是将多层基板作为前提的构造，因此难以应用于电介体层为单层的双面基板。
本发明就是为了解决上述课题而提出的，其目的在于得到一种具有ESL消除构造的噪声滤波电路，该ESL消除构造能够应用于双面基板，能够应用于线间电容器而不会使线路间的平衡度劣化。
本发明涉及的噪声滤波电路构成为具有第1输入线、第1输出线、第2输入线、第2输出线、第1输入环线、第1输出环线、第2输入环线、第2输出环线、电容器及基板。
第1输入线的一个端部与第1输入端子连接。第1输出线的一个端部与第1输出端子连接。第2输入线的一个端部与第2输入端子连接。第2输出线的一个端部与第2输出端子连接。
第1输入环线的一个端部与第1输入线的另一端部连接。第1输出环线串联连接在第1输入环线的另一端部与第1输出线的另一端部之间。第2输入环线的一个端部与第2输入线的另一端部连接。第2输出环线串联连接在第2输入环线的另一端部与第2输出线的另一端部之间。
电容器串联连接在第1输入环线的另一端部与第2输入环线的另一端部之间。
基板具有电介体层，在电介体层的一个面设置有第1输入线、第1输出线、第2输入线、第2输出线、第1输入环线、第2输入环线及电容器。并且，在电介体层的另一个面设置有第1输出环线、第2输出环线，该第1输出环线在电介体层的厚度方向上与第1输入环线相对，该第2输出环线在电介体层的厚度方向上与第2输入环线相对。
在上述结构中，第1输入环线的卷绕方向为与第1输出环线相同的方向，第2输入环线的卷绕方向为与第2输出环线相同的方向。
第1输入环线和第1输出环线各环的大小及相对位置关系与第2输入环线和第2输出环线各环的大小及相对位置关系相同。
发明的效果
根据本发明，电容器串联连接在第1输入环线与第2输入环线之间，第1输入环线及第1输出环线、第2输入环线及第2输出环线构成两组耦合环。在各组耦合环中，卷绕方向相同且各环的大小及相对位置关系相同。
由于以上述方式构成，因此能够将连接有线间电容器的路径中的ESL消除，而不会使包含第1输入线及第1输出线的线路与包含第2输入线及第2输出线的线路之间的平衡度劣化。另外，也能够应用于双面基板。
附图说明
图1是表示本发明的实施方式1涉及的噪声滤波电路的结构的俯视图。
图2是表示实施方式1涉及的噪声滤波电路的结构的俯视透视图。
图3是表示实施方式1涉及的噪声滤波电路的等效电路的图。
图4是表示实施了等效电路转换后的实施方式1涉及的噪声滤波电路的等效电路的图。
图5是表示具有现有的ESL消除构造的噪声滤波电路的结构的俯视图。
图6是表示具有现有的ESL消除构造的噪声滤波电路的结构的俯视透视图。
图7是表示具有现有的ESL消除构造的噪声滤波电路的等效电路的图。
图8是表示实施了等效电路转换后的噪声滤波电路的等效电路的图，该噪声滤波电路具有现有的ESL消除构造。
图9是表示混合模S参数的电磁场计算结果(Sdd21)的图表，该混合模S参数表示针对常模噪声的滤波性能。
图10是表示混合模S参数的电磁场计算结果(Scd21)的图表，该混合模S参数表示线路的平衡度。
图11是表示本发明的实施方式2涉及的噪声滤波电路的结构的斜视图。
图12是表示实施方式2涉及的噪声滤波电路的结构的俯视图。
图13是表示实施方式2涉及的噪声滤波电路的结构的俯视透视图。
图14是表示本发明的实施方式3涉及的噪声滤波电路的结构的俯视图。
图15是表示实施方式3涉及的噪声滤波电路的结构的俯视透视图。
图16是表示实施方式3涉及的噪声滤波电路的等效电路的图。
图17是表示实施了等效电路转换后的实施方式3涉及的噪声滤波电路的等效电路的图。
图18是表示S参数的电磁场计算结果(S21)的图表，该S参数表示滤波性能。
图19是表示本发明的实施方式4涉及的噪声滤波电路的结构的俯视图。
图20是表示实施方式4涉及的噪声滤波电路的结构的俯视透视图。
图21是表示实施方式4涉及的噪声滤波电路的等效电路的图。
图22是表示实施了等效电路转换后的实施方式4涉及的噪声滤波电路的等效电路的图。
图23是表示混合模S参数的电磁场计算结果(Scc21)的图表，该混合模S参数表示针对共模噪声的滤波性能。
图24是表示本发明的实施方式5涉及的噪声滤波电路的结构的俯视图。
图25是表示实施方式5涉及的噪声滤波电路的结构的俯视透视图。
图26是表示图24的标注有标号A的虚线部的放大图。
图27是表示本发明的实施方式6涉及的噪声滤波电路的结构的俯视图。
图28是表示实施方式6涉及的噪声滤波电路的结构的俯视透视图。
图29是表示图27的标注有标号B的虚线部的放大图。
具体实施方式
下面，为了对本发明更详细地进行说明，根据附图对用于实施本发明的方式进行说明。
实施方式1.
图1是表示本发明的实施方式1涉及的噪声滤波电路1的结构的俯视图。另外，图2是表示噪声滤波电路1的结构的俯视透视图。
噪声滤波电路1是构成于双面基板2的电路，在双面基板2的一个面配置电容器3。双面基板2是将本发明中的基板具体化的基板，具有单层的电介体层2A，在该电介体层2A的一个面和另一个面形成有导体图案。
在电介体层2A的一个面形成有正极侧输入线4、正极侧输出线5、负极侧输入线6、负极侧输出线7、连接线8、连接线9、正极侧输入环线10a及负极侧输入环线11a。另外，在电介体层2A的另一个面形成有正极侧输出环线10b、负极侧输出环线11b及接地导体13。
在电介体层2A沿厚度方向设置有通孔12a～12d，通过通孔12a
～12d将在电介体层2A的一个面形成的导体图案与在另一个面形成的导体图案电连接。
正极侧输入线4是将本发明中的第1输入线具体化的输入线，一个端部与正极侧输入端子4a连接。正极侧输入端子4a相当于本发明中的第1输入端子。正极侧输出线5是将本发明中的第1输出线具体化的输出线，一个端部与正极侧输出端子5a连接。正极侧输出端子5a相当于本发明中的第1输出端子。
负极侧输入线6是将本发明中的第2输入线具体化的输入线，一个端部与负极侧输入端子6a连接。负极侧输入端子6a相当于本发明中的第2输入端子。负极侧输出线7是将本发明中的第2输出线具体化的输出线，一个端部与负极侧输出端子7a连接。负极侧输出端子7a相当于本发明中的第2输出端子。
从正极侧输入端子4a起至正极侧输出端子5a为止的路径是正极侧的路径。在该路径依次串联连接有正极侧输入端子4a、正极侧输入线4、正极侧输入环线10a、通孔12a、正极侧输出环线10b、通孔12b、正极侧输出线5及正极侧输出端子5a。
从负极侧输入端子6a起至负极侧输出端子7a为止的路径是负极侧的路径。在该路径依次串联连接有负极侧输入端子6a、负极侧输入线6、负极侧输入环线11a、通孔12c、负极侧输出环线11b、通孔12d、负极侧输出线7及负极侧输出端子7a。
正极侧输入环线10a是将本发明中的第1输入环线具体化的输入环线，一个端部与正极侧输入线4的另一端部连接。
正极侧输出环线10b是将本发明中的第1输出环线具体化的输出环线，一个端部与正极侧输出线5的另一端部连接。
负极侧输入环线11a是将本发明中的第2输入环线具体化的输入环线，一个端部与负极侧输入线6的另一端部连接。
负极侧输出环线11b是将本发明中的第2输出环线具体化的输出环线，一个端部与负极侧输出线7的另一端部连接。
此外，在图2所示的例子中，在双面基板2的另一个面侧形成有接地导体13。在接地导体13形成有比正极侧输出环线10b所占有的面积大的缺损部13a和比负极侧输出环线11b所占有的面积大的缺损部13b。正极侧输出环线10b配置于缺损部13a的内侧，负极侧输出环线11b配置于缺损部13b的内侧。
电容器3是在将正极侧的路径与负极侧的路径之间连接的线间电容器，经由连接线8与正极侧输入环线10a的另一端部连接，经由连接线9与负极侧输入环线11a的另一端部连接。
即，噪声滤波电路1是在正极侧的路径与负极侧的路径之间具有电容器的四端子电路。
另外，电容器3作为针对在正极侧输入端子4a与负极侧输入端子6a之间以反相输入的、所谓的常模噪声的滤波器起作用。
正极侧输入环线10a、正极侧输出环线10b、负极侧输入环线11a、及负极侧输出环线11b分别具有一部分开放的方形的环形状。
另外，正极侧输入环线10a和正极侧输出环线10b设置于双面基板2的在厚度方向上相对的位置，负极侧输入环线11a和负极侧输出环线11b设置于双面基板2的在厚度方向上相对的位置。
此外，在噪声滤波电路1中，正极侧输入环线10a和正极侧输出环线10b既可以彼此整体相对，但也可以彼此一部分相对。
同样地，负极侧输入环线11a和负极侧输出环线11b既可以彼此整体相对，但也可以彼此一部分相对。
即，就噪声滤波电路1而言，也可以将电介体层2A的一个面处的输入环线的位置或另一个面处的输出环线的位置错开而对互感的值进行调整。
从正极侧输入环线10a的一个端部至另一端部的路径的卷绕方向和从正极侧输出环线10b的一个端部至另一端部的路径的卷绕方向相同。
从负极侧输入环线11a的一个端部至另一端部的路径的卷绕方向和从负极侧输出环线11b的一个端部至另一端部的路径的卷绕方向相同。
并且，正极侧输入环线10a和正极侧输出环线10b各环的大小及相对位置关系与负极侧输入环线11a和负极侧输出环线11b各环的大小及相对位置关系相同。
接下来，对实施方式1涉及的噪声滤波电路1的动作进行说明。
在噪声滤波电路1中，正极侧输入环线10a和正极侧输出环线10b磁耦合，负极侧输入环线11a和负极侧输出环线11b磁耦合。如果将由上述磁耦合产生的互感分别设为M/2，也考虑到各环线间的耦合方向，则噪声滤波电路1能够由图3所示的等效电路表示。
图3所示的连接点12a-1相当于图1和图2中示出的通孔12a的配置部位，连接点12c-1相当于通孔12c的配置部位。
图3所示的等效电路将连接点12a-1与连接点12c-1之间的路径通过具有电感LESL的ESL3a、电容3b及等效串联电阻3c串联连接而成的电路表示。
已知图3所示的正极侧输入环线10a和正极侧输出环线10b磁耦合的部分能够以下述方式进行等效电路转换。
分别针对正极侧输入环线10a和正极侧输出环线10b，串联连接具有由它们的磁耦合产生的互感M/2的等效电感器。并且，针对从连接点12a-1分支的路径，串联连接具有使由上述磁耦合产生的互感的正负反转的电感-M/2的等效电感器。对于负极侧输入环线11a和负极侧输出环线11b，也进行与上述相同的等效电路转换。
通过将上述等效电路转换应用于图3中的2个磁耦合部分，从而作为噪声滤波电路1的等效电路，获得图4所示的电路。在图4中，等效电感器14a～14f是通过等效电路转换而追加的等效电感器。
等效电感器14a、14b、14d、14e分别具有M/2的电感，等效电感器14c、14f分别具有-M/2这样的负电感。由此，连接点12a-1与连接点12c-1之间的路径中的电感成为LESL-M。
在噪声滤波电路1中，以使LESL和M变得相等的方式，对正极侧输入环线10a和正极侧输出环线10b的磁耦合进行调整，对负极侧输入环线11a和负极侧输出环线11b的磁耦合进行调整。通过以上述方式进行调整，从而连接点12a-1与连接点12c-1之间的路径原本具有的电感LESL被消除而几乎成为零。其结果，能够对由ESL3a的影响导致的滤波性能的劣化进行改善。
接下来，说明将现有技术与本发明进行比较的结果。
图5是表示具有现有的ESL消除构造的噪声滤波电路100的结构的俯视图。另外，图6是表示噪声滤波电路100的结构的俯视透视图。噪声滤波电路100是构成于双面基板101的电路，在双面基板101的一个面配置有电容器102。双面基板101具有单层的电介体层101A，在电介体层101A的一个面和另一个面形成有导体图案。
在正极侧的路径依次串联连接有正极侧输入端子103a、正极侧输入线103、连接线107、连接线108、正极侧输入环线109a、通孔110a、正极侧输出环线109b、通孔110b、正极侧输出线104及正极侧输出端子104a。
正极侧输入线103与正极侧输入端子103a连接，正极侧输出线104与正极侧输出端子104a连接。负极侧输入线105与负极侧输入端子105a连接，负极侧输出线106与负极侧输出端子106a连接。
电容器102是连接在正极侧的路径与负极侧的路径之间的线间电容器，经由连接线107与正极侧输入环线109a连接，经由连接线108与负极侧的路径连接。
这样，噪声滤波电路100具有使用了由正极侧输入环线109a和正极侧输出环线109b构成的1组耦合环的ESL消除构造。
在将由正极侧输入环线109a和正极侧输出环线109b的磁耦合产生的互感设为M的情况下，作为噪声滤波电路100的等效电路，获得图7所示的电路。
连接点110a-1相当于图5和图6中示出的通孔110a的配置部位。另外，连接点110b-1相当于负极侧输入线105与负极侧输出线106的连接点110c。连接点110a-1与连接点110b-1之间的路径成为具有电感LESL的ESL102a、电容102b及等效串联电阻102c串联连接而成的电路。
另外，对于图7所示的电路，能够进行以下的等效电路转换。
针对正极侧输入环线109a和正极侧输出环线109b，串联连接具有由它们的磁耦合产生的互感M的等效电感器。并且，针对从连接点110a-1分支的路径，串联连接具有使由上述磁耦合产生的互感的正负反转的电感-M的等效电感器。
通过对图7所示的电路实施上述等效电路转换，从而作为噪声滤波电路100的等效电路，获得图8所示的电路。
图8是表示实施了上述等效电路转换后的噪声滤波电路100的等效电路的图。在噪声滤波电路100中，以使图8所示的LESL和M变得相等的方式，对正极侧输入环线109a和正极侧输出环线109b的磁耦合进行调整。
由此，连接点110a-1与连接点110b-1之间的路径原本具有的电感LESL被消除而大致成为零。其结果，能够对由ESL102a的影响导致的滤波性能的劣化进行改善。
另外，由环形状的导体间的磁耦合产生的互感随着流过环的电流的环面积变大而变大，随着该环面积变小而变小。因此，环面积较小能够直至更高频带对互感进行保持。
如图4所示，由噪声滤波电路1中的两组耦合环分别产生的互感是由噪声滤波电路100中的1组耦合环产生的互感M的一半。因此，噪声滤波电路1中的耦合环的环面积比噪声滤波电路100中的耦合环的环面积小，能够直至更高频带对负互感进行保持。其结果，在实施方式1涉及的噪声滤波电路1中，能够与现有的结构相比使可以改善滤波性能的劣化的频带向高频侧宽频带化。
另外，在具有正极侧的路径和负极侧的路径的四端子电路中，线路间的平衡度较低能够抑制噪声的产生量。为了使线路间的平衡度低，优选正极侧的路径和负极侧的路径为对称的。
如前所述，在噪声滤波电路1中，在正极侧的路径和负极侧的路径这两者设置有耦合环，两个路径为对称的。
另一方面，根据图5和图6可知，在现有的噪声滤波电路100中，耦合环仅设置于正极侧的路径，正极侧的路径和负极侧的路径为非对称的。
图9是表示混合模S参数的电磁场计算结果(Sdd21)的图表，该混合模S参数表示针对常模噪声的滤波性能。图10是表示混合模S参数的电磁场计算结果(Scd21)的图表，该混合模S参数表示线路的平衡度。在图9和图10中，作为对数轴的横轴表示频率，纵轴表示混合模S参数(dB)。另外，在电磁场计算时，就线间电容器而言，使用电容为10μF的芯片电容器，输入/输出端子的终端阻抗设为50Ω。
在图9中，标注有标号a1的实线的曲线表示噪声滤波电路1中的计算结果，标注有标号b1的虚线的曲线表示不具有ESL消除构造的噪声滤波电路中的计算结果。标注有标号c1的虚线的曲线为具有ESL消除构造的噪声滤波电路100中的计算结果。
根据图9可知，现有的噪声滤波电路100与不具有ESL消除构造的电路相比，改善了与谐振频率即约1MHz相比更高频侧的滤波性能的劣化。
与此相对，在噪声滤波电路1中，与现有的噪声滤波电路100相比，滤波性能的劣化得到了改善的频带向高频侧宽频带化。
在图10中，标注有标号a2的实线的曲线表示噪声滤波电路1中的计算结果。标注有标号b2的虚线的曲线表示不具有ESL消除构造的噪声滤波电路中的计算结果。标注有标号c2的虚线的曲线为具有ESL消除构造的噪声滤波电路100中的计算结果。
现有的噪声滤波电路100仅在单侧有耦合环。因此，如图10所示，噪声滤波电路100中的线路间的平衡度高于不具有ESL消除构造的噪声滤波电路和噪声滤波电路1这两者。因此，有可能会增加噪声产生量。
如上所述，实施方式1涉及的噪声滤波电路1是电容器3连接在正极侧的线路与负极侧的线路之间的四端子电路，具有使用了正极侧和负极侧这两组耦合环的ESL消除构造。通过该ESL消除构造使ESL得到消除，因此能够对由ESL的影响导致的滤波性能的劣化进行改善。特别是能够对针对常模噪声的滤波性能的劣化进行改善。
另外，由两组耦合环各自产生的互感是由一组耦合环产生的互感的一半，因此耦合环的环面积变小。由此，能够将可以改善滤波性能的劣化的频带向高频侧宽频带化。
并且，正极侧的输入/输出的各环线的卷绕方向相同，负极侧的输入/输出的各环线的卷绕方向相同，正极侧的输入/输出的各环线的大小及相对位置关系与负极侧的输入/输出的各环线的大小及相对位置关系相同。
以上述方式构成为正极侧和负极侧这两个路径对称，因此能够将线路间的平衡度保持得低。由此，能够抑制噪声产生量的增加。
并且，如图1和图2所示，噪声滤波电路1是实现使用了双面基板2的ESL消除构造的电路。
通常，双面基板2在多数情况下比多层基板廉价。因此，噪声滤波电路1与像专利文献1所记载的ESL消除构造那样将多层基板作为前提的构造相比能够实现低成本化。
此外，以上示出了正极侧输入环线10a、正极侧输出环线10b、负极侧输入环线11a及负极侧输出环线11b为方形的环形状的情况，但环形状并不限定于方形。
即，实施方式1中的环线的形状只要是通过流过环路径的电流在环内侧产生一定方向的磁场的形状即可，也可以是长方形等多边形、圆形、楕圆形等。
以上示出了使用芯片电容器作为电容器3的情况，但并不限定于此。例如，也可以使用陶瓷电容器、薄膜电容器、电解电容器等电容器。
并且，在具有正极侧的路径和负极侧的路径的四端子电路中，在电路动作时接地导体13不是必备的结构。因此，在实施方式1涉及的噪声滤波电路1中，也可以省略接地导体13。
实施方式2.
图11是表示本发明的实施方式2涉及的噪声滤波电路1A的结构的斜视图。图12是表示噪声滤波电路1A的结构的俯视图。图13是表示噪声滤波电路1A的结构的俯视透视图。在图12及图13中，对与图1及图2相同的结构要素标注相同标号而省略说明。
噪声滤波电路1A具有使用了电容器3-1的ESL消除构造。电容器3-1如图11所示，是设想到作为引线部件的薄膜电容器的电容器。
正极侧输入环线10a-1是将本发明中的第1输入环线具体化的输入环线，一个端部与正极侧输入线4的另一端部连接。
正极侧输出环线10b-1是将本发明中的第1输出环线具体化的输出环线，一个端部与正极侧输出线5的另一端部连接。
负极侧输入环线11a-1是将本发明中的第2输入环线具体化的输入环线，一个端部与负极侧输入线6的另一端部连接。
负极侧输出环线11b-1是将本发明中的第2输出环线具体化的输出环线，一个端部与负极侧输出线7的另一端部连接。
在实施方式2中，如图12所示，正极侧输入环线10a-1设置于正极侧的路径中的负极侧，负极侧输入环线11a-1设置于负极侧的路径中的正极侧。
另外，在双面基板2的另一个面的接地导体13形成有缺损部13c。缺损部13c具有比正极侧输出环线10b-1及负极侧输出环线11b-1所占有的面积大的面积。正极侧输出环线10b-1及负极侧输出环线11b-1配置于该缺损部13c的内侧。
正极侧输入环线10a-1和正极侧输出环线10b-1设置于双面基板2的在厚度方向上相对的位置，负极侧输入环线11a-1和负极侧输出环线11b-1设置于双面基板2的在厚度方向上相对的位置。
此外，在噪声滤波电路1A中，正极侧输入环线10a-1和正极侧输出环线10b-1既可以彼此整体相对，但也可以彼此一部分相对。
同样地，负极侧输入环线11a-1和负极侧输出环线11b-1既可以彼此整体相对，但也可以彼此一部分相对。
即，就噪声滤波电路1A而言，也可以将电介体层2A的一个面处的输入环线的位置或另一个面处的输出环线的位置错开而对互感的值进行调整。
另外，与实施方式1同样地，从正极侧输入环线10a-1的一个端部至另一端部的路径的卷绕方向和从正极侧输出环线10b-1的一个端部至另一端部的路径的卷绕方向相同。从负极侧输入环线11a-1的一个端部至另一端部的路径的卷绕方向和从负极侧输出环线11b-1的一个端部至另一端部的路径的卷绕方向相同。
并且，正极侧输入环线10a-1和正极侧输出环线10b-1各自的大小及相对位置关系与负极侧输入环线11a-1和负极侧输出环线11b-1各自的大小及相对位置关系相同。
由于以上述方式构成，因此正极侧输入环线10a-1及正极侧输出环线10b-1和负极侧输入环线11a-1及负极侧输出环线11b-1如图11所示，配置于电容器3-1的正下方的区域。由此，能够以比实施方式1的结构高的配线密度实现使用了双面基板2的ESL消除构造。
另外，噪声滤波电路1A中的各导体图案的电连接与上述实施方式1示出的噪声滤波电路1相同。因此，噪声滤波电路1A的等效电路与图4示出的电路相同。
即，噪声滤波电路1A是电容器连接在正极侧的路径与负极侧的路径之间的四端子电路，具有两组耦合环。噪声滤波电路1A的电气动作与噪声滤波电路1相同。因此，能够获得与实施方式1相同的效果。
如上所述，在实施方式2涉及的噪声滤波电路1A中，正极侧输入环线10a-1及正极侧输出环线10b-1和负极侧输入环线11a-1及负极侧输出环线11b-1配置于电容器3-1的正下方的区域。通过以上述方式构成，从而能够获得与实施方式1相同的效果，并且实现更高配线密度的ESL消除构造。因此，噪声滤波电路1A与实施方式1的结构相比能够实现小型化。
此外，在具有正极侧的路径和负极侧的路径的四端子电路中，在电路动作时接地导体13不是必备的结构。因此，在实施方式2涉及的噪声滤波电路1A中，也可以省略接地导体13。
实施方式3.
图14是表示本发明的实施方式3涉及的噪声滤波电路1B的结构的俯视图。另外，图15是表示噪声滤波电路1B的结构的俯视透视图。
噪声滤波电路1B是构成于双面基板2的电路，在双面基板2的一个面配置电容器3。双面基板2具有单层的电介体层2A，在电介体层2A的一个面和另一个面形成有导体图案。
在电介体层2A的一个面形成有输入线15、输出线16、连接线17及输入环线18。在电介体层2A的另一个面形成有接地导体13及输出环线19。
另外，在电介体层2A沿厚度方向设置有通孔12a～12c，通过通孔12a～12c将在电介体层2A的一个面形成的导体图案和在另一个面形成的导体图案电连接。
输入线15的一个端部与输入端子15a连接。输出线16的一个端部与输出端子16a连接。
在从输入端子15a起至输出端子16a为止的主路径依次串联连接有输入端子15a、输入线15、输入环线18、通孔12a、输出环线19、通孔12b、输出线16及输出端子16a。
此外，在图15所示的例子中，在双面基板2的另一个面形成有接地导体13。在该接地导体13形成有比输出环线19所占有的面积大的缺损部13d。输出环线19配置于缺损部13d的内侧。
输入环线18和输出环线19具有一部分开放的方形的环形状，设置于双面基板2的在厚度方向上相对的位置。
此外，在噪声滤波电路1B中，输入环线18和输出环线19既可以彼此整体相对，但也可以彼此一部分相对。
即，就噪声滤波电路1B而言，也可以将电介体层2A的一个面处的输入环线18的位置或另一个面处的输出环线19的位置错开而对互感的值进行调整。
另外，从输入环线18的一个端部至另一端部的路径的卷绕方向和从输出环线19的一个端部至另一端部的路径的卷绕方向相同。
电容器3的一个端部与输入环线18连接，另一端部与连接线17连接。另外，连接线17通过通孔12c与接地导体13电连接。即，噪声滤波电路1B是经由电容器3而使主线路的线路中途接地的双端子电路。
在主线路的线路中途设置的电容器3作为针对从输入端子15a输入的噪声的滤波器起作用。
另外，在噪声滤波电路1B中，输入环线18和输出环线19磁耦合。如果将由该磁耦合产生的互感设为M，考虑到输入环线18与输出环线19之间的耦合方向，则噪声滤波电路1B能够由图16所示的等效电路表示。在图16中，连接点12a-1相当于通孔12a的配置部位。接地点20相当于通孔12c与接地导体13的连接点。
在图16所示的等效电路中，将连接点12a-1与接地点20之间的路径通过具有电感LESL的ESL3a、电容3b及等效串联电阻3c串联连接而成的电路表示。
已知在图16所示的输入环线18和输出环线19的磁耦合部分能够以下述方式进行等效电路转换。
针对输入环线18和输出环线19，串联连接具有由它们的磁耦合产生的互感M的等效电感器。并且，针对从连接点12a-1分支的路径，串联连接具有使由上述磁耦合产生的互感的正负反转的电感-M的等效电感器。
通过将上述等效电路转换应用于图16中的磁耦合部分，从而作为噪声滤波电路1B的等效电路，获得图17所示的电路。在图17中，等效电感器14a～14c是通过上述的等效电路转换而追加的等效电感器。等效电感器14a、14b分别具有M的电感，等效电感器14c具有负电感-M。这样，连接点12a-1与接地点20之间的路径中的电感成为LESL-M。
在噪声滤波电路1B中，以使LESL和M变得相等的方式，对输入环线18和输出环线19的磁耦合进行调整。由此，连接点12a-1与接地点20之间的路径原本具有的电感LESL被消除而大致成为零。其结果，能够对由ESL3a的影响导致的滤波性能的劣化进行改善。
图18是表示S参数的电磁场计算结果(S21)的图表，该S参数表示滤波性能。在图18中，作为对数轴的横轴表示频率，纵轴表示S参数(dB)。另外，在电磁场计算时，就电容器而言，使用电容为1μF的芯片电容器，输入/输出端子的终端阻抗设为50Ω。
标注有标号a3的实线的曲线为噪声滤波电路1B中的计算结果，标注有标号b3的虚线的曲线为不具有ESL消除构造的噪声滤波电路中的计算结果。
如图18所示，在噪声滤波电路1B中，与不具有ESL消除构造的电路相比，改善了与谐振频率即约4MHz相比更高频侧的滤波性能的劣化。
如上所述，实施方式3涉及的噪声滤波电路1B是经由电容器3-1而将主线路的线路中途接地的双端子电路，具有使用了耦合环的ESL消除构造。通过该ESL消除构造使ESL得到消除，因此能够对由ESL的影响导致的滤波性能的劣化进行改善。
另外，如图14及图15所示，噪声滤波电路1B是实现使用了双面基板2的ESL消除构造的电路。
通常，双面基板2在多数情况下比多层基板廉价。因此，噪声滤波电路1B与像专利文献1所记载的ESL消除构造那样将多层基板作为前提的构造相比能够实现低成本化。
此外，示出了输入环线18及输出环线19为方形的环形状的情况，但环形状并不限定于方形。
即，实施方式3中的环线的形状只要是通过流过环路径的电流在环内侧产生一定方向的磁场的形状即可，也可以是长方形等多边形、圆形、楕圆形等。
另外，示出了使用芯片电容器作为电容器3的情况，但并不限定于此。例如，也可以使用陶瓷电容器、薄膜电容器、电解电容器等电容器。
实施方式4.
图19是表示本发明的实施方式4涉及的噪声滤波电路1C的正面侧的结构的俯视图。另外，图20是表示噪声滤波电路1C的背面侧的结构的俯视透视图。噪声滤波电路1C是构成于双面基板2的电路，在双面基板2的一个面配置电容器3A及电容器3B。双面基板2具有单层的电介体层2A，在电介体层2A的一个面和另一个面形成有导体图案。
与实施方式1同样地，在电介体层2A的一个面形成有正极侧输入线4、正极侧输出线5、负极侧输入线6、负极侧输出线7、连接线8、连接线9、正极侧输入环线10a、负极侧输入环线11a及连接线21。
在电介体层2A的另一个面形成有接地导体13、正极侧输出环线10b及负极侧输出环线11b。
另外，在电介体层2A沿厚度方向设置有通孔12a～12e，通过通孔12a～12e将在电介体层2A的一个面形成的导体图案和在另一个面形成的导体图案电连接。
正极侧输入线4的一个端部与正极侧输入端子4a连接，正极侧输出线5的一个端部与正极侧输出端子5a连接。另外，负极侧输入线6的一个端部与负极侧输入端子6a连接，负极侧输出线7的一个端部与负极侧输出端子7a连接。
从正极侧输入端子4a起至正极侧输出端子5a为止的路径是正极侧的路径。与实施方式1同样地，在该路径依次串联连接有正极侧输入端子4a、正极侧输入线4、正极侧输入环线10a、通孔12a、正极侧输出环线10b、通孔12b、正极侧输出线5及正极侧输出端子5a。
从负极侧输入端子6a起至负极侧输出端子7a为止的路径是负极侧的路径。与实施方式1同样地，在该路径依次串联连接有负极侧输入端子6a、负极侧输入线6、负极侧输入环线11a、通孔12c、负极侧输出环线11b、通孔12d、负极侧输出线7及负极侧输出端子7a。
电容器3A是将本发明中的第1电容器具体化的电容器，一个端部经由连接线8与正极侧输入环线10a的另一端部连接，另一端部经由连接线21而接地。
电容器3B是将本发明中的第2电容器具体化的电容器，一个端部经由连接线21与电容器3A的另一端部连接，另一端部经由连接线9与负极侧输入环线11a的另一端部连接。
即，就噪声滤波电路1C而言，与实施方式1不同，在正极侧的路径与负极侧的路径之间设置串联连接的电容器3A和电容器3B。
另外，电容器3A与电容器3B的连接线21如图19所示，通过通孔12e与接地导体13电连接。
即，噪声滤波电路1C是正极侧的路径和负极侧的路径经由电容器3A和电容器3B而接地的四端子电路。
以上述方式连接的电容器3A和电容器3B作为针对在正极侧输入端子4a与负极侧输入端子6a之间以同相输入的、所谓的共模噪声的滤波器起作用。
另外，与实施方式1同样地，正极侧输入环线10a、正极侧输出环线10b、负极侧输入环线11a及负极侧输出环线11b分别具有一部分开放的方形的环形状。正极侧输入环线10a和正极侧输出环线10b设置于双面基板2的在厚度方向上相对的位置，负极侧输入环线11a和负极侧输出环线11b设置于双面基板2的在厚度方向上相对的位置。
此外，在噪声滤波电路1C中，正极侧输入环线10a和正极侧输出环线10b既可以彼此整体相对，但也可以彼此一部分相对。
同样地，负极侧输入环线11a和负极侧输出环线11b既可以彼此整体相对，但也可以彼此一部分相对。
即，就噪声滤波电路1C而言，也可以将电介体层2A的一个面处的输入环线的位置或另一个面处的输出环线的位置错开而对互感的值进行调整。
与实施方式1同样地，从正极侧输入环线10a的一个端部至另一端部的路径的卷绕方向和从正极侧输出环线10b的一个端部至另一端部的路径的卷绕方向相同。从负极侧输入环线11a的一个端部至另一端部的路径的卷绕方向和从负极侧输出环线11b的一个端部至另一端部的路径的卷绕方向相同。
在噪声滤波电路1C中，正极侧输入环线10a和正极侧输出环线10b各环的大小及相对位置关系也与负极侧输入环线11a和负极侧输出环线11b各环的大小及相对位置关系相同。
接下来，对实施方式1涉及的噪声滤波电路1C的动作进行说明。
在噪声滤波电路1C中，与实施方式1同样地，正极侧输入环线10a和正极侧输出环线10b磁耦合，负极侧输入环线11a和负极侧输出环线11b磁耦合。如果将由它们的磁耦合产生的互感分别设为M，也考虑到各环线间的耦合方向，则噪声滤波电路1C能够由图21所示的等效电路表示。
图21所示的连接点12a-1相当于图19和图20中示出的通孔12a的配置部位，连接点12c-1相当于通孔12c的配置部位。另外，连接点12e-1与接地点20连接，在图19和图20中，相当于通孔12e的配置部位。
在图21所示的等效电路中，将连接点12a-1与连接点12e-1之间的路径通过具有电感LESL的ESL3a-1、电容3b-1及等效串联电阻3c-1串联连接而成的电路表示。
同样地，在图21所示的等效电路中，将连接点12c-1与连接点12e-1之间的路径通过具有电感LESL的ESL3a-2、电容3b-2及等效串联电阻3c-2串联连接而成的电路表示。
已知图21所示的正极侧输入环线10a和正极侧输出环线10b磁耦合的部分能够以下述方式进行等效电路转换。
针对正极侧输入环线10a和正极侧输出环线10b，串联连接具有由它们的磁耦合产生的互感M的等效电感器。针对从连接点12a-1分支的路径，串联连接具有使由上述磁耦合产生的互感的正负反转的电感-M的等效电感器。
对于负极侧输入环线11a和负极侧输出环线11b，也进行与上述相同的等效电路转换。
通过对图21中的2个磁耦合部分实施上述等效电路转换，从而作为噪声滤波电路1C的等效电路，获得图22所示的电路。在图22中，等效电感器14a～14f是通过上述等效电路转换而追加的等效电感器。等效电感器14a、14b、14d、14e分别具有M的电感，等效电感器14c、14f分别具有-M的电感。因此，连接点12a-1与连接点12e-1之间的路径及连接点12c-1与连接点12e-1之间的路径中的各电感成为LESL-M。
在噪声滤波电路1C中，以使LESL和M变得相等的方式，对正极侧输入环线10a和正极侧输出环线10b的磁耦合进行调整，对负极侧输入环线11a和负极侧输出环线11b的磁耦合进行调整。
通过以上述方式进行调整，从而连接点12a-1与连接点12e-1之间的路径所具有的电感LESL、连接点12c-1与连接点12e-1之间的路径所具有的电感LESL这两者被消除而大致成为零。
其结果，能够对由ESL3a-1和ESL3a-2的影响导致的滤波性能的劣化进行改善。
图23是表示混合模S参数的电磁场计算结果(Scc21)的图表，该混合模S参数表示针对共模噪声的滤波性能。在图23中，作为对数轴的横轴表示频率，纵轴表示混合模S参数(dB)。另外，在电磁场计算时，作为电容器，使用两个电容为10μF的芯片电容器，输入/输出端子的终端阻抗设为50Ω。
标注有标号a4的实线的曲线为噪声滤波电路1C中的计算结果，标注有标号b4的虚线的曲线为不具有ESL消除构造的噪声滤波电路中的计算结果。
如图23所示，就噪声滤波电路1C而言，与不具有ESL消除构造的电路相比，在与谐振频率即约1MHz相比更高频侧改善了针对共模噪声的滤波性能的劣化。
如上所述，实施方式4涉及的噪声滤波电路1C是电容器3A和电容器3B连接在正极侧的线路与负极侧的线路之间的四端子电路，具有使用了正极侧和负极侧这两组耦合环的ESL消除构造。
通过该ESL消除构造将正极侧的ESL和负极侧的ESL消除，因此能够对由上述ESL的影响导致的滤波性能的劣化进行改善。
特别是能够改善针对共模噪声的滤波性能的劣化。
以上示出了正极侧输入环线10a、正极侧输出环线10b、负极侧输入环线11a及负极侧输出环线11b为方形的环形状的情况，但环形状并不限定于方形。
即，实施方式4中的环线的形状只要是通过流过环路径的电流在环内侧产生一定方向的磁场的形状即可，也可以是长方形等多边形、圆形、楕圆形等。
另外，示出了使用芯片电容器作为电容器3A及电容器3B的情况，但并不限定于此。例如，也可以使用陶瓷电容器、薄膜电容器、电解电容器等电容器。
实施方式5.
图24是表示本发明的实施方式5涉及的噪声滤波电路1D的结构的俯视图。在图24中，对与图1相同的结构要素标注相同标号而省略说明。图25是表示噪声滤波电路1D的结构的俯视透视图。在图25中，对与图2相同的结构要素标注相同标号而省略说明。图26是表示图24的标注有标号A的虚线部的放大图。
噪声滤波电路1D和实施方式1所示出的噪声滤波电路1具有大致相同的结构，但不同之处在于，在正极侧输入环线10a及负极侧输入环线11a各环的内侧具有环调整导体22和键合导线23。
环调整导体22是将本发明中的浮置导体部具体化的导体，在正极侧输入环线10a及负极侧输入环线11a各环的内侧配置有4个。另外，在正极侧输入环线10a的环内配置的环调整导体22通过键合导线23与正极侧输入环线10a电连接。在负极侧输入环线11a的环内配置的环调整导体22通过键合导线23与负极侧输入环线11a电连接。
即，环调整导体22是没有与除了键合导线23以外的导体连接的浮置导体。
例如，如上述实施方式1所说明的那样，流过环部分的导体的电流的环面积越小，由正极侧输入环线10a和正极侧输出环线10b的磁耦合产生的互感越小。
在噪声滤波电路1D中，如图26所示，通过键合导线23在正极侧输入环线10a的多个部位电连接有环调整导体22。由此，流过环部分的导体的电流的环面积变小，能够使由正极侧输入环线10a和正极侧输出环线10b的磁耦合产生的互感减少。此外，该减少量能够通过变更键合导线23的个数及连接部位来进行调整。
另外，在负极侧输入环线11a和负极侧输出环线11b的磁耦合中，也能够通过环调整导体22和键合导线23进行相同的调整。
如上所述，在实施方式5涉及的噪声滤波电路1D中，在正极侧输入环线10a和负极侧输入环线11a各环的内侧配置有环调整导体22。上述环调整导体22通过键合导线23与环线电连接。
通过以上述方式构成，从而能够减少由耦合环产生的互感。另外，也能够通过变更键合导线23的个数及连接部位来对互感的减少量进行调整。
例如，考虑下述情况，即，由于噪声滤波电路1D的制造误差等的原因，耦合环中的磁耦合变得比预想强，在图4所示出的等效电路中LESL小于M。在该情况下，只要以成为适当地消除ESL3a的状态(LESL＝M)的方式变更键合导线23的个数及连接部位来对互感M的减少量进行调整即可。
在以上的说明中，在正极侧输入环线10a和负极侧输入环线11a分别配置4个环调整导体22，通过2个键合导线23将1个环调整导体22与环线电连接，但并不限定于此。
例如，既可以通过大于或等于3个键合导线23将1个环调整导体22与环线电连接，也可以通过1个键合导线23将1个环调整导体22与环线电连接。
即，环调整导体22的个数及键合导线23的个数只要是能够以成为适当地消除ESL3a的状态的方式对互感M的减少量进行调整的个数即可。
并且，将环调整导体22与环线电连接的方法并不限定于键合导线23。
即，在实施方式5中，只要以成为适当地消除ESL3a的状态的方式将环调整导体22与环线电连接即可，并不限制于上述连接方法。
并且，在实施方式5中，示出了在正极侧输入环线10a和负极侧输入环线11a各环的内侧设置有环调整导体22及键合导线23的情况，但并不限定于此。
例如，也可以将环调整导体22及键合导线23设置于正极侧输出环线10b和负极侧输出环线11b各环的内侧。
即，环调整导体22只要设置于正极侧输入环线10a、正极侧输出环线10b、负极侧输入环线11a及负极侧输出环线11b中的至少1个环路径的内侧而与环线电连接即可。
并且，在实施方式5中，示出了将环调整导体22及键合导线23设置在实施方式1所示出的结构中的情况，但也可以设置在实施方式2至实施方式4所示出的结构中，也可以设置在后述的实施方式6所示的结构中。以上述方式构成，也能够获得与上述相同的效果。
实施方式6.
图27是表示本发明的实施方式6涉及的噪声滤波电路1E的结构的俯视图。在图27中，对与图1相同的结构要素标注相同标号而省略说明。图28是表示噪声滤波电路1E的结构的俯视透视图。在图28中，对与图2相同的结构要素标注相同标号而省略说明。图29是表示图27的标注有标号B的虚线部的放大图。
噪声滤波电路1E具有与实施方式1所示出的噪声滤波电路1大致相同的结构，但不同之处在于，连接线8A和连接线9A分别成为蜿蜒(meander)构造。
连接线8A是将电容器3的一个端部与正极侧输入环线10a连接的线路，如图27所示成为蜿蜒状的线路。另外，如图29所示，连接线8A的线路中途的多个部位处的线路间通过键合导线24而电连接。
连接线9A是将电容器3的另一端部与负极侧输入环线11a连接的线路，与连接线8A同样地，成为蜿蜒状的线路。另外，在连接线9A的线路中途的多个部位处，一部分的线路间也通过键合导线24而电连接。
在图3所示出的等效电路中，连接线8和连接线9所具有的各电感为ESL3a所具有的电感LESL的一部分。
另一方面，在噪声滤波电路1E中，蜿蜒状的连接线8A和连接线9A中的多个部位的线路的一部分通过键合导线24而电连接。由此，连接线8A和连接线9A各自的电长度变短，其结果，能够减少ESL3a所具有的电感LESL。
此外，该减少量能够通过变更键合导线24的个数和将线路间连接的部位来进行调整。
如上所述，实施方式6涉及的噪声滤波电路1E是连接线8A和连接线9A为蜿蜒状的线路，通过键合导线24将一部分的线路间电连接。通过以上述方式构成，从而能够对连接线8A与连接线9A各自的电长度进行调整。
例如，考虑下述情况，即，由于噪声滤波电路1E的制造误差等的原因，耦合环中的磁耦合变得比预想弱，在图4所示出的等效电路中LESL大于M。在该情况下，只要以成为适当地消除ESL3a的状态(LESL＝M)的方式变更键合导线24的个数和连接部位来对LESL进行调整即可。
在以上的说明中，通过键合导线24在连接线8A和连接线9A各自的2个部位将线路间电连接，但并不限定于此。
例如，既可以通过键合导线24将大于或等于3个部位的线路间电连接，也可以仅将1个部位的线路间电连接。
即，将蜿蜒状的线路间电连接的个数及连接部位只要是能够以成为适当地消除ESL3a的状态的方式对LESL的减少量进行调整的个数及连接部位即可。
并且，将线路间电连接的方法并不限定于键合导线24。即，在实施方式6中，只要能够以成为适当地消除ESL3a的状态的方式将连接线8A和连接线9A的一部分的线路间电连接即可，并不限制于上述连接方法。
并且，在实施方式6中，示出了针对实施方式1所示的结构设置连接线8A、连接线9A及键合导线24的情况，但它们也可以设置在实施方式3至实施方式5所示出的结构中。
例如，在实施方式3所示出的结构中，也可以通过使连接线17为蜿蜒状的线路，将一部分的线路间电连接来对连接线17的电长度进行调整。
另外，在实施方式4所示出的结构中，也可以通过使连接线21为蜿蜒状的线路，将一部分的线路间电连接来对连接线21的电长度进行调整。
并且，在实施方式4所示出的结构中，也可以通过使连接线8和连接线9为蜿蜒状的线路，将一部分的线路间电连接来对连接线8和连接线9的电长度进行调整。
并且，在实施方式4所示出的结构中，也可以通过使连接线8、连接线9及连接线21为蜿蜒状的线路，将一部分的线路间电连接来对连接线8、连接线9及连接线21的电长度进行调整。
以上述方式构成，也能够获得与上述相同的效果。
此外，本发明能够在其发明的范围内，进行各实施方式的自由组合，或者进行各实施方式的任意结构要素的变形，或者在各实施方式中省略任意的结构要素。
工业实用性
本发明涉及的噪声滤波电路具有能够应用于线间电容器而不会使线路间的平衡度劣化的ESL消除构造，因此能够用于各种无线通信设备。
标号的说明
1、1A～1E、100噪声滤波电路，2、101双面基板，2A、101A电介体层，3、3-1、3A、3B、102电容器，3b、3b-1、3b-2、102b电容，3c、3c-1、3c-2、102c等效串联电阻，4、103正极侧输入线，4a、103a正极侧输入端子，5、104正极侧输出线，5a、104a正极侧输出端子，6、105负极侧输入线，6a、105a负极侧输入端子，7、106负极侧输出线，7a、106a负极侧输出端子，8、8A、9、9A、17、21、107、108连接线，10a、10a-1、109a正极侧输入环线，10b、10b-1、109b正极侧输出环线，11a、11a-1负极侧输入环线，11b、11b-1负极侧输出环线，12a～12f、110a、110b通孔，12a-1、12c-1、12e-1、110a-1、110b-1、110c连接点，13接地导体，13a～13d缺损部，14a～14f等效电感器，15输入线，15a输入端子，16输出线，16a输出端子，18输入环线，19输出环线，20接地点，22环调整导体，23、24键合导线。

Claims (10)

1.一种噪声滤波电路，其特征在于，具有：
第1输入线，其一个端部与第1输入端子连接；
第1输出线，其一个端部与第1输出端子连接；
第2输入线，其一个端部与第2输入端子连接；
第2输出线，其一个端部与第2输出端子连接；
第1输入环线，其一个端部与所述第1输入线的另一端部连接；
第1输出环线，其串联连接在所述第1输入环线的另一端部与所述第1输出线的另一端部之间；
第2输入环线，其一个端部与所述第2输入线的另一端部连接；
第2输出环线，其串联连接在所述第2输入环线的另一端部与所述第2输出线的另一端部之间；
电容器，其串联连接在所述第1输入环线的另一端部与所述第2输入环线的另一端部之间；以及
基板，其具有电介体层，在所述电介体层的一个面设置有所述第1输入线、所述第1输出线、所述第2输入线、所述第2输出线、所述第1输入环线、所述第2输入环线及所述电容器，在所述电介体层的另一个面设置有所述第1输出环线、所述第2输出环线，所述第1输出环线在所述电介体层的厚度方向上与所述第1输入环线相对，所述第2输出环线在所述电介体层的厚度方向上与所述第2输入环线相对，
所述第1输入环线的卷绕方向是与所述第1输出环线相同的方向，
所述第2输入环线的卷绕方向是与所述第2输出环线相同的方向，
所述第1输入环线和所述第1输出环线各环的大小及相对位置关系与所述第2输入环线和所述第2输出环线各环的大小及相对位置关系相同。
2.根据权利要求1所述的噪声滤波电路，其特征在于，
所述第1输入环线及所述第1输出环线、所述第2输入环线及所述第2输出环线配置于所述电容器的正下方的区域。
3.根据权利要求1所述的噪声滤波电路，其特征在于，
具有多个浮置导体部，该多个浮置导体部设置于所述第1输入环线、所述第1输出环线、所述第2输入环线及所述第2输出环线中的至少1个环路径的内侧，与环线电连接。
4.根据权利要求1所述的噪声滤波电路，其特征在于，
将所述第1输入环线与所述电容器之间连接的连接线及将所述第2输入环线与所述电容器之间连接的连接线为蜿蜒状的线路，一部分的线路间被电连接。
5.一种噪声滤波电路，其特征在于，具有：
输入线，其一个端部与输入端子连接；
输出线，其一个端部与输出端子连接；
输入环线，其一个端部与所述输入线的另一端部连接；
输出环线，其串联连接在所述输入环线的另一端部与所述输出线的另一端部之间；
电容器，其一个端部与所述输入环线的另一端部连接；
基板，其具有电介体层，在所述电介体层的一个面设置有所述输入线、所述输出线、所述输入环线及所述电容器，在所述电介体层的另一个面设置有所述输出环线，所述输出环线在所述电介体层的厚度方向上与所述输入环线相对，在所述输出环线的周围设置有接地导体；以及
多个通孔，其是沿所述电介体层的厚度方向而设置的，
所述接地导体具有面积比所述输出环线所占有的面积大的缺损部，
所述输出环线配置于所述缺损部的内侧，
所述输入环线和所述输出环线通过通孔电连接，
所述电容器和所述接地导体通过通孔电连接，
所述输出环线和所述输出线通过通孔电连接，
所述输入环线的卷绕方向是与所述输出环线相同的方向。
6.根据权利要求5所述的噪声滤波电路，其特征在于，
具有多个浮置导体部，该多个浮置导体部设置于所述输入环线及所述输出环线中的至少1个环路径的内侧，与环线电连接。
7.根据权利要求5所述的噪声滤波电路，其特征在于，
将所述输入环线与所述电容器之间连接的连接线为蜿蜒状的线路，一部分的线路间被电连接。
8.一种噪声滤波电路，其特征在于，具有：
第1输入线，其一个端部与第1输入端子连接；
第1输出线，其一个端部与第1输出端子连接；
第2输入线，其一个端部与第2输入端子连接；
第2输出线，其一个端部与第2输出端子连接；
第1输入环线，其一个端部与所述第1输入线的另一端部连接；
第1输出环线，其串联连接至所述第1输入环线的另一端部和所述第1输出线的另一端部；
第2输入环线，其一个端部与所述第2输入线的另一端部连接；
第2输出环线，其串联连接在所述第2输入环线的另一端部与所述第2输出线的另一端部之间；
第1电容器，其一个端部与所述第1输入环线的另一端部连接，另一端部接地；
第2电容器，其一个端部与所述第1电容器的另一端部连接，另一端部与所述第2输入环线的另一端部连接；以及
基板，其具有电介体层，在所述电介体层的一个面设置有所述第1输入线、所述第1输出线、所述第2输入线、所述第2输出线、所述第1输入环线、所述第2输入环线、所述第1电容器及所述第2电容器，在所述电介体层的另一个面设置有所述第1输出环线、所述第2输出环线，所述第1输出环线在所述电介体层的厚度方向上与所述第1输入环线相对，所述第2输出环线在所述电介体层的厚度方向上与所述第2输入环线相对，
所述第1输入环线的卷绕方向是与所述第1输出环线相同的方向，
所述第2输入环线的卷绕方向是与所述第2输出环线相同的方向，
所述第1输入环线和所述第1输出环线各环的大小及相对位置关系与所述第2输入环线和所述第2输出环线各环的大小及相对位置关系相同。
9.根据权利要求8所述的噪声滤波电路，其特征在于，
具有多个浮置导体部，该多个浮置导体部设置于所述第1输入环线、所述第1输出环线、所述第2输入环线及所述第2输出环线中的至少1个环路径的内侧，与环线电连接。
10.根据权利要求8所述的噪声滤波电路，其特征在于，
将所述第1输入环线与所述第1电容器之间连接的连接线、将所述第2输入环线与所述第2电容器之间连接的连接线及将所述第1电容器与所述第2电容器之间连接的连接线中的至少1个为蜿蜒状的线路，一部分的线路间被电连接。
CN201680088099.2A 2016-08-03 2016-08-03 噪声滤波电路 Active CN109565266B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/072762 WO2018025342A1 (ja) 2016-08-03 2016-08-03 ノイズフィルタ回路

Publications (2)

Publication Number Publication Date
CN109565266A true CN109565266A (zh) 2019-04-02
CN109565266B CN109565266B (zh) 2022-07-08

Family

ID=61073937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088099.2A Active CN109565266B (zh) 2016-08-03 2016-08-03 噪声滤波电路

Country Status (5)

Country Link
US (1) US10749494B2 (zh)
JP (1) JP6461437B2 (zh)
CN (1) CN109565266B (zh)
DE (1) DE112016007021B4 (zh)
WO (1) WO2018025342A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230307835A1 (en) * 2021-02-24 2023-09-28 Bluehalo, Llc System and method for a digitally beamformed phased array feed

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309859B2 (en) 2018-07-17 2022-04-19 Kabushiki Kaisha Toyota Chuo Kenkyusho Noise filter
JP7306106B2 (ja) * 2018-07-17 2023-07-11 株式会社豊田中央研究所 ノイズフィルタ
CN108738228B (zh) * 2018-07-23 2021-10-29 维沃移动通信有限公司 一种电路板组件及终端
JP6602518B1 (ja) * 2019-03-07 2019-11-06 三菱電機株式会社 ノイズフィルタ回路
JP7423919B2 (ja) 2019-07-02 2024-01-30 株式会社デンソー 電子装置
JP2021141499A (ja) * 2020-03-06 2021-09-16 株式会社豊田中央研究所 コモンモードノイズフィルタ
JP2022162441A (ja) * 2021-04-12 2022-10-24 日立Astemo株式会社 フィルタ装置及び電力変換装置
WO2023153283A1 (ja) * 2022-02-09 2023-08-17 株式会社村田製作所 フィルタ装置、高周波モジュール、および通信装置
JP7486692B2 (ja) 2022-03-30 2024-05-17 三菱電機株式会社 ノイズフィルタ回路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469545A (zh) * 2002-06-11 2004-01-21 Nec东金株式会社 宽带除噪特性好、构造小型简单的传送线路型噪声滤波器
CN1497841A (zh) * 2002-09-27 2004-05-19 京瓷株式会社 噪声滤波器
JP2005136842A (ja) * 2003-10-31 2005-05-26 Tdk Corp フィルタ
CN1841895A (zh) * 2005-03-31 2006-10-04 Tdk株式会社 滤波器电路及电源装置
CN1914797A (zh) * 2004-08-25 2007-02-14 株式会社村田制作所 噪声滤波器和噪声滤波器阵列
CN101490953A (zh) * 2006-07-27 2009-07-22 株式会社村田制作所 噪声滤波器阵列
WO2011086822A1 (ja) * 2010-01-14 2011-07-21 エルメック株式会社 コモンモードフィルタおよびコモンモードフィルタ用インダクタ
JP2011166635A (ja) * 2010-02-15 2011-08-25 Nec Tokin Corp 分布定数型ノイズフィルタ
JP5183830B1 (ja) * 2012-04-18 2013-04-17 三菱電機株式会社 ノイズフィルタ装置
CN103119851A (zh) * 2010-09-24 2013-05-22 佳能株式会社 噪声滤波器
WO2015107810A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 ノイズフィルタ
JP2016031965A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 プリント基板
CN105723598A (zh) * 2013-10-17 2016-06-29 三菱电机株式会社 噪声滤波器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386586B2 (ja) 2009-07-27 2014-01-15 松江エルメック株式会社 コモンモードフィルタ
JP5724804B2 (ja) 2011-09-30 2015-05-27 株式会社村田製作所 回路モジュール
KR101968585B1 (ko) * 2016-02-05 2019-04-12 주식회사 아모텍 차동 및 공통 모드 겸용 필터

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469545A (zh) * 2002-06-11 2004-01-21 Nec东金株式会社 宽带除噪特性好、构造小型简单的传送线路型噪声滤波器
CN1497841A (zh) * 2002-09-27 2004-05-19 京瓷株式会社 噪声滤波器
JP2005136842A (ja) * 2003-10-31 2005-05-26 Tdk Corp フィルタ
CN1914797A (zh) * 2004-08-25 2007-02-14 株式会社村田制作所 噪声滤波器和噪声滤波器阵列
CN1841895A (zh) * 2005-03-31 2006-10-04 Tdk株式会社 滤波器电路及电源装置
CN101490953A (zh) * 2006-07-27 2009-07-22 株式会社村田制作所 噪声滤波器阵列
WO2011086822A1 (ja) * 2010-01-14 2011-07-21 エルメック株式会社 コモンモードフィルタおよびコモンモードフィルタ用インダクタ
JP2011166635A (ja) * 2010-02-15 2011-08-25 Nec Tokin Corp 分布定数型ノイズフィルタ
CN103119851A (zh) * 2010-09-24 2013-05-22 佳能株式会社 噪声滤波器
CN103119851B (zh) * 2010-09-24 2015-01-07 佳能株式会社 噪声滤波器
JP5183830B1 (ja) * 2012-04-18 2013-04-17 三菱電機株式会社 ノイズフィルタ装置
CN105723598A (zh) * 2013-10-17 2016-06-29 三菱电机株式会社 噪声滤波器
WO2015107810A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 ノイズフィルタ
JP2016031965A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 プリント基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230307835A1 (en) * 2021-02-24 2023-09-28 Bluehalo, Llc System and method for a digitally beamformed phased array feed
US11862871B2 (en) * 2021-02-24 2024-01-02 Bluehalo, Llc System and method for a digitally beamformed phased array feed

Also Published As

Publication number Publication date
DE112016007021B4 (de) 2023-08-17
JPWO2018025342A1 (ja) 2018-11-15
WO2018025342A1 (ja) 2018-02-08
CN109565266B (zh) 2022-07-08
US10749494B2 (en) 2020-08-18
JP6461437B2 (ja) 2019-01-30
DE112016007021T5 (de) 2019-03-21
US20190341902A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
CN109565266A (zh) 噪声滤波电路
US5095357A (en) Inductive structures for semiconductor integrated circuits
CN103985503B (zh) 用于射频、微波、以及毫米波集成电路的具有增强共模抑制的集成变压器巴伦
CN203931711U (zh) 共模噪声滤波器
JP6801826B2 (ja) フィルタ素子
JP2007243208A (ja) バラン変成器
CN102447452B (zh) 体声波共振组件与体声波滤波器及其方法
JP5051062B2 (ja) 薄膜バラン
JP3671520B2 (ja) バラン素子
CN107305807A (zh) 电子部件
CN208753080U (zh) Lc滤波器
US7671704B2 (en) LC resonant circuit
CN106816260A (zh) 电子部件
US9263950B2 (en) Coupled inductors for improved power converter
US10848120B2 (en) Multilayer LC filter
JP2017092434A (ja) コモンモードノイズフィルタ
CN107871585A (zh) 电子部件
CN109148108A (zh) 线圈
JP2004087524A (ja) 回路基板およびこれを用いた電子機器
JP2007173759A (ja) 高周波モジュール及びその製造方法
US9083310B2 (en) Laminated structural type balun
JPH04101403A (ja) 電子部品及びその製造方法
CN114284237B (zh) 具有电源管理功能的金属布线层结构及其制备方法
JP4818303B2 (ja) 積層チップ型高周波半導体装置
WO2023149279A1 (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant