JP3671520B2 - バラン素子 - Google Patents
バラン素子 Download PDFInfo
- Publication number
- JP3671520B2 JP3671520B2 JP14880496A JP14880496A JP3671520B2 JP 3671520 B2 JP3671520 B2 JP 3671520B2 JP 14880496 A JP14880496 A JP 14880496A JP 14880496 A JP14880496 A JP 14880496A JP 3671520 B2 JP3671520 B2 JP 3671520B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- pattern
- coil pattern
- conductor layer
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、主として移動体通信機器等の高周波回路に用いられ、多層基板上にパターンで構成されたバラン素子に関する。
【0002】
【従来の技術】
携帯電話等の移動体通信機器では、小型化や薄型化のために、高周波回路のインダクタ素子やトランス素子およびバラン素子は回路基板上のパターンで構成されることが多い。
【0003】
まず、従来のインダクタンス素子について説明する。図7に従来のインダクタ素子の構成を示す。図7において、101、102は誘電体層、103は第1の導体層、104は第2の導体層、105はコイルパターン、106、107はスルーホール、108は引き出しパターン、109は配線パターン、110はグランド層である。図7に示す例は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層103にスパイラル形状のコイルパターン105が形成されている。コイルパターン105の内側の端はスルーホール106により第2の導体層104に形成された引き出しパターン108に接続され、引き出しパターン108を通じて、さらにスルーホール107により第1の導体層の配線パターン109に接続されている。このようにコイルパターンが基板上のパターンで構成できるため、回路の薄型化に有利である。また、チップインダクタを用いないめ、低コスト化が図れるという利点がある。
【0004】
次に、従来のトランス素子について説明する。図8に従来のトランス素子の構成を示す。図8において、120、121は誘電体層、122は第1の導体層、123は第2の導体層、124は第1のコイルパターン、125は第2のコイルパターン、126、127は引き出しパターン、128、129、130、131はスルーホール、132、133は配線パターン、134はグランド層である。図8に示す例は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層122に2重スパイラル形状のコイルパターン124および125が形成されている。コイルパターン124および125の内側の端はそれぞれスルーホール128および129により第2の導体層123に形成された引き出しパターン126および127に接続され、さらに引き出しパターン126および127は、それぞれスルーホール130および131により第1の導体層の配線パターン132および133に接続されている。このようにトランス素子が基板上のパターンで構成できるため、回路の薄型化に有利である。また、チップインダクタを用いないめ、低コスト化が図れるという利点がある。
【0005】
次に、従来のバラン素子について説明する。図9に従来のバラン素子の構成を示す。図9において、141、142は誘電体層、143は第1の導体層、144は第2の導体層、145は第1のコイルパターン、146は第2のコイルパターン、147は第3のコイルパターン、148は引き出し線、149、150、151はスルーホール、152は配線パターン、153はグランド層である。図9に示す例は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層143にコイルパターン145が形成されている。コイルパターン145は2つのスパイラル形状のパターンの外側の端を接続した形状であり、前記2つのスパイラル形状は互いに反対巻きとなっている。また、第2の電極層144に第2のコイルパターン146および第3のコイルパターン147が形成されている。ここで第2および第3のコイルパターンは互いに反対巻きとなっており、第一のコイルパターンの二つのスパイラル状のパターンに相対して、それぞれ第2および第3のコイルパターンが配置されている。さらに、第2および第3のコイルパターンの内側の端はそれぞれスルーホール150および151によりグランド層153に接続されており、第1のコイルパターン145の片方の端はスルーホール149によってグランド層153に接続されている。また第1のコイルパターンの他方の端は引き出し線148によって第1の電極層143に形成された配線パターン152に接続されている。このようにバラン素子が引き出し線以外は基板内のパターンで構成できるため、回路の薄型化に有利である。また、チップインダクタを用いないめ、低コスト化が図れるという利点がある。
【0007】
【発明が解決しようとする課題】
上記のバラン素子では、二組のコイルパターンを基板上に並べて形成する必要があり、パターンの占有面積が大きくなるという問題があった。また、引き出し線を必要とし、この引き出し線がコイルパターンを横切るために特性が劣化するという問題があった。
【0008】
本発明は、上記課題を解決するものであり、小さな面積でコイル間に大きな結合が得られ、引き出しパターンまたは引き出し線の影響による結合の劣化を生じないバラン素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
この目的を解決するために、本発明は3層以上の導体層をもつ多層基板の第1の導体層に互いに2重スパイラル構成とした第1および第2のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1および第2のコイルパターンと反対巻きで互いに2重スパイラル構成とした第3および第4のコイルパターンを形成し、前記第1のコイルパターンの内側の端と前記第3のコイルパターンの内側の端をスルーホールで接続し、前記第2のコイルパターンの内側の端と前記第4のコイルパターンの内側の端をスルーホールで第3の導体層のグランドパターンに接続し、前記第3のコイルパターンの外側の端をスルーホールで前記グランドパターンに接続して構成するものである。
【0010】
上記発明によれば、各コイルパターンが互いに相対して配置され、かつ接近して構成されている。これによりコイル間の結合の大きくなり、良好な特性のバラン素子が得られるという効果がある。または同等の結合を得るための基板面積が小さくなるため、機器の小型化を図れるという効果がある。
【0013】
【発明の実施の形態】
3層以上の導体層をもつ多層基板の第1の導体層に互いに2重スパイラル構成とした第1および第2のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1および第2のコイルパターンと反対巻きで互いに2重スパイラル構成とした第3および第4のコイルパターンを形成し、前記第1のコイルパターンの内側の端と前記第3のコイルパターンの内側の端をスルーホールで接続し、前記第2のコイルパターンの内側の端と前記第4のコイルパターンの内側の端をスルーホールで第3の導体層のグランドパターンに接続し、前記第3のコイルパターンの外側の端をスルーホールで前記グランドパターンに接続して構成するものである。
【0014】
また、4層以上の導体層をもつ多層基板の第1の導体層にスパイラル形状の第1のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1のコイルパターンと反対巻きのスパイラル形状の第2のコイルパターンを形成し、前記第1の導体層と対面する第3の導体層に前記第1のコイルパターンと同方向巻きのスパイラル形状の第3のコイルパターンを形成し、前記第1、第2および第3のコイルパターンの内側の端をスルーホールで第4の導体層のグランドパターンに接続して構成するものである。
【0015】
また、3層以上の導体層をもつ多層基板の第1の導体層に互いに2重スパイラル構成とした第1および第2のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1および前記第2のコイルパターンと反対巻きでスパイラル形状とした第3のコイルパターンを形成し、前記第1、前記第2および前記第3のコイルパターンの内側の端をスルーホールで第3の導体層のグランドパターンに接続して構成するものである。
【0016】
以下、図面を参照して本発明の実施例について説明する。
(実施例1)
図1は、本発明によるインダクタ素子を示す斜視図である。図において、1、2は誘電体層、3は第1の導体層、4は第2の導体層、5は第1のコイルパターン、6は第2のコイルパターン、7、8はスルーホール、9は配線パターン、10はグランド層である。図1に示す基板は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層3にスパイラル形状の第1のコイルパターン5が形成されている。また第2の導体層4にスパイラル形状の第2のコイルパターン6が形成されている。ここで、第1のコイルパターン5と第2のコイルパターン6は互いに反対巻きのスパイラルとなっており、また互いに相対した位置に設けられている。さらに、第1のコイルパターン5と第2のコイルパターン6のそれぞれの内側の端がスルーホール7により接続されている。また、第2のコイルパターン6の外側の端がスルーホール8により第1の導体層に設けられた配線パターン9に接続されている。
【0017】
図6(a)は本発明によるインダクタ素子の等価回路である。図1と図6(a)で括弧付き符号(イ)、(ロ)はそれぞれの端子に対応している。
【0018】
図1に示すように、第1のコイルパターン5と第2のコイルパターン6が相対して接近して構成されており、コイルパターンに電流を流したときに電流が同方向に流れるため磁力線が互いに強め合うことになり、大きなインダクタンス値を得ることができる。さらに、従来のような引き出しパターンを必要としないため、引き出しパターンがコイルパターンを横切るためにインダクタンス値が減少することを避けることができる。
【0019】
また、第2のコイルパターン6は、スルーホール8により第1の導体層に構成された配線パターン9に接続されているのでインダクタ素子の2つの端子は同一の導体層上にあり、周辺の回路が構成しやすくなっている。
尚、本実施例ではグランド層を構成する場合について示したが、グランド層なしとし、2層の電極層の多層基板を用いてもインダクタ素子を構成できる。
【0020】
(実施例2)
図2は、本発明によるトランス素子を示す斜視図である。図2において、11、12は誘電体層、13は第1の導体層、14は第2の導体層、15は第1のコイルパターン、16は第2のコイルパターン、17は第3のコイルパターン、18は第4のコイルパターン、19、20、21、22はスルーホール、23、24は配線パターン、25はグランド層である。第1の導体層13に第1のコイルパターン15および第2のコイルパターン16が形成されている。これらは互いに2重スパイラル構成となっている。また第2の導体層14に第3のコイルパターン17および第4のコイルパターン18が形成されている。これらも互いに2重スパイラル構成であるが、第1および第2のコイルパターンとは反対巻きのスパイラルである。そして、これら第1および第2のコイルパターンと第3および第4のコイルパターンは互いに相対した位置に構成されている。また、第1のコイルパターン15と第3のコイルパターン17のそれぞれの内側の端がスルーホール19により接続されており、第2のコイルパターン16と第4のコイルパターン18のそれぞれの内側の端がスルーホール20により接続されている。また、第3のコイルパターン17の外側の端がスルーホール21により第1の導体層13に設けられた配線パターン23に接続されており、第4のコイルパターン18の外側の端がスルーホール22により第1の導体層13に設けられた配線パターン24に接続されている。したがって、第1および第3のコイルパターンは連結されて1つのコイルを、また、第2および第4のコイルパターンはもう1つのコイルを構成している。
【0021】
図6(b)は本発明によるトランス素子の等価回路である。図2と図6(b)で括弧付きの符号(イ)、(ロ)、(ハ)及び(ニ)はそれぞれの端子に対応している。
【0022】
図2に示すように、第1および第2のコイルパターンと第3および第4のコイルパターンが相対し、接近して構成されている。コイルパターンに電流を流したときには第1のコイルパターンと第3のコイルパターンに同方向の電流が流れ、第2および第3のコイルパターンに同方向に電流が流れる。そのため互いにインダクタンスを強め合うとになり、結合の大きいトランスが得られる。さらに、従来のような引き出しパターンを必要としないため、引き出しパターンがコイルパターンを横切るためにインダクタンス値が減少し、トランスの結合が小さくなることを避けることができる。
【0023】
また、第3および第4のコイルパターンは、スルーホール21および22により第1の導体層に構成された配線パターン23および24に接続されているため、トランス素子の4つの端子はすべて同一の導体層上にあり、周辺の回路が構成しやすくなっている。
【0024】
尚、本実施例でも実施例1と同様にグランド層を構成する場合について示したが、グランド層なしで、電極層が2層の多層基板を用いてもインダクタ素子を構成できる。
【0025】
(実施例3)
図3は、本発明によるバラン素子を示す斜視図である。図3において、31、32は誘電体層、33は第1の導体層、34は第2の導体層、35は第1のコイルパターン、36は第2のコイルパターン、37は第3のコイルパターン、38は第4のコイルパターン、39、40、41、42、43はスルーホール、44は配線パターン、45はグランド層である。図3に示す基板は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層33に第1のコイルパターン35および第2のコイルパターン36が形成されている。これらは互いに2重スパイラル構成となっている。また第2の導体層34に第3のコイルパターン37および第4のコイルパターン38が形成されている。これらも互いに2重スパイラル構成であるが、第1および第2のコイルパターンとは反対巻きのスパイラルである。そして、これら第1および第2のコイルパターンと第3および第4のコイルパターンは互いに相対した位置に構成されている。ここまでは、上述の実施例2と同様の構成である。違いは以下の点である。まず第1のコイルパターン35と第3のコイルパターン37のそれぞれの内側の端がスルーホール39により接続されている。第2のコイルパターン36と第4のコイルパターン38のそれぞれの内側の端がスルーホール40により接続され、さらにスルーホール41によってグランドパターン45に接続されている。また、第3のコイルパターン37の外側の端がスルーホール42によりグランド層45に接続されており、第4のコイルパターン38の外側の端がスルーホール43により第1の導体層33に設けられた配線パターン44に接続されている。したがって、第1および第3のコイルパターンは連結されて一つのコイルを構成し、第2および第4のコイルパターンがこれに結合した形となっている。
【0026】
図6(c)は本発明によるバラン素子の等価回路である。図3と図6(c)で括弧付きの符号(イ)、(ロ)、(ハ)及び(ニ)はそれぞれの端子に対応している。図3および図6(c)で(イ)は不平衡側であり、(ロ)および(ハ)は平衡側である。
【0027】
ここで、図3に示すように、第1および第2のコイルパターンと第3および第4のコイルパターンが相対し、接近して構成されている。コイルパターンに電流を流したときには第1のコイルパターンと第3のコイルパターンに同方向の電流が流れることにより、互いにインダクタンスを強め合うことになり、第2および第4のコイルパターンとの結合が大きいバラン素子が得られる。これによりコイルを単一面あるいは従来例のように二対のコイルを2層に配置したパターンで構成した場合に比べ大幅に基板面積を小さくすることができる。さらに、従来のような引き出しパターンを必要としないため、引き出しパターンがコイルパターンを横切るためにインダクタンス値が減少し、バラン特性が悪化することを避けることができる。
【0028】
また、第4のコイルパターン38は、スルーホール43により第1の導体層に構成された配線パターン44に接続されているため、バラン素子の3つの端子はすべて同一の導体層上にあり、周辺の回路が構成しやすくなっている。
【0029】
(実施例4)
図4は、本発明によるバラン素子を示す斜視図である。図4で、51、52、53は誘電体層、54は第1の導体層、55は第2の導体層、56は第3の導体層、57は第1のコイルパターン、58は第2のコイルパターン、59は第3のコイルパターン、60、61、62はスルーホール、63はグランド層である。図3に示す基板は、4層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層54に第1のコイルパターン57が形成されている。また第2の導体層55に第2のコイルパターン58が形成されている。また第3の導体層56に第3のコイルパターン59が形成されている。ここで第1のコイルパターンと第2のコイルパターンとは同方向巻きのスパイラルであるが、第1のコイルパターンと第3のコイルパターンとは反対巻きのスパイラルとしている。そして、これら第1、第2および第3のコイルパターンは互いに相対した位置に構成されている。また、第1、第2および第3のコイルパターンの内側の端がそれぞれスルーホール60および61により接続され、さらにスルーホール62によってグランドパターン63に接続されている。
【0030】
本実施例のバランの等価回路も図6(c)である。図4と図6(c)で括弧付きの符号(イ)、(ロ)、(ハ)及び(ニ)はそれぞれの端子に対応している。つまり、図4および図6(c)で(イ)は不平衡側であり、(ロ)および(ハ)は平衡側である。
【0031】
ここで、図4に示すように、第1と第2および第1と第3の各コイルパターンが相対し、接近して構成されている。さらに第1のコイルパターンを挟むように第2および第3のコイルパターンが構成されているため、結合の大きいバランを得ることができる。これによりコイルを単一層または2層のパターンで構成した場合に比べ大幅に基板面積を小さくすることができる。また、引き出しパターンにより、バラン特性が悪化することを避けることができることは実施例3と同様である。
【0032】
また、スルーホール60、61および62をまとめて1本のスルーホールで構成できるので、各コイルパターンの内側の端は1本のスルーホールで接続することができる。これによりスルーホール加工のコストが低減でき、また、基板面積も小さくできる。
【0033】
尚、本実施例では各コイルパターンの外側の端は各導体層にあるとしたが、実施例3と同様にして、各端をスルーホールを用いて同一の導体層上に設けた配線パターンに接続することができる。これにより、バラン素子の3つの端子はすべて同一の導体層上となり、周辺の回路が構成しやすくなる。
【0034】
また、本実施例では第1のコイルパターンを第2および第3のコイルパターンで挟む構成としたが、各コイルパターンを構成する層の順序を入れ替えてもよい。
【0035】
(実施例5)
図5は、本発明によるバラン素子を示す斜視図である。図5において、71、72は誘電体層、73は第1の導体層、74は第2の導体層、75は第1のコイルパターン、76は第2のコイルパターン、77は第3のコイルパターン、78、79、80はスルーホール、81は配線パターン、82はグランド層である。図5に示す基板は、3層の導体層をもつ多層基板であるが、見やすくするため各誘電体層ごとに分けて表示している。第1の導体層73に第1のコイルパターン75および第2のコイルパターン76が形成されている。これらは互いに2重スパイラル構成となっている。また第2の導体層74に第3のコイルパターン77が形成されている。この第3のコイルパターン77は、第1および第2のコイルパターンとは反対巻きのスパイラルである。そして、これら第1および第2のコイルパターンと第3のコイルパターンは互いに相対した位置に構成されている。さらに、第1のコイルパターン75と第2のコイルパターン76および第3のコイルパターン77のそれぞれの内側の端がスルーホール78および79によりグランド層82に接続されている。また、第3のコイルパターン77の外側の端がスルーホール80により第1の導体層73に設けられた配線パターン81に接続されている。
【0036】
本発明によるバラン素子の等価回路は図6(c)に示すものである。図5と図6(c)で括弧付きの符号(イ)、(ロ)、(ハ)及び(ニ)はそれぞれの端子に対応している。すなわち図5および図6(c)で(イ)は不平衡側であり、(ロ)および(ハ)は平衡側である。
【0037】
ここで、図5に示すように、第1および第2のコイルパターンが同一の平面上の2重スパイラル構成をとり、これらと第3のコイルパターンが相対し、かつ接近して構成されているため、結合の大きいバランを得ることができる。これによりコイルを単一面のパターンまたは従来例のように2対のコイルを2層に配置したパターンで構成した場合に比べ大幅にパターン面積を小さくすることができる。また、第3のコイルパターン77は第2のコイルパターン76よりグランド層に近く配置されている。グランド層に近いとコイルのインダクタンス値が低下する傾向にある。そのため第1のコイルパターン75に対する第2のコイルパターン76の結合と同等の結合を得ようとすると、第3のコイルパターン77の巻き数を増やす必要がある。ここで第2の導体層74は他にコイルパターンがないため第3のコイルパターン77の巻き数を第2のコイルパターン76に比べて増やすことができる。したがって、第1のコイルパターン75との結合を第2のコイルパターン76と同等にとることができ、バランとして良好な平衡特性が実現できる。
【0038】
尚、実施例1、2、3、4及び5でコイルパターンは同心円状としたが、楕円や4角形または多角形等の任意の形のスパイラル形状のコイルパターンを用いることができる。
【0044】
【発明の効果】
本発明のバラン素子によれば、次の効果が得られる。各コイルパターンが互いに相対して配置され、かつ接近して構成されている。これによりコイル間の結合の大きくなり、良好な特性のバラン素子が得られるという効果がある。または同等の結合を得るための基板面積が小さくなるため、機器の小型化を図れるという効果がある。
【0045】
さらに、各コイルパターンの内側の端からの引き出しパターンが不要であるから、引き出しパターンの影響によりインダクタンス値が減少して、コイルの結合が劣化することを避けることができるという効果がある。
【0046】
また、1本のスルーホールで構成でき、基板面積が縮小され、加工コストも低減できるという効果がある。
【0047】
また、平衡側の二つのコイルの巻き数をそれぞれ変えることができ、良好な平衡特性が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例1のインダクタ素子の構成を示す斜視図
【図2】本発明の実施例2のトランス素子の構成を示す斜視図
【図3】本発明の実施例3のバラン素子の構成を示す斜視図
【図4】本発明の実施例4のバラン素子の構成を示す斜視図
【図5】本発明の実施例5のバラン素子の構成を示す斜視図
【図6】(a)実施例1のインダクタ素子の等価回路を示す図
(b)実施例2のトランス素子の等価回路を示す図
(c)実施例3、4及び5のバラン素子の等価回路を示す図
【図7】従来のインダクタ素子の構成を示す斜視図
【図8】従来のトランス素子の構成を示す斜視図
【図9】従来のバラン素子の構成を示す斜視図
【符号の説明】
1、2、11、12、31、32、51、52、53、71、72、101、102、120、121、141、142 誘電体層
3、13、33、54、73、103、122、143 第1の導体層
4、14、34、55、74、104、123、144 第2の導体層
56 第3の導体層
5、15、35、57、75、105、124、145 第1のコイルパターン
6、16、36、58、76、106、125、146 第2のコイルパターン
17、37、59、77、147 第3のコイルパターン
18、38 第4のコイルパターン
7、19、20、21、22、39、40、41、42、43、60、61、62、78、79、80、106、107、128、129、130、131、149、150、151 スルーホール
108、126、127 引き出しパターン
148 引き出し線
Claims (3)
- 3層以上の導体層をもつ多層基板の第1の導体層に互いに2重スパイラル構成とした第1および第2のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1および前記第2のコイルパターンと反対巻きで互いに2重スパイラル構成とした第3および第4のコイルパターンを形成し、前記第1のコイルパターンの内側の端と前記第3のコイルパターンの内側の端を第1のスルーホールで接続し、前記第2のコイルパターンの内側の端と前記第4のコイルパターンの内側の端を第2のスルーホールで第3の導体層のグランドパターンに接続し、前記第3のコイルパターンの外側の端を第3のスルーホールで前記グランドパターンに接続して構成したバラン素子。
- 4層以上の導体層をもつ多層基板の第1の導体層にスパイラル形状の第1のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1のコイルパターンと同方向巻きのスパイラル形状の第2のコイルパターンを形成し、前記第1の導体層と対面する第3の導体層に前記第1のコイルパターンと反対巻きのスパイラル形状の第3のコイルパターンを形成し、前記第1、前記第2および前記第3のコイルパターンの内側の端をスルーホールで第4の導体層のグランドパターンに接続して構成したバラン素子。
- 3層以上の導体層をもつ多層基板の第1の導体層に互いに2重スパイラル構成とした第1および第2のコイルパターンを形成し、前記第1の導体層と対面する第2の導体層に前記第1および前記第2のコイルパターンと反対巻きでスパイラル形状とした第3のコイルパターンを形成し、前記第1、前記第2および前記第3のコイルパターンの内側の端をスルーホールで第3の導体層のグランドパターンに接続して構成したバラン素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14880496A JP3671520B2 (ja) | 1996-06-11 | 1996-06-11 | バラン素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14880496A JP3671520B2 (ja) | 1996-06-11 | 1996-06-11 | バラン素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09330816A JPH09330816A (ja) | 1997-12-22 |
JP3671520B2 true JP3671520B2 (ja) | 2005-07-13 |
Family
ID=15461087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14880496A Expired - Fee Related JP3671520B2 (ja) | 1996-06-11 | 1996-06-11 | バラン素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3671520B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6198374B1 (en) * | 1999-04-01 | 2001-03-06 | Midcom, Inc. | Multi-layer transformer apparatus and method |
JP4678563B2 (ja) * | 1999-05-25 | 2011-04-27 | 日立金属株式会社 | 積層型コモンモードチョークコイル |
US6588090B1 (en) * | 1999-06-03 | 2003-07-08 | Nikon Corporation | Fabrication method of high precision, thermally stable electromagnetic coil vanes |
US6396362B1 (en) * | 2000-01-10 | 2002-05-28 | International Business Machines Corporation | Compact multilayer BALUN for RF integrated circuits |
US6717502B2 (en) * | 2001-11-05 | 2004-04-06 | Atheros Communications, Inc. | Integrated balun and transformer structures |
GB0328072D0 (en) * | 2003-12-03 | 2004-01-07 | South Bank Univ Entpr Ltd | Stacked transformer |
US7251466B2 (en) * | 2004-08-20 | 2007-07-31 | Xceive Corporation | Television receiver including an integrated band selection filter |
JP4842052B2 (ja) * | 2006-08-28 | 2011-12-21 | 富士通株式会社 | インダクタ素子および集積型電子部品 |
JP4674590B2 (ja) * | 2007-02-15 | 2011-04-20 | ソニー株式会社 | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
JP4946876B2 (ja) * | 2008-01-09 | 2012-06-06 | ソニー株式会社 | バラン共振器、半導体装置および受信装置 |
JP4708469B2 (ja) | 2008-02-29 | 2011-06-22 | Tdk株式会社 | バルントランス |
CN101567248B (zh) * | 2008-02-29 | 2012-07-25 | Tdk株式会社 | 使用鼓形芯的平衡-不平衡变压器 |
US8237269B2 (en) * | 2008-08-01 | 2012-08-07 | Qualcomm Incorporated | High Q transformer disposed at least partly in a non-semiconductor substrate |
JP4877313B2 (ja) * | 2008-11-27 | 2012-02-15 | Tdk株式会社 | 表面実装型バルントランス |
JP2014074638A (ja) * | 2012-10-04 | 2014-04-24 | Kyocera Document Solutions Inc | 差動トランス式磁気センサー |
CN208819684U (zh) | 2016-03-16 | 2019-05-03 | 株式会社村田制作所 | 多层基板 |
CN109872869B (zh) * | 2017-12-04 | 2021-12-28 | 万国半导体(开曼)股份有限公司 | 一种隔离耦合结构 |
CN116564941A (zh) * | 2022-01-27 | 2023-08-08 | 无锡华润上华科技有限公司 | 隔离变压器及其制造方法、半导体器件 |
-
1996
- 1996-06-11 JP JP14880496A patent/JP3671520B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09330816A (ja) | 1997-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3671520B2 (ja) | バラン素子 | |
TWI441211B (zh) | 變壓器 | |
US6396362B1 (en) | Compact multilayer BALUN for RF integrated circuits | |
US10090096B2 (en) | Common mode choke coil | |
JP6024418B2 (ja) | コモンモードフィルタ | |
KR20040014973A (ko) | 트랜스포머 및 집적 회로 및 이동 장치 및 트랜스포머설계 방법 | |
JPWO2006008878A1 (ja) | コイル部品 | |
JP2002373810A (ja) | チップ型コモンモードチョークコイル | |
JP6582463B2 (ja) | 巻線型チップトランスおよび分配器 | |
TW200818459A (en) | On-chip inductor | |
US7439842B2 (en) | Laminated balun transformer | |
EP1498913B1 (en) | High-Q inductor for high frequency | |
JP7194875B2 (ja) | 巻線型コイル部品およびそれを用いた直流電流重畳回路 | |
JP6551256B2 (ja) | コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路 | |
JP6724866B2 (ja) | コイル部品およびその周波数特性の変更方法 | |
WO2017086283A1 (ja) | Lc複合デバイス | |
CN107045925A (zh) | 线圈部件 | |
US20210280355A1 (en) | Coil device | |
JP3766262B2 (ja) | バラントランス | |
TW200917290A (en) | Symmetrical inductor device | |
JPS59114807A (ja) | プリント多層コイル | |
JP2000306729A (ja) | 積層型コイル装置 | |
US6559750B2 (en) | Transformer and electrical device using the same | |
JP2020021997A (ja) | Lcフィルタ | |
TWI833683B (zh) | 電路板模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |