WO2017086283A1 - Ｌｃ複合デバイス - Google Patents

Ｌｃ複合デバイス Download PDF

Info

Publication number
WO2017086283A1
WO2017086283A1 PCT/JP2016/083747 JP2016083747W WO2017086283A1 WO 2017086283 A1 WO2017086283 A1 WO 2017086283A1 JP 2016083747 W JP2016083747 W JP 2016083747W WO 2017086283 A1 WO2017086283 A1 WO 2017086283A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
capacitor
inductor
composite device
loop
Prior art date
Application number
PCT/JP2016/083747
Other languages
English (en)
French (fr)
Inventor
石塚　健一
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201690001306.1U priority Critical patent/CN208141948U/zh
Priority to JP2017551868A priority patent/JP6665865B2/ja
Publication of WO2017086283A1 publication Critical patent/WO2017086283A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters

Definitions

  • the present invention relates to an LC composite device including an inductor and a capacitor.
  • An element IPD Integrated Passive Device in which an inductor and a capacitor are integrally formed on a semiconductor substrate by a thin film process is particularly promising as a composite passive component for a mobile terminal because it is small and thin.
  • Patent Document 1 In order to construct a small and thin IPD including both an inductor element and a capacitor element, for example, as shown in Patent Document 1, an inductor is disposed beside a capacitor, or Patent Document 2 shows. Thus, a structure in which an inductor is arranged on the upper part of the capacitor is employed.
  • JP-A-6-53406 Japanese Patent Laid-Open No. 2001-44778
  • Patent Document 1 when a capacitor and an inductor are juxtaposed, it is difficult to obtain a small LC composite device. Further, as shown in Patent Document 2, when a capacitor and an inductor are arranged in a stacked manner, the magnetic field of the inductor is blocked by electrodes for constituting the capacitor, and it is difficult to form an inductor having a high Q value. If the area of the capacitor electrode is reduced, it is difficult to block the magnetic field of the inductor element, but it is difficult to obtain a capacitor having a large capacity.
  • An object of the present invention is to provide an LC composite device having a predetermined inductance and a predetermined capacitance while suppressing an increase in size and deterioration of a Q value.
  • An LC composite device comprising:
  • the inductor includes a loop-shaped inductor pattern having a first end and a second end,
  • the capacitor includes a capacitor pattern having an inner and outer diameter substantially equal to the loop-shaped inductor pattern, the loop-shaped pattern being separated by one or more cuts, and the inductor It has a common central axis with the central axis of the pattern.
  • the above configuration makes it possible to obtain an inductor having a high Q value because the magnetic field due to the inductor pattern is not easily shielded by the capacitor pattern.
  • the inductor pattern and capacitor pattern formation regions overlap in plan view, an increase in size of the device can be avoided.
  • the capacitor is preferably a capacitance generated between the inductor pattern and the capacitor pattern.
  • a capacitor can be comprised with an inductor with the number of layers of a small capacitor pattern.
  • first terminal connected to the first end of the inductor pattern a second terminal connected to the second end of the inductor pattern, and a third terminal connected to the capacitor pattern It is preferable to provide. Accordingly, the first terminal and the second terminal can be used as a terminal having an inductor connected therebetween, and the third terminal can be used as one end of a capacitor connected to the inductor.
  • the loop-shaped inductor pattern is provided in a plurality of layers, and the capacitor pattern includes a loop-shaped inductor pattern and a loop-shaped inductor pattern. It is preferable to arrange in the layer between. Thereby, a capacitor can be comprised with an inductor with the number of layers of a smaller capacitor pattern.
  • the capacitor pattern is provided in a plurality of layers, and the loop-shaped inductor pattern is disposed between the capacitor pattern and the capacitor pattern. It is preferable. Thereby, a capacitor can be comprised with an inductor with the number of layers of a smaller capacitor pattern.
  • the capacitor is preferably constituted by a capacitor pattern formed in two adjacent layers.
  • the capacitance generated at the opposing portions of the capacitor patterns can be used as the main capacitance, and a predetermined capacitance can be obtained in a small area.
  • the loop-shaped inductor pattern is provided in a plurality of layers, and the capacitor pattern is disposed in a layer between the loop-shaped inductor pattern and the loop-shaped inductor pattern. It is preferable. Thereby, since each inductor pattern is arrange
  • the inductor pattern and the capacitor pattern are preferably thin film conductor patterns formed on a rewiring layer of a semiconductor substrate. Thereby, a thinner device is configured.
  • an LC composite device including an inductor having a high Q value is configured.
  • FIG. 1 is a perspective view of a conductor pattern portion of the LC composite device 101 according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the LC composite device 101.
  • FIG. 3 is a circuit diagram of the LC composite device 101 of this embodiment.
  • FIG. 4 is a perspective view of a conductor pattern portion of the LC composite device 102 according to the second embodiment.
  • FIG. 5 is a circuit diagram of the LC composite device 102 of the present embodiment.
  • FIG. 6A is a conceptual diagram of the LC composite device 103A according to the third embodiment, and illustrates two opposing conductor patterns.
  • FIG. 6B is a circuit diagram of the LC composite device 103A.
  • FIG. 7A is a conceptual diagram of the LC composite device 103B according to the third embodiment, and shows two opposing conductor patterns.
  • FIG. 7B is a circuit diagram of the LC composite device 103B.
  • 8A, 8B, and 8C are perspective views of conductor patterns formed in two layers of main parts of the LC composite devices 104A, 104B, and 104C according to the fourth embodiment.
  • FIG. 9 is a circuit diagram of the LC composite devices 104A, 104B, and 104C.
  • FIG. 10 is an exploded plan view of the LC composite device 105 according to the fifth embodiment.
  • FIG. 11 is a circuit diagram of the LC composite device 105.
  • FIG. 12 is a conceptual diagram showing a connection structure of a smoothing circuit to a processor according to the sixth embodiment.
  • FIG. 13 is a diagram illustrating a mounting structure of the LC composite device 101 and a mounting structure of the processor chip 301.
  • FIG. 1 is a perspective view of a conductor pattern portion of the LC composite device according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the LC composite device. In both cases, the conductive pattern formation region of each layer is drawn extending in the thickness direction.
  • the LC composite device 101 is configured by a rewiring layer 3 formed on the insulator layer 1S on the surface of the semiconductor substrate 1, as shown in FIG. That is, the LC composite device 101 includes a thin film inductor and a thin film capacitor formed in the rewiring layer 3.
  • terminals P11 to P14, P2 and P3 are external connection terminals of the LC composite device 101, but in FIG. These terminals P11 to P14, P2 and P3 are exposed on the surface of the rewiring layer 3 shown in FIG.
  • inductor patterns 11, 12, 13, and 14 are formed.
  • capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B are formed.
  • the inductor patterns 11, 12, 13, and 14 are loop-shaped conductor patterns having inner and outer diameters of approximately equal dimensions and having a common central axis CA.
  • Capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B have inner and outer diameters that are substantially the same dimensions as inductor patterns 11, 12, 13, and 14, and the loop pattern is separated by one cut SO. It is composed of a looped conductor pattern.
  • the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B have a central axis CA that is common to the central axes CA of the inductor patterns 11, 12, 13, and 14.
  • the first terminals P11, P12, P13, and P14 are connected to the first ends of the inductor patterns 11, 12, 13, and 14, respectively.
  • a second terminal P2 is connected to the second end of each of the inductor patterns 11, 12, 13, and 14.
  • the capacitor patterns 21B, 22B, and 23B are connected to the second terminal P2, and the capacitor patterns 21A, 22A, and 23A are connected to the third terminal P3.
  • FIG. 3 is a circuit diagram of the LC composite device 101 of the present embodiment.
  • inductors L1, L2, L3, and L4 are inductors having inductor patterns 11, 12, 13, and 14, respectively.
  • the capacitor C is a capacitor having capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B.
  • each of the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B is composed of a loop-shaped conductor pattern in which each loop-shaped pattern is separated by one cut SO. That is, it does not constitute a closed loop. Therefore, even if the magnetic flux generated by the inductor patterns 11, 12, 13, 14 passes through the capacitor patterns 21A, 21B, 22A, 22B, 23A, 23B, the capacitor patterns 21A, 21B, 22A, 22B, 23A, 23B Eddy current does not flow. Therefore, the Q values of the inductors L1, L2, L3, and L4 are hardly lowered by the presence of the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B.
  • the central axes of the inductor patterns 11, 12, 13, and 14 and the central axes of the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B do not have to be completely common.
  • the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B may not have inner and outer diameters that are completely equal to the inductor patterns 11, 12, 13, and 14. If the formation regions of the inductor patterns 11, 12, 13, and 14 and the formation regions of the capacitor patterns 21A, 21B, 22A, 22B, 23A, and 23B are largely overlapped in plan view, a small LC composite device can be obtained. Can be configured.
  • the “most part” is, for example, 75% or more.
  • the second embodiment shows an LC composite device in which a capacitor is configured with a capacitance generated between an inductor pattern and a capacitor pattern.
  • FIG. 4 is a perspective view of a conductor pattern portion of the LC composite device according to the second embodiment.
  • the conductive pattern formation region of each layer is drawn extending in the thickness direction.
  • the LC composite device 102 according to the present embodiment is configured in a redistribution layer on a semiconductor substrate, similarly to the LC composite device 101 of the first embodiment.
  • terminals P1, P2, and P3 are external connection terminals of the LC composite device 102.
  • inductor patterns 11, 12, 13, and 14 and capacitor patterns 21, 22, and 23 are formed in the rewiring layer.
  • the inductor patterns 11, 12, 13, and 14 are connected via interlayer connection conductors V12, V23, and V34, and a coil having a total length of about 3.5 turns is formed.
  • the one end of the inductor pattern 11 is connected to the first terminal P1, and the one end of the inductor pattern 14 is connected to the second terminal P2.
  • the capacitor patterns 21, 22, and 23 are connected to the third terminal P3.
  • the capacitor patterns 21, 22, and 23 are arranged in layers between the inductor patterns 11, 12, 13, and 14, respectively. Further, the inductor patterns 12 and 13 are arranged in layers between the capacitor patterns 21, 22 and 23, respectively. Therefore, a capacitance is generated between the capacitor pattern 21 and the inductor patterns 11 and 12, a capacitance is generated between the capacitor pattern 22 and the inductor patterns 12 and 13, and a capacitance is generated between the capacitor pattern 23 and the inductor patterns 13 and 14. Occurs.
  • FIG. 5 is a circuit diagram of the LC composite device 102 of the present embodiment. Although the capacitance generated between the inductor patterns 11, 12, 13, and 14 and the capacitor patterns 21, 22, and 23 is distributed, it is shown as a lumped constant circuit in FIG.
  • an inductor L is an inductor having inductor patterns 11, 12, 13, and 14.
  • Capacitors C1 and C2 represent the capacitance generated between the inductor patterns 11, 12, 13, and 14 and the capacitor patterns 21, 22, and 23 as lumped elements.
  • the third terminal P3 is connected to the ground of the circuit, the inductor L connected in series between the first terminal P1 and the second terminal P2, and the capacitor (C1, C1 connected shunt to the ground) C2) is configured.
  • the LC composite device 102 can be used as a low-pass filter or a smoothing circuit.
  • the central axes of the inductor patterns 11, 12, 13, and 14 and the central axes of the capacitor patterns 21, 22, and 23 do not have to be completely common. Further, the capacitor patterns 21, 22, and 23 may not have inner and outer diameters that are completely equal to the inductor patterns 11, 12, 13, and 14. If the inductor patterns 11, 12, 13, 14 and the capacitor patterns 21, 22, 23 are opposed to each other, a predetermined capacitor is provided between the inductor patterns 11, 12, 13, 14 and the capacitor patterns 21, 22, 23. Is configured. That is, the identity of the inner and outer diameters and the commonality of the central axis have a width within the range where the effects of the present invention are exhibited.
  • LC composite device in which a capacitance distribution generated between an inductor pattern and a capacitor pattern is determined, and capacitances of capacitors shunt-connected to the input side and the output side are determined.
  • FIG. 6A is a conceptual diagram of the LC composite device 103A according to the third embodiment, and illustrates two opposing conductor patterns.
  • FIG. 6B is a circuit diagram of the LC composite device 103A.
  • the LC composite device 103A includes an inductor pattern 11 and a capacitor pattern 21.
  • the inductor pattern 11 and the capacitor pattern 21 face each other in parallel as in the first and second embodiments.
  • the inductor pattern 11 is a loop-shaped conductor pattern of about 1 turn.
  • the first terminal P1 is connected to the first end of the inductor pattern 11, and the second terminal P2 is connected to the second end.
  • the capacitor pattern 21 is composed of a loop-shaped conductor pattern partially separated by a cut line SO.
  • a third terminal P ⁇ b> 3 is connected to one end of the capacitor pattern 21.
  • the inductor L1 is an inductor by the inductor pattern 11.
  • the capacitors C13 and C23 are capacitors that are partially generated between the capacitor pattern 21 and the inductor pattern 11, respectively.
  • a parasitic inductor L21 is generated in series with the capacitor. Since the values of the capacitors C13 and C23 vary depending on the position of the break SO and the connection position of the third terminal, this can determine the frequency characteristics of the LC device.
  • the series LC circuit of the parasitic inductor L21 and the capacitor C13 can also be used as a trap filter that attenuates the resonance frequency.
  • FIG. 7A is a conceptual diagram of the LC composite device 103B according to the third embodiment, and illustrates two opposing conductor patterns.
  • FIG. 7B is a circuit diagram of the LC composite device 103B. The position of the cut SO and the connection position of the third terminal P3 are different from the LC composite device 103A shown in FIGS. Therefore, the circuit of the LC composite device 103B can be expressed as shown in FIG.
  • the capacitor shunt-connected from the inductor input side (first terminal P1 side) to the ground and the output side (second terminal P2) depending on the position of the cut SO formed in the capacitor pattern and the connection position of the third terminal.
  • the frequency characteristics of the LC composite device may be determined by determining the capacitance of the capacitor shunt-connected from the side) to the ground and the inductance of the parasitic inductor.
  • Each of the LC composite devices 104A, 104B, and 104C includes an inductor pattern 11 and capacitor patterns 21 and 22 opposite to the inductor pattern 11.
  • the inductor pattern 11 and the capacitor patterns 21 and 22 face each other in parallel.
  • the inductor pattern 11 is a loop-shaped conductor pattern of about 1 turn.
  • the first terminal P1 is connected to the first end of the inductor pattern 11, and the second terminal P2 is connected to the second end.
  • Capacitor patterns 21 and 22 are formed of loop-shaped conductor patterns separated by cut lines SO1 and SO2.
  • Third terminals P31 and P32 are connected to the capacitor patterns 21 and 22, respectively.
  • FIG. 9 is a circuit diagram of the LC composite devices 104A, 104B, and 104C.
  • an inductor L is an inductor having an inductor pattern 11.
  • the capacitor C1 is a capacitor generated between the capacitor pattern 21 and the inductor pattern 11, and the capacitor C2 is a capacitor generated between the capacitor pattern 22 and the inductor pattern 11.
  • the LC composite devices 104A, 104B, and 104C differ in the positions of the cut lines SO1 and SO2 of the capacitor patterns 21 and 22. Since the capacitors C1 and C2 shown in FIG. 9 are capacitors generated between the capacitor patterns 21 and 22 and the inductor pattern 11, the capacitances of the capacitors C1 and C2 can be set according to the positions of the cut lines SO1 and SO2.
  • the frequency characteristic of the LC composite device may be determined by determining the capacitance with the capacitor shunt-connected to the ground depending on the positions of the cut lines SO1 and SO2 formed in the capacitor pattern.
  • FIG. 10 is an exploded plan view of the LC composite device 105 according to the fifth embodiment.
  • a first terminal P1, a second terminal P2, and a ground terminal GND are formed on the lower surface of the base material S1.
  • vias V1 and V3 that are connected to the ground terminal GND are formed.
  • Capacitor patterns 21, 22, and 23 are formed on the substrate S3.
  • An inductor pattern 11 is formed on the substrate S4.
  • the inductor pattern 11 is a rectangular loop conductor pattern.
  • the capacitor patterns 21, 22, and 23 are rectangular loop-shaped conductor patterns having inner and outer diameters substantially equal to those of the inductor pattern 11. Capacitor patterns 21, 22, and 23 are separated by cut lines SO1 and SO2. The inductor pattern 11 and the capacitor patterns 21, 22, and 23 overlap each other in plan view.
  • the capacitor patterns 21 and 23 are connected to the ground terminal GND through the vias V1 and V3 at their predetermined positions.
  • FIG. 11 is a circuit diagram of the LC composite device 105.
  • the inductors L111, L112, and L113 are inductors based on the inductor pattern 11.
  • the capacitors C11 and C12 are capacitors generated between the capacitor pattern 21 and the inductor pattern 11.
  • the capacitors C31 and C32 are capacitors generated between the capacitor pattern 23 and the inductor pattern 11.
  • the inductors L211 and L212 are parasitic inductors based on the capacitor pattern 21, and the inductors L231 and L232 are parasitic inductors based on the capacitor pattern 23.
  • the inductors L111, L112, L113 connected in series between the first terminal P1 and the second terminal P2 and the capacitors C11, C12, C31, C32 shunted to ground are basically used as a low-pass filter or a smoother.
  • a circuit is constructed.
  • the values of the capacitors C11, C12, C31, and C32 are determined by the positions of the cut lines SO1 and SO2 and the positions of the vias V1 and V3.
  • the capacitors C11 and C12 and the parasitic inductors L211 and L212 are determined by the position of the cut line SO1 and the position of the via V1. Similarly, the capacitors C31 and C32 and the parasitic inductors L231 and L232 are determined by the position of the break SO2 and the position of the via V3.
  • the LC circuit including the capacitor C11 and the inductor L211, the LC circuit including the capacitor C12 and the inductor L212, the LC circuit including the capacitor C31 and the inductor L231, and the LC circuit including the capacitor C32 and the inductor L231 each function as a trap filter.
  • the frequency characteristics of the LC composite device can be determined by the positions of the cut lines SO1 and SO2 and the positions of the vias V1 and V3.
  • FIG. 12 is a conceptual diagram showing the connection structure of the smoothing circuit to the processor according to the sixth embodiment.
  • the processor chip 301 is, for example, an application processor chip, and includes a switching circuit 301D of a switching power supply circuit.
  • Switching circuit 301D includes a switching element of a DC / DC converter and a switching control circuit thereof.
  • the LC composite device 101 is provided outside the processor chip 301 and is connected to the switching circuit 301D via a wiring pattern.
  • FIG. 13 is a diagram showing a mounting structure of the LC composite device 101 and a mounting structure of the processor chip 301.
  • the processor chip 301 is an integrated circuit in a bare chip state, and solder balls SB are attached to a plurality of pads for external connection.
  • the LC composite device 101 is attached to a pad connected to the power supply circuit.
  • the processor chip 301 to which the solder balls and the LC composite device 101 are attached is mounted on the printed wiring board 401.
  • interlayer connection conductor 1 ... semiconductor substrate 1S ... insulator layer 3 ... redistribution layers 11, 12, 13, 14 ... inductor patterns 21, 22, 23 ... Capacitor patterns 21A, 21B, 22A, 22B, 23A, 23B... Over emissions 101,102,105 ... LC composite devices 103A, 103B ... LC composite devices 104A, 104B, 104C ... LC composite device 301 ... processor chip 301D ... switching circuit 401 ... printed circuit board

Abstract

ＬＣ複合デバイスは、絶縁体基板に形成されるインダクタおよびキャパシタによって構成される。インダクタは、第１端と第２端とを有するループ状のインダクタパターンを含んで構成される。キャパシタは、ループ状のインダクタパターンとほぼ等しい寸法の内外径を有し、且つループ状のパターンが１つ以上の切れ目で分離された形状のキャパシタパターンを含んで構成される。キャパシタパターンは、インダクタパターンの中心軸と共通の中心軸を有する。

Description

ＬＣ複合デバイス
　本発明は、インダクタおよびキャパシタを備えるＬＣ複合デバイスに関する。
　半導体基板に薄膜プロセスによってインダクタやキャパシタを一体的に形成した素子IPD（Integrated Passive Device）は、小型かつ薄型であることから、特にモバイル端末用の複合受動部品として有望である。
　インダクタ素子およびキャパシタ素子の両者を含む小型・薄型のIPDを構成するには、例えば特許文献１に示されているように、キャパシタの横にインダクタを配置するか、特許文献２に示されているように、キャパシタの上部にインダクタを配置する、といった構造が採用される。
特開平６－５３４０６号公報 特開２００１－４４７７８号公報
　しかし、特許文献１に示されているように、キャパシタとインダクタとを並置すると、小型のＬＣ複合デバイスが得にくい。また、特許文献２に示されているように、キャパシタとインダクタを積層配置すると、キャパシタを構成するための電極で、インダクタの磁界が遮られてしまい、Ｑ値の高いインダクタを形成しにくい。キャパシタ用電極の面積を小さくすれば、インダクタ素子の磁界を妨げ難くなるが、大きな容量を持つキャパシタを得にくい。
　本発明の目的は、大型化、Ｑ値の劣化を抑制しつつ、所定インダクタンスおよび所定キャパシタンスを有するＬＣ複合デバイスを提供することにある。
（１）絶縁体基板と、前記絶縁体基板に形成されるインダクタおよびキャパシタと、
を備えるＬＣ複合デバイスであって、
　前記インダクタは、第１端と第２端とを有するループ状のインダクタパターンを含み、
　前記キャパシタは、前記ループ状のインダクタパターンとほぼ等しい寸法の内外径を有し、且つループ状のパターンが１つ以上の切れ目で分離された形状のキャパシタパターンを含んで構成され、且つ、前記インダクタパターンの中心軸と共通の中心軸を有する、ことを特徴とする。
　上記構成により、インダクタパターンによる磁界がキャパシタパターンで遮蔽され難く、Ｑ値の高いインダクタが得られる。また、インダクタパターンとキャパシタパターンの形成領域は平面視で重なるので、デバイスの大型化が避けられる。
（２）上記（１）において、前記キャパシタは、前記インダクタパターンと前記キャパシタパターンとの間に生じる容量であることが好ましい。これにより、少ないキャパシタパターンの層数でインダクタと共にキャパシタを構成できる。
（３）上記（２）において、前記インダクタパターンの第１端に接続される第１端子、前記インダクタパターンの第２端に接続される第２端子、および前記キャパシタパターンに接続される第３端子を備えることが好ましい。これにより、第１端子と第２端子を、その間にインダクタが接続された端子として用い、第３端子を、インダクタに接続されたキャパシタの一端として用いることができる。
（４）上記（３）において、前記ループ状のインダクタパターンの前記第１端と前記第２端との間に間隙を有し、前記間隙と前記キャパシタパターンの切れ目とが平面視で重なることが好ましい。これにより、インダクタパターンとキャパシタパターンとの間に分布して生じるキャパシタのうち、インダクタの第１端寄りの位置に接続されるキャパシタと、第２端寄りの位置に接続されるキャパシタのキャパシタンスの割合を、キャパシタパターンの切れ目の位置で定めることができる。
（５）上記（１）から（４）のいずれかにおいて、前記ループ状のインダクタパターンは複数の層に設けられ、前記キャパシタパターンは、前記ループ状のインダクタパターンと前記ループ状のインダクタパターンとの間の層に配置されることが好ましい。これにより、より少ないキャパシタパターンの層数でインダクタと共にキャパシタを構成できる。
（６）上記（１）から（４）のいずれかにおいて、前記キャパシタパターンは、複数の層に設けられ、前記ループ状のインダクタパターンは、前記キャパシタパターンと前記キャパシタパターンとの間に配置されることが好ましい。これにより、より少ないキャパシタパターンの層数でインダクタと共にキャパシタを構成できる。
（７）上記（１）において、前記キャパシタは隣接する２層に形成されたキャパシタパターンで構成されることが好ましい。これにより、キャパシタパターン同士の対向部に生じるキャパシタンスを主たるキャパシタンスとして用いることができ、所定のキャパシタンスを小面積で得られる。
（８）上記（７）において、前記ループ状のインダクタパターンは複数の層に設けられ、前記キャパシタパターンは、前記ループ状のインダクタパターンと前記ループ状のインダクタパターンとの間の層に配置されることが好ましい。これにより、各インダクタパターンはキャパシタパターンを介して離れた位置に配置されるので、各インダクタの結合を抑制しつつ、小型・薄型化が容易となる。
（９）上記（１）から（８）のいずれかにおいて、前記インダクタパターンおよび前記キャパシタパターンは、半導体基板の再配線層に形成された薄膜導体パターンであることが好ましい。これにより、より薄型のデバイスが構成される。
　本発明によれば、Ｑ値の高いインダクタを備えるＬＣ複合デバイスが構成される。
図１は第１の実施形態に係るＬＣ複合デバイス１０１の導体パターン部分の斜視図である。 図２はＬＣ複合デバイス１０１の断面図である。 図３は本実施形態のＬＣ複合デバイス１０１の回路図である。 図４は第２の実施形態に係るＬＣ複合デバイス１０２の導体パターン部分の斜視図である。 図５は本実施形態のＬＣ複合デバイス１０２の回路図である。 図６（Ａ）は、第３の実施形態に係るＬＣ複合デバイス１０３Ａの概念図であり、対向する２つの導体パターンについて表している。図６（Ｂ）はＬＣ複合デバイス１０３Ａの回路図である。 図７（Ａ）は、第３の実施形態に係るＬＣ複合デバイス１０３Ｂの概念図であり、対向する２つの導体パターンについて表している。図７（Ｂ）はＬＣ複合デバイス１０３Ｂの回路図である。 図８（Ａ）（Ｂ）（Ｃ）は、第４の実施形態に係るＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃの主要部の２層に形成された導体パターンの斜視図である。 図９はＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃの回路図である。 図１０は第５の実施形態に係るＬＣ複合デバイス１０５の分解平面図である。 図１１はＬＣ複合デバイス１０５の回路図である。 図１２は第６の実施形態に係るプロセッサに対する平滑回路の接続構造を示す概念図である。 図１３は、ＬＣ複合デバイス１０１の実装構造およびプロセッサチップ３０１の実装構造を示す図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
　図１は第１の実施形態に係るＬＣ複合デバイスの導体パターン部分の斜視図である。図２はＬＣ複合デバイスの断面図である。いずれも、各層の導体パターンの形成領域を厚み方向に引き延ばして描いている。
　本実施形態に係るＬＣ複合デバイス１０１は、図２に表れているように、半導体基板１表面の絶縁体層１Ｓ上に形成された再配線層３に構成されている。すなわち、ＬＣ複合デバイス１０１は、再配線層３に形成された薄膜インダクタおよび薄膜キャパシタで構成されている。
　図１において、端子Ｐ１１～Ｐ１４，Ｐ２，Ｐ３はＬＣ複合デバイス１０１の外部接続端子であるが、図１においては、電気的な接続関係を重視して概念的に表している。これら端子Ｐ１１～Ｐ１４，Ｐ２，Ｐ３は、図２に示した再配線層３の表面に露出する。
　再配線層３内には、インダクタパターン１１，１２，１３，１４が形成されている。また、キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂが形成されている。
　インダクタパターン１１，１２，１３，１４は、それぞれほぼ等しい寸法の内外径を有し、且つ、共通の中心軸ＣＡを有するループ状の導体パターンである。
　キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、インダクタパターン１１，１２，１３，１４とほぼ等しい寸法の内外径を有し、且つループ状のパターンが１つの切れ目ＳＯで分離された、ループ状の導体パターンで構成されている。また、これらキャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、インダクタパターン１１，１２，１３，１４の中心軸ＣＡと共通の中心軸ＣＡを有する。
　インダクタパターン１１，１２，１３，１４のそれぞれの第１端には第１端子Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４が接続されている。また、インダクタパターン１１，１２，１３，１４のそれぞれの第２端には第２端子Ｐ２が接続されている。また、キャパシタパターン２１Ｂ，２２Ｂ，２３Ｂは第２端子Ｐ２に接続されていて、キャパシタパターン２１Ａ，２２Ａ，２３Ａは第３端子Ｐ３に接続されている。
　図３は本実施形態のＬＣ複合デバイス１０１の回路図である。図３において、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４はそれぞれインダクタパターン１１，１２，１３，１４によるインダクタである。また、キャパシタＣはキャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂによるキャパシタである。
　図１に示したように、キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、それぞれのループ状のパターンが１つの切れ目ＳＯで分離された、ループ状の導体パターンで構成されているので、すなわち閉じたループを構成していない。したがって、インダクタパターン１１，１２，１３，１４による磁束がキャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂの内部を通過しても、キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂには渦電流が流れない。したがって、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４のＱ値はキャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂの存在によって低下することは殆どない。
　なお、インダクタパターン１１，１２，１３，１４の中心軸とキャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂの中心軸とは完全に共通である必要はない。また、キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂは、インダクタパターン１１，１２，１３，１４と完全に等しい寸法の内外径を有していなくてもよい。インダクタパターン１１，１２，１３，１４の形成領域と、キャパシタパターン２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂの形成領域とが、平面視で大部分重なる関係であれば、小型のＬＣ複合デバイスが構成できる。ここで「大部分」とは、例えば７５％以上である。
《第２の実施形態》
　第２の実施形態では、インダクタパターンとキャパシタパターンとの間に生じる容量でキャパシタが構成された、ＬＣ複合デバイスについて示す。
　図４は第２の実施形態に係るＬＣ複合デバイスの導体パターン部分の斜視図である。各層の導体パターンの形成領域は厚み方向に引き延ばして描いている。
　本実施形態に係るＬＣ複合デバイス１０２は、第１の実施形態のＬＣ複合デバイス１０１と同様に、半導体基板上の再配線層に構成されている。
　図４において、端子Ｐ１，Ｐ２，Ｐ３はＬＣ複合デバイス１０２の外部接続端子である。再配線層内には、インダクタパターン１１，１２，１３，１４およびキャパシタパターン２１，２２，２３が形成されている。インダクタパターン１１，１２，１３，１４は層間接続導体Ｖ１２，Ｖ２３，Ｖ３４を介して接続され、全体が約３．５ターンのコイルが構成されている。
　インダクタパターン１１の一方端は第１端子Ｐ１に接続されていて、インダクタパターン１４の一方端は第２端子Ｐ２に接続されている。キャパシタパターン２１，２２，２３は第３端子Ｐ３に接続されている。
　キャパシタパターン２１，２２，２３はインダクタパターン１１，１２，１３，１４の間の層にそれぞれ配置されている。また、インダクタパターン１２，１３はキャパシタパターン２１，２２，２３の間の層にそれぞれ配置されている。したがって、キャパシタパターン２１とインダクタパターン１１，１２との間に容量が生じ、キャパシタパターン２２とインダクタパターン１２，１３との間に容量が生じ、キャパシタパターン２３とインダクタパターン１３，１４との間に容量が生じる。
　図５は本実施形態のＬＣ複合デバイス１０２の回路図である。インダクタパターン１１，１２，１３，１４とキャパシタパターン２１，２２，２３との間に生じる容量は分布しているが、図５では集中定数回路として表している。図５においてインダクタＬはインダクタパターン１１，１２，１３，１４によるインダクタである。キャパシタＣ１，Ｃ２は、インダクタパターン１１，１２，１３，１４とキャパシタパターン２１，２２，２３との間に生じる容量を集中定数素子として表している。このように、第３端子Ｐ３を回路のグランドに接続すれば、第１端子Ｐ１と第２端子Ｐ２との間にシリーズ接続されたインダクタＬと、グランドに対してシャント接続されたキャパシタ（Ｃ１，Ｃ２）とを備えるＬＣ複合デバイス１０２が構成される。このＬＣ複合デバイス１０２はローパスフィルタまたは平滑回路として用いることができる。
　なお、インダクタパターン１１，１２，１３，１４の中心軸とキャパシタパターン２１，２２，２３の中心軸とは完全に共通である必要はない。また、キャパシタパターン２１，２２，２３は、インダクタパターン１１，１２，１３，１４と完全に等しい寸法の内外径を有していなくてもよい。インダクタパターン１１，１２，１３，１４とキャパシタパターン２１，２２，２３が互いに対向する関係であれば、インダクタパターン１１，１２，１３，１４とキャパシタパターン２１，２２，２３との間に所定のキャパシタが構成される。すなわち、上記内外径の寸法の同一性および上記中心軸の共通性については、本発明の作用効果を奏する範囲内で幅をもつ。
《第３の実施形態》
　第３の実施形態では、インダクタパターンとキャパシタパターンとの間に生じるキャパシタンスの分布を定めて、入力側および出力側にそれぞれシャント接続されるキャパシタのキャパシタンスを定めたＬＣ複合デバイスについて示す。
　図６（Ａ）は、第３の実施形態に係るＬＣ複合デバイス１０３Ａの概念図であり、対向する２つの導体パターンについて表している。図６（Ｂ）はＬＣ複合デバイス１０３Ａの回路図である。
　ＬＣ複合デバイス１０３Ａは、インダクタパターン１１とキャパシタパターン２１を備える。インダクタパターン１１とキャパシタパターン２１は、第１、第２の実施形態の場合と同様に平行に対向している。インダクタパターン１１は約１ターンのループ状の導体パターンである。インダクタパターン１１の第１端には第１端子Ｐ１が接続されていて、第２端には第２端子Ｐ２が接続されている。キャパシタパターン２１は一部が切れ目ＳＯで分離されたループ状の導体パターンで構成されている。キャパシタパターン２１の一方端に第３端子Ｐ３が接続されている。
　インダクタパターン１１とキャパシタパターン２１との間に生じる容量は分布しているが、図６（Ｂ）では集中定数回路として表している。図６（Ｂ）において、インダクタＬ１はインダクタパターン１１によるインダクタである。また、キャパシタＣ１３，Ｃ２３はキャパシタパターン２１とインダクタパターン１１との間にそれぞれ部分的に生じるキャパシタである。キャパシタパターン２１のうち、第３端子Ｐ３から離れた位置では、キャパシタに対して直列に寄生インダクタＬ２１が生じる。キャパシタＣ１３，Ｃ２３の値は切れ目ＳＯの位置および第３端子の接続位置によって異なるので、このことでＬＣデバイスの周波数特性を定めることができる。また、寄生インダクタＬ２１とキャパシタＣ１３との直列ＬＣ回路は、その共振周波数を減衰させるトラップフィルタとして利用することもできる。
　図７（Ａ）は、第３の実施形態に係るＬＣ複合デバイス１０３Ｂの概念図であり、対向する２つの導体パターンについて表している。図７（Ｂ）はＬＣ複合デバイス１０３Ｂの回路図である。図６（Ａ）（Ｂ）に示したＬＣ複合デバイス１０３Ａとは、切れ目ＳＯの位置および第３端子Ｐ３の接続位置が異なる。したがって、ＬＣ複合デバイス１０３Ｂの回路は図７（Ｂ）にように表すことができる。
　このように、キャパシタパターンに形成する切れ目ＳＯの位置および第３端子の接続位置によって、インダクタの入力側（第１端子Ｐ１側）からグランドへシャント接続されるキャパシタと、出力側（第２端子Ｐ２側）からグランドへシャント接続されるキャパシタのキャパシタンスや寄生インダクタのインダクタンスを定めることによってＬＣ複合デバイスの周波数特性を定めてもよい。
《第４の実施形態》
　第４の実施形態では、２つの切れ目が設けられたキャパシタパターンを備えるＬＣ複合デバイスの例を示す。
　図８（Ａ）（Ｂ）（Ｃ）は、第４の実施形態に係るＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃの主要部の２層に形成された導体パターンの斜視図である。ＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃのいずれも、インダクタパターン１１と、それに対向するキャパシタパターン２１，２２を含む。インダクタパターン１１とキャパシタパターン２１，２２とは平行に対向している。インダクタパターン１１は約１ターンのループ状の導体パターンである。インダクタパターン１１の第１端には第１端子Ｐ１が接続されていて、第２端には第２端子Ｐ２が接続されている。キャパシタパターン２１，２２は切れ目ＳＯ１，ＳＯ２で分離されたループ状の導体パターンで構成されている。キャパシタパターン２１，２２には第３端子Ｐ３１，Ｐ３２がそれぞれ接続されている。
　図９はＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃの回路図である。図９において、インダクタＬはインダクタパターン１１によるインダクタである。また、キャパシタＣ１はキャパシタパターン２１とインダクタパターン１１との間に生じるキャパシタであり、キャパシタＣ２はキャパシタパターン２２とインダクタパターン１１との間に生じるキャパシタである。
　図８（Ａ）（Ｂ）（Ｃ）に示すように、ＬＣ複合デバイス１０４Ａ，１０４Ｂ，１０４Ｃは、キャパシタパターン２１，２２の切れ目ＳＯ１，ＳＯ２の位置が異なる。図９に示すキャパシタＣ１，Ｃ２はキャパシタパターン２１，２２とインダクタパターン１１との間に生じるキャパシタであるので、切れ目ＳＯ１，ＳＯ２の位置によって、キャパシタＣ１，Ｃ２のキャパシタンスを設定することができる。
　このように、キャパシタパターンに形成する切れ目ＳＯ１，ＳＯ２の位置によって、グランドへシャント接続されるキャパシタとのキャパシタンスを定めることで、ＬＣ複合デバイスの周波数特性を定めてもよい。
《第５の実施形態》
　第５の実施形態では、２つの切れ目が設けられたキャパシタパターンを備え、且つキャパシタパターンへの端子の接続位置を定めたＬＣ複合デバイスの例を示す。
　図１０は第５の実施形態に係るＬＣ複合デバイス１０５の分解平面図である。基材Ｓ１の下面には、第１端子Ｐ１、第２端子Ｐ２およびグランド端子ＧＮＤが形成されている。基材Ｓ２には、グランド端子ＧＮＤに導通するビアＶ１，Ｖ３が形成されている。基材Ｓ３にはキャパシタパターン２１，２２，２３が形成されている。基材Ｓ４にはインダクタパターン１１が形成されている。
　インダクタパターン１１は矩形ループ状の導体パターンである。キャパシタパターン２１，２２，２３は、インダクタパターン１１とほぼ等しい寸法の内外径を有し、且つ矩形ループ状の導体パターンである。キャパシタパターン２１，２２，２３は切れ目ＳＯ１，ＳＯ２で分離されている。インダクタパターン１１とキャパシタパターン２１，２２，２３とは平面視で重なる。
　キャパシタパターン２１，２３はそれらの所定位置でビアＶ１，Ｖ３を介してグランド端子ＧＮＤに接続されている。
　図１１はＬＣ複合デバイス１０５の回路図である。ここで、インダクタＬ１１１，Ｌ１１２，Ｌ１１３はインダクタパターン１１によるインダクタである。また、キャパシタＣ１１，Ｃ１２はキャパシタパターン２１とインダクタパターン１１との間に生じるキャパシタである。同様に、キャパシタＣ３１，Ｃ３２はキャパシタパターン２３とインダクタパターン１１との間に生じるキャパシタである。インダクタＬ２１１，Ｌ２１２はキャパシタパターン２１による寄生インダクタであり、インダクタＬ２３１，Ｌ２３２はキャパシタパターン２３による寄生インダクタである。このように、第１端子Ｐ１と第２端子Ｐ２との間にシリーズ接続されたインダクタＬ１１１，Ｌ１１２，Ｌ１１３とグランドへシャント接続されたキャパシタＣ１１，Ｃ１２，Ｃ３１，Ｃ３２によって基本的にローパスフィルタまたは平滑回路が構成される。キャパシタＣ１１，Ｃ１２，Ｃ３１，Ｃ３２の値は切れ目ＳＯ１，ＳＯ２の位置およびビアＶ１，Ｖ３の位置によって定まる。
　上記キャパシタＣ１１，Ｃ１２、寄生インダクタＬ２１１，Ｌ２１２は、切れ目ＳＯ１の位置およびビアＶ１の位置によって定まる。同様に、キャパシタＣ３１，Ｃ３２、寄生インダクタＬ２３１，Ｌ２３２は、切れ目ＳＯ２の位置およびビアＶ３の位置によって定まる。キャパシタＣ１１とインダクタＬ２１１によるＬＣ回路、キャパシタＣ１２とインダクタＬ２１２によるＬＣ回路、キャパシタＣ３１とインダクタＬ２３１によるＬＣ回路、キャパシタＣ３２とインダクタＬ２３１によるＬＣ回路はそれぞれトラップフィルタとして作用する。
　したがって、切れ目ＳＯ１，ＳＯ２の位置およびビアＶ１，Ｖ３の位置によって、ＬＣ複合デバイスの周波数特性を定めることができる。
《第６の実施形態》
　第６の実施形態では、プロセッサにＬＣ複合デバイスを接続した例を示す。
　図１２は第６の実施形態に係るプロセッサに対する平滑回路の接続構造を示す概念図である。プロセッサチップ３０１は例えばアプリケーションプロセッサのチップであり、スイッチング電源回路のスイッチング回路３０１Ｄを備えている。スイッチング回路３０１Ｄは、ＤＣ／ＤＣコンバータのスイッチング素子およびそのスイッチング制御回路を含む。ＬＣ複合デバイス１０１はプロセッサチップ３０１の外部に設けられ、配線パターンを介してスイッチング回路３０１Ｄに接続される。
　図１３は、ＬＣ複合デバイス１０１の実装構造およびプロセッサチップ３０１の実装構造を示す図である。プロセッサチップ３０１はベアチップ状態の集積回路であり、外部接続用の複数のパッドにはんだボールＳＢが取り付けられる。また、上記電源回路に接続されるパッドにＬＣ複合デバイス１０１が取り付けられる。はんだボールおよびＬＣ複合デバイス１０１が取り付けられたプロセッサチップ３０１はプリント配線板４０１に実装される。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｃ，Ｃ１，Ｃ２…キャパシタ
Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２３，Ｃ３１，Ｃ３２…キャパシタ
ＣＡ…中心軸
ＧＮＤ…グランド端子
Ｌ，Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ
Ｌ１１１，Ｌ１１２，Ｌ１１３…インダクタ
Ｌ２１１，Ｌ２１２…寄生インダクタ
Ｌ２３１，Ｌ２３２…寄生インダクタ
Ｌ２１…寄生インダクタ
Ｐ１，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４…第１端子
Ｐ２…第２端子
Ｐ３，Ｐ３１，Ｐ３２…第３端子
Ｓ１～Ｓ４…基材
ＳＢ…はんだボール
ＳＯ，ＳＯ１，ＳＯ２…切れ目
Ｖ１，Ｖ３…ビア
Ｖ１２，Ｖ２３，Ｖ３４…層間接続導体
１…半導体基板
１Ｓ…絶縁体層
３…再配線層
１１，１２，１３，１４…インダクタパターン
２１，２２，２３…キャパシタパターン
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ…キャパシタパターン
１０１，１０２，１０５…ＬＣ複合デバイス
１０３Ａ，１０３Ｂ…ＬＣ複合デバイス
１０４Ａ，１０４Ｂ，１０４Ｃ…ＬＣ複合デバイス
３０１…プロセッサチップ
３０１Ｄ…スイッチング回路
４０１…プリント配線板

Claims (9)

  1. 　絶縁体基板と、
    　前記絶縁体基板に形成されるインダクタおよびキャパシタと、
    を備えるＬＣ複合デバイスであって、
    　前記インダクタは、第１端と第２端とを有するループ状のインダクタパターンを含み、
    　前記キャパシタは、前記ループ状のインダクタパターンとほぼ等しい寸法の内外径を有し、且つループ状のパターンが１つ以上の切れ目で分離された形状のキャパシタパターンを含んで構成され、且つ、前記インダクタパターンの中心軸と共通の中心軸を有する、
    ことを特徴とするＬＣ複合デバイス。
  2. 　前記キャパシタは、前記インダクタパターンと前記キャパシタパターンとの間に生じる容量である、請求項１に記載のＬＣ複合デバイス。
  3. 　前記インダクタパターンの第１端に接続される第１端子、前記インダクタパターンの第２端に接続される第２端子、および前記キャパシタパターンに接続される第３端子を備える、請求項２に記載のＬＣ複合デバイス。
  4. 　前記ループ状のインダクタパターンの前記第１端と前記第２端との間に間隙を有し、
    　前記間隙と前記キャパシタパターンの切れ目とが平面視で重なる、請求項３に記載のＬＣ複合デバイス。
  5. 　前記ループ状のインダクタパターンは複数の層に設けられ、
    　前記キャパシタパターンは、前記ループ状のインダクタパターンと前記ループ状のインダクタパターンとの間の層に配置される、請求項１から４のいずれかに記載のＬＣ複合デバイス。
  6. 　前記キャパシタパターンは、複数の層に設けられ、
    　前記ループ状のインダクタパターンは、前記キャパシタパターンと前記キャパシタパターンとの間に配置される、請求項１から４のいずれかに記載のＬＣ複合デバイス。
  7. 　前記キャパシタは隣接する２層に形成されたキャパシタパターンで構成される、請求項１に記載のＬＣ複合デバイス。
  8. 　前記ループ状のインダクタパターンは複数の層に設けられ、
    　前記キャパシタパターンは、前記ループ状のインダクタパターンと前記ループ状のインダクタパターンとの間の層に配置される、請求項７に記載のＬＣ複合デバイス。
  9. 　前記インダクタパターンおよび前記キャパシタパターンは、半導体基板の再配線層に形成された薄膜導体パターンである、請求項１から８のいずれかに記載のＬＣ複合デバイス。
PCT/JP2016/083747 2015-11-19 2016-11-15 Ｌｃ複合デバイス WO2017086283A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201690001306.1U CN208141948U (zh) 2015-11-19 2016-11-15 Lc复合器件
JP2017551868A JP6665865B2 (ja) 2015-11-19 2016-11-15 Ｌｃ複合デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015226886 2015-11-19
JP2015-226886 2015-11-19

Publications (1)

Publication Number Publication Date
WO2017086283A1 true WO2017086283A1 (ja) 2017-05-26

Family

ID=58718884

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/083747 WO2017086283A1 (ja) 2015-11-19 2016-11-15 Ｌｃ複合デバイス

Country Status (3)

Country Link
JP (1) JP6665865B2 (ja)
CN (1) CN208141948U (ja)
WO (1) WO2017086283A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188656A (ja) * 2016-04-06 2017-10-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． コモンモードフィルター
JP2019129319A (ja) * 2018-01-19 2019-08-01 株式会社ソシオネクスト 半導体集積回路
JP2020120017A (ja) * 2019-01-25 2020-08-06 國家中山科學研究院 ミリメートル波周波数バンドのためのスタッガード型レイヤ構造を備えたキャパシタアレイ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2004079973A (ja) * 2002-08-22 2004-03-11 Mitsubishi Materials Corp Ｌｃ複合部品
JP2004221735A (ja) * 2003-01-10 2004-08-05 Murata Mfg Co Ltd 伝送線路型ノイズフィルタおよびその製造方法
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
JP2014107653A (ja) * 2012-11-27 2014-06-09 Panasonic Corp コモンモードノイズフィルタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225511A (ja) * 1990-12-27 1992-08-14 Murata Mfg Co Ltd Ｌｃ複合部品
JP2606363Y2 (ja) * 1992-06-10 2000-10-23 太陽誘電株式会社 積層ｌｃフィルタ
JP3275416B2 (ja) * 1993-01-29 2002-04-15 株式会社村田製作所 積層型ｌｃフィルタ
JP2010141643A (ja) * 2008-12-12 2010-06-24 Toko Inc 積層型電子部品
JP6578719B2 (ja) * 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2004079973A (ja) * 2002-08-22 2004-03-11 Mitsubishi Materials Corp Ｌｃ複合部品
JP2004221735A (ja) * 2003-01-10 2004-08-05 Murata Mfg Co Ltd 伝送線路型ノイズフィルタおよびその製造方法
JP2007259026A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp 積層型ノイズフィルタ
JP2014107653A (ja) * 2012-11-27 2014-06-09 Panasonic Corp コモンモードノイズフィルタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017188656A (ja) * 2016-04-06 2017-10-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． コモンモードフィルター
US10304612B2 (en) 2016-04-06 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Common mode filter
JP2019129319A (ja) * 2018-01-19 2019-08-01 株式会社ソシオネクスト 半導体集積回路
JP7222248B2 (ja) 2018-01-19 2023-02-15 株式会社ソシオネクスト 半導体集積回路
JP2020120017A (ja) * 2019-01-25 2020-08-06 國家中山科學研究院 ミリメートル波周波数バンドのためのスタッガード型レイヤ構造を備えたキャパシタアレイ

Also Published As

Publication number Publication date
JPWO2017086283A1 (ja) 2018-08-23
JP6665865B2 (ja) 2020-03-13
CN208141948U (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
KR101070077B1 (ko) 소형 복합 트랜스포머
US9203372B2 (en) Common mode filter
JP6578719B2 (ja) コイルとコンデンサを含む積層複合電子部品
KR102632343B1 (ko) 인덕터 어레이 부품 및 그의 실장 기판
US10454440B2 (en) Directional coupler and wireless communication device using the same
WO2017086283A1 (ja) Ｌｃ複合デバイス
WO2015037374A1 (ja) インダクタおよび帯域除去フィルタ
US10790792B2 (en) LC composite device, processor, and method for manufacturing LC composite device
JPWO2013164929A1 (ja) 高周波モジュール
JP6642742B2 (ja) コモンモードチョークコイル、モジュール部品および電子機器
JP2001210527A (ja) 電子部品及び電子部品複合体
JPH09330816A (ja) インダクタ素子、トランス素子およびバラン素子
US11139238B2 (en) High Q factor inductor structure
JP2010232765A (ja) インダクタおよびキャパシタを備えた電気回路
US9350316B1 (en) Wideband baluns and methods of their manufacture
JP2003087074A (ja) 積層型フィルタ
CN107452460B (zh) 电子部件
JP2017084961A (ja) 集積回路素子の実装構造
JP2012182286A (ja) コイル部品
JP6288386B2 (ja) 表面実装型ｌｃデバイス
WO2018008422A1 (ja) Ｅｓｄ保護機能付きインダクタ
JP6327233B2 (ja) 集積回路素子の実装構造
JP6344482B2 (ja) プリント基板へのフレキシブルケーブルの接続構造
CN108878406B (zh) 电感组合及其线路结构
JP6575312B2 (ja) Ｌｃ複合デバイスおよびプロセッサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16866285

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017551868

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16866285

Country of ref document: EP

Kind code of ref document: A1