JP7222248B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP7222248B2 JP7222248B2 JP2019002644A JP2019002644A JP7222248B2 JP 7222248 B2 JP7222248 B2 JP 7222248B2 JP 2019002644 A JP2019002644 A JP 2019002644A JP 2019002644 A JP2019002644 A JP 2019002644A JP 7222248 B2 JP7222248 B2 JP 7222248B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- metal
- metal layer
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 156
- 229910052751 metal Inorganic materials 0.000 claims description 390
- 239000002184 metal Substances 0.000 claims description 390
- 239000003990 capacitor Substances 0.000 claims description 234
- 239000000758 substrate Substances 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
キャパシタが、前記上向き方向において順序付けられた少なくとも第1の金属層、第2の金属層及び第3の金属層において実装される金属構造体から形成され、
前記金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記幅は、3つの幅範囲のうちの1つの範囲内にあり、前記3つの幅範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記高位幅範囲にある幅を有する、
半導体集積回路が提供される。
第1の端子及び第2の端子を備えたキャパシタが、第3の金属層を含みながら、前記上向き方向において順序付けられた第1の金属層、第2の金属層及び前記第3の金属層のうちの少なくとも2つで実装された金属構造体から形成され、該金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記第3の金属層におけるストリップは、前記キャパシタの端子の延長を形成し、前記ストリップの幅は、前記端子により近いストリップが、前記金属構造体に沿って前記端子から更に離れたストリップよりも広いように順序付けられる、
半導体集積回路が提供される。
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
第1のキャパシタは、上位金属層に実装された金属構造体から形成され、該金属構造体は、前記第1のキャパシタが当該金属構造体の比較的低い抵抗により比較的高いQのキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された金属構造体から形成され、該金属構造体は、前記第2のキャパシタが当該金属構造体の比較的高い抵抗により比較的低いQのキャパシタであるような大きさにされる、
半導体集積回路が提供される。
第1の端子及び第2の端子を備えたキャパシタが、前記複数の金属層で実装された金属構造体から形成され、前記キャパシタは、前記層と平行な当該半導体集積回路の領域にわたって分布し、
前記金属構造体は、ルーティング層である最上位金属層において、前記第1の端子の第1の延長として機能する、前記領域にわたって延在する1つ以上のルーティングと、前記第2の端子の第2の延長として機能する、前記領域にわたって延在する1つ以上のルーティングとを有し、前記最上位金属層の下にある1つ以上の金属層において、前記キャパシタの分散された第1のプレートをまとまって形成する第1のトラック網と、前記キャパシタの分散された第2のプレートをまとまって形成する第2のトラック網を有し、前記第1のトラック網を前記第1の延長へ接続し、前記第2のトラック網を前記第2の延長へ接続するビアを有する、
半導体集積回路が提供される。
S1.基板上に形成された積層構造を備え、該積層構造が複数の金属層及び隣接する該金属層の間に挟まれたビア層を有し、上向き方向が前記基板から離れて前記層を通って定義される半導体集積回路であって、
キャパシタが、前記上向き方向において順序付けられた少なくとも第1の金属層、第2の金属層及び第3の金属層において実装される金属構造体から形成され、
前記金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記幅は、3つの幅範囲のうちの1つの範囲内にあり、前記3つの幅範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記高位幅範囲にある幅を有する、
半導体集積回路。
前記第1の金属層に形成されるストリップは、複数の前記第1のくし形配置に編成され、
前記第2の金属層に形成されるストリップは、複数の前記第2のくし形配置に編成される、
半導体集積回路。
前記第1のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置の夫々は、前記第1のくし形配置のうちの対応する1つの上に横たわる、
半導体集積回路。
前記第2のくし形配置の夫々は、比較的小さい断面積を有するビアによって、その対応する第1のくし形配置に接続され、
前記第3の金属層に形成されるストリップは、比較的大きい断面積を有するビアによって、対応する第2のくし形配置に接続され、
前記断面積は、前記層と平行に延在する、
半導体集積回路。
前記第3の金属層は、前記複数の金属層の中の最上位金属層である、
半導体集積回路。
前記第3の金属層は、ルーティング層であり、
前記第3の金属層に形成されるストリップは、ルーティングである、
半導体集積回路。
前記第1の金属層、前記第2の金属層及び前記第3の金属層は、前記複数の金属層の中の連続した金属層である、
半導体集積回路。
前記第3の金属層に形成されるストリップは、前記キャパシタの端子の延長を形成する、
半導体集積回路。
前記第1のくし形配置及び前記第2のくし形配置は、前記キャパシタの分散されたプレートを形成する、
半導体集積回路。
前記キャパシタは、第1のキャパシタであり、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
前記第1のキャパシタが形成される層は、上位金属層であり、前記第1のキャパシタを形成する金属構造体は、前記第1のキャパシタが当該金属構造体の比較的低い抵抗により比較的高いQのキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された金属構造体から形成され、該金属構造体は、前記第2のキャパシタが当該金属構造体の比較的高い抵抗により比較的低いQのキャパシタであるような大きさにされる、
半導体集積回路。
前記複数の金属層は、前記下位金属層と前記上位金属層との間に、隣接する中間金属層を有し、
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路の重なり領域において形成され、該重なり領域は前記複数の金属層と平行であり、
シールドは、前記中間金属層のうちの1つ以上の中間金属層に実装された金属構造体から形成され、前記第1のキャパシタをシールドするように前記重なり領域の少なくとも部分にわたって延在する、
半導体集積回路。
前記シールドが形成される前記1つ以上の中間金属層の下にある前記中間金属層のうちの少なくとも1つは、前記重なり領域の前記少なくとも部分にわたって回路部品又は回路トラック又は金属ストリップを欠いている、
半導体集積回路。
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路に少なくとも部分的に実装される同じ回路の回路部品である、
半導体集積回路。
前記回路は、LC電圧制御発振器回路であり、
前記第1のキャパシタは、比較的高いキャパシタンスを有し、
前記第2のキャパシタは、比較的低いキャパシタンスを有し、前記LC電圧制御発振器回路のスイッチドキャパシタアレイの部分である、
半導体集積回路。
第1の端子及び第2の端子を備えたキャパシタが、第3の金属層を含みながら、前記上向き方向において順序付けられた第1の金属層、第2の金属層及び前記第3の金属層のうちの少なくとも2つで実装された金属構造体から形成され、該金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記第3の金属層におけるストリップは、前記キャパシタの端子の延長を形成し、前記ストリップの幅は、前記端子により近いストリップが、前記金属構造体に沿って前記端子から更に離れたストリップよりも広いように順序付けられる、
半導体集積回路。
1つの前記金属層におけるストリップを他の前記金属層におけるストリップへ接続するビアのサイズは、前記端子により近いビアが、前記金属構造体に沿って前記端子から離れたビアよりも大きいサイズを有するように順序付けられる、
半導体集積回路。
前記キャパシタを形成する前記金属構造体は、前記第1の金属層、前記第2の金属層、及び前記第3の金属層に実装され、
前記幅は、3つの幅範囲の中の1つの範囲内にあり、前記範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、同じく、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記高位幅範囲にある幅を有する、
半導体集積回路。
前記第1の金属層に形成されるストリップは、複数の前記第1のくし形配置に編成され、
前記第2の金属層に形成されるストリップは、複数の前記第2のくし形配置に編成される、
半導体集積回路。
前記第1のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置の夫々は、前記第1のくし形配置のうちの対応する1つの上に横たわる、
半導体集積回路。
前記第2のくし形配置の夫々は、比較的小さい断面積を有するビアによって、その対応する第1のくし形配置に接続され、
前記第3の金属層に形成されるストリップは、比較的大きい断面積を有するビアによって、対応する第2のくし形配置に接続され、
前記断面積は、前記層と平行に延在する、
半導体集積回路。
前記第1のくし形配置及び前記第2のくし形配置は、前記キャパシタの分散されたプレートを形成する、
半導体集積回路。
前記第3の金属層は、前記複数の金属層の中の最上位金属層である、
半導体集積回路。
前記第3の金属層は、ルーティング層であり、
前記第3の金属層に形成されるストリップは、ルーティングである、
半導体集積回路。
前記第1の金属層、前記第2の金属層及び前記第3の金属層は、前記複数の金属層の中の連続した金属層である、
半導体集積回路。
前記キャパシタは、第1のキャパシタであり、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
前記第1のキャパシタが形成される層は、上位金属層であり、前記第1のキャパシタを形成する金属構造体は、前記第1のキャパシタが当該金属構造体の比較的低い抵抗により比較的高いQのキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された金属構造体から形成され、該金属構造体は、前記第2のキャパシタが当該金属構造体の比較的高い抵抗により比較的低いQのキャパシタであるような大きさにされる、
半導体集積回路。
前記複数の金属層は、前記下位金属層と前記上位金属層との間に、隣接する中間金属層を有し、
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路の重なり領域において形成され、該重なり領域は前記複数の金属層と平行であり、
シールドは、前記中間金属層のうちの1つ以上の中間金属層に実装された金属構造体から形成され、前記第1のキャパシタをシールドするように前記重なり領域の少なくとも部分にわたって延在する、
半導体集積回路。
前記シールドが形成される前記1つ以上の中間金属層の下にある前記中間金属層のうちの少なくとも1つは、前記重なり領域の前記少なくとも部分にわたって回路部品又は回路トラック又は金属ストリップを欠いている、
半導体集積回路。
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路に少なくとも部分的に実装される同じ回路の回路部品である、
半導体集積回路。
前記回路は、LC電圧制御発振器回路であり、
前記第1のキャパシタは、比較的高いキャパシタンスを有し、
前記第2のキャパシタは、比較的低いキャパシタンスを有し、前記LC電圧制御発振器回路のスイッチドキャパシタアレイの部分である、
半導体集積回路。
S30.基板上に形成された積層構造を備え、該積層構造が複数の金属層及び隣接する該金属層の間に挟まれたビア層を有し、上向き方向が前記基板から離れて前記層を通って定義される半導体集積回路であって、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
第1のキャパシタは、上位金属層に実装された金属構造体から形成され、該金属構造体は、前記第1のキャパシタが当該金属構造体の比較的低い抵抗により比較的高いQのキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された金属構造体から形成され、該金属構造体は、前記第2のキャパシタが、当該金属構造体の比較的高い抵抗により比較的低いQのキャパシタであるような大きさにされる、
半導体集積回路。
前記複数の金属層は、前記下位金属層と前記上位金属層との間に、隣接する中間金属層を有し、
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路の重なり領域において形成され、該重なり領域は前記複数の金属層と平行であり、
シールドは、前記中間金属層のうちの1つ以上の中間金属層に実装された金属構造体から形成され、前記第1のキャパシタをシールドするように前記重なり領域の少なくとも部分にわたって延在する、
半導体集積回路。
前記シールドが形成される前記1つ以上の中間金属層の下にある前記中間金属層のうちの少なくとも1つは、前記重なり領域の前記少なくとも部分にわたって回路部品又は回路トラック又は金属ストリップを欠いている、
半導体集積回路。
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路に少なくとも部分的に実装される同じ回路の回路部品である、
半導体集積回路。
前記回路は、LC電圧制御発振器回路であり、
前記第1のキャパシタは、比較的高いキャパシタンスを有し、
前記第2のキャパシタは、比較的低いキャパシタンスを有し、前記LC電圧制御発振器回路のスイッチドキャパシタアレイの部分である、
半導体集積回路。
前記第1のキャパシタは、前記上向き方向において順序付けられた前記上位層の中の少なくとも第1の金属層、第2の金属層及び第3の金属層において実装される金属構造体から形成され、
前記金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記幅は、3つの幅範囲のうちの1つの範囲内にあり、前記3つの幅範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記高位幅範囲にある幅を有する、
半導体集積回路。
前記第1の金属層に形成されるストリップは、複数の前記第1のくし形配置に編成され、
前記第2の金属層に形成されるストリップは、複数の前記第2のくし形配置に編成される、
半導体集積回路。
前記第1のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置の夫々は、前記第1のくし形配置のうちの対応する1つの上に横たわる、
半導体集積回路。
前記第2のくし形配置の夫々は、比較的小さい断面積を有するビアによって、その対応する第1のくし形配置に接続され、
前記第3の金属層に形成されるストリップは、比較的大きい断面積を有するビアによって、対応する第2のくし形配置に接続され、
前記断面積は、前記層と平行に延在する、
半導体集積回路。
前記第3の金属層は、前記複数の金属層の中の最上位金属層である、
半導体集積回路。
前記第3の金属層は、ルーティング層であり、
前記第3の金属層に形成されるストリップは、ルーティングである、
半導体集積回路。
前記第1の金属層、前記第2の金属層及び前記第3の金属層は、前記複数の金属層の中の連続した金属層である、
半導体集積回路。
前記第3の金属層に形成されるストリップは、前記キャパシタの端子の延長を形成する、
半導体集積回路。
前記第1のくし形配置及び前記第2のくし形配置は、前記キャパシタの分散されたプレートを形成する、
半導体集積回路。
S44.基板上に形成された積層構造を備え、該積層構造が複数の金属層及び隣接する該金属層の間に挟まれたビア層を有し、上向き方向が前記基板から離れて前記層を通って定義される半導体集積回路であって、
第1の端子及び第2の端子を備えたキャパシタが、前記複数の金属層で実装された金属構造体から形成され、前記キャパシタは、前記層と平行な当該半導体集積回路の領域にわたって分布し、
前記金属構造体は、
ルーティング層である最上位金属層において、前記第1の端子の第1の延長として機能する、前記領域にわたって延在する1つ以上のルーティングと、前記第2の端子の第2の延長として機能する、前記領域にわたって延在する1つ以上のルーティングとを有し、
前記最上位金属層の下にある1つ以上の金属層において、前記キャパシタの分散された第1のプレートをまとまって形成する第1のトラック網と、前記キャパシタの分散された第2のプレートをまとまって形成する第2のトラック網とを有し、
前記第1のトラック網を前記第1の延長へ接続し、前記第2のトラック網を前記第2の延長へ接続するビアを有する、
半導体集積回路。
前記キャパシタは、前記上向き方向において順序付けられた少なくとも第1の金属層、第2の金属層及び第3の金属層において実装される金属構造体から形成され、前記第3の金属層は、前記最上位金属層であり、
前記金属構造体は、前記層と平行な幅を有するストリップの配置を有し、前記幅は、3つの幅範囲のうちの1つの範囲内にあり、前記3つの幅範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記ルーティングであり、前記高位幅範囲にある幅を有する、
半導体集積回路。
前記第1の金属層に形成されるストリップは、複数の前記第1のくし形配置に編成され、
前記第2の金属層に形成されるストリップは、複数の前記第2のくし形配置に編成される、
半導体集積回路。
前記第1のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置の夫々は、前記第1のくし形配置のうちの対応する1つの上に横たわる、
半導体集積回路。
前記第2のくし形配置の夫々は、比較的小さい断面積を有するビアによって、その対応する第1のくし形配置に接続され、
前記第3の金属層に形成されるストリップは、比較的大きい断面積を有するビアによって、対応する第2のくし形配置に接続され、
前記断面積は、前記層と平行に延在する、
半導体集積回路。
前記第1の金属層、前記第2の金属層及び前記第3の金属層は、前記複数の金属層の中の連続した金属層である、
半導体集積回路。
前記第1のくし形配置及び前記第2のくし形配置の組は、前記キャパシタの前記分散された第1のプレートを形成し、前記第1のくし形配置及び前記第2のくし形配置の他の組は、前記キャパシタの前記分散された第2のプレートを形成する、
半導体集積回路。
前記キャパシタは、第1のキャパシタであり、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
前記第1のキャパシタが形成される層は、上位金属層であり、前記第1のキャパシタを形成する金属構造体は、前記第1のキャパシタが当該金属構造体の比較的低い抵抗により比較的高いQのキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された金属構造体から形成され、該金属構造体は、前記第2のキャパシタが当該金属構造体の比較的高い抵抗により比較的低いQのキャパシタであるような大きさにされる、
半導体集積回路。
前記複数の金属層は、前記下位金属層と前記上位金属層との間に、隣接する中間金属層を有し、
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路の重なり領域において形成され、該重なり領域は前記複数の金属層と平行であり、
シールドは、前記中間金属層のうちの1つ以上の中間金属層に実装された金属構造体から形成され、前記第1のキャパシタをシールドするように前記重なり領域の少なくとも部分にわたって延在する、
半導体集積回路。
前記シールドが形成される前記1つ以上の中間金属層の下にある前記中間金属層のうちの少なくとも1つは、前記重なり領域の前記少なくとも部分にわたって回路部品又は回路トラック又は金属ストリップを欠いている、
半導体集積回路。
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路に少なくとも部分的に実装される同じ回路の回路部品である、
半導体集積回路。
前記回路は、LC電圧制御発振器回路であり、
前記第1のキャパシタは、比較的高いキャパシタンスを有し、
前記第2のキャパシタは、比較的低いキャパシタンスを有し、前記LC電圧制御発振器回路のスイッチドキャパシタアレイの部分である、
半導体集積回路。
70 層状構造
100 高Qキャパシタ
102,104 金属構造体(ルーティング)
112,114,132,134 金属構造体(くし形配置)
116,136 ベースストリップ
118,138 フィンガーストリップ
122,124,142,144 ビア
200 シールド構造
Claims (15)
- 基板上に形成された積層構造を備え、該積層構造が複数の金属層及び隣接する該金属層の間に挟まれたビア層を有し、上向き方向が前記基板から離れて前記複数の金属層を通って定義される半導体集積回路であって、
キャパシタが、前記上向き方向において順序付けられた少なくとも第1の金属層、第2の金属層及び第3の金属層において実装される金属構造体から形成され、
前記金属構造体は、前記金属層と平行な幅を有するストリップの配置を有し、前記幅は、3つの幅範囲のうちの1つの範囲内にあり、前記3つの幅範囲は、下位幅範囲、該下位幅範囲に含まれる幅よりも広い幅を有する中間幅範囲、及び該中間幅範囲に含まれる幅よりも広い幅を有する高位幅範囲を有し、
前記第1の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第1のくし形配置に編成され、前記第1の金属層に形成されるストリップの幅は、前記下位幅範囲にあり、
前記第2の金属層に形成されるストリップは、ベースストリップ及び該ベースストリップから延在する複数のフィンガーストリップを有する少なくとも1つの第2のくし形配置に編成され、前記第2の金属層に形成されるフィンガーストリップの幅は、前記下位幅範囲にあり、前記第2の金属層に形成される各ベースストリップの幅は、中間幅範囲にあり、
前記第3の金属層に形成されるストリップは、前記高位幅範囲にある幅を有する、
半導体集積回路。 - 前記第1の金属層に形成されるストリップは、複数の前記第1のくし形配置に編成され、
前記第2の金属層に形成されるストリップは、複数の前記第2のくし形配置に編成される、
請求項1に記載の半導体集積回路。 - 前記第1のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置は、アレイにおいて配置され、
前記第2のくし形配置の夫々は、前記第1のくし形配置のうちの対応する1つの上に横たわる、
請求項2に記載の半導体集積回路。 - 前記第2のくし形配置の夫々は、第1の断面積を有するビアによって、対応する第1のくし形配置に接続され、
前記第3の金属層に形成されるストリップは、前記第1の断面積より大きい第2の断面積を有するビアによって、対応する第2のくし形配置に接続され、
前記断面積は、前記金属層と平行に延在する、
請求項1乃至3のうちいずれか一項に記載の半導体集積回路。 - 前記第3の金属層は、前記複数の金属層の中の最上位金属層である、
請求項1乃至4のうちいずれか一項に記載の半導体集積回路。 - 前記第3の金属層は、ルーティング層であり、
前記第3の金属層に形成されるストリップは、ルーティングである、
請求項1乃至5のうちいずれか一項に記載の半導体集積回路。 - 前記第1の金属層、前記第2の金属層及び前記第3の金属層は、前記複数の金属層の中の連続した金属層である、
請求項1乃至6のうちいずれか一項に記載の半導体集積回路。 - 前記第3の金属層に形成されるストリップは、前記キャパシタの端子の延長を形成する、
請求項1乃至7のうちいずれか一項に記載の半導体集積回路。 - 前記第1のくし形配置及び前記第2のくし形配置は、前記キャパシタの分散されたプレートを形成する、
請求項1乃至8のうちいずれか一項に記載の半導体集積回路。 - 前記キャパシタは、第1のキャパシタであり、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
前記第1のキャパシタが形成される層は、上位金属層であり、前記第1のキャパシタを形成する第1の金属構造体は、前記第1のキャパシタが前記第1の金属構造体の第1の抵抗値を有する抵抗により第1のQ値のキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された第2の金属構造体から形成され、前記第2の金属構造体は、前記第2のキャパシタが前記第2の金属構造体の、前記第1の抵抗値より高い第2の抵抗値を有する抵抗により前記第1のQ値より低い第2のQ値のキャパシタであるような大きさにされる、
請求項1乃至9のうちいずれか一項に記載の半導体集積回路。 - 前記複数の金属層は、前記下位金属層と前記上位金属層との間に、隣接する中間金属層を有し、
前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路の重なり領域において形成され、該重なり領域は前記複数の金属層と平行であり、
シールドは、前記中間金属層のうちの1つ以上の中間金属層に実装された金属構造体から形成され、前記第1のキャパシタをシールドするように前記重なり領域の少なくとも部分にわたって延在する、
請求項10に記載の半導体集積回路。 - 前記シールドが形成される前記1つ以上の中間金属層の下にある前記中間金属層のうちの少なくとも1つは、前記重なり領域の前記少なくとも部分にわたって回路部品又は回路トラック又は金属ストリップを欠いている、
請求項11に記載の半導体集積回路。 - 前記第1のキャパシタ及び前記第2のキャパシタは、当該半導体集積回路に少なくとも部分的に実装される同じ回路の回路部品である、
請求項10乃至12のうちいずれか一項に記載の半導体集積回路。 - 前記回路は、LC電圧制御発振器回路であり、
前記第1のキャパシタは、第1のキャパシタンスを有し、
前記第2のキャパシタは、前記第1のキャパシタンスより低い第2のキャパシタンスを有し、前記LC電圧制御発振器回路のスイッチドキャパシタアレイの部分である、
請求項13に記載の半導体集積回路。 - 基板上に形成された積層構造を備え、該積層構造が複数の金属層及び隣接する該金属層の間に挟まれたビア層を有し、上向き方向が前記基板から離れて前記複数の金属層を通って定義される半導体集積回路であって、
前記複数の金属層は、隣接する下位金属層及び隣接する上位金属層を有し、
第1のキャパシタは、上位金属層に実装された第1の金属構造体から形成され、前記第1の金属構造体は、前記第1のキャパシタが前記第1の金属構造体の第1の抵抗値を有する抵抗により第1のQ値のキャパシタであるような大きさにされ、
第2のキャパシタは、下位金属層に実装された第2の金属構造体から形成され、前記第2の金属構造体は、前記第2のキャパシタが前記第2の金属構造体の、前記第1の抵抗値より高い第2の抵抗値を有する抵抗により前記第1のQ値より低い第2のQ値のキャパシタであるような大きさにされる、
半導体集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP18152590.8A EP3514828B1 (en) | 2018-01-19 | 2018-01-19 | Semiconductor integrated circuitry |
EP18152590.8 | 2018-01-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019129319A JP2019129319A (ja) | 2019-08-01 |
JP7222248B2 true JP7222248B2 (ja) | 2023-02-15 |
Family
ID=61027454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019002644A Active JP7222248B2 (ja) | 2018-01-19 | 2019-01-10 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10992261B2 (ja) |
EP (1) | EP3514828B1 (ja) |
JP (1) | JP7222248B2 (ja) |
CN (1) | CN110060975B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11362623B2 (en) * | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
CN114978042B (zh) * | 2022-05-10 | 2023-03-24 | 上海韬润半导体有限公司 | 开关电容电路、压控振荡器和形成开关电容电路的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040174655A1 (en) | 2003-03-04 | 2004-09-09 | Tse-Lun Tsai | Interdigitated capacitor structure for an integrated circuit |
US20060024905A1 (en) | 2004-07-30 | 2006-02-02 | Canzhong He | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
JP2012227204A (ja) | 2011-04-15 | 2012-11-15 | Fujitsu Semiconductor Ltd | 容量素子および半導体装置 |
WO2017086283A1 (ja) | 2015-11-19 | 2017-05-26 | 株式会社村田製作所 | Lc複合デバイス |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
SG93278A1 (en) * | 1998-12-21 | 2002-12-17 | Mou Shiung Lin | Top layers of metal for high performance ics |
US6737698B1 (en) * | 2002-03-11 | 2004-05-18 | Silicon Laboratories, Inc. | Shielded capacitor structure |
JP3808866B2 (ja) * | 2003-12-05 | 2006-08-16 | 株式会社東芝 | 半導体装置 |
JP5103232B2 (ja) | 2008-03-18 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8021954B2 (en) * | 2009-05-22 | 2011-09-20 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with hierarchical capacitor and method of manufacture thereof |
US8536016B2 (en) * | 2009-05-22 | 2013-09-17 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with hierarchical capacitor and method of manufacture thereof |
US8378450B2 (en) * | 2009-08-27 | 2013-02-19 | International Business Machines Corporation | Interdigitated vertical parallel capacitor |
US9123719B2 (en) * | 2012-06-26 | 2015-09-01 | Broadcom Corporation | Metal-oxide-metal capacitor |
CN103545287B (zh) * | 2012-07-10 | 2017-06-06 | 联华电子股份有限公司 | 半导体结构 |
KR101487591B1 (ko) * | 2013-03-04 | 2015-01-29 | 주식회사 동부하이텍 | Mom 커패시터 |
US9331026B1 (en) * | 2014-05-09 | 2016-05-03 | Altera Corporation | Methods and apparatus for fabricating capacitor structures with a terminal shield |
CN203850292U (zh) * | 2014-05-15 | 2014-09-24 | 中芯国际集成电路制造(北京)有限公司 | 一种用于监测金属层短路的测试结构 |
US9524964B2 (en) * | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
US10026685B2 (en) | 2015-09-25 | 2018-07-17 | Qualcomm Incorporated | Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency |
US9887257B2 (en) * | 2015-12-01 | 2018-02-06 | Altera Corporation | Scalable fixed-footprint capacitor structure |
-
2018
- 2018-01-19 EP EP18152590.8A patent/EP3514828B1/en active Active
-
2019
- 2019-01-09 US US16/244,010 patent/US10992261B2/en active Active
- 2019-01-10 JP JP2019002644A patent/JP7222248B2/ja active Active
- 2019-01-17 CN CN201910043932.7A patent/CN110060975B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040174655A1 (en) | 2003-03-04 | 2004-09-09 | Tse-Lun Tsai | Interdigitated capacitor structure for an integrated circuit |
US20060024905A1 (en) | 2004-07-30 | 2006-02-02 | Canzhong He | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
JP2012227204A (ja) | 2011-04-15 | 2012-11-15 | Fujitsu Semiconductor Ltd | 容量素子および半導体装置 |
WO2017086283A1 (ja) | 2015-11-19 | 2017-05-26 | 株式会社村田製作所 | Lc複合デバイス |
Also Published As
Publication number | Publication date |
---|---|
US10992261B2 (en) | 2021-04-27 |
EP3514828B1 (en) | 2021-08-25 |
JP2019129319A (ja) | 2019-08-01 |
US20190229676A1 (en) | 2019-07-25 |
CN110060975B (zh) | 2024-01-12 |
EP3514828A1 (en) | 2019-07-24 |
CN110060975A (zh) | 2019-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7547970B2 (en) | Semiconductor device | |
JP4895039B2 (ja) | インダクタ、配線基板、および半導体装置 | |
US7838919B2 (en) | Capacitor structure | |
US7875911B2 (en) | Semiconductor device and oscillator | |
US7928809B2 (en) | Semiconductor integrated circuit device | |
US7906831B2 (en) | Semiconductor device with capacitor arrangement electrically coupled to inductor coil | |
JP7222248B2 (ja) | 半導体集積回路 | |
US8860178B2 (en) | Semiconductor device having an inductor | |
US8373249B2 (en) | Programmable capacitor associated with an input/output pad | |
US20100019300A1 (en) | Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor | |
JP2000183647A (ja) | 電圧制御発振器 | |
JP2008270742A (ja) | キャパシタ構造 | |
JP2008270742A5 (ja) | ||
JPWO2009041304A1 (ja) | 発振回路 | |
KR20090069487A (ko) | 반도체 소자의 패드 및 그의 제조 방법 | |
US6720835B2 (en) | Voltage-controlled oscillation circuit | |
CN104283555A (zh) | 振荡器及锁相环 | |
JP5899565B2 (ja) | スイッチ付容量及びスイッチ付容量を含む回路 | |
US11398426B2 (en) | Integrated-circuit devices and circuitry comprising the same | |
CN109273427B (zh) | 集成电路结构、压控振荡器及功率放大器 | |
JP3937983B2 (ja) | Mim容量 | |
JP2010045075A (ja) | 半導体装置 | |
JP2006032507A (ja) | 基板内蔵コンデンサと基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7222248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |