CN110060975B - 半导体集成电路系统 - Google Patents

半导体集成电路系统 Download PDF

Info

Publication number
CN110060975B
CN110060975B CN201910043932.7A CN201910043932A CN110060975B CN 110060975 B CN110060975 B CN 110060975B CN 201910043932 A CN201910043932 A CN 201910043932A CN 110060975 B CN110060975 B CN 110060975B
Authority
CN
China
Prior art keywords
capacitor
metal layer
layer
width
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910043932.7A
Other languages
English (en)
Other versions
CN110060975A (zh
Inventor
贝恩德·汉斯·格尔曼
瓦莫西·克利须那·曼斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN110060975A publication Critical patent/CN110060975A/zh
Application granted granted Critical
Publication of CN110060975B publication Critical patent/CN110060975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本申请涉及半导体集成电路系统。一种具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的金属层之间的通孔层，通过层远离基板限定向上的方向，其中：电容器由在以向上的方向排序的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成；该金属结构包括具有与层平行的宽度的条带的布置；形成在第一金属层中的条带被组织成至少一个第一梳状布置，该条带的宽度在低宽度范围内；形成在第二金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，指状条的宽度在低宽度范围内，并且每个基带的宽度在中间宽度范围内；以及形成在第三金属层中的条带具有在高宽度范围内的宽度。

Description

半导体集成电路系统
本发明涉及半导体集成电路系统，并且特别地涉及在基板上形成有层结构的这种电路系统，该层结构包括多个金属层和夹在相邻的金属层之间的通孔层。
这种半导体集成电路系统可以以IC(集成电路)芯片的形式提供，并且该IC芯片可以设置为IC封装的一部分，使得可以将片上电路系统(在IC芯片中实现)与片下电路系统(不在IC芯片中实现而是连接至IC芯片)连接。在该情况下，IC芯片可以安装在IC封装的封装基板上。
通过上下文，图1a和图1b是先前考虑的LC电压控制振荡器(VCO)电路1的示意图，该LC电压控制振荡器(VCO)电路1可以实现为半导体集成电路系统，下文中简称为LC-VCO，即其功能基于电感(L)部件和电容(C)部件。LC-VCO 1是CMOS LC-VCO并且在图1a中具体地示出。在图1b中更加详细地示出了LC-VCO 1的一部分。
LC-VCO 1包括电流源2、一对交叉耦合晶体管(PMOS MOSFET)4和6、电容器8、电感器10、一对串联连接的可变电容器12和14、切换电容器电路16、一对交叉耦合晶体管(NMOSMOSFET)18和20和电阻器22。
电流源2连接在高电压源(例如，VDD)与尾节点24之间，并且电阻器22连接在低电压源(例如，GND或地)与尾节点26之间。平行的第一电流路径28和第二电流路径30被设置在尾节点24与尾节点26之间。
交叉耦合晶体管4和6分别设置在第一路径28和第二路径30上，交叉耦合晶体管4和6的源极端子连接至尾节点24，并且交叉耦合晶体管4和6的栅极端子连接至彼此的漏极端子。交叉耦合晶体管18和20分别设置在第一路径28和第二路径30上，其中交叉耦合晶体管18和20的源极端子连接至尾节点26，并且交叉耦合晶体管18和20的栅极端子连接至彼此的漏极端子。
中间节点32和34分别限定在第一路径28和第二路径30上。中间节点32限定在晶体管4的漏极端子与晶体管18的漏极端子之间，并且中间节点34限定在晶体管6的漏极端与晶体管20的漏极端子之间。中间节点32和34可以用作LC-VCO 1的输出端。
电容器8、电感器10、一对串联连接的可变电容器12和14以及切换电容器电路16在中间节点32与中间节点34之间并联地连接。
如图1b中所示，切换电容器电路16包括电容器36、晶体管(NMOS MOSFET)38、电容器40、反相器(例如，CMOS反相器)42和电阻器44和电阻器46。电容器36、晶体管38和电容器40依此顺序串联地连接在中间节点32与中间节点34之间。晶体管38的栅极端子连接成由控制信号CT(其可以是数字信号)控制。控制信号CT还经由反相器42和电阻器44提供至在电容器36与晶体管38之间限定的中间节点48，并且经由反相器42和电阻器46提供至在晶体管38与电容器40之间限定的中间节点50。
在操作时，晶体管38根据控制信号CT的所选择的代码接通和关断，不同的代码对应于不同的频带。可变电容器(变容二极管)12和14用于微调关注的所选择的频带中的频率。
LC-VCO 1需要电容器8具有高的电容(即，大C)，并且还需要切换电容器电路16作为谐振电路的一部分用于宽调谐范围。
已经考虑的是，电容器8可以被设置为片下元件(例如，设置为在IC封装的封装基板上的分立元件)，其中LC-VCO 1的剩余部分被实现为片上电路系统(在IC芯片中实现)。然而，这种片下电容器是相当昂贵的，并且使用这种片下部件也是不期望的，因为其构成无用的设计/区域/集成开销。
也已经考虑的是，电容器8可以与LC-VCO 1的剩余部分一起设置在片上(尽管本发明人已经考虑将电感器10设置为片下“封装”电感器)，例如实现为具有由多个单位MOM单元组成的增加的长度的MOM(金属氧化物金属)电容器以提供所需的高电容。这种MOM电容器可以被认为是由半导体集成电路系统(即，IC芯片)的金属层的层结构中的多个金属层形成的交叉指型多指电容器，所述多个金属层通过相关的金属层之间设置的通孔层(金属间电介质)中的通孔适当地连接在一起。然而，使用这种技术的LC-VCO 1也已经被发现是不符合要求的。
期望解决上述问题。
根据本发明的第一方面的实施方式，提供了具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中：电容器由在以向上的方向排序的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成；金属结构包括具有平行于层的宽度的条带的布置，该宽度在三个宽度范围中之一内，该范围包括低宽度范围、包括比低宽度范围内的宽度大的宽度的中间宽度范围、以及包括比中间宽度范围内的宽度大的宽度的高宽度范围；在第一金属层中形成的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第一梳状布置，在第一层中形成的条带的宽度在低宽度范围内；在第二金属层中形成的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，形成在第二层中的指状条的宽度在低宽度范围内，并且形成在第二层中的每个基带的宽度在中间宽度范围；并且形成在第三金属层中的条带具有高宽度范围内的宽度。
形成在第一层中的条带被组织成多个所述第一梳状布置，并且形成在第二层中的条带被组织成多个所述第二梳状布置。
可以以阵列布置第一梳状布置。可以以阵列布置第二梳状布置。每个所述第二梳状布置可以叠在相应的所述第一梳状布置上。
每个所述第二梳状布置可以通过具有相对小的截面区域的通孔来连接至其相应的第一梳状布置。形成在第三层中的条带可以通过具有相对大的截面区域的通孔来连接至相应的第二梳状布置，截面区域平行于层延伸。
第三金属层可以是金属层中的最上层的金属层。第三金属层可以是布线层，其中形成在第三金属层中的条带是布线。第一金属层、第二金属层和第三金属层可以是金属层的连续金属层。可以存在多个所述第一金属层、第二金属层和第三金属层。
形成在第三金属层中的条带可以形成电容器的端子的延伸部。第一梳状布置和第二梳状布置可以形成电容器的分布式极板。
电容器可以是第一电容器。金属层可以包括相邻的下金属层和相邻的上金属层。形成第一电容器的层可以是上金属层，形成第一电容器的结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器。第二电容器可以由在下金属层中实现的金属结构形成，这些金属结构被定尺寸成使得第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器。
金属层可以包括在下金属层与上金属层之间的相邻的中间金属层。第一电容器和第二电容器可以形成在半导体集成电路系统的交叠区域中，该交叠区域与层平行。屏蔽可以由在一个或更多个中间金属层中实现的金属结构形成，并且可以延伸穿过交叠区域的至少部分以屏蔽第一电容器。
在形成屏蔽的一个或更多个中间金属层下方的、至少一个所述中间金属层可以没有跨交叠区域的所述至少部分的电路部件或电路轨道或金属条带。
第一电容器和第二电容器可以是至少部分地在半导体集成电路系统中实现的同一电路的电路部件。该电路可以是LC电压控制振荡器电路，第一电容器可以具有相对高的电容。第二电容器可以具有相对低的电容并且可以是LC电压控制振荡器电路的切换电容器阵列的一部分。
根据本发明的第二方面的实施方式，提供了具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中：具有第一端子和第二端子的电容器由在以向上的方向排序的第一金属层、第二金属层和第三金属层中的包括第三金属层的至少两个中实现的金属结构形成；金属结构包括具有平行于该层的宽度的条带的布置；第三层中的条带形成电容器的端子的延伸部；以及条带的宽度被排序成沿金属结构更靠近端子的条带比进一步远离端子的条带宽。
根据本发明的第三方面的实施方式，提供了具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中：金属层包括相邻的下金属层和相邻的上金属层；第一电容器由在上金属层中实现的金属结构形成，该金属结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；以及第二电容器由在下金属层中实现的金属结构形成，该金属结构被定尺寸成使得第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器。
根据本发明的第四方面的实施方式，提供了具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中：具有第一端子和第二端子的电容器由在金属层中实现的金属结构形成，该电容器跨半导体集成电路系统的平行于层的区域分布；以及金属结构包括：在作为布线层的最上层的金属层中，用作第一端子的第一延伸部的、延伸穿过该区域的一个或更多个布线，以及用作第二端子的第二延伸部的、延伸穿过该区域的一个或更多个布线；在最上层的金属层下方的一个或更多个金属层中，共同形成电容器的分布式第一极板的第一网络的轨道，以及共同形成电容器的分布式第二极板的第二网络的轨道；以及将第一网络的轨道连接至第一延伸部并且将第二网络的轨道连接至第二延伸部的通孔。
现将仅借助于示例来参照附图，其中：
以上讨论的图1a和1b是先前考虑的LC电压控制振荡器电路的示意图；
图2是先前考虑的片上MOM电容器的示意图；
图3是另一先前考虑的片上MOM电容器的示意图；
图4是在实现集成电路时可以采用的示例层结构的示意图；
图5至图7是一起呈现实施本发明的高Q电容器的代表性部分的示意图；
图8是实施本发明的高Q电容器的示意图；
图9是实施本发明的高Q电容器的示意图；
图10是用于理解具有图8和图9的高Q电容器的LC电压控制振荡器电路的示意图；
图11是用于图10的LC电压控制振荡器电路的在特定的金属层中形成的屏蔽的示意图。
已经考虑的是，先前考虑的片上MOM电容器不具有显著地高的足够的Q(质量)因子，并且这劣化了采用其的电路系统的性能。将继续采用图1a的LC-VCO 1中的电容器8的示例作为方便的运行示例，因为如果该电容器足够大，则其需要具有非常高的Q因子以用于LC-VCO 1的性能来足以用于特定的高精度应用。
遗憾的是，这种先前考虑的片上MOM电容器具有相对高的电阻(因此其不具有足够高的Q因子)，该相对高的电阻可归因于整个MOM结构的分布式电阻的串联连接。
图2是借助于示例的先前考虑的片上MOM电容器50的示意图。连接焊盘A 52和B 54实际上用作电容器50的端子，并且从这些端子延伸的轨道56和58用作那些端子的延伸部并且还用作分布式电容器极板(其中，其彼此靠近地并排行进)。示出了代表性节点Na(用于焊盘A52)和Nb(用于焊盘B 54)，以用于与以下的等效图59对应。如所示的，基于该布置——形成轨道56和58的金属结构具有相对小的宽度(和截面)并且因此相对高的电阻，串联电阻变得相当高。
图3是借助于示例的另一先前考虑的片上MOM电容器60的示意图。连接焊盘A52和B54再次实际上用作电容器60的端子，并且从这些端子延伸的轨道56和58用作那些端子的延伸部。交叉指型梳状布置的重复单元64适当地连接至轨道56和58以用作分布式电容器极板(其中梳状布置的指64彼此靠近地并排行进)。再次，形成轨道56和58的金属结构具有相对小的宽度(和截面)。形成重复单元64的金属结构甚至具有更小的宽度(和截面)。因此，等效串联电阻高于图2中的等效串联电阻。此外，因为在每个方向上存在典型地面积限制(MOM电容器的尺寸可能受制造规则的限制)，串联电阻变得显著地较大。连接在一起的较大量的单元电容器导致更高的串联电阻。
为了解决这些问题，在概述中，本发明人已经考虑将片上电容器实现为MOM电容器(在下文中的高Q电容器)，该MOM电容器具有特定的结构(如以下更加详细地描述的)并且此外使用半导体集成电路系统(IC芯片)的层结构的上金属层，其中向上的方向被限定为从基板穿过金属层。这能够使与高Q电容器相关联的电阻显著地降低并且因此其Q因子增加至更符合要求的值。
此外，通过在上金属层中实现高Q电容器，可以在下层中实现更小的(较低电容)电容器(或其他部件)以更好地利用相关的集成电路系统(例如，芯片)的区域。例如，观察图1a的LC-VCO 1，电容器8可以与高Q电容器对应，并且电容器36和40可以与这种更小的电容器对应。
图4是在实现实施本发明的集成电路(集成电路系统，或半导体集成电路系统)时可以采用的示例层结构70的示意图。当然，层的特定数量和标号仅是示例。
如所指示的，在底部处设置基板层，紧接着是接触层(VIA0)并且然后是交替的金属(例如，M1)层和通孔(例如，VIA1)层。如所示的，通过层远离基板限定向上的方向。
指示“AP”(用于金属11)和“RV”(用于通孔10)仅是与示例实现对应的标号。标号AP指示，顶金属层可以是铝层(然而下层可以是铜层)，并且用于连接焊盘(因此AP)以及至连接焊盘的连接。与该“重新分布层”(金属11)相邻的通孔层(VIA10)被标识RV。在本文中AP或金属11层将被称为布线层，并且该层中实现的连接将被称为布线。这种布线层典型地包括将集成电路接合焊盘与在布线层的顶部上形成的凸块下金属化部(未示出)互连的迹线/布线，各自用于至完成的IC芯片的相应的焊接凸块的连接。
可以在金属层中(例如，在层M8和M9中)实现信号线，通过在通孔层或金属间电介质中(例如，在层VIA8中)实现的通孔来实现层之间的连接。
为了方便，金属层M1至M5将被称为下层，金属层M6至M8将被称为中间层，并且金属层M9至AP将被称为上层。金属层可以在向下的方向上变得更薄，在该方向上结构/轨道的密度和电阻率也增加。
在概述中，图5至图7是一起呈现由在层M9、M10和AP中实现的金属结构(以及通过其之间的通孔层的通孔连接)形成的高Q电容器100的代表性部分80的示意图。在本示例中，假设电容器100是可以代替图1a中的电容器8使用的大的(高C)电容器。当然，代表性部分80本身可以被认为是高Q电容器，尽管其是更小的(较低电容)的电容器。图5至图7是集成电路(例如，IC芯片)的特定区域的向下穿过层观察的平面图。将明显的是，图5至图7涉及不同的层，并且因此其实际上可以被认为是彼此上下堆叠。
图5示出对应于电容器100的相应端子的延伸部的、在层AP中形成的金属结构或布线102和104。因此，布线102和104分别连接至对应于焊盘A 52和B 54的电容器端子、节点或凸块焊盘。
布线102和104具有在三个宽度范围中的高宽度范围(HW)内的宽度HW(该宽度HW可以但没有必要彼此相同)。在此，范围包括：低宽度范围(LW)；中间宽度范围(IW)，其包括比低宽度范围(LW)中的宽度大的宽度；以及高宽度范围(HW)，其包括比中间宽度范围(IW)中的宽度大的宽度。
由于大的宽度(结合布线的深度/厚度——未示出)，理解的是，例如与图2和图3的金属结构56、58、62、64相比，布线102和104具有非常低的电阻。因此，总的构思是使用一个或多个上层例如层AP以用于形成电容器节点/端子的延伸部的低电阻布线。通过针对适当的Q值需要多低的电阻来确定这些AP(布线)层的数量——在此，为了方便以及与示例层结构70比较，仅示出了单个这种层。
图6示出了金属结构，特别是在层M10中形成的梳状布置112和114。为了方便，在层AP中形成的布线102和104的轮廓以虚线形式提供以能够进行图5与图6之间的比较。
梳状布置112和114部分地对应于电容器100的相应端子的延伸部。因此，可以认为，梳状布置112和114分别连接至与焊盘A 52和B 54对应的电容器端子、节点或凸块焊盘。
梳状布置112和114均具有基带116和从基带116延伸的多个指状条118。如所示的，梳状布置112和114的指状条118以互锁方式(例如，交错)交叉指型，使得每个指状条118与梳状布置112和114中的另一个梳状布置的至少指状条118相邻。交叉指型指状条118实际上用作电容器100的分布式极板。
基带116具有在中间宽度范围(IW)内的宽度IW(其可以但没有必要彼此相同)。指状条118具有在低宽度范围(LW)内的宽度LW(其可以但没有必要彼此相同)。然而，这些宽度比图2和图3的金属结构56、58、62、64的那些宽度大。因此，梳状布置112和114也具有非常低的电阻。因此，总的构思是使用一个或更多个其他上层例如层M10以用于形成电容器节点/端子的延伸部以及还形成分布式电容器极板的低电阻的梳状布置。通过针对适当的Q值需要多低的电阻和电容器所需的总C(电容)值来确定这些层的数量——在此，为了方便和与示例层结构70比较，仅示出了单个这种层。
通孔122和124示出为存在于将梳状布置112和114分别连接至布线102和104的通孔层VIA10中。这些通孔122和124可以被认为具有相对大的截面区域(与平面图平行)。尽管其示出为矩形形状，但其可以是例如方形形状。
图7示出了金属结构，特别是在金属层M9中形成的梳状布置132和134。再次为了方便，形成在层AP中的布线102和104的轮廓以虚线形式提供以能够进行在图5、图6与图7之间的比较。
梳状布置132和134部分地对应于电容器100的相应端子的延伸部。因此，梳状布置132和134分别连接至与焊盘A52和B 54对应的电容器端子、节点或凸块焊盘。
梳状布置132和134均具有基带136和从基带136延伸的多个指状条138。如所示的，梳状布置132和134的指状条138也交叉指型，使得每个指状条138与梳状布置132和134中另一梳状布置的至少指状条138相邻。交叉指型指状条138还实际上用作电容器100的分布式极板。将理解的是，图6的指状条118极度地对应于图7的指状条138。
基带136和指状条138具有在低宽度范围(LW)内的宽度LW(其可以但没有必要彼此相同)。然而，这些宽度比图2和图3的金属结构56、58、62、64的那些宽度大。因此，梳状布置132和134也具有非常低的电阻。因此，总的构思是使用一个或更多个其他上层例如层M9以用于形成电容器节点/端子以及还形成分布式电容器极板的低电阻的梳状布置。通过针对适当的Q(质量)值需要多低的电阻和电容器所需的总的C(电容)值来确定这些层的数量——在此，为了方便和与示例层结构70比较，仅示出了单个这种层。
通孔142和144示出为存在于将梳状布置132和134分别连接至梳状布置112和114的通孔层VIA9中。与通孔122和124相比，这些通孔142和144可以被认为具有更小的截面区域。
因此，图5至图7一起呈现了高Q电容器100的代表性部分80。图8是指示如何可以多次(例如，作为重复的单元)使用代表性部分80来产生高Q电容器100的示意图。为了便于表示，图8中的代表性部分80的实例的数量仅是示例。例如，在示例实现方式中，可以存在多达十个或几十个或几百个实例。
尽管在图5至图7中未这样示出，根据图8清楚的是，在图5的层AP中形成的布线102和104可以是宽度(VHW)非常高的较大网络的布线102和104的一部分。实际上，那些布线102和104与梳状布置类似。如所指示的，在图8中代表性部分80作为重复的单元设置了多次，每次连接至相同的布线102和104中以形成期望的高C和高Q电容器100。再次，布线102和104分别连接至与焊盘A52和B 54对应的电容器端子、节点或凸块焊盘。
可以被认为是高宽度范围(HW)的一部分的非常高的宽度(VHW)有助于贡献非常低的电阻，这引起电容器100的高Q特性。代表性部分80的多个实例贡献高C特性。
图9是电容器100的示意图，但以图2和图3的类型呈现。连接焊盘A 52和B 54用作电容器100的端子，并且从这些端子延伸的布线102和104用作这些端子的延伸部。为了简便，在图9中未再现图8中示出的布线的梳状布置。如所指示的，对应于代表性部分80的重复单元被设置成得到大的MOM电容器100，其中，在凸块焊盘52与凸块焊盘54之间具有多个MOM单元80和顶层(AP)布线102、104。
尽管在图9中未示出，在使用电容器100代替电容器8来实现图1a的LC-VCO 1的情况下，凸块焊盘52和54分别对应于图1a的中间节点32和34，并且提供至如图1a中的其他电路部件(晶体管、电感器、可变电容器、切换电容器电路、电阻器)的连接。
顺便提及，将理解的是，因为布线102和104正交地行进至图6中的基带116，通孔122和124需要放置在其可以将相关的梳状布置112、114连接至相关的布线102、104的区域中。当然，布线102和104可以平行地行进至基带116以能够实现更多个通孔122、124放置在基带116上。
图10是对应于示例层结构70的示意图，但其中为了简便省略通孔层。
图10的目的是指示在上层中实现电容器100的优势在于：可以以在芯片面积方面有效的堆叠布置来实现图1a的LC-VCO 1(使用电容器100代替电容器8)。也就是说，可以如所指示的在下层和基板中来实现LC-VCO 1(使用电容器100代替电容器8)的部件例如切换电容器电路16和有源器件(晶体管)4、6、18、20、38。电感器10可以是片下设置的高Q电感器(作为“封装”电感器)，LC-VCO 1的其他部件为片上的。
因此，使用下层来建立切换电容器阵列(切换电容器电路16)，以减少LC-VCO 1的有效的面积并且进一步改进负载Q(因为没有必要跨较大的区域来进行电阻连接)。如图10中指示的，还可以在中间层中引入(例如，接地的)屏蔽结构200(结合图11更加详细地说明)。如此，切换电容器电路16可以放置在屏蔽结构(或简称为屏蔽)200下方，由此减少切换电容器电路16输出布线距离。因此，结合切换电容器电路16的电容器100的总负载Q没有从电容器100的高Q值显著下降。该构思能够实现LC-VCO 1的其他器件例如交叉耦合晶体管4、6、18、20和变容二极管12、14靠近凸块焊盘的放置以改进LC谐振回路的负载Q。
如图10中所指示的，在本布置中，M7和M8层用来实现屏蔽200，而M6层被留下未使用以降低屏蔽200与切换电容器电路16之间的寄生电容。层M1至M5用于切换电容器电路(切换电容器堤)16和有源元件(MOS晶体管)。
图11是由在层M7和M8中实现的金属结构形成的屏蔽200的示意图。如所指示的，屏蔽200包括分别在金属层M8和M7中形成的金属结构或条带202和204，以及将那些条带202、204连接在一起以形成整个屏蔽结构的通孔206。如所示的，条带202部分地与条带204交叠，使得通孔连接206的添加形成单个屏蔽200。屏蔽200可以连接至电压源例如地(未示出)以执行其屏蔽功能。
两层屏蔽200(经过VIA7的M7和M8)允许没有间隙的完全屏蔽(由于条带202、204的交叠)，并且改进MOM结构的Q。因为在屏蔽200下方存在具有下层金属MOM电容器(例如，切换电容器电路16)的有源电路(例如，具有晶体管4、6、18、20)，因此提供没有间隙的屏蔽200能够实现更好的噪声隔离并且有助于改进Q因子。
在所附权利要求的精神和范围内，可以根据以上的公开内容以不同的方式来实施本发明。
本公开扩展至限定本发明的实施方式的以下编号的陈述。
A
S1.一种具有在基板上形成的层结构的半导体集成电路系统，层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，
其中：
电容器由在以向上的方向排序的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成；
所述金属结构包括具有与层平行的宽度的条带的布置，所述宽度在三个宽度范围中的之一内，所述范围包括低宽度范围、包括比低宽度范围内的宽度大的宽度的中间宽度范围、以及包括比中间宽度范围内的宽度大的宽度的高宽度范围；
形成在第一金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第一梳状布置，形成在第一层中的条带的宽度处于低宽度范围内；
形成在第二金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，形成在第二层中的指状条的宽度处于低宽度范围内，并且形成在第二层中的每个基带的宽度处于中间宽度范围内；以及
形成在第三金属层中的条带具有在高宽度范围内的宽度。
S2.根据陈述S1所述的半导体集成电路系统，其中：
形成在第一层中的条带被组织成多个所述第一梳状布置；以及
形成在第二层中的条带被组织成多个所述第二梳状布置。
S3.根据陈述S2所述的半导体集成电路系统，其中：
第一梳状布置以阵列布置；
第二梳状布置以阵列布置；以及
每个所述第二梳状布置叠在相应的第一梳状布置上。
S4.根据前述陈述中任一项所述的半导体集成电路系统，其中：
每个所述第二梳状布置通过具有相对小的截面区域的通孔连接至其相应的第一梳状布置；以及
形成在第三层中的条带通过具有相对大的截面区域的通孔连接至相应的第二梳状布置，截面区域平行于层延伸。
S5.根据前述陈述中任一项所述的半导体集成电路系统，其中，第三金属层是金属层中的最上层的金属层。
S6.根据前述陈述中任一项所述的半导体集成电路系统，其中，第三金属层是布线层，并且其中，形成在第三金属层中的条带是布线。
S7.根据前述陈述中任一项所述的半导体集成电路系统，其中，第一金属层、第二金属层和第三金属层是金属层的连续金属层。
S8.根据前述陈述中任一项所述的半导体集成电路系统，其中，形成在第三金属层中的条带形成电容器的端子的延伸部。
S9.根据前述陈述中任一项所述的半导体集成电路系统，其中，第一梳状布置和第二梳状布置形成电容器的分布式极板。
S10.根据前述陈述中任一项所述的半导体集成电路系统，其中：
电容器是第一电容器；
金属层包括相邻的下金属层和相邻的上金属层；
形成第一电容器的层是上金属层，形成第一电容器的结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；以及
第二电容器由在下金属层中实现的金属结构形成，该结构被定尺寸成使得第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器。
S11.根据陈述S10所述的半导体集成电路系统，其中：
金属层包括在下金属层与上金属层之间的相邻的中间金属层；
第一电容器和第二电容器形成在半导体集成电路系统的交叠区域中，该交叠区域平行于层；以及
屏蔽由在一个或更多个所述中间金属层中实现的金属结构形成并且延伸穿过交叠区域的至少部分以屏蔽所述第一电容器。
S12.根据陈述S11所述的半导体集成电路系统，其中，在形成屏蔽的所述一个或更多个中间金属层下方的、所述中间金属层中至少之一没有跨所述交叠区域的所述至少部分的电路部件或电路轨道或金属条带。
S13.根据陈述S10至陈述S12中任一项所述的半导体集成电路系统，其中，第一电容器和第二电容器是至少部分地在所述半导体集成电路系统中实现的同一电路的电路部件。
S14.根据陈述S13所述的半导体集成电路系统，其中：
电路是LC电压控制振荡器电路；
第一电容器具有相对高的电容；以及
第二电容器具有相对低的电容并且是LC电压控制振荡器电路的切换电容器阵列的一部分。
S15.一种具有在基板上形成的层结构的半导体集成电路系统，所述层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中：
具有第一端子和第二端子的电容器由在以所述向上的方向排序的第一金属层、第二金属层和第三金属层中的包括第三金属层的至少两个中实现的金属结构形成；
金属结构包括具有与层平行的宽度的条带的布置；
第三金属层中的条带形成电容器的端子的延伸部；以及
条带的宽度被排序成沿金属结构更靠近端子的条带比进一步远离所述端子的条带宽。
S16.根据陈述S15所述的半导体集成电路系统，其中，将一个所述金属层中的条带连接至另一所述金属层中的条带的通孔的尺寸被排序成沿金属结构更靠近端子的通孔具有比进一步远离端子的通孔大的尺寸。
S17.根据陈述S15或陈述S16所述的半导体集成电路系统，其中：
在第一金属层、第二金属层和第三金属层中实现形成电容器的金属结构；
宽度处于三个宽度范围中之一内，所述范围包括低宽度范围、包括比低宽度范围内的宽度大的宽度的中间宽度范围、和包括比中间宽度范围内的宽度大的宽度的高宽度范围；
形成在第一金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第一梳状布置，形成在第一层中的条带的宽度处于低宽度范围内；
形成在第二金属层中的条带也被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，形成在所述第二层中的指状条的宽度处于低宽度范围内，并且形成在第二层中的每个基带的宽度处于中间宽度范围内；以及
形成在第三层中的条带具有在高宽度范围内的宽度。
S18.根据陈述S17所述的半导体集成电路系统，其中：
形成在第一层中的条带被组织成多个所述第一梳状布置；以及
形成在第二层中的条带被组织成多个所述第二梳状布置。
S19.根据陈述S18所述的半导体集成电路系统，其中：
第一梳状布置以阵列布置；
第二梳状布置以阵列布置；以及
每个所述第二梳状布置叠在相应的所述第一梳状布置上。
S20.根据陈述S17至陈述S19中任一项所述的半导体集成电路系统，其中：
每个所述第二梳状布置通过具有相对小的截面区域的通孔连接至其相应的第一梳状布置；以及
形成在第三层中的条带通过具有相对大的截面区域的通孔连接至相应的第二梳状布置，截面区域与层平行地延伸。
S21.根据陈述S17至陈述S20中任一项所述的半导体集成电路系统，其中，第一梳状布置和第二梳状布置形成电容器的分布式极板。
S22.根据陈述S15至陈述S21中任一项所述的半导体集成电路系统，其中，第三金属层是金属层中的最上层的金属层。
S23.根据陈述S15至陈述S22中任一项所述的半导体集成电路系统，其中，第三金属层是布线层，并且其中，形成在第三金属层中的条带是布线。
S24.根据陈述S15至陈述S23中任一项所述的半导体集成电路系统，其中，第一金属层、第二金属层和第三金属层是金属层的连续金属层。
S25.根据陈述S15至陈述S24中任一项所述的半导体集成电路系统，其中：
电容器是第一电容器；
金属层包括相邻的下金属层和相邻的上金属层；
形成第一电容器的层是上金属层，形成第一电容器的结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；以及
第二电容器由在下金属层中实现的金属结构形成，所述结构被定尺寸成使得所述第二电容由于这些结构的相对高的电阻而是相对低Q的电容器。
S26.根据陈述S25所述的半导体集成电路系统，其中：
金属层包括在下金属层与上金属层之间的相邻的中间金属层；
第一电容器和第二电容器形成在半导体集成电路系统的交叠区域中，交叠区域与层平行；以及
屏蔽由在一个或更多个中间金属层中实现的金属结构形成，并且延伸穿过交叠区域的至少部分以屏蔽第一电容器。
S27.根据陈述S26所述的半导体集成电路系统，其中，在形成屏蔽的所述一个或更多个中间金属层下方的、至少一个所述中间金属层没有跨所述交叠区域的所述至少部分的电路部件或电路轨道或金属条带。
S28.根据陈述S25至陈述S27中任一项所述的半导体集成电路系统，其中，第一电容器和第二电容器是至少部分地在半导体集成电路系统中实现的同一电路的部件。
S29.根据陈述S28所述的半导体集成电路系统，其中：
电路是LC电压控制振荡器电路；
第一电容器具有相对高的电容；以及
第二电容器具有相对低的电容并且是LC电压控制振荡器电路的切换电容器阵列的一部分。
B
S30.一种具有在基板上形成的层结构的半导体集成电路系统，所述层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，
其中：
所述金属层包括相邻的下金属层和相邻的上金属层；
第一电容器由在上金属层中实现的金属结构形成，该结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；以及
第二电容器由在下金属层中实现的金属结构形成，该结构被定尺寸成使得第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器。
S31.根据陈述S30所述的半导体集成电路系统，其中：
金属层包括下金属层与上金属层之间的相邻的中间金属层；
第一电容器和第二电容器在半导体集成电路系统的交叠区域中形成，交叠区域与层平行；以及
屏蔽由在一个或更多个中间金属层中实现的金属结构形成，并且延伸穿过交叠区域的至少部分以屏蔽第一电容器。
S32.根据陈述S31所述的半导体集成电路系统，其中，在形成屏蔽的所述一个或更多个中间金属层下方的、至少一个所述中间金属层没有跨所述交叠区域的所述至少部分的电路部件或电路轨道或金属条带。
S33.根据陈述S30至陈述S32中任一项所述的半导体集成电路系统，其中，第一电容和第二电容是至少部分地在半导体集成电路系统中实现的同一电路的部件。
S34.根据陈述S30至陈述S33中任一项所述的半导体集成电路系统，其中：
电路是LC电压控制振荡器电路；
第一电容器具有相对高的电容；以及
第二电容器具有相对低的电容并且是LC电压控制振荡器电路的切换电容器阵列的一部分。
S35.根据陈述S30至陈述S34中任一项所述的半导体集成电路系统，其中：
第一电容器由在以所述向上的方向排序的所述上层中的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成；
第一电容器的金属结构包括具有与层平行的宽度的条带的布置，所述宽度在三个宽度范围中之一内，所述范围具有低宽度范围、包括比低宽度范围内的宽度大的宽度的中间宽度范围、以及具有比中间宽度范围内的宽度大的宽度的高宽度范围；
形成在第一金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第一梳状布置，形成在第一层中的条带的宽度在低宽度范围内；
形成在第二金属层中的条带也被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，形成在第二层中的指状条的宽度在低宽度范围内，并且形成在第二层中的每个基带的宽度在中间宽度范围内；以及
形成在第三金属层中的条带具有在高宽度范围内的宽度。
S36.根据陈述S35所述的半导体集成电路系统，其中：
形成在第一层中的条带被组织成多个所述第一梳状布置；以及
形成在第二层中的条带被组织成多个所述第二梳状布置。
S37.根据陈述S36所述的半导体集成电路系统，其中：
第一梳状布置以阵列布置；
第二梳状布置以阵列布置；以及
每个所述第二梳状布置叠在相应的所述第一梳状布置上。
S38.根据陈述S35至陈述S37中任一项所述的半导体集成电路系统，其中：
每个所述第二梳状布置通过具有相对小的截面区域的通孔连接至其相应的第一梳状布置；以及
形成在第三层中的条带通过具有相对大的截面区域的通孔连接至相应的第二梳状布置，截面区域与层平行地延伸。
S39.根据陈述S35至陈述S38中任一项所述的半导体集成电路系统，其中，第三金属层是金属层中的最上层的金属层。
S40.根据陈述S35至陈述S39中任一项所述的半导体集成电路系统，其中，第三金属层是布线层，并且其中，形成在第三金属层中的条带是布线。
S41.根据陈述S35至陈述S40中任一项所述的半导体集成电路系统，其中，第一金属层、第二金属层和第三金属层是金属层的连续金属层。
42.根据陈述S35至陈述S41中任一项所述的半导体集成电路系统，其中，形成在第三金属层中的条带形成第一电容器的端子的延伸部。
S43.根据陈述S35至陈述S42中任一项所述的半导体集成电路系统，其中，第一梳状布置和第二梳状布置形成第一电容器的分布式极板。
CS44.一种具有在基板上形成的层结构的半导体集成电路系统，所述层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，
其中：
具有第一端子和第二端子的电容器由在金属层中实现的金属结构形成，电容器跨半导体集成电路系统的与层平行的区域分布；以及
金属结构包括：
在作为布线层的最上层的金属层中，用作第一端子的第一延伸部的、延伸穿过所述区域的一个或更多个布线，以及用作第二端子的第二延伸部的、延伸穿过所述区域的一个或更多个布线；
在所述最上层的金属层下方的一个或更多个金属层中，一起形成电容器的分布式第一极板的第一网络的轨道，以及一起形成电容器的分布式第二极板的第二网络的轨道；以及
将第一网络的轨道连接至第一延伸部并且将第二网络的轨道连接至第二延伸部的通孔。
S45.根据陈述S44所述的半导体集成电路系统，其中：
电容器由在以向上的方向排序的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成，第三金属层是所述最上层的层；
金属结构包括具有与层平行的宽度的条带的布置，所述宽度在三个宽度范围中之一内，所述范围包括低宽度范围、包括比低宽度范围内的宽度大的宽度的中间宽度范围、和包括比中间宽度范围内的宽度大的宽度的高宽度范围；
形成在第一金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第一梳状布置，形成在第一层中的条带的宽度在低宽度范围内；
形成在第二金属层中的条带也被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，形成在第二层中的指状条的宽度在低宽度范围内，并且形成在第二层中的每个基带的宽度在中间宽度范围内；以及
形成在第三金属层中的条带是布线并且具有在高宽度范围内的宽度。
S46.根据陈述S45所述的半导体集成电路系统，其中：
形成在第一层中的条带被组织成多个所述第一梳状布置；以及
形成在第二层中的条带被组织成多个所述第二梳状布置。
S47.根据陈述S46所述的半导体集成电路系统，其中：
第一梳状布置以阵列布置；
第二梳状布置以阵列布置；以及
每个所述第二梳状布置叠在相应的所述第一梳状布置上。
S48.根据陈述S45至陈述S47中任一项所述的半导体集成电路系统，其中：
每个所述第二梳状布置通过具有相对小的截面区域的通孔连接至其相应的第一梳状布置；以及
形成在第三层中的条带通过具有相对较大的截面区域的通孔连接至相应的第二梳状布置，截面区域与层平行地延伸。
S49.根据陈述S45至陈述S48中任一项所述的半导体集成电路系统，其中，第一金属层、第二金属层和第三金属层是金属层的连续金属层。
S50.根据陈述S45至陈述S49中任一项所述的半导体集成电路系统，其中，所述第一梳状布置和所述第二梳状布置的对形成电容器的分布式第一极板，并且所述第一梳状布置和所述第二梳状布置的其他对形成电容器的分布式第二极板。
S51.根据陈述S44至陈述S50中任一项所述的半导体集成电路系统，其中：
电容器是第一电容器；
金属层包括相邻的下金属层和相邻的上金属层；
形成第一电容器的层是上金属层，形成第一电容器的结构被定尺寸成使得第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；以及
第二电容器由在下金属层中实现的金属结构形成，该结构被定尺寸成使得第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器。
S52.根据陈述S51所述的半导体集成电路系统，其中：
金属层包括在下金属层与上金属层之间的相邻的中间金属层；
第一电容器和第二电容器形成在半导体集成电路系统的交叠区域中，交叠区域与层平行；以及
屏蔽由在一个或更多个中间金属层中实现的金属结构形成并且延伸穿过交叠区域的至少部分以屏蔽第一电容。
S53.根据陈述S52所述的半导体集成电路系统，其中，在形成屏蔽的所述一个或更多个中间金属层下方的、所述中间金属层至少之一没有跨所述所述交叠区域的至少部分的电路部件或电路轨道或金属条带。
S54.根据陈述S51至陈述S53所述的半导体集成电路系统，其中，第一电容器和第二电容器是至少部分地在半导体集成电路系统中实现的同一电路的部件。
S55.根据陈述S54所述的半导体集成电路系统，其中：
电路是LC电压控制振荡器电路；
第一电容器具有相对高的电容；以及
第二电容器具有相对低的电容并且是LC电压控制振荡器电路的切换电容器阵列的一部分。

Claims (11)

1.一种具有在基板上形成的层结构的半导体集成电路系统，所述层结构包括多个金属层和夹在相邻的所述金属层之间的通孔层，通过层远离所述基板限定向上的方向，其中所述多个金属层包括相邻的下金属层和相邻的上金属层，
其中：
第一电容器由被分别设置在所述向上的方向上的不同位置处并且在以所述向上的方向排序的至少第一上金属层、第二上金属层和第三上金属层中实现的金属结构形成，形成所述第一电容器的结构被定尺寸成使得所述第一电容器由于这些结构的相对低的电阻而是相对高Q的电容器；
所述金属结构包括具有与层平行的宽度的条带的布置，所述宽度在三个宽度范围中之一内，所述范围包括低宽度范围、包括比所述低宽度范围内的宽度大的宽度的中间宽度范围、以及包括比所述中间宽度范围内的宽度大的宽度的高宽度范围；
所述条带中的第一条带形成在所述第一上金属层中并且被组织成具有形成在所述第一上金属层中的基带和形成在所述第一上金属层中并从该基带延伸的多个指状条的至少一个第一梳状布置，所述第一条带的宽度在所述低宽度范围内；
所述条带中的第二条带形成在所述第二上金属层中并且被组织成具有形成在所述第二上金属层中的基带和形成在所述第二上金属层中并从该基带延伸的多个指状条的至少一个第二梳状布置，所述第二条带的指状条的宽度在所述低宽度范围内，并且所述第二条带的每个基带的宽度在所述中间宽度范围内；以及
形成在所述第三上金属层中的条带具有在所述高宽度范围内的宽度，以及进一步其中：
第二电容器由在下金属层中实现的金属结构形成，该结构被定尺寸成使得所述第二电容器由于这些结构的相对高的电阻而是相对低Q的电容器；
所述金属层包括在所述下金属层与所述上金属层之间的相邻的中间金属层；
所述第一电容器和所述第二电容器形成在所述半导体集成电路系统的交叠区域中，所述交叠区域与层平行；以及
屏蔽由在一个或更多个所述中间金属层中实现的金属结构形成，并且延伸穿过所述交叠区域的至少部分以屏蔽所述第一电容器；以及
在形成所述屏蔽的所述一个或更多个中间金属层下方的、至少一个所述中间金属层没有跨所述交叠区域的所述至少部分的电路部件或电路轨道或金属条带。
2.根据权利要求1所述的半导体集成电路系统，其中：
形成在所述第一上金属层中的条带被组织成多个所述第一梳状布置；以及
形成在所述第二上金属层中的条带被组织成多个所述第二梳状布置。
3.根据权利要求2所述的半导体集成电路系统，其中：
所述第一梳状布置以阵列布置；
所述第二梳状布置以阵列布置；以及
每个所述第二梳状布置叠在相应的所述第一梳状布置上。
4.根据前述权利要求中任一项所述的半导体集成电路系统，其中：
每个所述第二梳状布置通过具有相对小的截面区域的通孔连接至其相应的第一梳状布置；以及
形成在所述第三上金属层中的条带通过具有相对大的截面区域的通孔连接至相应的第二梳状布置，所述截面区域与层平行地延伸。
5.根据权利要求1至3中任一项所述的半导体集成电路系统，其中，所述第三上金属层是所述金属层中的最上层的金属层。
6.根据权利要求1至3中任一项所述的半导体集成电路系统，其中，所述第三上金属层是布线层，并且其中，形成在所述第三上金属层中的条带是布线。
7.根据权利要求1至3中任一项所述的半导体集成电路系统，其中，所述第一上金属层、所述第二上金属层和所述第三上金属层是所述金属层的连续金属层。
8.根据权利要求1至3中任一项所述的半导体集成电路系统，其中，形成在所述第三上金属层中的条带形成所述电容器的端子的延伸部。
9.根据权利要求1至3中任一项所述的半导体集成电路系统，其中，所述第一梳状布置和所述第二梳状布置形成所述电容器的分布式极板。
10.根据权利要求1所述的半导体集成电路系统，其中，所述第一电容器和所述第二电容器是至少部分地在所述半导体集成电路系统中实现的同一电路的电路部件。
11.根据权利要求10所述的半导体集成电路系统，其中：
所述电路是LC电压控制振荡器电路；
所述第一电容器具有相对高的电容；以及
所述第二电容器具有相对低的电容，并且是所述LC电压控制振荡器电路的切换电容器阵列的一部分。
CN201910043932.7A 2018-01-19 2019-01-17 半导体集成电路系统 Active CN110060975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18152590.8 2018-01-19
EP18152590.8A EP3514828B1 (en) 2018-01-19 2018-01-19 Semiconductor integrated circuitry

Publications (2)

Publication Number Publication Date
CN110060975A CN110060975A (zh) 2019-07-26
CN110060975B true CN110060975B (zh) 2024-01-12

Family

ID=61027454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910043932.7A Active CN110060975B (zh) 2018-01-19 2019-01-17 半导体集成电路系统

Country Status (4)

Country Link
US (1) US10992261B2 (zh)
EP (1) EP3514828B1 (zh)
JP (1) JP7222248B2 (zh)
CN (1) CN110060975B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11362623B2 (en) * 2019-12-03 2022-06-14 Samsung Electronics Co., Ltd. Voltage-controlled oscillator
CN114978042B (zh) * 2022-05-10 2023-03-24 上海韬润半导体有限公司 开关电容电路、压控振荡器和形成开关电容电路的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
CN101894795A (zh) * 2009-05-22 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有多级电容器的集成电路系统及其制造方法
CN102473710A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 叉指状竖直平行电容器
CN103515453A (zh) * 2012-06-26 2014-01-15 美国博通公司 金属-氧化物-金属电容器
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
CN203850292U (zh) * 2014-05-15 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种用于监测金属层短路的测试结构
US9331026B1 (en) * 2014-05-09 2016-05-03 Altera Corporation Methods and apparatus for fabricating capacitor structures with a terminal shield
CN106575648A (zh) * 2014-08-14 2017-04-19 赛灵思公司 集成电路中的电容器结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
JP3808866B2 (ja) * 2003-12-05 2006-08-16 株式会社東芝 半導体装置
US7768044B2 (en) 2004-07-30 2010-08-03 Agere Systems Inc. Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
JP5103232B2 (ja) 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US8536016B2 (en) * 2009-05-22 2013-09-17 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
JP5726609B2 (ja) 2011-04-15 2015-06-03 富士通セミコンダクター株式会社 容量素子および半導体装置
KR101487591B1 (ko) * 2013-03-04 2015-01-29 주식회사 동부하이텍 Mom 커패시터
US10026685B2 (en) 2015-09-25 2018-07-17 Qualcomm Incorporated Metal-oxide-metal (MOM) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency
JP6665865B2 (ja) 2015-11-19 2020-03-13 株式会社村田製作所 Ｌｃ複合デバイス
US9887257B2 (en) * 2015-12-01 2018-02-06 Altera Corporation Scalable fixed-footprint capacitor structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
CN101894795A (zh) * 2009-05-22 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有多级电容器的集成电路系统及其制造方法
CN102473710A (zh) * 2009-08-27 2012-05-23 国际商业机器公司 叉指状竖直平行电容器
CN103515453A (zh) * 2012-06-26 2014-01-15 美国博通公司 金属-氧化物-金属电容器
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
US9331026B1 (en) * 2014-05-09 2016-05-03 Altera Corporation Methods and apparatus for fabricating capacitor structures with a terminal shield
CN203850292U (zh) * 2014-05-15 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种用于监测金属层短路的测试结构
CN106575648A (zh) * 2014-08-14 2017-04-19 赛灵思公司 集成电路中的电容器结构

Also Published As

Publication number Publication date
US10992261B2 (en) 2021-04-27
US20190229676A1 (en) 2019-07-25
EP3514828A1 (en) 2019-07-24
JP7222248B2 (ja) 2023-02-15
EP3514828B1 (en) 2021-08-25
JP2019129319A (ja) 2019-08-01
CN110060975A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US7578858B1 (en) Making capacitor structure in a semiconductor device
US7547970B2 (en) Semiconductor device
US7838919B2 (en) Capacitor structure
US7754606B2 (en) Shielded capacitor structure
JP4895039B2 (ja) インダクタ、配線基板、および半導体装置
US6064108A (en) Integrated interdigitated capacitor
US9685433B2 (en) Capacitor device
CN110060975B (zh) 半导体集成电路系统
US20100019300A1 (en) Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor
JP5274857B2 (ja) キャパシタ構造
JP2008270742A5 (zh)
KR20090069487A (ko) 반도체 소자의 패드 및 그의 제조 방법
US9660019B2 (en) Concentric capacitor structure
CN108172565B (zh) 一种mom电容及集成电路
US20030071694A1 (en) Voltage-controlled oscillation circuit
CN104283555A (zh) 振荡器及锁相环
JP5899565B2 (ja) スイッチ付容量及びスイッチ付容量を含む回路
US11398426B2 (en) Integrated-circuit devices and circuitry comprising the same
CN109273427B (zh) 集成电路结构、压控振荡器及功率放大器
JP3937983B2 (ja) Ｍｉｍ容量
DE10361014A1 (de) Halbleiterbauelement mit einer HF-Schaltung

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant