CN101894795A - 具有多级电容器的集成电路系统及其制造方法 - Google Patents

具有多级电容器的集成电路系统及其制造方法 Download PDF

Info

Publication number
CN101894795A
CN101894795A CN2010101828868A CN201010182886A CN101894795A CN 101894795 A CN101894795 A CN 101894795A CN 2010101828868 A CN2010101828868 A CN 2010101828868A CN 201010182886 A CN201010182886 A CN 201010182886A CN 101894795 A CN101894795 A CN 101894795A
Authority
CN
China
Prior art keywords
finger
group
metal level
design rule
banded structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101828868A
Other languages
English (en)
Other versions
CN101894795B (zh
Inventor
鞠韶复
张少强
赵国伟
黄泽慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of CN101894795A publication Critical patent/CN101894795A/zh
Application granted granted Critical
Publication of CN101894795B publication Critical patent/CN101894795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种具有多级电容器的集成电路系统及其制造方法。其中一种集成电路系统的制造方法，包括：提供包括前端工艺电路的基板；采用第一设计规则在所述基板上方形成包括第一指状结构和第二指状结构的第一组金属层，该第一组金属层未形成指状结构导通孔；采用第二设计规则在所述第一组金属层上方形成包括第一指状结构、第二指状结构和指状结构导通孔的第二组金属层，该第二设计规则大于所述第一设计规则；互连所述第一组金属层和第二组金属层，从而形成电容器。

Description

具有多级电容器的集成电路系统及其制造方法
技术领域
本发明涉及集成电路系统，尤其涉及一种包括层次式电容器的集成电路系统。
背景技术
集成电路在当今的许多消费类电子产品例如手机、摄像机、便携式音乐播放器、打印机、计算机、定位设备中都有应用。集成电路可包括主动组件、被动组件及其互连线的组合。
片上电容器(on-chip capacitor)是集成电路的重要组件。这些电容器用于旁路以及针对模拟和射频集成电路应用的电容匹配等多种目的。由于传统的平面电容器例如金属-绝缘层-金属(metal-insulator-metal；MIM)电容器需要额外的制程步骤和掩膜(mask)，因此最近出现的具有叉指(inter-digitated)金属结构的后端工艺(back-end-of-line；BEOL)垂直自然电容器(vertical natural capacitor；VNCAP)已作为更具吸引力的选择而应用于先进CMOS和BiCMOS射频技术。但是，随着技术的不断进步，人们期望增加VNCAP结构的单位电容并提升VNCAP结构的品质因素。
因此，为增加VNCAP结构的单位电容，设计人员开始利用最小长度宽度和间隔设计规则来开发VNCAP结构的金属内电容。不幸的是，随着后端工艺流程中集成低介电常数材料和超低介电常数材料(例如出于减少RC延迟的目的)，即使制造最小设计规则金属线，仍大大降低了金属内电容的增益。
因此需要提供一种可靠的集成电路系统、制造方法和组件设计来改善集成电路系统的VNCAP可靠性性能，增加单位电容，减小电阻和/或提升品质因素。鉴于日益加剧的商业竞争压力以及不断增长的消费者预期和市场上产品差异化的日渐缩小，解决上述问题变得极为迫切。此外，降低成本、提高效率和性能以及应付竞争压力的需要更增加了解决上述问题的紧迫性。
长期以来人们一直在试图解决上述问题，但现有发展未给出任何教导或启示，因此，对于本领域的技术人员，上述问题一直未能得到解决。
发明内容
本发明提供一种集成电路系统的制造方法，包括：提供包括前端工艺电路的基板；采用第一设计规则在所述基板上方形成包括第一指状结构和第二指状结构的第一组金属层，该第一组金属层未形成指状结构导通孔；采用第二设计规则在所述第一组金属层上方形成包括第一指状结构、第二指状结构和指状结构导通孔的第二组金属层，该第二设计规则大于所述第一设计规则；互连所述第一组金属层和第二组金属层，从而形成电容器。
本发明提供一种集成电路系统，包括：包括前端工艺电路的基板；位于该基板上方的第一组金属层，该第一组金属层包括第一指状结构和第二指状结构，且该第一组金属层的构造遵循第一设计规则且不具有指状结构导通孔；位于该第一组金属层上方的第二组金属层，该第二组金属层包括第一指状结构、第二指状结构和指状结构导通孔且该第二组金属层的构造遵循第二设计规则且该第二设计规则大于所述第一设计规则；以及所述第一组金属层与第二组金属层互连而形成电容器。
在本发明的某些实施例中，在上述步骤或组件之外可具有其它步骤或组件，或者采用其它步骤或组件替代上述步骤或组件。本领域的技术人员在参照附图阅读下列详细说明之后将明白所述步骤或组件。
附图说明
图1显示依据本发明实施例在后端工艺制造阶段包括第一组金属化层的集成电路系统的局部俯视图。
图2显示依据本发明实施例在后端工艺制造阶段包括第二组金属化层的集成电路系统的局部俯视图。
图3显示依据本发明实施例在后端工艺制造阶段包括第三组金属化层的集成电路系统的局部俯视图。
图4显示图1中虚线框4内区域的三维局部放大视图。
图5显示图2中虚线框5内区域的三维局部放大视图。
图6显示图3中虚线框6内区域的三维局部放大视图。
图7显示依据本发明实施例集成电路系统中指状结构和指状结构导通孔的局部剖视示意图。
图8显示依据本发明另一实施例集成电路系统中指状结构和指状结构导通孔的局部剖视示意图。
图9显示本发明实施例中集成电路系统的制造方法流程图。
具体实施方式
下面详细描述实施例以使本领域的技术人员能够制造和使用本发明。基于本揭露可使其它实施例显而易见，并且可作系统、流程或机械的变化而不背离本发明范围。
下面的描述中给出诸多特定细节以利于充分理解本发明。不过，显而易见的是可在不具有这些特定细节的情况下实施本发明。为避免模糊本发明，对一些已知的电路、系统架构和流程步骤地均不作详细揭露。
显示系统实施例的附图是半示意图，并非按比例绘制。更详细地说，为清楚起见，图中对一些尺寸进行放大显示。同样，尽管为描述方便，附图部分的视图通常都显示类似的方位，但图中的此类描述大多是随意的。一般而言，可在任意方位下执行本发明。
出于清楚、简化和便于理解的目的，对于所揭露的具有一些共同特征的多个实施例，彼此类似的特征通常采用类似的参考术语。
需要说明的是，这里将术语“水平面”定义为不考虑方位，与基板传统平面或表面平行的平面。术语“垂直”指垂直于所述水平面的方向。“上方”、“下方”、“底部”、“顶部”、“侧面”、“高于”、“低于”等术语都相对水平面定义，如附图所示。术语“上面”意味着组件之间直接接触。
这里所用的术语“制程”包括形成所描述结构所需的金属或光阻材料的沉积、图案化、曝光、显影、蚀刻、清洗和/或所述材料或光阻材料的移除等步骤。
这里所用的术语“例子”或“示例”是指举例说明。并不一定将“例子”或“示例”的实施例解释为优于其它设计或实施例。
这里所用的术语“第一”、“第二”、“第三”仅出于描述组件之间差别的目的，而不应解释为限制本发明的范围。
这里所用的术语“间距”是指图案中特征之间边到边的距离。例如，可将“间距”定义为大致等于：(指状结构的宽度)加(相邻指状结构组件之间的间隔)。
这里所用的术语“导通孔密度”是指导通孔(例如带状结构导通孔和/或指状结构导通孔)占用的面积除以该导通孔的总面积与导通孔之间的间隔。
这里所用的术语“带状结构导通孔”是指直接接触第一带状结构或第二带状结构的垂直相邻架构的电性互连。
这里所用的术语“指状结构导通孔”是指直接接触第一指状结构或第二指状结构的垂直相邻架构的电性互连。
应当理解的是，附图中代表导通孔的圆圈仅代表这些导通孔的中心，这些导通孔的形状通常为正方形。
这里所用的术语“最小尺寸”是指当前工艺技术节点所允许的最小可重复特征尺寸。
出于揭露目的，这里所用的术语“前端工艺”(front-end-of-line；FEOL)指的是从晶圆开始直到接触蚀刻(contact etch)的制程步骤，包括主动组件结构和被动组件结构的制造。
出于揭露目的，这里所用的术语“后端工艺”(back-end-of-line；BEOL)指的是从接触金属直到电性测试之前的晶圆完工的制程步骤，可包括BEOL金属化层的形成，以在包括FEOL结构的基板上方形成电容器结构。
出于揭露目的，如果第一设计规则(design rule；DR)等于当前工艺技术节点所允许的最小可重复尺寸，则将其称为1x构造，第二设计规则可为1x的2倍(2*1x)或者是2x构造，第三设计规则可为大于2x或者是“＞2x”构造，例如4x。因此，本领域的技术人员很容易了解，如果1x设计规则最小尺寸约为50纳米，则2x设计规则最小尺寸约为100纳米，大于2x设计规则最小尺寸大致大于100纳米，例如，4x设计规则最小尺寸约为200纳米。
应当理解的是，这里所用的设计规则、定义和术语仅为示例，本领域的技术人员很容易理解，可使用其它设计规则、定义和术语来描述所述技术、系统、组件和方法。
下列实施例通常涉及集成电路系统的形成，该集成电路系统包括由混合金属层形成的后端工艺层次式电容器结构，其中，一些金属层形成有指状结构导通孔，而另一些金属层没有形成指状结构导通孔。表I提供了三种不同的65纳米六层VNCAP结构的实验数据，所述三种结构分别为：1)M1x层和M2x层不具有指状结构导通孔；2)M1x层和M2x层都具有指状结构导通孔；3)M1x层不具有指状结构导通孔，但M2x层具有指状结构导通孔。
    表I    
  65纳米VNCAP设计   (1)M1x和M2x不具有指状结构导通孔   (2)M1x和M2x都具有指状结构导通孔   (3)M1x不具有指状结构导通孔M2x具有指状结构导通孔
  四个M1x层(例如M1-M4)   1.8fF/um2   1.35fF/um2   1.8fF/um2
  两个M2x层(例如M5-M6)   0.3fF/um2   0.33fF/um2   0.38fF/um2
  总单位电容   2.1fF/um2   1.68fF/um2   2.18fF/um2
表I清楚描述了如何通过不具有导通孔的金属层和具有导通孔的金属层的混合来提高BEOL电容器结构的总单位电容(注意上述65纳米VNCAP设计的(3)结构)。而且，本发明人发现，利用混合不具有导通孔的金属层和具有导通孔的金属层的VNCAP设计可不牺牲电容密度而提升电容器可靠性和射频性能。
作为示例描述，本实施例可藉由形成不具有指状结构导通孔的第一组金属化层(例如遵循1x设计规则邻近基板形成的金属化层)来制造BEOL层次式电容结构，以增加1x级的密度和电容。由于1x指状结构可通过1x最小设计规则形成而无需通过放宽规则来避免导通孔短路，因而1x级实现了密度和电容的增加。
在1x级上方(例如2x级和/或大于(＞)2x级)形成的金属化层可形成有指状结构导通孔。更具体地说，在1x级上方形成的金属层组可包括优化的指状结构导通孔密度，其位于金属层组内垂直相邻的金属层指状结构之间，其中，各金属层垂直堆迭组使用加大的金属线设计规则。
通过使用与各金属层组及其导通孔相关的最小设计尺寸来优化使用加大的金属线设计规则的各金属层组的导通孔密度，可优化垂直相邻层之间的导通孔的总面积，降低导通孔电阻，并增加VNCAP结构的有效电容器板面积，从而提升VNCAP结构的可靠性。而且，对于使用加大的金属线设计规则的金属层组，本实施例通过优化各金属层组的导通孔密度，可克服VNCAP结构的下列相关问题：不同设计规则金属线的使用，由于导通孔突出和/或错位引起短路而导致的组件可靠性问题，以及由于BEOL电容器中集成低介电常数(k)材料和超低介电常数材料而导致的低单位电容。此外，这里揭露的实施例通过降低总导通孔电阻而增加和/或提升了BEOL电容器结构的品质因素。本领域的技术人员很容易了解，上述方面将有利于提升VNCAP的总体可靠性能。
图1-8示例形成集成电路系统的实施例，但其不应解释为限制本发明。应当理解的是，现有技术中已知的多个制程可在图1-8之前或之后执行，这里不作重复。而且，应当理解的是，可对下述制程和/或实施例作修改、添加和/或省略而不背离所请求保护主体的范围。例如，下述制程和/或实施例可包括更多或更少的步骤或其它步骤。此外，可以任意顺序执行步骤而不背离本发明的范围。
而且，应当了解的是，本发明的集成电路系统可包括任意数目的主动组件结构和/或被动组件结构。该集成电路系统中的示例组件可包括处理器部件、存储器部件、逻辑部件、数字部件、模拟部件、混合信号部件、电源部件、射频部件(例如RF CMOS电路)、数字信号处理器部件、电阻部件、电感部件、电容部件、微机电部件、光学传感器部件等等，并可根据实际需要进行多种构造和布置。
此外，应当理解，可在一个媒介上可一次准备一个或多个集成电路系统，并可在以后的制造阶段将其分为单个或多个集成电路封装组件。
图1显示依据本发明实施例在后端工艺制造阶段的集成电路系统100的局部俯视图，该集成电路系统100包括第一组金属化层114。
通常，该集成电路系统110可包括在基板102上方形成的层次式VNCAP结构。透过范例方式，基板102可以是自晶圆切割的单个芯片乃至300纳米的半导体晶圆，而该半导体晶圆在其上形成有任意数目的主动和/或被动组件结构(例如前端工艺电路103)且可形成其互连线。
一般，所述VNCAP结构可由后端工艺金属层形成，例如金属层M1-Mx，这里的x为大于1的正整数。本领域的技术人员很容易了解，可以对这些金属层分组以包括一个或多个垂直堆迭的逐渐增大的金属层组，其中各组中的金属层彼此平行并与基板102平行。
本实施例描述在基板102上方形成的第一组金属化层114，其包括第一带状结构104、第二带状结构106、第一指状结构108、第二指状结构110以及带状结构导通孔112。本领域的技术人员很容易了解，可在相同和不同金属层的所述带状结构、指状结构和导通孔之间形成介电材料(为清楚起见未图示)。第一组金属化层114也可称作金属层。
通常，可将一个或多个第一组金属化层114例如第一金属化层(M1)、第二金属化层(M2)、第三金属化层(M3)、第四金属化层(M4)和/或第五金属化层(M5)彼此垂直堆迭，从而形成一组金属层。但是，应当了解的是，可以采用任意数目(例如一个或多个)的金属化层来获得具有策略上设计电容值的VNCAP结构。而且，本领域的技术人员很容易了解，与基板102直接相邻的第一组金属化层114(例如第一金属化层M1)可通过带状结构导通孔112与形成于基板102上面和/或内部的前端工艺电路结构(例如主动组件和被动组件)电性连接。
在至少一个实施例中，具有相对极性的第一带状结构104和第二带状结构106可彼此错开、平行或相对。这种情况下，第一带状结构104可具有第一极性(例如负极)并且第二带状结构具有第二极性(例如正极)，反之亦然。在一些实施例中，第一带状结构104和第二带状结构106可比第一指状结构108和第二指状结构110宽，以容纳特定构造或密度的带状结构导通孔112。但是，本领域的技术人员很容易了解，第一带状结构104和第二带状结构106的形状或尺寸只需由VNCAP结构的设计规格限制。而且，本领域的技术人员也很容易了解，可通过一个或多个带状结构导通孔112电性互连两相邻层(例如M1和M2)的第一带状结构104，并通过一个或多个带状结构导通孔112电性互连两相邻层的第二带状结构106。
作为示例描述，本实施例描述的第一带状结构104和第二带状结构106通过42个带状结构导通孔112将相邻层的各带状结构与每一层的每一带状结构互连。但是，应当理解的是，本文所述实施例的带状结构导通孔112的数目不受前述例子的限制。在至少一个实施例中，带状结构导通孔112的数目可更多或更少，并可随组件设计参数、改进单位电容的需要、提升品质因素的需要、降低导通孔电阻的需要和/或确保不同层的带状结构良好的电性互连的需要而变化。而且，应当理解，用于连接两相邻层的第一带状结构104的带状结构导通孔112的数目不必与用于连接两相邻层的第二带状结构106的带状结构导通孔112的数目相同。
在至少一个实施例中，在第一带状结构104和/或第二带状结构106上方形成的带状结构导通孔112的数目和/或密度可大致等于带状结构导通孔112的最大数目或密度，该最大数目或密度是第一组金属化层114的最小设计规则所允许的。本发明人发现，增加和/或最大化带状结构导通孔112的数目和/或密度可提升VNCAP的品质因素。
自第一带状结构104和第二带状结构106分别伸出第一指状结构108和第二指状结构110，其中，彼此交替的指状结构连接至第一带状结构104和第二带状结构106，从而形成叉指(inter-digitated)结构。因此，第一指状结构108和第二指状结构110彼此分隔，并交替连接第一带状结构104或第二带状结构106，从而形成具有第一极性和第二极性的交替件/指状结构。本领域的技术人员很容易了解，各第一组金属化层114的第一指状结构108和第二指状结构110的数目可随组件设计参数(例如当前的工艺技术节点)、改进单位电容的需要和/或提升品质因素的需要而变化。
第一组金属化层114的设计通常依赖于设计规则最小尺寸(或基础规则尺寸)。更详而言之，可遵循1x最小宽度、1x最小间隔和/或1x最小间距设计规则来设计第一指状结构108、第二指状结构110和带状结构导通孔112的任一个，1x最小宽度、1x最小间隔和/或1x最小间距设计规则可由所使用制程的设计规则确定。例如，1x设计规则最小尺寸可定义为当前工艺技术节点所允许的最小可重复特征尺寸。不过，本领域的技术人员应了解，当当前工艺技术节点无法满足设计规则最小尺寸时，可通过使用比集成电路系统100的布局设计中设计规则最小尺寸稍高的推荐规则值(例如放宽的设计规则1.5x)来提高良率，代价是减少了单位面积的电容。
在至少一个实施例中，第一指状结构108、第二指状结构110和带状结构导通孔112可通过1x设计规则(DR)方案而形成。本揭露中也可将1x设计规则称为第一设计规则。通常，指状结构和导通孔之间的宽度、间隔和/或间距会保持在第一组金属化层114的1x设计规则最小尺寸，以在降低总导通孔电阻的同时最大化指状结构之间的密度和内层电容。
本领域的技术人员应当了解，如果1x设计规则最小尺寸约为50纳米，则2x设计规则最小尺寸约为100纳米，且4x设计规则最小尺寸约为200纳米，以此类推。本揭露中，可将2x设计规则和4x设计规则分别称为第二设计规则和第三设计规则。由本揭露显而易见，所述第一设计规则不同于第二和第三设计规则。一般而言，所述第二设计规则大于第一设计规则，而所述第三设计规则大于第二设计规则。在这种情况下，所述第一设计规则可代表当前工艺技术节点形成特征的最小尺寸。
不过，应当理解的是，各第一指状结构108、第二指状结构110和带状结构导通孔112的1x设计规则最小尺寸宽度、间隔和/或间距仅受用于形成叉指结构(例如第一组金属化层114)的当前技术节点制程(例如45纳米、32纳米或更小)及制造设备的限制。
本发明人发现，使用1x设计规则最小尺寸的指状结构和导通孔的互连在亚90纳米制程中变得越来越复杂。通常，在亚90纳米制程中，在1x设计规则最小尺寸形成的导通孔和指状结构会出现突出或错位，这些突出或错位会导致短路，从而对VNCAP结构的可靠性产生不利影响。例如，由于各第一组金属化层114中呈叉指排列的垂直堆迭指状结构彼此平行，从一层至下一层的互连导通孔和/或指状结构的任何错位都会导致不希望看到的电容变化和短路。
本发明人通过在第一组金属化层114的第一指状结构108和第二指状结构110的相邻层之间不形成任何导通孔来解决这个问题。例如，在第一金属化层(M1)和第二金属化层(M2)之间无任何导通孔互连第一指状结构108和第二指状结构110的垂直堆迭指部，由此，本发明人找到了方法来避免因突出和/或错位的导通孔所引起的短路、电容变化和可靠性问题。
而且，发明人发现，通过形成第一指状结构108和第二指状结构110的垂直相邻层(其间并无导通孔)，可遵循1x设计规则最小尺寸可靠地形成第一组金属化层114。由于在第一指状结构108和第二指状结构110的垂直相邻层之间并无形成导通孔，因而无需藉由放宽第一组金属化层114的1x设计规则最小尺寸来避免导通孔突出和/或错位引起的短路、电容变化和可靠性问题。此外，透过形成在第一指状结构108和第二指状结构110的垂直相邻层之间并无导通孔的VNCAP结构，使第一组金属化层114的1x设计规则最小尺寸无需放宽，因而增加了第一组金属化层114的密度和单位电容。
由于先前的方法总是试图通过减少各1x级导通孔的间隔来增加导通孔数量，从而增加1x级内的单位电容，如表II示例的实验数据所示，因此本发明非常值得注意。
表II
  1x级导通孔间隔(nm)   100   300   600
  单位电容(fF/um2)   4.62   4.03   3.75
此外，本发明人发现，通过最大化形成在第一带状结构104和第二带状结构中的带状结构导通孔112的数目或密度，可以抵消或改善由于在第一指状结构108和第二指状结构110的相邻层之间未形成导通孔所带来的不利影响(例如品质因素的降低)。最大化第一带状结构104和第二带状结构中的带状结构导通孔112的数目或密度有利于降低VNCAP结构的电阻，从而提升VNCAP结构的品质因素。例如，可使用1x设计规则最小尺寸和/或加大第一带状结构104和第二带状结构106以容纳更多的带状结构导通孔112，从而最大化带状结构导通孔112的数目或密度。
本领域的技术人员很容易了解，第一带状结构104、第二带状结构106、第一指状结构108、第二指状结构110和带状结构导通孔112可由提供低电阻至电流通路的导电材料所形成，例如金属材料或半导体材料。而且，指状结构的材料成分可彼此不同，带状结构和带状结构导通孔同样如此。此外，指状结构、带状结构和带状结构导通孔的材料成分也无需相同。
另外，沉积在层次式VNCAP结构周围的介电材料可包括任意类型的材料，其能够承受电场并作为绝缘体使导体彼此隔离。在至少一个实施例中，所述介电材料可包括低介电常数材料，例如介电常数值约在3.9以下的介电材料。其它实施例中，介电材料可包括多种具有不同介电常数的介电材料，以最优化VNCAP结构的电容值。
不过，应当理解的是，上述例子并非限制本发明，导电材料和介电材料的选择仅受组件设计和制程的限制。
图4放大显示方框4所界定的区域，后面有进一步描述。
图2显示依据本发明实施例在后端工艺制造阶段的集成电路系统100的局部俯视图，该集成电路系统100包括第二组金属化层210。图2所描述的构造类似图1，因此下面仅描述二者之间的区别，以避免赘述。
本实施例的第二组金属化层210包括在图4的第一组金属层400上方形成的第一带状结构200、第二带状结构202、第一指状结构204、第二指状结构206以及带状结构导通孔208。本领域的技术人员很容易了解，可在相同或不同金属层的带状结构、指状结构和导通孔之间形成介电材料(未图示)。第二组金属化层210可称为金属层。一个实施例中，第二组金属化层210的金属线的厚度是图1所示的第一组金属化层114的金属线的厚度的两倍。
通常，可将一个或多个第二组金属化层210，例如第五金属化层(M5)、第六金属化层(M6)和/或第七金属化层(M7)，可垂直堆迭而形成一组金属层。但是，应当理解，可以采用任意数目的第二组金属化层210来获得具有期望电容值的VNCAP结构。
而且，本领域的技术人员很容易了解，与第一组金属层400直接相邻的第二组金属化层210可通过带状结构与第一组金属层400的顶部金属层电性连接。例如，最底下的带状结构导通孔208连接图1中最上面的带状结构导通孔112(亦即，带状结构导通孔208桥接于图1的第一组金属化层114和第二组金属化层210之间)。在至少一个实施例中，与最上面的带状结构导通孔112互连的带状结构导通孔208可形成为双镶嵌(dual damascene)结构的一部分，该双镶嵌结构形成带状结构导通孔208与第一带状结构200和/或带状结构导通孔208与第二带状结构202。
某些实施例中，第一带状结构200和第二带状结构202可比第一指状结构204和第二指状结构206宽，以容纳特定构造或密度的带状结构导通孔208。但是，本领域的技术人员很容易了解，第一带状结构200和第二带状结构202的形状或尺寸仅受VNCAP结构的设计规格限制。由本揭露显而易见，可通过一个或多个带状结构导通孔208电性互连两相邻层(例如M6和M7)的第一带状结构200，并通过一个或多个带状结构导通孔208电性互连两相邻层的第二带状结构202。
作为示例描述，本实施例描述的每一个第一带状结构200和第二带状结构202分别通过14个带状结构导通孔208使每一层的每一带状结构与相邻层的各带状结构互连。但是，应当理解的是，本实施例所用的带状结构导通孔208的数目不受前述例子的限制。在至少一个实施例中，带状结构导通孔208的数目可更多或更少，并可随组件设计参数、改进单位电容的需要、提升品质因素的需要、减小导通孔电阻的需要和/或确保不同层的带状结构良好的电性互连的需要而变化。而且，应当理解，用于连接两相邻层的第一带状结构200的带状结构导通孔208的数目不必与用于连接两相邻层的第二带状结构202的带状结构导通孔208的数目相同。
在至少一个实施例中，形成在第一带状结构200和/或第二带状结构202上方的带状结构导通孔208的数目和/或密度可大致等于依据2x最小尺寸设计规则配置所允许的带状结构导通孔208的最大数目或密度。本发明人发现，增加和/或最大化带状结构导通孔208的数目和/或密度可提升VNCAP的品质因素。
尽管本实施例描述特定数目的第一指状结构204和第二指状结构206，但是本领域的技术人员很容易了解，各第二组金属化层210可包括任意数目的第一指状结构204和第二指状结构206。例如，第一指状结构204和第二指状结构206的数目可随组件设计参数(例如当前的工艺技术节点)、改进单位电容的需要和/或提升品质因素的需要而变化。
较佳地，第一指状结构204、第二指状结构206和带状结构导通孔208通常可具有最小宽度、最小间隔和最小间距，其可由所使用的制程设计规则确定(例如第二设计规则)。例如，在至少一个实施例中，可使用2x设计规则配置来形成第一指状结构204、第二指状结构206和带状结构导通孔208。通常，对于第二组金属化层210，最好将于2x设计规则配置的指状结构和导通孔之间的宽度、间隔和/或间距保持在2x设计规则最小尺寸，以最大化指状结构之间的密度和内层电容，并减小总导通孔电阻。
不过，应当理解，各第一指状结构204、第二指状结构206和带状结构导通孔208的2x设计规则最小尺寸宽度、间隔和/或间距仅受形成叉指结构(例如第二组金属化层210)的当前技术节点(例如45纳米、32纳米或更小)的制程与制造设备的限制。而且，应当理解，第一指状结构204、第二指状结构206和带状结构导通孔208可根据设计要求(例如为提升VNCAP结构的品质因素或可靠性)单独或集体形成超过2x设计规则最小尺寸的宽度或间隔尺寸(例如放宽的设计规则配置)。
对于本领域技术人员显而易见的是，允许第一指状结构204、第二指状结构206和带状结构导通孔208的宽度或间隔尺寸超过2x设计规则尺寸的宽松设计容差有利于放宽系统的制程自由度，从而能够使更多产品通过电性测试并满足组件可靠性要求。
值得注意的是，藉由使用2x设计规则形成第二组金属化层210，可最大限度地减轻在1x设计规则级所发生的由导通孔突起或错位引发的问题。因此，本发明人发现，可在第一指状结构204和第二指状结构206的垂直相邻层之间形成一个或多个指状结构导通孔212，使导通孔突起和/或错位的发生率降低。
通常，本实施例的各指状结构导通孔212可彼此联系形成，以使其构造有利于增加VNCAP结构的单位电容、减小电阻并提升品质因素。在至少一个实施例中，可形成具有大约为2x设计规则最小尺寸的宽度和间隔的各指状结构导通孔212。本领域的技术人员很容易了解，指状结构导通孔212的2x规则最小尺寸配置可最大化第二组金属化层210的密度和电容。而且，应当理解，各指状结构导通孔212的宽度、间隔和/或间距仅受形成垂直互连的叉指结构的当前技术节点(例如45纳米、32纳米或更小)制程与制造设备的限制。
此外，应当理解，指状结构导通孔212可根据设计要求(例如为提升VNCAP结构的品质因素或可靠性)单独或集体形成超过2x设计规则最小尺寸的宽度或间隔尺寸(例如放宽的设计规则进行导通孔保守间隔构造)。采用保守间隔构造的指状结构导通孔212有助于避免相邻的指状结导通孔212之间发生短路。
一些实施例中，形成于第一指状结构204和第二指状结构206上方的各指状结构导通孔212可相互错开，以便剖视时两相邻指状结构导通孔212不会重迭。通过在第一指状结构204上方形成各指状结构导通孔212，就不会与第二指状结构206上方形成的相邻指状结构导通孔212的长度重迭，可大大降低由指状结构导通孔212错位引起的短路风险，并增加电容。换句话说，如果在第一指状结构204上方形成的各指状结构导通孔212彼此间隔矢量X，则在第二指状结构206上方形成的指状结构导通孔212之间同样彼此间隔矢量X，但相对第一指状结构204上方形成的指状结构导通孔212偏离大约1/2矢量X。
此外，本领域的技术人员很容易了解，本实施例可采用包括导通孔封闭规则(enclosure rule)的设计规则技术，以确保沉陷金属和覆盖金属以一定量封闭导通孔。换句话说，这些导通孔封闭规则确保各金属层以一定量的额外金属迭盖导通孔，以确保该导通孔于经制造的两金属层间提供可靠连接。
图5放大显示方框5界定的区域，后面有进一步描述。
图3显示依据本发明实施例在后端工艺制造阶段的集成电路系统100的局部俯视图，该集成电路系统100包括第三组金属化层310。图3所描述的构造类似图1和图2，下面仅描述它们之间的区别，以避免赘述。集成电路系统100可形成有第三组金属化层310，也可不具有第三组金属化层310。
本实施例的第三组金属化层310包括在图5的第二组金属层500上方形成的第一带状结构300、第二带状结构302、第一指状结构304、第二指状结构306以及带状结构导通孔308。本领域的技术人员很容易了解，可在相同或不同金属层的带状结构、指状结构和导通孔之间形成介电材料(未图示)。第三组金属化层310可称为金属层。
通常可将一个或多个第三组金属化层310例如第七金属化层(M7)、第八金属化层(M8)和/或第九金属化层(M9)垂直堆迭，从而形成一组金属层。但是，应当理解，可以采用任意数目的第三组金属化层310来获得具有期望电容值的VNCAP结构。
而且，本领域的技术人员很容易了解，与第二组金属层500直接相邻的第三组金属化层310可通过带状结构与第二组金属层500的顶部金属层电性连接。例如，最底下的带状结构导通孔308可连接图2中最上面的带状结构导通孔208(亦即，带状结构导通孔308桥接于图2的第二组金属化层210和第三组金属化层310之间)。在至少一个实施例中，与最上面的带状结构导通孔208互连的带状结构导通孔308可形成为双镶嵌(dual damascene)结构的一部分，该双镶嵌结构形成带状结构导通孔308和第一带状结构300和/或带状结构导通孔308和第二带状结构302。
某些实施例中，第一带状结构300和第二带状结构302可比第一指状结构304和第二指状结构306宽，以容纳特定构造或密度的带状结构导通孔308。但是，本领域的技术人员很容易了解，第一带状结构300和第二带状结构302的形状或尺寸仅受VNCAP结构的设计规格限制。由本揭露显而易见，可通过一个或多个带状结构导通孔308电性互连两相邻层(例如M8和M9)的第一带状结构300，并通过一个或多个带状结构导通孔308电性互连两相邻层的第二带状结构302。
作为示例描述，本实施例描述第一带状结构300和第二带状结构302分别通过7个带状结构导通孔308将每一层的每一带状结构与相邻层的各别带状结构互连。但是，应当理解，本实施例所用的带状结构导通孔308的数目不受前述例子的限制。在至少一个实施例中，带状结构导通孔308的数目可更多或更少，并可随组件设计参数、改进单位电容的需要、提升品质因素的需要、减小导通孔电阻的需要和/或确保不同层的带状结构良好的电性互连的需要而变化。而且，应当理解，用于连接两相邻层的第一带状结构300的带状结构导通孔308的数目不必与用于连接两相邻层的第二带状结构302的带状结构导通孔308的数目相同。
在至少一个实施例中，在第一带状结构300和/或第二带状结构302上方形成的带状结构导通孔308的数目和/或密度可大致等于依据＞2x最小尺寸设计规则配置(＞2xDR)所允许的带状结构导通孔308的最大数目或密度。本发明人发现，增加＞2x最小尺寸设计规则配置的带状结构导通孔308的数目和/或密度可提升VNCAP的品质因素。本揭露中，大于(＞)2x设计规则(＞2xDR)可称为第三设计规则。
尽管本实施例描述特定数目的第一指状结构304和第二指状结构306，本领域的技术人员很容易了解，各第三组金属化层310可包括任意数目的第一指状结构304和第二指状结构306。例如，第一指状结构304和第二指状结构306的数目可随组件设计参数(例如当前工艺技术节点)、改进单位电容的需要和/或提升品质因素的需要而变化。
较佳地，第一指状结构304、第二指状结构306和带状结构导通孔308通常可具有最小宽度、最小间隔和最小间距，其可由所使用的制程设计规则确定(例如第三设计规则)。例如，在至少一个实施例中，可使用＞2x设计规则最小尺寸来形成第一指状结构304、第二指状结构306和带状结构导通孔308。较佳地，对于第三组金属化层310，将＞2x设计规则配置的指状结构和导通孔之间的宽度、间隔和/或间距保持在＞2x设计规则最小尺寸以最大化指状结构之间的密度和内层电容并减小总导通孔电阻。
不过，应当理解，各第一指状结构304、第二指状结构306和带状结构导通孔308的＞2x设计规则最小尺寸宽度、间隔和/或间距仅受形成叉指结构(例如第三组金属化层310)的当前技术节点(例如45纳米、32纳米或更小)的制程与制造设备的限制。而且，应当理解，第一指状结构304、第二指状结构306和带状结构导通孔308可根据设计要求(例如为提升VNCAP结构的品质因素或可靠性)单独或集体形成超过＞2x设计规则最小尺寸的宽度或间隔尺寸(例如放宽的设计规则配置)。
对于本领域技术人员显而易见的是，允许第一指状结构304、第二指状结构306和带状结构导通孔308的宽度或间隔尺寸超过＞2x设计规则尺寸的宽松设计容差有利于放宽系统的制程自由度，从而能够使更多产品通过电性测试并满足组件可靠性要求。
值得注意的是，使用＞2x设计规则配置形成第三组金属化层310可最大限度地减轻在1x设计规则级发生的由导通孔突起或错位引发的问题。因此，本发明人发现，可在第一指状结构304和第二指状结构306的垂直相邻层之间形成一个或多个指状结构导通孔312，而导通孔突起和/或错位的发生率降低。
通常，本实施例的各指状结构导通孔312可彼此联系形成，以使其构造有利于增加VNCAP结构的单位电容、减小电阻并提升品质因素。在至少一个实施例中，各指状结构导通孔312的宽度和间隔大致为＞2x设计规则最小尺寸。本领域的技术人员很容易了解，这样的构造可最大化第三组金属化层310的密度和电容。而且应当理解，各指状结构导通孔312的宽度、间隔和/或间距仅受形成垂直互连叉指结构的当前技术节点(例如45纳米、32纳米或更小)的制程与制造设备的限制。
不过，应当理解，指状结构导通孔312可根据设计要求(例如为提升VNCAP结构的品质因素或可靠性)单独或集体形成超过＞2x设计规则最小尺寸的宽度或间隔尺寸(例如放宽的设计规则配置)。
一些实施例中，形成于第一指状结构304和第二指状结构306上方的各指状结构导通孔312可相互错开，以便剖视时两相邻指状结构导通孔312不会重迭。在第一指状结构304上方形成各指状结构导通孔312并且不与第二指状结构306上方形成的相邻指状结构导通孔312重迭，可大大降低由指状结构导通孔312错位引起的短路风险，并增加电容。换句话说，如果在第一指状结构304上方形成的各指状结构导通孔312彼此间隔矢量X，则在第二指状结构306上方形成的指状结构导通孔312之间同样彼此间隔矢量X，但相对第一指状结构304上方形成的指状结构导通孔312偏离大约1/2矢量X。
此外，体领域的技术人员很容易了解，本实施例的总电容(例如VNCAP结构，包括不具指状结构导通孔的金属化层和具有指状结构导通孔的金属化层)超过现有技术中在VNCAP结构的各层都使用指状结构导通孔或在任何层都不使用指状结构导通孔而形成的电容。
而且，本领域的技术人员很容易了解，本实施例可采用包括导通孔封闭规则(enclosure rule)的设计规则技术，以确保沉陷金属和覆盖金属以一定量封闭导通孔。换句话说，这些导通孔封闭规则确保各金属层以一定量的额外金属迭盖导通孔，以确保该导通孔可靠连接两金属层.
图6放大显示方框6界定的区域，后面有进一步描述。
图4为图1的方框4内区域的三维局部放大示意图。
通过此图可以看出，可垂直堆迭多个第一组金属化层114以形成第一组金属层400。尽管图中第一组金属层400仅包括两个第一组金属化层114，但应当理解，第一组金属层400可包括任意数目的第一组金属化层114，以获得具有期望电容值的VNCAP结构。例如，第一组金属层400可包括一个或多个垂直堆迭层，例如第一金属化层(M1)、第二金属化层(M2)、第三金属化层(M3)、第四金属化层(M4)和/或第五金属化层(M5)，这些层统称为第一组金属层400。
从图中可清楚看到，垂直堆迭的相邻金属层的第一指状结构108和/或第二指状结构110之间未形成指状结构导通孔。由于无指状结构导通孔形成，因此避免了错位和/或突出导通孔引起的短路问题，从而提升VNCAP结构的可靠性，同时增加第一组金属层400的密度和电容。
本领域的技术人员很容易了解，第一组金属层400可通过同级(thesame intra-level)金属层内的第一指状结构108和第二指状结构110的电位差形成电容。
图5为图2的方框5内区域的局部三维放大示意图。
通过此图可以看出，可垂直堆迭多个第二组金属化层210以形成第二组金属层500。尽管图中第二组金属层500仅包括两个第二组金属化层210，但应当理解，第二组金属层500可包括任意数目的第二组金属化层210，以获得具有期望电容值的VNCAP结构。例如，第二组金属层500可包括一个或多个垂直堆迭金属层，例如第五金属化层(M5)、第六金属化层(M6)和/或第七金属化层(M7)，这些层统称为第二组金属层500。
从图中可清楚看到，垂直堆迭的相邻金属层的第一指状结构204和/或第二指状结构206之间形成指状结构导通孔212。藉由在垂直堆迭的相邻金属层的第一指状结构204和/或第二指状结构206之间形成指状结构导通孔212，所述导通孔212有助于增加VNCAP结构的单位电容，减小电阻并增加品质因素。
应当理解，第二组金属层500可通过同级内和级间金属层的第一指状结构204和第二指状结构206的电位差形成期望电容。本领域的技术人员很容易了解，指状结构导通孔212可促进系统寄生电容的形成，从而增加系统的总电容。
图6为图3的虚线方框6内区域的局部三维放大示意图。
通过此图可以看出，可垂直堆迭多个第三组金属化层310以形成第三组金属层600。尽管图中第三组金属层600仅包括两个第三组金属化层310，但应当理解第三组金属层600可包括任意数目(一个或多个)的第三组金属化层310，以获得具有期望电容值的VNCAP结构。例如，第三组金属层600可包括一个或多个垂直堆迭层，例如第七金属化层(M7)、第八金属化层(M8)和/或第九金属化层(M9)，这些层统称为第三组金属层600。
本领域的技术人员很容易了解，图1-3的集成电路系统100进一步包括在第三组金属层600上方形成的其它组金属层，例如第四组金属层、第五组金属层等等，而这是集成电路系统100的设计要求所需要的。
从图中可清楚看到，垂直堆迭的相邻金属层的第一指状结构304和/或第二指状结构306之间形成指状结构导通孔312。所述导通孔312有助于增加VNCAP结构的单位电容，减小电阻并增加品质因素。
因此，第三组金属层600可通过同级内和级间金属层的第一指状结构304和第二指状结构306的电位差形成期望电容。本领域的技术人员很容易了解，指状结构导通孔312可促进系统寄生电容的形成，从而增加系统的总电容。
图7显示依据本发明实施例集成电路系统100中指状结构700和指状结构导通孔的局部剖视示意图。应当理解，这里为表述清楚除去了指状结构700之间的电介质。示例示意图描述如何在指状结构700之间形成不具有指状结构导通孔的第一组金属层400、具有指状结构导通孔212的第二组金属层500和具有指状结构导通孔312的第三组金属层600。此实施例中，各第一组金属层400、第二组金属层500和第三组金属层600中的指状结构700可具有不同的厚度和/或宽度。
在至少一个实施例中，可采用与各设计规则一致的比例形成层间间隔和级间间隔。
图8显示依据本发明实施例集成电路系统100中指状结构700和指状结构导通孔的局部剖视示意图。应当理解，这里为表述清楚除去了指状结构700之间的电介质。示例示意图描述如何在指状结构700之间形成不具有指状结构导通孔的第一组金属层400、具有指状结构导通孔212的第二组金属层500和具有指状结构导通孔312的第三组金属层600。此实施例中，两组或多组金属层中的指状结构700具有大体相同的厚度和/或宽度，而其它组金属层具有不同的厚度和/或宽度。
例如，在至少一个实施例中，第一组金属层400和第二组金属层500可采用大体与各金属化级(例如1x设计规则厚度和/或宽度)相同的指状结构700的厚度和/或宽度，而第三组金属层600可采用4x设计规则。本领域的技术人员应当了解，尽管可采用更大的宽度和/或间隔配置形成指状结构导通孔212，但也可采用1x设计规则宽度和/或间隔配置来形成。由本揭露显而易见，指状结构导通孔212可包括交错构造。
应当理解，为了在第二组金属层500内容纳指状结构导通孔212，位于第二组金属层500的指状结构700彼此之间的间距大于第一组金属层400。在此情况下，第二组金属层500的指状结构700之间形成放宽的间距，例如间隔和/或间距比第一组金属层400的间隔和/或间距宽约20％到30％，以使第二组金属层500容纳指状结构导通孔，以避免形成突出和/或错位的指状结构导通孔，从而防止短路。由本揭露显而易见，与传统的VNCAP结构相比，本实施例的VNCAP构造也可提升电容密度、可靠性和射频性能。
本领域的技术人员很容易了解，本实施例允许邻近4x设计规则金属化级(例如第三组金属层600)形成一个或多个1x设计规则金属化级(例如第一组金属层400和第二组金属层500)。
在至少一实施例中，可采用与各设计规则一致的比例形成层间间隔和级间间隔。
图9显示依据本发明实施例制造集成电路系统100的方法900的流程图。该方法900包括：在方块902中，提供包括前端工艺电路的基板；在方块904中，采用第一设计规则在所述基板上方形成包括第一指状结构和第二指状结构的第一组金属层，该第一组金属层未形成指状结构导通孔；在方块906中，采用第二设计规则在所述第一组金属层上方形成包括第一指状结构、第二指状结构和指状结构导通孔的第二组金属层，该第二设计规则大于所述第一设计规则；以及在方块908中，互连所述第一组金属层和第二组金属层，以形成电容器。
因此，本发明的集成电路系统和器件或产品是一种前所未有的解决方案，其增加了VNCAP结构的单位电容和品质因素，同时减小了VNCAP结构的电阻。
所述方法、流程、装置、器件、产品和/或系统简单明了、经济有效、灵活多变、精确、灵敏而有效，可适应现有组件进行简单、有效、经济的制造、应用和使用。
本发明具有诸多优点。一个优点是通过在层次式VNCAP结构的1x设计规则金属化层中相邻层的指状结构之间不形成导通孔，得以极大地减轻突出或错位导通孔引发的可靠性问题。
本发明的另一个优点是通过遵循＞2x设计规则金属化层的最小设计规则形成交错的指状结构导通孔，得以增加层次式VNCAP结构的单位电容、减小电阻并增加品质因素。
本发明的再一个优点是通过遵循金属化层的最小设计规则(例如1x设计规则最小尺寸、2x设计规则最小尺寸等)形成带状结构导通孔，得以提升层次式VNCAP结构的品质因素，以减小总导通孔电阻。
本发明的再一个优点是其符合降低成本、简化系统、提高性能的历史性发展趋势。因此本发明的优点提升了技术水平。
尽管本文结合特定实施例描述了本发明，应当理解的是，本领域技术人员可根据上述说明进行替换和更改。因此，所有此类替换和变更均落入权利要求范围。上述内容或附图所示内容均为描述性质，而非限制本发明。

Claims (10)

1.一种集成电路系统的制造方法，包括：
提供包括前端工艺电路的基板；
采用第一设计规则在所述基板上方形成包括第一指状结构和第二指状结构的第一组金属层，该第一组金属层未形成指状结构导通孔；
采用第二设计规则在所述第一组金属层上方形成包括第一指状结构、第二指状结构和指状结构导通孔的第二组金属层，该第二设计规则大于所述第一设计规则；以及
互连所述第一组金属层和第二组金属层，从而形成电容器。
2.如权利要求1所述的集成电路系统的制造方法，其中，形成的指状结构导通孔包括交错构造。
3.如权利要求1所述的集成电路系统的制造方法，其中，采用所述第一设计规则形成所述第一组金属层包括形成当前工艺技术节点所允许的最小可重复特征尺寸。
4.如权利要求1所述的集成电路系统的制造方法，其中，互连所述第一组金属层和第二组金属层包括来自所述第二组金属层的带状结构导通孔。
5.如权利要求1所述的集成电路系统的制造方法，进一步包括：围绕所述第一组金属层和第二组金属层沉积介电常数值在3.9以下的介电材料。
6.一种集成电路系统，包括：
包括前端工艺电路的基板；
位于该基板上方包括第一指状结构和第二指状结构的第一组金属层，该第一组金属层的构造遵循第一设计规则且不具有指状结构导通孔；
位于该第一组金属层上方包括第一指状结构、第二指状结构和指状结构导通孔的第二组金属层，该第二组金属层的构造遵循第二设计规则且该第二设计规则大于所述第一设计规则；以及
所述第一组金属层与第二组金属层互连形成电容器。
7.如权利要求6所述的集成电路系统，其中，所述指状结构导通孔包括交错构造。
8.如权利要求6所述的集成电路系统，其中，所述第一组金属层包括当前工艺技术节点所允许的最小可重复特征尺寸。
9.如权利要求6所述的集成电路系统，其中，所述第一组金属层和第二组金属层的互连包括来自所述第二组金属层的带状结构导通孔。
10.如权利要求6所述的集成电路系统，进一步包括围绕所述第一组金属层和第二组金属层且介电常数值在3.9以下的介电材料。
CN2010101828868A 2009-05-22 2010-05-19 具有多级电容器的集成电路系统及其制造方法 Expired - Fee Related CN101894795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/471,007 2009-05-22
US12/471,007 US8021954B2 (en) 2009-05-22 2009-05-22 Integrated circuit system with hierarchical capacitor and method of manufacture thereof

Publications (2)

Publication Number Publication Date
CN101894795A true CN101894795A (zh) 2010-11-24
CN101894795B CN101894795B (zh) 2013-12-25

Family

ID=43103943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101828868A Expired - Fee Related CN101894795B (zh) 2009-05-22 2010-05-19 具有多级电容器的集成电路系统及其制造方法

Country Status (4)

Country Link
US (1) US8021954B2 (zh)
CN (1) CN101894795B (zh)
SG (1) SG166727A1 (zh)
TW (1) TWI412105B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487055A (zh) * 2010-12-01 2012-06-06 上海华虹Nec电子有限公司 金属-氧化物-金属电容结构
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
TWI497494B (zh) * 2012-12-27 2015-08-21 Macronix Int Co Ltd 三維記憶體結構及其操作方法
CN110060975A (zh) * 2018-01-19 2019-07-26 株式会社索思未来 半导体集成电路系统
CN111384024A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制备方法
CN111446236A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 带状单元版图及存储器版图、带状单元结构及存储器
CN111557044A (zh) * 2018-01-02 2020-08-18 高通股份有限公司 高密度且可靠的垂直自然电容器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536016B2 (en) * 2009-05-22 2013-09-17 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US8916919B2 (en) * 2011-06-23 2014-12-23 International Business Machines Corporation Interdigitated vertical native capacitor
CN102930942B (zh) * 2011-08-12 2016-08-17 聚鼎科技股份有限公司 过电流保护元件
US8687337B2 (en) 2011-09-21 2014-04-01 Polytronics Technology Corp. Over-current protection device
US20130320494A1 (en) * 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US9747404B2 (en) * 2015-07-23 2017-08-29 United Microelectronics Corp. Method for optimizing an integrated circuit layout design
US9685499B1 (en) 2016-09-21 2017-06-20 International Business Machines Corporation Nanosheet capacitor
KR102519699B1 (ko) * 2016-12-02 2023-04-07 카버 싸이언티픽, 아이엔씨. 메모리 장치 및 용량성 에너지 저장 장치
US10629478B2 (en) 2017-08-22 2020-04-21 International Business Machines Corporation Dual-damascene formation with dielectric spacer and thin liner
US10692967B1 (en) * 2018-12-04 2020-06-23 Analog Devices, Inc. High density self-routing metal-oxide-metal capacitor
JP7289379B2 (ja) * 2019-06-28 2023-06-09 コアエイチダブリュー セミコンダクター オサケ ユキチュア キャパシタの構造およびチップアンテナ
US11003164B2 (en) * 2019-08-30 2021-05-11 Micron Technology, Inc. Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems
CN111129004A (zh) * 2019-12-20 2020-05-08 芯创智（北京）微电子有限公司 一种基于pmos管和金属层的电容的版图设计方法及版图结构
TWI774363B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 手指式半導體電容陣列布局

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US20070267733A1 (en) * 2006-05-18 2007-11-22 International Business Machines Corporation Symmetrical MIMCAP capacitor design
CN101371375A (zh) * 2006-01-23 2009-02-18 法国原子能委员会 机械能转换为电能的方法和装置
CN101410978A (zh) * 2006-05-18 2009-04-15 国际商业机器公司 可调节的芯片上子电容器设计

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US7768055B2 (en) 2005-11-30 2010-08-03 International Business Machines Corporation Passive components in the back end of integrated circuits
US8021954B2 (en) * 2009-05-22 2011-09-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with hierarchical capacitor and method of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
CN101371375A (zh) * 2006-01-23 2009-02-18 法国原子能委员会 机械能转换为电能的方法和装置
US20070267733A1 (en) * 2006-05-18 2007-11-22 International Business Machines Corporation Symmetrical MIMCAP capacitor design
US20080099880A1 (en) * 2006-05-18 2008-05-01 International Business Machines Corporation Method, system and design structure for symmetrical capacitor
CN101410978A (zh) * 2006-05-18 2009-04-15 国际商业机器公司 可调节的芯片上子电容器设计

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487055A (zh) * 2010-12-01 2012-06-06 上海华虹Nec电子有限公司 金属-氧化物-金属电容结构
CN103545287A (zh) * 2012-07-10 2014-01-29 联华电子股份有限公司 半导体结构
CN103545287B (zh) * 2012-07-10 2017-06-06 联华电子股份有限公司 半导体结构
TWI497494B (zh) * 2012-12-27 2015-08-21 Macronix Int Co Ltd 三維記憶體結構及其操作方法
CN111557044A (zh) * 2018-01-02 2020-08-18 高通股份有限公司 高密度且可靠的垂直自然电容器
CN110060975A (zh) * 2018-01-19 2019-07-26 株式会社索思未来 半导体集成电路系统
CN110060975B (zh) * 2018-01-19 2024-01-12 株式会社索思未来 半导体集成电路系统
CN111384024A (zh) * 2018-12-27 2020-07-07 南亚科技股份有限公司 半导体结构及其制备方法
CN111446236A (zh) * 2019-01-16 2020-07-24 中芯国际集成电路制造(上海)有限公司 带状单元版图及存储器版图、带状单元结构及存储器
CN111446236B (zh) * 2019-01-16 2023-08-08 中芯国际集成电路制造(上海)有限公司 带状单元版图及存储器版图、带状单元结构及存储器

Also Published As

Publication number Publication date
TW201044504A (en) 2010-12-16
CN101894795B (zh) 2013-12-25
US8021954B2 (en) 2011-09-20
TWI412105B (zh) 2013-10-11
SG166727A1 (en) 2010-12-29
US20100295153A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
CN101894795B (zh) 具有多级电容器的集成电路系统及其制造方法
CN101410944B (zh) 高成品率高密度芯片上电容器设计
US7838384B2 (en) Structure for symmetrical capacitor
US8536016B2 (en) Integrated circuit system with hierarchical capacitor and method of manufacture thereof
EP3724915A1 (en) Capacitor array overlapped by on-chip inductor/transformer
CN106816427A (zh) 可缩放的固定占用面积的电容器结构
US7646583B2 (en) Common centroid symmetric structure capacitor
US9159718B2 (en) Switched capacitor structure
US10269490B2 (en) Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
US9660019B2 (en) Concentric capacitor structure
WO2019005500A1 (en) MICROWAVE COPLANAR WAVEGUIDE (CPW) TRANSMISSION LINE INTEGRATED WITH METAL-OXIDE-METAL (MOM) CAPACITORS
US7502218B2 (en) Multi-terminal capacitor
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
US10651268B2 (en) Metal-oxide-metal capacitor with improved alignment and reduced capacitance variance
US9147654B2 (en) Integrated circuit system employing alternating conductive layers
CN116259671B (zh) 去耦电容器、去耦电容器形成方法及集成电路
CN108346676B (zh) 一种半导体器件
US20220416011A1 (en) Capacitor structure
CN117810211A (zh) 电容器及集成电路
JP2004335902A (ja) 半導体集積回路の設計方法
JP2002100732A (ja) 容量素子形成方法
CN116913886A (zh) 半导体装置
CN116314351A (zh) 一种适用于片上电源滤波的高密度电容及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225

Termination date: 20200519