TWI774363B - 手指式半導體電容陣列布局 - Google Patents

手指式半導體電容陣列布局 Download PDF

Info

Publication number
TWI774363B
TWI774363B TW110116895A TW110116895A TWI774363B TW I774363 B TWI774363 B TW I774363B TW 110116895 A TW110116895 A TW 110116895A TW 110116895 A TW110116895 A TW 110116895A TW I774363 B TWI774363 B TW I774363B
Authority
TW
Taiwan
Prior art keywords
conductive strips
power supply
strips
conductive
row
Prior art date
Application number
TW110116895A
Other languages
English (en)
Other versions
TW202245278A (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110116895A priority Critical patent/TWI774363B/zh
Priority to US17/676,852 priority patent/US20220367447A1/en
Application granted granted Critical
Publication of TWI774363B publication Critical patent/TWI774363B/zh
Publication of TW202245278A publication Critical patent/TW202245278A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種手指式半導體電容陣列布局包含一第一導電結構與一第二導電結構。該第一導電結構包含複數個縱向第一導電條與複數個橫向供電條。該第二導電結構包含複數個縱向第二導電條與P個橫向供電條，該P為正整數。該複數個縱向第一導電條與該複數個縱向第二導電條交替地設置於一第一積體電路層，且包含一第一排導電條與一第二排導電條。該複數個橫向供電條設置於一第二積體電路層，並經由通孔耦接該第一排導電條與該第二排導電條。該P個橫向供電條位於該第二積體電路層或一第三積體電路層，且該P個橫向供電條的一第一電容群供電條經由K個通孔耦接該複數個縱向第二導電條的K個第二導電條，該K為正整數。

Description

手指式半導體電容陣列布局
本發明是關於半導體電容陣列布局，尤其是關於手指式半導體電容陣列布局。
一般的半導體積體電路通常為多層結構，一傳統的半導體電容陣列通常位於該多層結構的一單一金屬層中，該半導體電容陣列通常包含平行的多排電容單元包括相鄰的一第一排電容單元與一第二排電容單元。為了避免該第一排電容單元的上極板（下極板）與該第二排電容單元之下極板（上極板）的走線共同地形成寄生電容而使得電容值不精準（其中該第一排電容單元的上極板（下極板）與該走線平行，故它們相對應的面積較大），該第一排電容單元與該第二排電容單元之間的間距要拉大，但這會浪費電路面積。
另外，某些半導體電容陣列的電容單元的設計如圖1a所示，其中上極板110為一U形結構（包含縱向結構與橫向結構），下極板120為一條形結構。相較於一般成熟製程，在某些先進製程（例如：鰭式場效電晶體（FinFET）製程）中，該U形結構之橫向部分的寬度“W”與縱向部分的長度“L”的比例（W/L）會較大，以符合該先進製程的規範，如圖1b所示。由於一半導體電容陣列通常包含大量的電容單元，若該些電容單元之U形結構的比例（W/L）均放大，整體而言該半導體電容陣列會耗用大量的電路面積。請注意，圖1a-1b是用來顯示該U形結構的比例變化，而非該U形結構的實際大小。
本揭露的目的之一在於提供一種手指式半導體電容陣列布局，以避免先前技術的問題。
本揭露之手指式半導體電容陣列布局的一實施例包含一第一導電結構與一第二導電結構。該第一導電結構包含複數個縱向第一導電條與複數個橫向供電條。該第二導電結構包含複數個縱向第二導電條與P個橫向供電條，該P為正整數。
上述實施例中，該複數個縱向第一導電條位於一第一積體電路層，包含M個第一排第一導電條與M個第二排第一導電條。該M個第一排第一導電條形成(M-1)個第一間隙；該M個第二排第一導電條形成(M-1)個第二間隙，該M為大於一的整數。該複數個橫向供電條位於一第二積體電路層，用於一第一參考電壓的傳輸，並包含一第一供電條與一第二供電條。該第一供電條經由M個第一排通孔（via）分別地耦接該M個第一排第一導電條；該第二供電條經由M個第二排通孔分別地耦接該M個第二排第一導電條。
前述實施例中，該複數個縱向第二導電條位於該第一積體電路層，包含(M-1)個第二導電條。該(M-1)個第二導電條的每一個包含相連的一第一部分與一第二部分，因此，該(M-1)個第二導電條包含(M-1)個第一部分與(M-1)個第二部分。該(M-1)第一部分分別位於該(M-1)個第一間隙間，且與該M個第一排第一導電條在電性上隔絕，以形成(M-1)個電容單元；該(M-1)第二部分分別位於該(M-1)個第二間隙間，且與該M個第二排第一導電條在電性上隔絕，以形成另外的(M-1)個電容單元。該(M-1)個第二導電條用於一第二參考電壓的傳輸，該第二參考電壓異於該第一參考電壓。該(M-1)個第二導電條中的K個第二導電條屬於該手指式半導體電容陣列布局之P個電容群中的一第一電容群，該K為不大於(M-1)的正整數，該P為正整數。該P個橫向供電條位於該第二積體電路層或一第三積體電路層，包含一第一電容群供電條，該第一電容群供電條經由K個通孔分別地耦接該K個第二導電條。
本揭露之手指式半導體電容陣列布局的另一實施例包含一第一導電結構與一第二導電結構。該第一導電結構包含複數個縱向第一導電條與複數個橫向供電條。該複數個縱向第一導電條設置於一第一積體電路層，並包含一第一排導電條與一第二排導電條。該複數個橫向供電條設置於一第二積體電路層，並包含一第一供電條與一第二供電條。該第二導電結構包含複數個縱向第二導電條與P個橫向供電條。該複數個縱向第二導電條設置於該第一積體電路層。該P個橫向供電條位於該第二積體電路層或一第三積體電路層，該P為正整數。該複數個縱向第一導電條與該複數個縱向第二導電條交替地（alternately）設置於該第一積體電路層。該第一供電條經由複數個第一通孔耦接該第一排導電條，該第二供電條經由複數個第二通孔耦接該第二排導電條。該P個橫向供電條的一第一電容群供電條經由K個第三通孔耦接該複數個縱向第二導電條的K個第二導電條，該K為正整數。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本揭露之手指式半導體電容陣列布局除能減少先前技術之寄生電容問題，也能避免先前技術之U形結構在先進製程下所帶來的問題。
圖2顯示本揭露之手指式半導體電容陣列布局的一實施例。圖2之手指式半導體電容陣列布局200包含一第一導電結構與一第二導電結構。該第一導電結構包含複數個縱向第一導電條（亦即：圖2中帶斜線及反斜線的縱向長條202）與複數個橫向供電條（亦即：圖2中灰色的橫向長條210、220）。該第二導電結構包含複數個縱向第二導電條（亦即：圖2中帶網點的縱向長條204）與P個橫向供電條（亦即：圖2中白色的橫向長條240、250、260），其中該P為正整數。
本實施例中，手指式半導體電容陣列布局200包含於一積體電路結構中，該積體電路結構包含一基底（substrate）以及位於該基底之上的複數個積體電路層，該第一導電結構作為一上極板，該第二導電結構作為一下極板；然而，在實施為可能的前提下，該第一導電結構與該第二導電結構可分別作為一下極板與一上極板。
請參閱圖2。該複數個縱向第一導電條位於一第一積體電路層（例如：第N金屬層，該N為正整數），包含M個第一排第一導電條（亦即：圖2中帶斜線的縱向長條202）與M個第二排第一導電條（亦即：圖2中帶反斜線的縱向長條202）。該M個第一排第一導電條的任一個在一縱向上的一中心位置大於該M個第二排第一導電條的任一個在該縱向上的一中心位置；舉例而言，於圖2中，該M個第一排第一導電條位於上方位置，而該M個第二排第一導電條位於下方位置。該M個第一排第一導電條形成(M-1)個第一間隙；該M個第二排第一導電條形成(M-1)個第二間隙，該M為大於一的整數。
請參閱圖2。該複數個橫向供電條（亦即：圖2中灰色的橫向長條210、220）位於一第二積體電路層（例如：第(N+1)金屬層，或第(N-1)金屬層），用於一第一參考電壓的傳輸，並包含一第一供電條210與一第二供電條220。第一供電條210經由M個第一排通孔（via）（亦即：圖2中與第一供電條210耦接的白色方塊）分別地耦接該M個第一排第一導電條。第二供電條220經由M個第二排通孔（亦即：圖2中與第二供電條220耦接的白色方塊）分別地耦接該M個第二排第一導電條。
值得注意的是，如圖2所示，該第一供電條210與該第二供電條220可藉由至少一導電條（例如：圖2的導電條232與導電條234）而耦接在一起；若該至少一導電條位於一積體電路層不同於該第二積體電路層，該至少一導電條可經由複數個通孔（亦即：圖2中與導電條234耦接的黑色方塊）耦接該第一供電條210與該第二供電條220。依實施需求，該至少一導電條的至少一部分可省略，或可藉由其它已知或自行開發的手段來取代。另值得注意的是，圖2的實施例中，該第一積體電路層與該第二積體電路層分別為一第一金屬層與一第二金屬層，且該第一金屬層與該第二金屬層之間沒有其它金屬層；然此並非本發明的實施限制。
請參閱圖2。該複數個縱向第二導電條（亦即：圖2中帶網點的縱向長條204）位於該第一積體電路層，包含(M-1)個第二導電條。該(M-1)個第二導電條的每一個包含相連的一第一部分（例如：圖2中位於上方位置的部分）與一第二部分（例如：圖2中位於下方位置的部分），因此，該(M-1)個第二導電條會包含(M-1)個第一部分與(M-1)個第二部分。該(M-1)第一部分分別位於前述(M-1)個第一間隙間，且與該M個第一排第一導電條在電性上隔絕（例如：被氧化物（未顯示於圖）隔絕），以形成(M-1)個電容單元。該(M-1)第二部分分別位於前述(M-1)個第二間隙間，且與該M個第二排第一導電條在電性上隔絕，以形成另外的(M-1)個電容單元。圖2的實施例中，該(M-1)個電容單元與該另外的(M-1)個電容單元（亦即：(2M-2)個電容單元）的每一個為手指式半導體電容陣列布局200的一最小電容單元；然此並非本發明的實施限制。
值得注意的是，如圖2所示，該(M-1)個第二導電條的每一個的長度長於該M個第一排第一導電條的每一個的長度，也長於該M個第二排第一導電條的每一個的長度；舉例而言，該(M-1)個第二導電條的每一個的長度長於該M個第一排第一導電條的每一個的長度的二倍，也長於該M個第二排第一導電條的每一個的長度的二倍；然而，上述特徵並非本發明的實施限制。
請參閱圖2。前述(M-1)個第二導電條用於一第二參考電壓的傳輸，該第二參考電壓異於該第一參考電壓。該(M-1)個第二導電條中的K個第二導電條屬於手指式半導體電容陣列布局200之P個電容群中的一第一電容群，該第一電容群包含前述(2M-2)個電容單元中的2K個電容單元，該K為不大於(M-1)的正整數，該P為正整數；簡言之，耦接該K個第二導電條的電容單元屬於同一群電容，該群電容整體而言可視為一較大的電容。另外，前述P個橫向供電條位於該第二積體電路層或一第三積體電路層（例如：當該第二積體電路層為第(N+1)金屬層時，該第三積體電路層為該第(N-1)金屬層），包含一第一電容群供電條（例如：圖2的供電條240），該第一電容群供電條經由K個通孔分別地耦接該K個第二導電條。
本領域具有通常知識者可依據上述說明推導出該P個電容群包含更多個電容群時的情形。舉例而言，該P個電容群包含一第二電容群與一第三電容群，該(M-1)個第二導電條中的L個第二導電條屬於該第二電容群，該(M-1)個第二導電條中的J個第二導電條屬於該第三電容群，該第二電容群包含前述(2M-2)個電容單元中的2L個電容單元，該第三電容群包含前述(2M-2)個電容單元中的2J個電容單元，該L與該J均為正整數。該P個橫向供電條包含一第二電容群供電條（例如：圖2的供電條250）與一第三電容群供電條（例如：圖2的供電條260）。該第二電容群供電條經由L個通孔分別地耦接該L個第二導電條，該第三電容群供電條經由J個通孔分別地耦接該J個第二導電條；此情形下，該M大於三，K、L、J的總和不大於(M-1)。值得注意的是，K、L、J之任二者可相同或不同。
請參閱圖2。該複數個縱向第一導電條在一第一方向上相互平行，該複數個橫向供電條在一第二方向上相互平行，該複數個縱向第二導電條在該第一方向上相互平行，該P個橫向供電條在該第二方向上相互平行（當P大於一時），該第一方向與該第二方向相互垂直；然此並非本發明的實施限制。另外，該複數個縱向第一導電條與該複數個縱向第二導電條位於一布局區域270內，布局區域270位於該第一積體電路層，在布局區域270內沒有任何導電條順著該第二方向；然而，上述技術特徵並非本發明的實施限制。
承上所述，基於圖2之手指式半導體電容陣列布局200的電容單元形成於布局區域270內，且布局區域270內只有縱向的導電條，而沒有橫向的導電條，因此，該些電容單元的製程能夠不浪費電路面積又符合一先進製程（例如：鰭式場效電晶體（FinFET）製程）的規範。舉例而言，FinFET製程規範要求圖1b之U形結構的寬長比（W/L）大於圖1a之U形結構的寬長比，而手指式半導體電容陣列布局200的電容單元不採用該U形結構，故無須為了符合該製程規範而浪費電路面積。
本揭露之手指式半導體電容陣列布局的另一實施例包含一第一導電結構與一第二導電結構。該第一導電結構包含複數個縱向第一導電條與複數個橫向供電條。該複數個縱向第一導電條設置於一第一積體電路層，並包含一第一排導電條與一第二排導電條。該複數個橫向供電條設置於一第二積體電路層，並包含一第一供電條與一第二供電條；該第一供電條經由複數個第一通孔耦接該第一排導電條，該第二供電條經由複數個第二通孔耦接該第二排導電條。該第二導電結構包含複數個縱向第二導電條與P個橫向供電條，該P為正整數。該複數個縱向第二導電條設置於該第一積體電路層。該P個橫向供電條位於該第二積體電路層或一第三積體電路層；該P個橫向供電條的一第一電容群供電條經由至少一第三通孔耦接該複數個縱向第二導電條的至少一部分。該複數個縱向第一導電條與該複數個縱向第二導電條交替地（alternately）設置於該第一積體電路層，因此，相鄰的二條縱向第一導電條之間存在一條縱向第二導電條，且相鄰的二條縱向第二導電條之間存在一條縱向第一導電條。
由於本領域具有通常知識者能夠參酌圖2之實施例的揭露來瞭解上述實施例的細節與變化，重複及冗餘之說明在此省略。
請注意，本說明書所述的條狀導體（例如：導電條、供電條）的長度、寬度與厚度及其變化無特別限制，是依實施需求而定，故形狀上不一定是傳統的條狀。另請注意，在實施為可能的前提下，本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵，或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合，藉此增加本發明實施時的彈性。
綜上所述，本揭露的手指式半導體電容陣列布局除能減少先前技術之寄生電容問題，也能避免先前技術之U形結構在先進製程下所帶來的問題。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
110:上極板 120:下極板 W:橫向寬度 L:縱向長度 200:手指式半導體電容陣列布局 202:縱向第一導電條 204:縱向第二導電條 210:第一供電條 220:第二供電條 232:導電條 234:導電條 240:供電條 250:供電條 260:供電條 270:布局區域
［圖1a］顯示先前技術之一電容單元的設計； ［圖1b］顯示圖1a之電容單元的設計的變形以符合先進製程的規範；以及 ［圖2］顯示本發明之手指式半導體電容陣列布局的一實施例。
200:手指式半導體電容陣列布局
202:縱向第一導電條
204:縱向第二導電條
210:第一供電條
220:第二供電條
232:導電條
234:導電條
240:供電條
250:供電條
260:供電條
270:布局區域

Claims (10)

  1. 一種手指式半導體電容陣列布局，包含： 一第一導電結構，包含： 複數個縱向第一導電條，位於一第一積體電路層，該複數個縱向第一導電條包含M個第一排第一導電條與M個第二排第一導電條，該M個第一排第一導電條形成(M-1)個第一間隙，該M個第二排第一導電條形成(M-1)個第二間隙，該M為大於一的整數；以及 複數個橫向供電條，位於一第二積體電路層，該複數個橫向供電條用於一第一參考電壓的傳輸，並包含一第一供電條與一第二供電條，該第一供電條經由M個第一排通孔（via）分別地耦接該M個第一排第一導電條，該第二供電條經由M個第二排通孔分別地耦接該M個第二排第一導電條； 一第二導電結構，包含： 複數個縱向第二導電條，位於該第一積體電路層，該複數個縱向第二導電條包含(M-1)個第二導電條，該(M-1)個第二導電條的每一個包含相連的一第一部分與一第二部分，該(M-1)個第二導電條包含(M-1)個第一部分與(M-1)個第二部分，該(M-1)第一部分分別位於該(M-1)個第一間隙間，且與該M個第一排第一導電條在電性上隔絕，該(M-1)第二部分分別位於該(M-1)個第二間隙間，且與該M個第二排第一導電條在電性上隔絕，該(M-1)個第二導電條用於一第二參考電壓的傳輸，該第二參考電壓異於該第一參考電壓，該(M-1)個第二導電條中的K個第二導電條屬於該手指式半導體電容陣列布局之P個電容群中的一第一電容群，該K為不大於(M-1)的正整數，該P為正整數；以及 P個橫向供電條，位於該第二積體電路層或一第三積體電路層，該P個橫向供電條包含一第一電容群供電條，該第一電容群供電條經由K個通孔分別地耦接該K個第二導電條。
  2. 如請求項1之手指式半導體電容陣列布局，其中該第一電容群包含2K個電容單元。
  3. 如請求項1之手指式半導體電容陣列布局，其中該(M-1)個第二導電條的每一個的長度長於該M個第一排第一導電條的每一個的長度，也長於該M個第二排第一導電條的每一個的長度。
  4. 如請求項1之手指式半導體電容陣列布局，其中該(M-1)個第二導電條中的L個第二導電條屬於該P個電容群中的一第二電容群，該P個橫向供電條包含一第二電容群供電條，該第二電容群供電條經由L個通孔分別地耦接該L個第二導電條，其中該P大於一，該M大於二，該K為不大於(M-2)的正整數，該L為不大於(M-1-K)的正整數。
  5. 如請求項1之手指式半導體電容陣列布局，其中該第一積體電路層與該第二積體電路層均為金屬層，或者該第一積體電路層與該第三積體電路層均為金屬層。
  6. 如請求項1之手指式半導體電容陣列布局，其中該複數個縱向第一導電條在一第一方向上相互平行，該複數個橫向供電條在一第二方向上相互平行，該複數個縱向第二導電條在該第一方向上相互平行，該第一方向與該第二方向相互垂直。
  7. 如請求項6之手指式半導體電容陣列布局，其中該P大於一，該P個橫向供電條在該第二方向上相互平行。
  8. 如請求項6之手指式半導體電容陣列布局，其中該複數個縱向第一導電條與該複數個縱向第二導電條位於一布局區域內，該布局區域位於該第一積體電路層，且該布局區域內沒有任何導電條順著該第二方向。
  9. 一種手指式半導體電容陣列布局，包含： 一第一導電結構，包含複數個縱向第一導電條與複數個橫向供電條，該複數個縱向第一導電條設置於一第一積體電路層，並包含一第一排導電條與一第二排導電條，該複數個橫向供電條設置於一第二積體電路層，並包含一第一供電條與一第二供電條；以及 一第二導電結構，包含複數個縱向第二導電條與P個橫向供電條，該複數個縱向第二導電條設置於該第一積體電路層，該P個橫向供電條位於該第二積體電路層或一第三積體電路層，該P為正整數， 其中該複數個縱向第一導電條與該複數個縱向第二導電條交替地（alternately）設置於該第一積體電路層；該第一供電條經由複數個第一通孔耦接該第一排導電條；該第二供電條經由複數個第二通孔耦接該第二排導電條；該P個橫向供電條的一第一電容群供電條經由K個第三通孔耦接該複數個縱向第二導電條的K個第二導電條，該K為正整數。
  10. 如請求項9之手指式半導體電容陣列布局，其中該P大於一，該P個橫向供電條的一第二電容群供電條經由L個第四通孔耦接該複數個縱向第二導電條的L個縱向第二導電條，該L為正整數，該複數個縱向第二導電條的數目大於二，該L不同於該K。
TW110116895A 2021-05-11 2021-05-11 手指式半導體電容陣列布局 TWI774363B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110116895A TWI774363B (zh) 2021-05-11 2021-05-11 手指式半導體電容陣列布局
US17/676,852 US20220367447A1 (en) 2021-05-11 2022-02-22 Finger-type semiconductor capacitor array layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110116895A TWI774363B (zh) 2021-05-11 2021-05-11 手指式半導體電容陣列布局

Publications (2)

Publication Number Publication Date
TWI774363B true TWI774363B (zh) 2022-08-11
TW202245278A TW202245278A (zh) 2022-11-16

Family

ID=83807087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116895A TWI774363B (zh) 2021-05-11 2021-05-11 手指式半導體電容陣列布局

Country Status (2)

Country Link
US (1) US20220367447A1 (zh)
TW (1) TWI774363B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044504A (en) * 2009-05-22 2010-12-16 Globalfoundries Sg Pte Ltd Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US20120267762A1 (en) * 2009-05-25 2012-10-25 Philipp Riess Capacitor Structure
CN102832194A (zh) * 2007-12-20 2012-12-19 联发科技股份有限公司 电容结构
US20200273793A1 (en) * 2017-08-28 2020-08-27 Micron Technology, Inc. Devices including vias extending through alternating dielectric materials and conductive materials, and related electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832194A (zh) * 2007-12-20 2012-12-19 联发科技股份有限公司 电容结构
TW201044504A (en) * 2009-05-22 2010-12-16 Globalfoundries Sg Pte Ltd Integrated circuit system with hierarchical capacitor and method of manufacture thereof
US20120267762A1 (en) * 2009-05-25 2012-10-25 Philipp Riess Capacitor Structure
US20200273793A1 (en) * 2017-08-28 2020-08-27 Micron Technology, Inc. Devices including vias extending through alternating dielectric materials and conductive materials, and related electronic devices

Also Published As

Publication number Publication date
US20220367447A1 (en) 2022-11-17
TW202245278A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
JP5092263B2 (ja) デカップリングコンデンサ及び半導体集積回路装置
US6271548B1 (en) Master slice LSI and layout method for the same
JP7415176B2 (ja) 半導体集積回路装置
US20060124972A1 (en) Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding
JP2008171977A5 (zh)
US7989963B2 (en) Transistor circuit formation substrate
US20060071241A1 (en) Metal I/O ring structure providing on-chip decoupling capacitance
US20150022948A1 (en) Capacitor structure
US20210375863A1 (en) Semiconductor integrated circuit device
US9368507B2 (en) Semiconductor structure
TWI537805B (zh) 單層電容式觸控面板
JP5592074B2 (ja) 半導体装置
TWI774363B (zh) 手指式半導體電容陣列布局
TWI768889B (zh) 交錯式半導體電容陣列布局
TWI761205B (zh) 帶有仿製電容結構的半導體電容陣列布局
TWI774364B (zh) 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
US20050017360A1 (en) Semiconductor device
KR20100042462A (ko) 주변회로용 커패시터를 구비하는 반도체 메모리 소자
CN115377091A (zh) 手指式半导体电容阵列布局
US7797660B2 (en) Semiconductor integrated circuit for controlling substrate bias
CN115377090A (zh) 交错式半导体电容阵列布局
US20240055346A1 (en) Layout design of custom stack capacitor to procure high capacitance
CN115377089A (zh) 半导体电容阵列布局
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置