CN102832194A - 电容结构 - Google Patents

电容结构 Download PDF

Info

Publication number
CN102832194A
CN102832194A CN2012102950052A CN201210295005A CN102832194A CN 102832194 A CN102832194 A CN 102832194A CN 2012102950052 A CN2012102950052 A CN 2012102950052A CN 201210295005 A CN201210295005 A CN 201210295005A CN 102832194 A CN102832194 A CN 102832194A
Authority
CN
China
Prior art keywords
mentioned
lead
electrode group
metal wire
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102950052A
Other languages
English (en)
Other versions
CN102832194B (zh
Inventor
杨明宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102832194A publication Critical patent/CN102832194A/zh
Application granted granted Critical
Publication of CN102832194B publication Critical patent/CN102832194B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种电容结构，包括：多个第一导线，平行设置于基底上的导电层中，上述多个第一导线彼此分离且分为第一电极群组与第二电极群组，第一电极群组的第一导线与第二电极群组的第一导线是交替设置的；绝缘层，形成于上述多个第一导线上并填入上述多个第一导线间的区域；第二导线，形成于上述绝缘层上并电性连接于第一电极群组的上述多个第一导线；第三导线，形成于上述绝缘层上并电性连接于上述第二电极群组的上述多个第一导线，以及第一过孔结构，形成于绝缘层中，包括多个过孔插栓，第一过孔结构对应多个第一导线其中之一。本发明的电容结构能具有更小的电容干扰，保证更稳定的工作。

Description

电容结构
技术领域
本发明有关于一种半导体装置结构，特别是有关于一种电容结构。
背景技术
电容是集成电路装置中的关键组件。随着装置尺寸向下微缩与电路密度的增加，制作出维持相当电容量且可有效缩减占用集成电路面积的电容组件愈显重要。目前，多晶硅(polysilicon)电容与金属-氧化物-金属(metal-oxide-metal,MOM)电容已被业界所使用，其中MOM电容因拥有低电容漏失的优点而较获青睐。
图1为现有MOM电容结构。现有的MOM电容结构包括多个平行金属线2，设置于基底1上。偶数金属线2′彼此连接，形成梳状结构3。奇数金属线2″也彼此连接形成另一个梳状结构4。此外，另一个金属线5围绕金属线2，以屏蔽基底电荷。
发明内容
为了解决现有技术中寄生电容的干扰，本发明提供一种新的电容结构，来降低干扰。
本发明的一个实施方式，提供一种电容结构，包括：多个第一导线，平行设置于基底上的导电层中，上述第一导线彼此分离，且分为第一电极群组与第二电极群组，第一电极群组的第一导线与上述第二电极群组的第一导线是交替设置的；绝缘层，形成于上述多个第一导线上并填入上述多个第一导线间的区域；第二导线，形成于上述绝缘层上并电性连接于上述第一电极群组的第一导线；第三导线，形成于上述绝缘层上并电性连接于上述第二电极群组的第一导线，以及第一过孔结构，形成于绝缘层中，包括多个过孔插栓，第一过孔结构对应多个第一导线其中之一。
本发明的另一个实施方式，提供另一种电容结构，包括：多个第一导线，平行设置于基底上的导电层中，上述多个第一导线彼此分离且分为第一电极群组与第二电极群组，第一电极群组的第一导线与上述第二电极群组的第一导线是交替设置的；第二导线，设置于上述导电层中，以第一方向延伸，电性连接于上述第一电极群组的第一导线，同时以第二方向延伸，与第一电极群组的第一导线的另一端距离特定的距离；绝缘层，形成于上述多个第一导线与上述第二导线上并填入上述多个第一导线间的区域；第三导线，形成于上述绝缘层上并电性连接于上述第二电极群组的第一导线以及第四导线，形成于绝缘层上并电性连接于第一电极群组的第一导线，以及第一过孔结构，形成于绝缘层中，包括多个过孔插栓，第一过孔结构对应多个第一导线其中之一。
本发明的电容结构能具有更小的电容干扰，保证更稳定的工作。
附图说明
图1为现有MOM电容结构的上视图。
图2A为本发明的MOM电容结构之第一实施方式的上视图。
图2B为沿图2A的2B-2B剖面线所得的MOM电容结构剖面示意图。
图2C为沿图2A的2B’-2B’剖面线所得的MOM电容结构剖面示意图。
图3~4为本发明的过孔结构的实施方式的上视图。
图5A为本发明的MOM电容结构的第二实施方式的上视图。
图5B为沿图5A的5B-5B剖面线所得的MOM电容结构剖面示意图。
图6为本发明MOM电容结构的第三实施方式的上视图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施方式，并配合所附图示，作详细说明如下：
本发明的一个实施方式，提供一种电容结构，包括多个分离的第一金属线，平行设置于基底上；绝缘层(例如氧化层)，形成于第一金属线上并填入第一金属线间的区域，第二金属线，形成于绝缘层上并电性连接于奇数的第一金属线(第一电极群组)，第三金属线，形成于绝缘层上并电性连接于偶数的第一金属线(第二电极群组)。
如图2A~2C所示，揭示本发明的MOM电容结构的第一实施方式。图2A为第一实施方式的MOM电容结构的上视图，图2B为沿图2A的线2B-2B所得的MOM电容结构剖面示意图，图2C为沿图2A的线2B’-2B’所得的MOM电容结构剖面示意图。请参阅图2A，MOM电容结构包括设置于基底10的导电层上的多个第一金属线12，以及间隔(sandwiched)填入第一金属线12之间的氧化层14。值得注意的是，第一金属线12彼此平行且经由绝缘物质在导电层中彼此分离。第二金属线16，设置于绝缘物质上并电性连接于奇数的第一金属线12’(第一电极群组)。第三金属线18，设置于绝缘物质上并电性连接于偶数的第一金属线12”(第二电极群组)。第二金属线16与第三金属线18彼此相对(opposite)设置。
MOM电容结构中更包括用来屏蔽电荷的第四金属线20，第四金属线20围绕第一金属线12。
请参阅图2B，基底10可包含屏蔽电荷的浅沟槽隔离物(ShallowTrench Isolation，STI)22。第一金属线12设置于基底10上。氧化层14形成于第一金属线12之上并填入第一金属线12间的区域。第四金属线20设置于第一金属线12外围并通过过孔插栓(via plug)24电性连接于基底10。请参阅图2C，过孔结构34形成于氧化层14中，对应于每一第一金属线12，作为第一金属线12与第二金属线16或第三金属线18之间的电性连接。
图3~4为过孔结构34的上视图。图3中，过孔结构34包括一个或多个过孔插栓26，例如四个过孔插栓。若第二金属线16或第三金属线18的厚度增加，则需同时配合制作更大尺寸的过孔，例如图3所示的2倍间距(2X pitch)过孔28或图4所示的4倍间距(4X pitch)过孔30。另外，如图3和图4所示，MOM电容结构内的过孔结构34的尺寸可以是相同的，也可以是不同的。
如图5A~5B所示，揭示本发明的MOM电容结构的第二实施方式。图5A与图2A相似，为MOM电容结构的上视图，图5B为沿图5A的线5B-5B所得的MOM电容结构剖面示意图。本发明的第一实施方式与第二实施方式的差异在于第二实施方式的金属线与基底之间另有金属屏蔽层。请同时参阅图5A与5B，MOM电容结构包括形成于基底50上的金属层51，设置于金属层51上的绝缘层53，设置于绝缘层53上的多个第一金属线52，以及氧化层54，位于第一金属线52之上且间隔填入第一金属线52之间的间隙。值得注意的是，第一金属线52分为第一电极群组(奇数金属线52’)与第二电极群组(偶数金属线52”)且彼此分离设置。第二金属线56，设置于氧化层54上并电性连接于奇数的第一金属线52’。第三金属线58，设置于氧化层54上并电性连接于偶数的第一金属线52”。第二金属线56与第三金属线58彼此相对设置。
MOM电容结构中更包括用来屏蔽电荷的第四金属线60，围绕第一金属线52。
请参阅图5B，基底50可包含屏蔽电荷的浅沟槽隔离物(STI)62。与图2B相比，同样用来屏蔽电荷的金属层51形成于第一金属线52与基底50之间，并通过过孔(via)64电性连接于第一金属线52其中之一。特别地，金属层51电性连接于第一电极群组或第二电极群组其中之一。第四金属线60设置于第一金属线52外围并通过过孔66电性连接于基底50。
金属层51可有效屏蔽基底电荷，稳定电容操作。
具有一个或多个过孔的过孔结构(未图示)形成于氧化层54中，对应每一个第一金属线52，作为第一金属线52与第二金属线56或第三金属线58之间的电性连接。如图3与图4所示，若第二金属线56或第三金属线58的厚度增加，则需同时配合制作更大尺寸的过孔，例如图3所示的2倍间距过孔28或图4所示的4倍间距过孔30。
图6所示为本发明的MOM电容结构的第三实施方式的上视图。请参阅图6，MOM电容结构包括设置于基底100上的多个第一金属线120，设置于第一金属线120之间的多个第二金属线122，以及氧化层124，间隔填入第一金属线120与第二金属线122之间。外部第一金属线120’以第一方向a延伸，以连接剩余(remaining)第一金属线120的一端，同时以第二方向b延伸，以与剩余第一金属线120的另一端距离特定距离L。第二金属线122彼此分离设置。第三金属线126，形成于氧化层124上并通过过孔插栓电性连接于第二金属线122。上述第一方向a平行于第二方向b。
本实施方式的MOM电容结构可选择性地包括第四金属线128，电性连接于第一金属线120。相同地，第三金属线126与第四金属线128可分别通过图3与图4所示的过孔电性连接于第二金属线122与第一金属线120。
此外，在电容结构中更包括第五金属线130，围绕第一金属线120并电性连接于基底100。为屏蔽基底电荷，结构中更可包括金属层(未图示)，形成于第一金属线120、第二金属线122与基底100之间并电性连接于第一金属线120与第二金属线122其中之一，与图5B所示类似。
本发明虽用较佳实施方式说明如上，然而其并非用来限定本发明的范围，任何本领域中技术人员，在不脱离本发明的精神和范围内，做的任何更动与改变，都在本发明的保护范围内，具体以权利要求界定的范围为准。

Claims (16)

1.一种电容结构，包括：
多个第一导线，平行设置于基底的导电层中，上述多个第一导线彼此分离且分为第一电极群组与第二电极群组，上述第一电极群组的第一导线与上述第二电极群组的第一导线是交替设置的；
绝缘层，形成于上述多个第一导线上并填入上述多个第一导线间的区域；
第二导线，形成于上述绝缘层上并电性连接于上述第一电极群组的第一导线；
第三导线，形成于上述绝缘层上并电性连接于上述第二电极群组的第一导线；以及
第一过孔结构，形成于上述绝缘层中，包括多个过孔插栓，上述第一过孔结构对应上述多个第一导线其中之一。
2.如权利要求1所述的电容结构，其特征在于，还包括第二过孔结构，上述第二过孔结构包括多个过孔插栓，上述第二过孔结构对应上述多个第一导线其中之另一。
3.如权利要求2所述的电容结构，其特征在于，上述第二过孔结构的尺寸不同于上述第一过孔结构的尺寸。
4.如权利要求2所述的电容结构，其特征在于，上述第一过孔结构或上述第二过孔结构是2倍间距过孔或是4倍间距过孔。
5.如权利要求1所述的电容结构，其特征在于，更包括第四导线，设置于上述导电层中，围绕上述多个第一导线。
6.如权利要求5所述的电容结构，其特征在于，上述第四导线电性连接于上述基底。
7.如权利要求1所述的电容结构，其特征在于，更包括导电屏蔽层，形成于上述导电层与上述基底之间。
8.如权利要求7所述的电容结构，其特征在于，上述导电屏蔽层电性连接于上述第一电极群组与上述第二电极群组其中之一。
9.一种电容结构，包括：
多个第一导线，平行设置于基底上的导电层中，上述多个第一导线在上述导电层中彼此分离且分为第一电极群组与第二电极群组，上述第一电极群组的第一导线与上述第二电极群组的第一导线是交替设置的；
第二导线，设置于上述导电层中，以第一方向延伸，电性连接于上述第一电极群组的第一导线，同时以第二方向延伸，与第一电极群组的第一导线的另一端距离特定的距离；
绝缘层，形成于上述多个第一导线与上述第二导线上并填入上述多个第一导线间的区域；
第三导线，形成于上述绝缘层上并电性连接于上述第二电极群组的第一导线；
第四导线，形成于上述绝缘层上并电性连接于上述第一电极群组的第一导线；以及
第一过孔结构，形成于上述绝缘层中，包括多个过孔插栓，上述第一过孔结构对应上述多个第一导线其中之一。
10.如权利要求9所述的电容结构，其特征在于，还包括第二过孔结构，上述第二过孔结构包括多个过孔插栓，上述第二过孔结构对应上述多个第一导线其中之另一。
11.如权利要求10所述的电容结构，其特征在于，上述第二过孔结构的尺寸不同于比上述第一过孔结构的尺寸。
12.如权利要求11所述的电容结构，其特征在于，上述第一过孔结构或上述第二过孔结构是2倍间距过孔或是4倍间距过孔。
13.如权利要求9所述的电容结构，其特征在于，更包括第五导线，设置于上述导电层中，围绕上述多个第一导线。
14.如权利要求13所述的电容结构，其特征在于，上述第五导线电性连接于上述基底。
15.如权利要求9所述的电容结构，其特征在于，更包括导电屏蔽层，形成于上述导电层与上述基底之间。
16.如权利要求15所述的电容结构，其特征在于，上述导电屏蔽层是电性连接于上述第一电极群组与上述第二电极群组其中之一。
CN201210295005.2A 2007-12-20 2008-09-09 电容结构 Expired - Fee Related CN102832194B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/960,950 US20090160019A1 (en) 2007-12-20 2007-12-20 Semiconductor capacitor
US11/960,950 2007-12-20
CN200810212161.1A CN101465385B (zh) 2007-12-20 2008-09-09 电容结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200810212161.1A Division CN101465385B (zh) 2007-12-20 2008-09-09 电容结构

Publications (2)

Publication Number Publication Date
CN102832194A true CN102832194A (zh) 2012-12-19
CN102832194B CN102832194B (zh) 2015-12-02

Family

ID=40787607

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810212161.1A Expired - Fee Related CN101465385B (zh) 2007-12-20 2008-09-09 电容结构
CN201210295005.2A Expired - Fee Related CN102832194B (zh) 2007-12-20 2008-09-09 电容结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200810212161.1A Expired - Fee Related CN101465385B (zh) 2007-12-20 2008-09-09 电容结构

Country Status (3)

Country Link
US (2) US20090160019A1 (zh)
CN (2) CN101465385B (zh)
TW (1) TWI467740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774363B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 手指式半導體電容陣列布局

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318431B2 (en) * 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US8860114B2 (en) * 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
CN105575945A (zh) * 2016-03-03 2016-05-11 上海格易电子有限公司 一种mom电容及其制作方法
US10490622B2 (en) 2016-08-05 2019-11-26 Nissan Motor Co., Ltd. Semiconductor capacitor
CN108172565B (zh) * 2017-12-27 2020-12-11 上海艾为电子技术股份有限公司 一种mom电容及集成电路
US10431540B1 (en) 2018-07-18 2019-10-01 Qualcomm Incorporated Metal-oxide-metal capacitor with reduced parasitic capacitance
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
TWI817536B (zh) * 2022-06-01 2023-10-01 華邦電子股份有限公司 半導體結構
CN115662977B (zh) * 2022-09-06 2024-02-27 高澈科技(上海)有限公司 微型电容

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
US20060067034A1 (en) * 2004-03-31 2006-03-30 Intel Corporation Integrated ultracapacitor as energy source
JP2006108455A (ja) * 2004-10-06 2006-04-20 Sony Corp 容量素子及び同容量素子を有する半導体装置
CN1851921A (zh) * 2005-04-21 2006-10-25 恩益禧电子股份有限公司 半导体器件
CN1996595A (zh) * 2006-12-21 2007-07-11 威盛电子股份有限公司 用于集成电路的电容结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
EP0393635B1 (en) * 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
US5939766A (en) * 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
GB2398169B (en) * 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100672673B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
JP2006261455A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置およびｍｉｍキャパシタ
TWI258865B (en) * 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
US7473955B1 (en) * 2006-03-07 2009-01-06 Alvand Technologies, Inc. Fabricated cylinder capacitor for a digital-to-analog converter
US7439570B2 (en) * 2006-06-02 2008-10-21 Kenet, Inc. Metal-insulator-metal capacitors
TWI299206B (en) * 2006-06-16 2008-07-21 Realtek Semiconductor Corp X-shaped semiconductor capacitor structure
US7551421B2 (en) * 2006-12-26 2009-06-23 International Business Machines Corporation Capacitor having electrode terminals at same end of capacitor to reduce parasitic inductance
US7772590B2 (en) * 2007-03-05 2010-08-10 Systems On Silicon Manufacturing Co. Pte. Ltd. Metal comb structures, methods for their fabrication and failure analysis
US8207569B2 (en) * 2007-06-06 2012-06-26 Qualcomm, Incorporated Intertwined finger capacitors
KR101172783B1 (ko) * 2007-10-03 2012-08-10 후지쯔 세미컨덕터 가부시키가이샤 용량 소자 및 반도체 장치
US7872852B2 (en) * 2008-02-12 2011-01-18 United Microelectronics Corp. Conductive structure having capacitor
US8154847B2 (en) * 2008-09-12 2012-04-10 Mediatek Inc. Capacitor structure
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
TW201110167A (en) * 2009-09-04 2011-03-16 Novatek Microelectronics Corp Metal-oxide-metal capacitor having low parasitic capacitor
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
US20060067034A1 (en) * 2004-03-31 2006-03-30 Intel Corporation Integrated ultracapacitor as energy source
JP2006108455A (ja) * 2004-10-06 2006-04-20 Sony Corp 容量素子及び同容量素子を有する半導体装置
CN1851921A (zh) * 2005-04-21 2006-10-25 恩益禧电子股份有限公司 半导体器件
CN1996595A (zh) * 2006-12-21 2007-07-11 威盛电子股份有限公司 用于集成电路的电容结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774363B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 手指式半導體電容陣列布局

Also Published As

Publication number Publication date
US20130249055A1 (en) 2013-09-26
CN102832194B (zh) 2015-12-02
TWI467740B (zh) 2015-01-01
CN101465385A (zh) 2009-06-24
TW200929524A (en) 2009-07-01
CN101465385B (zh) 2012-10-03
US20090160019A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101465385B (zh) 电容结构
US7994609B2 (en) Shielding for integrated capacitors
JP4805600B2 (ja) 半導体装置
US6969680B2 (en) Method for making shielded capacitor structure
KR101252989B1 (ko) 그리드 판들을 갖는 집적 캐패시터
US20070102745A1 (en) Capacitor structure
US20060061935A1 (en) Fully shielded capacitor cell structure
JP6009139B2 (ja) 半導体装置及び半導体装置の製造方法
US20120281337A1 (en) Electronic devices with floating metal rings
CN102569238A (zh) 半导体装置及其制造方法
EP2351078B1 (en) Shielding for integrated capacitors
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US20050093668A1 (en) Coil on a semiconductor substrate and method for its production
US20220416094A1 (en) Compact capacitor structure
US20140117501A1 (en) Differential moscap device
US8154847B2 (en) Capacitor structure
CN106887410A (zh) 制造开关电容式dc-dc转换器的方法
CN102376710A (zh) 包括互连级的集成电路
CN102891186A (zh) 保护二极管以及具备该保护二极管的半导体装置
US11774392B1 (en) Chip crack detection structure
KR200156159Y1 (ko) 커패시터구조
CN209374454U (zh) 功率晶体管装置
TWI387986B (zh) 高電容密度堆疊式去耦電容器結構
CN1659716B (zh) 半导体设备、半导体电路及制造半导体设备的方法
KR100928511B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20190909

CF01 Termination of patent right due to non-payment of annual fee