TWI467740B - 電容結構 - Google Patents

電容結構 Download PDF

Info

Publication number
TWI467740B
TWI467740B TW97134671A TW97134671A TWI467740B TW I467740 B TWI467740 B TW I467740B TW 97134671 A TW97134671 A TW 97134671A TW 97134671 A TW97134671 A TW 97134671A TW I467740 B TWI467740 B TW I467740B
Authority
TW
Taiwan
Prior art keywords
wires
capacitor structure
electrode group
metal
electrically connected
Prior art date
Application number
TW97134671A
Other languages
English (en)
Other versions
TW200929524A (en
Inventor
Ming Tzong Yang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200929524A publication Critical patent/TW200929524A/zh
Application granted granted Critical
Publication of TWI467740B publication Critical patent/TWI467740B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

電容結構
本發明係有關於一種半導體裝置結構，特別是有關於一種電容結構。
電容為積體電路裝置中的關鍵元件。隨著裝置尺寸向下微縮與電路密度的增加，能製作出維持相當電容量且可有效縮減佔用積體電路面積的電容元件愈顯重要。目前，已有多晶矽(polysilicon)電容與金屬－氧化物－金屬(metal－oxide－metal,MOM)電容為業界所使用，其中MOM電容因擁有低電容漏失的優點而較獲青睞。
第1圖為傳統MOM電容結構。傳統MOM電容結構包括複數個平行金屬線2，設置於一基底1上。偶數金屬線2’彼此連接形成一梳狀結構3。奇數金屬線2”亦彼此連接形成另一梳狀結構4。此外，另一金屬線5圍繞金屬線2，以遮蔽基底電荷。
有鑑於此，本發明提供一種電容結構，來減少寄生電容，降低干擾。
本發明之一實施例，提供一種電容結構，包括：複數個第一導線，平行設置於一基底上之一導電層中，該等第一導線彼此分離，且區分為一第一電極群組與一第二電極群組；一絕緣層，形成於該等第一導線上並填入 該等第一導線間之區域；一第二導線，形成於該絕緣層上並電性連接於該第一電極群組之該等第一導線；以及一第三導線，形成於該絕緣層上並電性連接於該第二電極群組之該等第一導線。
本發明之另一實施例，提供一種電容結構，包括：複數個第一導線，平行設置於一基底上之一導電層中，該等第一導線彼此分離且區分為一第一電極群組與一第二電極群組；一第二導線，連接於該第一電極群組之該等第一導線；一絕緣層，形成於該等第一導線與該第二導線上並填入該等第一導線間之區域；以及一第三導線，形成於該絕緣層上並電性連接於該第二電極群組之該等第一導線。
本發明之電容結構能具有更小的電容干擾，保證更穩定的工作。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：本發明之一實施例，提供一種電容結構，包括複數個分離的第一金屬線，平行設置於一基底上，一絕緣層(例如一氧化層)，形成於第一金屬線上並填入第一金屬線間的區域，一第二金屬線，形成於絕緣層上並電性連接於奇數的第一金屬線(第一電極群組)，一第三金屬線，形成 於絕緣層上並電性連接於偶數的第一金屬線(第二電極群組)。
如第2A~2C圖所示，揭示本發明之MOM電容結構的第一實施例。第2A圖為第一實施例的MOM電容結構之上視圖，第2B圖為沿第2A圖的2B－2B剖面線所得之MOM電容結構剖面示意圖，第2C圖為沿第2A圖的2B’－2B’剖面線所得之MOM電容結構剖面示意圖。請參閱第2A圖，MOM電容結構包括複數個第一金屬線12，設置於一基底10的導電層上，以及一氧化層14，間隔(sandwiched)填入第一金屬線12之間。值得注意的是，第一金屬線12彼此平行且藉由一絕緣物質於導電層中彼此分離。一第二金屬線16，設置於絕緣物質上並電性連接於奇數的第一金屬線12’(第一電極群組)。一第三金屬線18，設置於絕緣物質上並電性連接於偶數的第一金屬線12”(第二電極群組)。第二金屬線16與第三金屬線18彼此相對(opposite)設置。
MOM電容結構中更包括一用來遮蔽電荷的第四金屬線20，圍繞第一金屬線12。
請參閱第2B圖，基底10可包含一遮蔽電荷的淺溝槽隔離物(Shallow Trench Isolation，STI)22。第一金屬線12設置於基底10上。氧化層14形成於第一金屬線12之上並填入第一金屬線12間的區域。第四金屬線20設置於第一金屬線12外圍並藉由一介層窗插栓(via plug)24電性連接於基底10。請參閱第2C圖，一介層窗結構34 形成於氧化層14中，對應於每一第一金屬線12。介層窗結構34作為第一金屬線12與第二金屬線16或第三金屬線18之間的電性連結。
第3~4圖為介層窗結構34的上視圖。第3圖中，介層窗結構34包括一或多個介層窗插栓26，例如四個介層窗插栓。若第二金屬線16或第三金屬線18的厚度增加，則需同時配合製作更大尺寸的介層窗，例如第3圖所示的2倍間距(2X pitch)介層窗28或第4圖所示的4倍間距(4X pitch)介層窗30。
如第5A~5B圖所示，揭示本發明之MOM電容結構的第二實施例。第5A圖與第2A圖相似，為一MOM電容結構之上視圖，第5B圖為沿第5A圖的5B－5B剖面線所得之MOM電容結構剖面示意圖。本發明之第一實施例與第二實施例之差異在於第二實施例的金屬線與基底之間另有一金屬遮蔽層。請同時參閱第5A與5B圖，MOM電容結構包括一金屬層51，形成於一基底50上。一絕緣層53，設置於金屬層51上。複數個第一金屬線52，設置於絕緣層53上，以及一氧化層54，位於第一金屬線52之上且間隔填入第一金屬線52之間的間隙。值得注意的是，第一金屬線52區分為一第一電極群組(奇數金屬線52’)與一第二電極群組(偶數金屬線52”)且彼此分離設置。一第二金屬線56，設置於氧化層54上並電性連接於奇數的第一金屬線52’。一第三金屬線58，設置於氧化層54上並電性連接於偶數的第一金屬線52”。第二金屬線 56與第三金屬線58彼此相對設置。
MOM電容結構中更包括一用來遮蔽電荷的第四金屬線60，圍繞第一金屬線52。
請參閱第5B圖，基底50可包含一遮蔽電荷的淺溝槽隔離物(STI)62。與第2B圖相比，同樣用來遮蔽電荷的金屬層51形成於第一金屬線52與基底50之間，並藉由一介層窗64電性連接於第一金屬線52其中之一。特別的，金屬層51電性連接於第一電極群組或第二電極群組其中之一。第四金屬線60設置於第一金屬線52外圍並藉由一介層窗66電性連接於基底50。
金屬層51可有效遮蔽基底電荷，穩定電容操作。
具有一或多個介層窗的介層窗結構(未圖示)形成於氧化層54中，對應每一第一金屬線52。介層窗結構作為第一金屬線52與第二金屬線56或第三金屬線58之間的電性連結。如第3與第4圖所示，若第二金屬線56或第三金屬線58的厚度增加，則需同時配合製作更大尺寸的介層窗，例如第3圖所示的2倍間距介層窗28或第4圖所示的4倍間距介層窗30。
第6圖所示為本發明之MOM電容結構的第三實施例的上視圖。請參閱第6圖，MOM電容結構包括複數個第一金屬線120，設置於一基底100上，複數個第二金屬線122，設置於第一金屬線120之間，以及一氧化層124，間隔填入第一金屬線120與第二金屬線122之間。外部第一金屬線120’以一第一方向a延伸，以連接內部 (remaining)第一金屬線120的一端，同時以一第二方向b延伸，以與內部第一金屬線120的另一端距離一特定距離L。第二金屬線122彼此分離設置。一第三金屬線126，形成於氧化層124上並藉由介層窗插栓電性連接於第二金屬線122。上述第一方向a平行於第二方向b。
本實施例的MOM電容結構可選擇性地包括一第四金屬線128，電性連接於第一金屬線120。相同地，第三金屬線126與第四金屬線128可分別藉由第3與第4圖所示的介層窗電性連接於第二金屬線122與第一金屬線120。
此外，在電容結構中更包括一第五金屬線130，圍繞第一金屬線120並電性連接於基底100。為遮蔽基底電荷，結構中更可包括一金屬層(未圖示)，形成於第一金屬線120、第二金屬線122與基底100之間並電性連接於第一金屬線120與第二金屬線122其中之一，與第5B圖所示類似。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧基底
2、5‧‧‧金屬線
2’‧‧‧偶數金屬線
2”‧‧‧奇數金屬線
3、4‧‧‧梳狀結構
10、50、100‧‧‧基底
12、52、120‧‧‧第一金屬線
12’、52’‧‧‧奇數第一金屬線
12”、52”‧‧‧偶數第一金屬線
14、124‧‧‧氧化層
16、56、122‧‧‧第二金屬線
18、58、126‧‧‧第三金屬線
20、60、128‧‧‧第四金屬線
22、62‧‧‧淺溝槽隔離物(STI)
24、26‧‧‧介層窗插栓
28、30、64、66‧‧‧介層窗
34‧‧‧介層窗結構
51‧‧‧金屬層
53‧‧‧絕緣層
54‧‧‧氧化層
120’‧‧‧外部第一金屬線
130‧‧‧第五金屬線
a‧‧‧第一方向
b‧‧‧第二方向
第1圖為傳統MOM電容結構之上視圖。
第2A圖為本發明之MOM電容結構之第一實施例的 上視圖。
第2B圖為沿第2A圖的2B－2B剖面線所得之MOM電容結構剖面示意圖。
第2C圖為沿第2A圖的2B’－2B’剖面線所得之MOM電容結構剖面示意圖。
第3~4圖為本發明之介層窗結構之一實施例的上視圖。
第5A圖為本發明之MOM電容結構之第二實施例的上視圖。
第5B圖為沿第5A圖的5B－5B剖面線所得之MOM電容結構剖面示意圖。
第6圖為本發明MOM電容結構之第三實施例的上視圖。
10‧‧‧基底
12‧‧‧第一金屬線
12’‧‧‧奇數第一金屬線
12”‧‧‧偶數第一金屬線
14‧‧‧氧化層
16‧‧‧第二金屬線
18‧‧‧第三金屬線
20‧‧‧第四金屬線

Claims (16)

  1. 一種電容結構，包括：複數個第一導線，平行設置於一基底之一導電層中，該等第一導線彼此分離且區分為一第一電極群組與一第二電極群組；一絕緣層，形成於該等第一導線上並填入該等第一導線間之區域；一第二導線，形成於該絕緣層上並電性連接於該第一電極群組之該等第一導線；以及一第三導線，形成於該絕緣層上並電性連接於該第二電極群組之該等第一導線，其中該電容結構為金屬-氧化物-金屬(MOM)電容結構。
  2. 如申請專利範圍第1項所述之電容結構，更包括一或多個介層窗插栓，形成於該絕緣層中，對應每一該等第一導線。
  3. 如申請專利範圍第2項所述之電容結構，其中該第二導線與該第三導線係分別經由該等介層窗插栓電性連接於該第一電極群組之該等第一導線與該第二電極群組之該等第一導線。
  4. 如申請專利範圍第1項所述之電容結構，更包括一第四導線，設置於該導電層中圍繞該等第一導線。
  5. 如申請專利範圍第4項所述之電容結構，其中該第四導線係電性連接於該基底。
  6. 如申請專利範圍第1項所述之電容結構，更包括一 導電遮蔽層，形成於該導電層與該基底之間。
  7. 如申請專利範圍第6項所述之電容結構，其中該導電遮蔽層係電性連接於該第一電極群組與該第二電極群組其中之一。
  8. 如申請專利範圍第1項所述之電容結構，其中該第一電極群組之該等第一導線與該第二電極群組之該等第一導線係交替設置。
  9. 一種電容結構，包括：複數個第一導線，平行設置於一基底上之一導電層中，該等第一導線於該導電層中彼此分離且區分為一第一電極群組與一第二電極群組；一第二導線，設置於該導電層中，電性連接於該第一電極群組之該等第一導線；一絕緣層，形成於該等第一導線與該第二導線上並填入該等第一導線間之區域；以及一第三導線，形成於該絕緣層上並電性連接於該第二電極群組之該等第一導線，其中該電容結構為金屬-氧化物-金屬(MOM)電容結構。
  10. 如申請專利範圍第9項所述之電容結構，更包括一或多個介層窗插栓，形成於該絕緣層中，對應每一該等第一導線。
  11. 如申請專利範圍第10項所述之電容結構，其中該第三導線係藉由該等介層窗插栓電性連接於該第二電極群組之該等第一導線。
  12. 如申請專利範圍第9項所述之電容結構，更包括一第四導線，設置於該導電層中圍繞該等第一導線。
  13. 如申請專利範圍第12項所述之電容結構，其中該第四導線係電性連接於該基底。
  14. 如申請專利範圍第9項所述之電容結構，更包括一導電遮蔽層，形成於該導電層與該基底之間。
  15. 如申請專利範圍第14項所述之電容結構，其中該導電遮蔽層係電性連接於該第一電極群組與該第二電極群組其中之一。
  16. 如申請專利範圍第9項所述之電容結構，其中該第一電極群組之該等第一導線與該第二電極群組之該等第一導線係交替設置。
TW97134671A 2007-12-20 2008-09-10 電容結構 TWI467740B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/960,950 US20090160019A1 (en) 2007-12-20 2007-12-20 Semiconductor capacitor

Publications (2)

Publication Number Publication Date
TW200929524A TW200929524A (en) 2009-07-01
TWI467740B true TWI467740B (zh) 2015-01-01

Family

ID=40787607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97134671A TWI467740B (zh) 2007-12-20 2008-09-10 電容結構

Country Status (3)

Country Link
US (2) US20090160019A1 (zh)
CN (2) CN102832194B (zh)
TW (1) TWI467740B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318431B2 (en) * 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US8860114B2 (en) * 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
CN105575945A (zh) * 2016-03-03 2016-05-11 上海格易电子有限公司 一种mom电容及其制作方法
CA3033042C (en) 2016-08-05 2020-08-04 Nissan Motor Co., Ltd. Semiconductor capacitor
CN108172565B (zh) * 2017-12-27 2020-12-11 上海艾为电子技术股份有限公司 一种mom电容及集成电路
US10431540B1 (en) 2018-07-18 2019-10-01 Qualcomm Incorporated Metal-oxide-metal capacitor with reduced parasitic capacitance
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
TWI774363B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 手指式半導體電容陣列布局
TWI817536B (zh) * 2022-06-01 2023-10-01 華邦電子股份有限公司 半導體結構
CN115662977B (zh) * 2022-09-06 2024-02-27 高澈科技(上海)有限公司 微型电容

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
DE69031357T2 (de) * 1989-04-21 1998-04-02 Nec Corp Halbleiteranordnung mit Mehrschichtleiter
US5939766A (en) * 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
GB2398169B (en) * 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7050291B2 (en) * 2004-03-31 2006-05-23 Intel Corporation Integrated ultracapacitor as energy source
JP4548082B2 (ja) * 2004-10-06 2010-09-22 ソニー株式会社 容量素子及び同容量素子を有する半導体装置
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100672673B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
JP2006261455A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置およびｍｉｍキャパシタ
TWI258865B (en) * 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
JP4805600B2 (ja) * 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US7473955B1 (en) * 2006-03-07 2009-01-06 Alvand Technologies, Inc. Fabricated cylinder capacitor for a digital-to-analog converter
WO2007143153A1 (en) * 2006-06-02 2007-12-13 Kenet, Inc. Improved metal-insulator-metal capacitors
TWI299206B (en) * 2006-06-16 2008-07-21 Realtek Semiconductor Corp X-shaped semiconductor capacitor structure
CN1996595B (zh) * 2006-12-21 2010-05-19 威盛电子股份有限公司 用于集成电路的电容结构
US7551421B2 (en) * 2006-12-26 2009-06-23 International Business Machines Corporation Capacitor having electrode terminals at same end of capacitor to reduce parasitic inductance
US7772590B2 (en) * 2007-03-05 2010-08-10 Systems On Silicon Manufacturing Co. Pte. Ltd. Metal comb structures, methods for their fabrication and failure analysis
US8207569B2 (en) * 2007-06-06 2012-06-26 Qualcomm, Incorporated Intertwined finger capacitors
KR101172783B1 (ko) * 2007-10-03 2012-08-10 후지쯔 세미컨덕터 가부시키가이샤 용량 소자 및 반도체 장치
US7872852B2 (en) * 2008-02-12 2011-01-18 United Microelectronics Corp. Conductive structure having capacitor
US8154847B2 (en) * 2008-09-12 2012-04-10 Mediatek Inc. Capacitor structure
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
TW201110167A (en) * 2009-09-04 2011-03-16 Novatek Microelectronics Corp Metal-oxide-metal capacitor having low parasitic capacitor
US8971014B2 (en) * 2010-10-18 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structure for metal-oxide-metal capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit

Also Published As

Publication number Publication date
US20090160019A1 (en) 2009-06-25
CN101465385B (zh) 2012-10-03
CN102832194A (zh) 2012-12-19
TW200929524A (en) 2009-07-01
CN101465385A (zh) 2009-06-24
CN102832194B (zh) 2015-12-02
US20130249055A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI467740B (zh) 電容結構
JP4525965B2 (ja) 半導体装置
CN101533838B (zh) 与气隙结合的金属-氧化物-金属电容器
JP4805600B2 (ja) 半導体装置
US20080230820A1 (en) Semiconductor device
US20070102745A1 (en) Capacitor structure
KR100801849B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
TWI697921B (zh) 電容器
KR100663001B1 (ko) 반도체 소자의 캐패시터 구조 및 그 제조 방법
JP6009139B2 (ja) 半導体装置及び半導体装置の製造方法
CN104037176A (zh) 接触结构以及采用所述接触结构的半导体存储元件
JP2009010388A (ja) Ｍｉｍキャパシタ及びその製造方法
US11581254B2 (en) Three dimensional MIM capacitor having a comb structure and methods of making the same
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
JP2010153905A (ja) 半導体装置
US7332393B2 (en) Method of fabricating a cylindrical capacitor
JP2004095754A (ja) キャパシタ
US20190378657A1 (en) Multiple layer cylindrical capacitor
JP2007013211A (ja) 半導体装置
US6184122B1 (en) Method for preventing crosstalk between conductive layers
TWI841126B (zh) 動態隨機存取記憶體
US11991882B2 (en) Method for fabricating memory device
US20240064965A1 (en) Dynamic random access memory
KR100816246B1 (ko) 반도체 소자용 커패시터 및 이의 제조 방법
CN106952895B (zh) 一种mim电容器结构的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees