CN101533838B

CN101533838B - 与气隙结合的金属-氧化物-金属电容器

Info

Publication number: CN101533838B
Application number: CN2008101929715A
Authority: CN
Inventors: 张家龙; 叶名世; 陈家逸; 鲁定中
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2008-03-10
Filing date: 2008-12-31
Publication date: 2010-09-01
Anticipated expiration: 2028-12-31
Also published as: US8053865B2; US20090224359A1; CN101533838A

Abstract

一种结合气隙和金属-氧化物-金属(MOM)电容器的集成电路结构被揭示。集成电路结构包括：半导体衬底；覆盖在半导体衬底之上的第一金属化层；在第一金属化层中的第一金属结构；覆盖在第一金属化层之上的第二金属化层；在第二金属化层中的第二金属结构，其中，第一和第二金属结构为非电容器结构；MOM电容器，它在第一和第二金属化层中的至少一个中具有一个区域；和，在第一金属化层中的、在第一金属结构之间的一个气隙。

Description

与气隙结合的金属-氧化物-金属电容器

技术领域

本发明通常涉及到半导体装置，特别涉及到金属-氧化物-金属(MOM)电容器的布图设计和制造方法。

背景技术

电容器被广泛应用在集成电路中。最常用的电容器之一是金属-绝缘体-金属(MIM)电容器。图1示出一种典型的MIM电容器，其包括底板2，上板6，和在两者之间的绝缘层4。底板2和上板6由导电材料制成。

按照现有技术，电容器的电容与它的面积和绝缘层的介电常数(k)成正比，并且，与绝缘层的厚度成反比。因此，为了增加电容，最好是增加面积和k值，并减少绝缘层的厚度。然而，厚度和k值经常受到电容器制造技术的限制。例如，绝缘层的厚度受到击穿电压的限制。另一方面，因为MIM电容器经常用低-k的电介质层制成，所以增加k值的可能性也受到限制。

增加电容器的面积的方法也已经被研究过。与增加面积相关的一个问题是必须加大芯片的面积。这一难题通常通过引入垂直(多层)电容器解决，经常称为金属-氧化物-金属(MOM)电容器。一种典型的垂直MOM电容器10如在图2中所示，它是一个透视图。电容器10包括由绝缘材料18分隔开的金属电极12和14。金属电极12和14中的每一个构成一个三维结构。为了清楚起见，金属电极12未用任何图案装饰，金属电极14用圆点装饰。

金属电极12和14中的每一个包括通过通孔连接的多个层，并且，在金属化层中形成每一层，该金属化层也通常用于形成互连结构。除了在每一个金属化层中的电容以外，电容器10的电容也包括由在不同的层之间的交叠创建的部分，并且，该交叠部分对电容器10的总电容有贡献。

可以认识到：不同的集成电路可以对MOM电容器设计具有不同的需求。例如，一些集成电路需要MOM电容器要占有尽可能小的芯片面积，而对MOM电容器的电容的需求比较小。相反，其它的集成电路需要大的电容，而对使用的芯片面积的要求相对较小。制造成本也是一个需要考虑的问题。因此，适合于不同的需求的新的MOM结构是需要的。

发明内容

按照本发明的一个方面，一种集成电路结构包括：半导体衬底；覆盖在所述半导体衬底之上的第一金属化层；在所述第一金属化层中的第一金属结构；覆盖在所述第一金属化层之上的第二金属化层；在所述第二金属化层中的第二金属结构，其中，所述第一和第二金属结构为非电容器结构；在第一和第二金属化层中的至少一个中具有一个区域的MOM电容器；和在第一金属化层中的、在第一金属结构之间的气隙。

按照本发明的另一个方面，一种集成电路结构包括：半导体衬底；覆盖在所述半导体衬底之上的第一金属化层，其中，所述第一金属化层和下面的金属化层的每一个是气隙包含层；第二金属化层直接覆盖在所述第一金属化层的上面，其中，所述第二金属化层和上面的金属化层实际上没有气隙；和，包含有在所述第一金属化层中的第一层的MOM电容器。MOM电容器的第一层和第一层的外边的第一金属化层的区域两者都包含气隙。

按照本发明的又一个方面，一种集成电路结构包括：半导体衬底；覆盖在半导体衬底之上的第一区域和第二区域；覆盖在半导体衬底之上的多个金属化层，其中，所述多个金属化层中的每一个包括在所述第一区域中的第一部分以及在所述第二区域中的第二部分，并且，其中，所述第一部分实际上没有气隙，而所述第二部分包含气隙；和在第一区域中的MOM电容器。

本发明的优点包括：适合于不同设计需求的灵活设计，增加电容容量，并减少RC延迟。

附图说明

为了更加全面理解本发明，以及由此带来的优点，现在参考下面的说明以及伴随的附图进行说明，其中：

图1说明常规技术的金属-绝缘体-金属电容器；

图2说明常规技术的金属-氧化物-金属电容器；

图3和4是本发明的一个实施例的俯视图；

图5和6是本发明的实施例的截面视图，示出在金属化层中形成的气隙；和

图7到9是与气隙结合的金属-氧化物-金属电容器的实施例的截面视图。

具体实施方式

下面详细讨论本发明使用的优选实施例。然而，应该认识到：本发明提供了许多可应用的发明概念，具体体现在许多特定的上下文中。这里讨论的实施例，仅仅是对使用本发明的特定的方法的说明，而不能够限制本发明的范围。

在本发明的优选实施例中，与气隙结合的金属-氧化物-金属(MOM)电容器被形成。在整个说明中，术语“MOM电容器”被用于指在两个导电板之间具有绝缘体的电容器，其中，绝缘体可以包括除了氧化物以外的电介质材料，尽管氧化物也是可以被使用的。在本发明的各个视图和说明性的实施例中，同样的附图标号被用于指明同样的元件。

图3示出MOM电容器20的一个层的俯视图。MOM电容器20包括两个电极21和25，有时也称为电容器板。优选地，MOM电容器20延展通过多个金属化层，虽然它也能够被制成仅有一个金属化层。于是，电极21和25可以以多个金属化层重复，并且，不同金属化层中的电极被相互连接。本领域普通技术人员将会实现在不同层中的电极的连接方案。应该理解：在图3中所示的MOM电容器20仅仅是一个实施例，并且，存在有各种不同形式的MOM电容器。

电容器板21包括指状条(fingers)24和用于连接所有的指状条24的汇总条(bus)22。电容器板25包括指状条28和用于连接指状条28的汇总条26。以在，指状条24和28以交替模式放置，邻接的指状条之间的间隔非常小。因此，每一个指状条24或者28与它的邻接的指状条28或24，或者汇总条25或21一起，构成一个分电容器。总的电容等于各分电容器的电容之和。

图3也示出金属线32和34，它们互相平行。金属线32和34不是MOM电容器的任何部分，而是用于相互连接的目的。金属线32和34可以在一个逻辑区域或一个外围区域。在整个说明书中，MOM电容器占据的区域称为MOM区域(或电容器区域)，而金属线32和34占据的区域称为非MOM区域(或非电容器区域)。应该注意到：金属线32和34可以与相邻接的导体结构形成寄生电容器。然而，这些寄生电容器的电容通常远小于MOM电容器的电容，因此，金属线32和34将不被考虑为电容器的组成部分。

图4示出MOM电容器20的另一个层的俯视图。它是处于第一金属化层上面或下面的第二个金属化层中。在实施例中，在第二金属化层中的指状条的方向垂直于在第一金属化层中的指状条的方向。或者，在第一和第二金属化层中的指状条的方向是平行的。类似地，在第二金属化层中的电容器板31包括汇总条32和多个指状条34，并且，在第二金属化层中的电容器板35包括汇总条36和多个指状条38。通常，在所有的层中的汇总条具有相似的形状和尺寸，并且垂直交叠。通孔37连接在邻接的金属化层中的电容器板21和31，因此，构成一个整体的电极。相似地，通孔39连接在邻接的金属化层中的电容器板25和35，因此，构成另一个整体的电极。

除了另有说明以外，在下面的段落中讨论的指状条(finger)，是图3中所示截面图的结构，其中，截面图是沿着线A-A’截取的。图5示出覆盖在半导体衬底44上的一个金属化层的截面图。作为已知的技术，有源器件例如晶体管(未示出)，可以形成在半导体衬底44的表面上。金属化层，例如示出的金属化层46，包括电介质层48和形成在绝缘层48上的金属结构，例如电容器指状条24和28，。优选地，以具有介电常数(k-值)约小于3.9的低-k绝缘材料制成电介质层48，并且，更优选地，介电常数(k-值)约小于2.5。金属结构，例如电容器指状条24和28，优选地用铜或铜的合金制成，并且，可以制成包含钛、氮化钛、钽、氮化钽或类似物的扩散势垒(未示出)以将金属结构与低-k电介质材料分隔开。

在MOM区域中，在电容器指状条24和28之间的每一个区域可以在水平方向划分成三个区域，与电容器指状条24和28邻接的两个区域52，和在区域52之间的一个区域50。在非MOM区域中，在金属线32和34之间的区域也可以在水平方向划分成区域54和56。金属结构，例如，指状条24和28以及金属线32和34，可以使用普通已知的镶嵌工艺制成，其包括蚀刻电介质层48，形成开口/沟槽，用金属材料填充开口/沟槽，并且，进行化学机械抛光以去除额外的材料。开口/沟槽的形成包括灰化处理，这会引起对区域52和56的损害。结果，区域52和56可以具有与区域50和54不同的蚀刻特征。而且，区域52和56的k值将增加。因此，通过有选择地去除损坏的低-k绝缘材料，气隙可以被形成在区域52和56中。因为气隙的k值是1，所以，在金属线32和34之间的寄生电容，以及因此相应的RC延迟，被减少。然而，气隙的形成也使得在电容器指状条24和28之间的电容不利地减少。因此，这一实施例更适合用于对RC延迟敏感的应用中。由气隙引起的电容减少，也可以通过增加电容器20的层和/或区域的数量而获得补偿。在这一实施例中，因为在MOM区域和非MOM区域中的结构被同时制成，所以，制造成本相对较低。

在本发明的另一个实施例中，区域50和54是气隙，这是通过有选择地去除在区域50和54中的电介质材料形成的。在又一个实施例中，在区域50、52、54何56中的电介质材料被全部去除，因此形成较大尺寸的气隙。

图6说明另一个实施例，其中，在电容器指状条24和28之间的区域能够在竖直方向划分成区域62和64。类似地，在金属线32和34之间的区域能够在竖直方向划分成区域68和70。在一个实施例中，区域64和70是气隙，而区域62和68用电介质材料填充，所述电介质材料可以是低-k绝缘材料。典型的气隙形成过程包括：用热解电介质材料填充区域64和70，在热解电介质材料上形成可渗透硬膜(未示出)，并加热衬底，使得热解电介质材料通过可渗透硬膜蒸发。在另一个典型的实施例中，区域62和68是气隙，并且，区域64和70可以由可渗透材料形成。在又一个其它的典型的实施例中，在区域62、64、68和70中的所有的电介质材料实际上全部被去除，并因此，电容器指状条24和28以及金属线32和34，实际上仅通过气隙被相互分隔开。

在图5和6中，气隙导致电介质区域的有效k值减少。优选地，与不具有气隙的相同的电介质区域比较，气隙将导致在两个导电结构之间的电介质区域的有效k值被减少约15％以上。在随后讨论的图7到9中，当提到气隙时，气隙可以具有如图5和6所示的任何形式。

参考图7，集成电路结构100包括多个金属化层M1到Mx，其中，层M1是最下面的金属化层，并且，Mx可以是最上面的金属化层或中间的金属化层。字母“x”代表一个等于或大于1的整数。电容器20从金属化层M1延展到金属化层Mx，其中，标记有“+”号的电容器指状条24相互连接，标记有“-”号的电容器指状条28相互连接。在指状条24和28之间的区域72实质上是没有气隙的。相反，在非MOM区域中，在金属线32和34之间的区域74包含气隙。有利地，由于在非MOM区域中的气隙，在金属线32和34之间的寄生电容被减少。另一方面，由于实际上是没有气隙，电容器20的电容不受气隙形成过程的不利影响。

为了形成如图7中所示的结构，当为了形成气隙而蚀刻非MOM区域时，MOM区域可以被掩蔽。或者，MOM区域和非MOM区域都被蚀刻，并因此，气隙被形成在两个区域中。随后，形成掩膜(未示出)以覆盖非MOM区域，并且，优选地，具有较高的k值例如大于约1.5的电介质材料淀积到MOM区域的气隙中。然后，去除掩膜，并且，进行化学机械抛光，去除额外的电介质材料。

在区域72中的电介质材料的k值可以被进一步增加。在第一个实施例(未示出)中，形成掩膜以覆盖非MOM区域，并且，在MOM区域上进行氮化处理，增加区域72的k值。因此，区域72的k值大于电介质层48的k值和区域74中的有效k值。在第二个实施例(也未示出)中，通过形成OH)根，这可以通过在含有H₂O(例如，湿气)的环境中处理集成电路结构100形成，以增加区域72的k值。优选地，上述处理是等离子体处理或热处理。或者，硅烷处理。在在第三个实施例(也未示出)中，通过注入成份例如氮、碳、氧等，增加区域72的k值。优选地，区域72的最后的k值约大于2.0。

通常，较下面的金属化层比较上面的金属化层具有较小的间距(pitches)，因此，由下面的金属化层中的寄生电容引起的RC延迟更显著。图8示出一个实施例，其中，下面的金属化层(例如金属化层M1和M2)中的一个或多个包括气隙，它们形成在MOM区域里的区域72和在非MOM区域里的区域74中。相反，上面的金属化层(例如金属化层Mx)是没有气隙的。因为MOM电容器20可以从下面的金属化层延展到上面的金属化层，所以，电容器20可以既包括具有气隙的部分(层)，又可以包括没有气隙的部分(层)。形成跨越整个金属化层的气隙而不区分MOM区域和非MOM区域，减少了制造成本，即使减少了下面的金属化层提供的电容被。

虽然图7和8表示出电容器20的底层是底部的金属化层M1，但是，应该明白：电容器20的底层能够是金属化层中的任何一层。

图9示出本发明的又一个实施例。优选地，整个较低金属化层形成气隙。较上面的金属化层，例如M3及其上面的层，是没有气隙的。仅在没有气隙的金属化层中形成电容器20。如在前面的段落中讨论的，由较下面的金属化层，例如金属化层M1和M2，中的寄生电容引起的RC延迟是更显著的；于是，在较下面的金属化层中形成的气隙，对于减少RC延迟，具有更好的效果。同时，通过仅在较上面的金属化层中形成电容器20，由于气隙而导致的MOM电容器20的电容减少被消除了。

应当认识到：在图7到9中的每一个实施例都有它们的优点和缺点，并且，可以适用于不同的设计需求。例如，图7中所示的实施例可以被用于对电容和芯片面积的利用有高要求而对制造成本不太关心的高性能的应用。图8中所示的实施例可以被用于需要低的制造成本的应用，并且，图9中所示的实施例可以被用于密集的互连结构的应用。

虽然已经详细地描述了本发明和它的优点，但是，应该明白：在这里能够进行各种变化、替换和更改，而不会偏离由权利要求确定的本发明的精神和范围。此外，本发明的范围不被限制于在说明书中描述的特定实施例的处理过程、机器、产品、物质的合成物、装置、方法和步骤。本领域的熟练技术人员将从本发明的揭示，容易理解现有的或以后开发的、实质上执行相同的功能的、或者实质上获得与按照本发明利用在这里描述的对应的实施例的相同结果的处理过程、机器、产品、物质的合成物、装置、方法或步骤。因此，所附权利要求将把这样的处理过程、机器、产品、物质的合成物、装置、方法或步骤包括在其范围中。

Claims

1.一种集成电路结构，包括：

半导体衬底；

覆盖在所述半导体衬底之上的第一金属化层；

在第一金属化层中的第一金属结构；

覆盖在所述第一金属化层之上的第二金属化层；

在所述第二金属化层中的第二金属结构，其中，所述第一和第二金属结构为非电容器结构；

金属-氧化物-金属MOM电容器，它在第一和第二金属化层的至少一个中具有第一区域；和

在第一金属化层中的、在第一金属结构之间的第一气隙。

2.按照权利要求1所述的集成电路结构，其中，MOM电容器的第一区域是在第二金属化层中，且其中，MOM电容器的第一区域实际上是没有气隙的。

3.按照权利要求2所述的集成电路结构，其中，所述MOM电容器还包括在第一金属化层中的第二区域，且其中，第二区域实际上是没有气隙的。

4.按照权利要求2所述的集成电路结构，其中，所述MOM电容器的第一区域包括：

电容器指状条；和

在电容器指状条之间的第一电介质材料，其中，在第二金属结构之间的第二电介质材料不同于所述第一电介质材料。

5.按照权利要求4所述的集成电路结构，其中，所述第一电介质材料具有大于1.5的介电常数。

6.按照权利要求2所述的集成电路结构，其中，所述MOM电容器还包括在第一金属化层中的第二区域，且其中，该第二区域包含气隙。

7.按照权利要求6所述的集成电路结构，其中，所述第二金属化层直接覆盖在第一金属化层的上面，且其中，包括有第二金属化层之上的MOM电容器的所有层没有气隙；且其中，包括有第一金属化层下面的MOM电容器的所有层具有气隙。

8.按照权利要求2所述的集成电路结构，其中，所述第二金属化层直接覆盖在所述第一金属化层的上面，且其中，包含有MOM电容器的底层是在所述第二金属化层中，且其中，所述第二金属化层实际上是没有气隙的，且其中，所述第一金属化层和所有下面的金属化层中的每一层都包含气隙。

9.一种集成电路结构，包括：

半导体衬底；

覆盖在所述半导体衬底之上的第一金属化层，其中，该第一金属化层和下面的金属化层中的每一层都包含气隙；

直接覆盖在第一金属化层的上面的第二金属化层，其中，该第二金属化层和上面的金属化层实际上没有气隙；和

包含有在第一金属化层中的第一区域的金属-氧化物-金属MOM电容器，其中，该MOM电容器的所述第一区域和在所述第一区域外边的第一金属化层的区域两者都包含气隙。

10.按照权利要求9所述的集成电路结构，其中，所述MOM电容器还包括在第二金属化层中的第二区域。

11.按照权利要求9所述的集成电路结构，其中，所述第一金属化层是直接覆盖在底部金属化层M1上面的金属化层M2。

12.一种集成电路结构，包括：

半导体衬底；

覆盖在所述半导体衬底之上的第一区域和第二区域；

覆盖在半导体衬底之上的至少一个金属化层，其中，所述至少一个金属化层包括在所述第一区域中的第一部分和在所述第二区域中的第二部分，且其中，所述第一部分实际上没有气隙，且所述第二部分包含气隙；和

在所述第一区域中的金属-氧化物-金属MOM电容器。

13.按照权利要求12所述的集成电路结构，其中，所述MOM电容器包括在底层金属化层M1中的层。

14.按照权利要求12所述的集成电路结构，其中，在所述第一区域中的有效介电常数大于在第二区域中的有效介电常数15％以上。

15.按照权利要求9或12所述的集成电路结构，其中，所述MOM电容器的层包括指状条和在电容器指状条之间的电介质材料，且其中，所述电介质材料包括实质上选自由硅、碳及其组合物组成的组。