CN115662977B - 微型电容 - Google Patents
微型电容 Download PDFInfo
- Publication number
- CN115662977B CN115662977B CN202211096210.6A CN202211096210A CN115662977B CN 115662977 B CN115662977 B CN 115662977B CN 202211096210 A CN202211096210 A CN 202211096210A CN 115662977 B CN115662977 B CN 115662977B
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- plate
- polar plate
- miniature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 31
- 239000002356 single layer Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种微型电容。该微型电容包括：单层金属层和氧化物；所述单层金属层包括第一极板和第二极板，所述第一极板与所述第二极板之间具有间隔，且所述间隔内填充所述氧化物；所述第一极板包括第一电极，所述第二极板包括第二电极，所述第一电极与所述第二电极相对设置。本发明的微型电容的两个极板由单层金属层实现，极板间以氧化物填充，相较于采用两层金属层实现的电容，本发明的微型电容能实现更小的电容值，满足用户需求。
Description
技术领域
本发明涉及电子产品技术领域，尤其涉及一种微型电容。
背景技术
根据摩尔定律，集成电路上可以容纳的晶体管数目大约每经过18个月便会增加一倍，集成电路的发展也基本追随这一定律。高集成度的电路也对集成电容的电容密度、绝对容值和鲁棒性等方面提出了更高的要求。尤其微型电容，需要保证低容值的前提下尽量避免寄生电容导致的不稳定。
目前集成电路上主要使用的集成电容有三种，金属-氧化物半导体场效应晶体管(MOSFET)电容、金属-绝缘体-金属(MIM)电容和金属-氧化物-金属(MOM)电容。MOS电容以MOS晶体管的栅端作为一极，源、漏、体端短接后作为另一极。MOS电容的容值随控制电压的变化而变化，容值不精确，一般不用于对电容容值有较高要求的设计。MIM电容类似于平板电容，需特殊的绝缘层做为介质，容值较准确但是制造成本高，此外，根据已定义的设计规则，最小的MIM电容被限制在飞法拉级内，无法满足对微型容值电容的需求。相比之下，MOM电容以金属间的氧化物为介质，在CMOS集成电路工艺中，金属间的氧化物是正常的介质填充，MOM电容通常使用多层金属，电容密度高，以SMIC180nm BCD工艺下的MOM电容为例，工艺厂提供的MOM电容至少使用两层金属，最小容值约为8飞法拉，也不能满足需要。
发明内容
本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种微型电容。
本发明是通过下述技术方案来解决上述技术问题：
一种微型电容，包括：单层金属层和氧化物；
所述单层金属层包括第一极板和第二极板，所述第一极板与所述第二极板之间具有间隔，且所述间隔内填充所述氧化物；
所述第一极板包括第一电极，所述第二极板包括第二电极，所述第一电极与所述第二电极相对设置。
可选地，所述第一极板还包括与所述第一电极连接的第一连接部，所述第一连接部用于外接导线。
可选地，所述第一电极与所述第一连接部垂直连接。
可选地，所述第二极板还包括与所述第二电极连接的第二连接部，所述第二连接部用于外接导线。
可选地，所述第二电极与所述第二连接部垂直连接。
可选地，所述第一电极与所述第二电极之间的间距与所述微型电容的电容值呈负相关；
和/或，所述第一电极与所述第二电极的正对长度与微型电容的电容值呈正相关；
和/或，单层金属层的厚度与所述微型电容的电容值呈正相关。
可选地，所述第一电极与所述第二电极之间的间距的取值范围为[0.8um，1um]；
和/或，所述第一电极与所述第二电极的正对长度的取值范围为[3um，3.2um]；
和/或，所述微型电容的电容值的取值范围为[0.2fF，0.3fF]。
可选地，所述第一极板为U型，所述第二极板为T型，所述第二电极的部分位于所述第一极板的U型开口内。
可选地，所述单层金属层还包括屏蔽环；
所述屏蔽环围设于所述第一极板和所述第二极板的周围。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：本发明的微型电容的两个极板由单层金属层实现，极板间以氧化物填充，相较于采用两层金属层实现的电容，本发明的微型电容能实现更小的电容值，满足用户需求。
附图说明
图1为本发明一示例性实施例提供的一种微型电容的电路版图示意图；
图2为本发明一示例性实施例提供的另一种微型电容的电路版图示意图；
图3为本发明一示例性实施例提供的另一种微型电容的电路版图示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
本发明实施例提供一种微型电容，参见图1～图3，该微型电容包括：单层金属层和氧化物，单层金属层包括第一极板11和第二极板12，第一极板11与第二极板12之间具有间隔，且间隔内填充氧化物/介质(图中空白部分)。
第一极板11包括第一电极111，第二极板12包括第二电极121，第一电极111与第二电极121相对设置。
本发明实施例的微型电容的两个极板由单层金属层实现，极板间以氧化物填充，相较于采用两层金属层实现的电容，本发明实施例中利用第一极板11与第二极板12之前(单层金属间)的横向电场能实现更小的电容值，满足用户需求。并且该微型电容无需施加控制电压，电容值不会随控制电压的变化而变化，该微型电容的电容值较稳定。第一极板11与第二极板12通过对单层金属层光刻得到，单层金属层的厚度较均匀，进一步确保微型电容的电容值的稳定性。
在一个实施例中，第一极板11还包括与第一电极111连接的第一连接部112，第一电极111与第一连接部112可以是一体成型的，第一连接部112用于外接导线，以便于微型电容与芯片或集成电路中的其他元器件连接。
与第一极板11类似的，第二极板12还包括与第二电极121连接的第二连接部122，第二电极121与第二连接部122可以是一体成型的，第二连接部122用于外接导线，以便于微型电容与芯片或集成电路中的其他元器件连接。
第一电极111与第一连接部112之间可以形成一夹角，以便于外接导线，而为了便于生产制造、电路版图的排版和走线，第一电极111与第一连接部112之间的夹角设置为90°，也即第一电极111与第一连接部112垂直连接。
同样，第二电极121与第二连接部122之间可以形成一夹角，以便于外接导线，而为了便于生产制造，第二电极121与第二连接部122之间的夹角设置为90°，也即第二电极121与第二连接部122垂直连接。
第一极板11和第二极板12的形状可以根据实际情况自行设置，参见图1，第一极板11是U型的，第二极板12是T型；参见图2，第一极板11是L型的，第二极板12是T型的；参见图3，第一极板11是U型的，第二极板12是L型的；除了图1～图3示出的形状外，第一极板11与第二极板12还可以是其他形状的，例如第一极板11与第二极板12均为一字型，第一极板11与第二极板12均为T型或者均为L型。
参见图1，当第一极板11为U型，第二极板12为T型，第二电极121的部分位于第一极板11的U型开口内，经试验得出，图1示出的极板设计能避免引入极板间额外的寄生，进一步提高微型电容的电容值的稳定性。
经试验得到，第一电极111与第二电极121之间的间距d与微型电容的电容值呈负相关，第一电极111与第二电极121的正对长度h与微型电容的电容值呈正相关。因此可以根据所需的电容值，合理设计第一电极111与第二电极121之间的间距d以及第一电极111与第二电极121的正对长度h。当然，微型电容的电容值还与单层金属层的厚度v呈正相关。
通过拟合可以得出第一电极111与第二电极121之间的间距d、第一电极111与第二电极121的正对长度h和单层金属层的厚度v满足以下关系：
其中，ε表示氧化物的介电常数。在特定工艺下，氧化物的介电常数ε和单层金属层的厚度v是定值。
本发明实施例的微型电容实现亚飞法级容值的电容，电容值可以达到[0.2fF，0.3fF]，相对应的，第一电极111与第二电极121之间的间距d的取值范围为[0.8um，1um]，第一电极111与第二电极121的正对长度h的取值范围为[3um，3.2um]。
以定制一个0.25fF的微型电容为例，电容版图如图1所示，第一电极111与第二电极121之间的间距为0.9um，第一电极111与第二电极121的正对长度为3.1um，将版图的寄生参数提取后，采用外加交流电压源的方法验证电容的容值，根据公式：
i＝2πf*C*v；
其中，f为交流电压源的频率，C为电容值，v为交流电压源的幅值，i为测得流过电容的电流幅值。
结合仿真条件，取f＝1GHz，v＝1V，仿真测得该定制电容的容值为0.248fF，满足设计需求。
由于微型电容的电容值越小，对寄生效应越敏感，在一个实施例中，单层金属层还包括屏蔽环13，屏蔽环13围设于第一极板11和第二极板12的周围。静电屏蔽有两种，一种是屏蔽环13围成的空腔导体处在外电场中，内部电场强度是为0的，另一种是屏蔽环13围成的空腔导体内有带电体的情况，此时屏蔽环13要接直流电位，连接直流电位的屏蔽环13将第一极板11和第二极板12与外电场隔离，也即第一极板11和第二极板12不受外电场的影响，实现微型电容本身与外界隔离，避免外电场或外界信号或电荷的耦合，减小微型电容与外部寄生，大大提高了微型电容的鲁棒性以及微型电容的精度。
屏蔽环13可以是对单层金属层光刻得到，为了进一步增加屏蔽效果，可以采用多层屏蔽环13，也即在单层金属层得到的屏蔽环13的基础上，再叠加至少一层，使得屏蔽环13的厚度大于单层金属层的厚度。屏蔽环13也可以是对多层金属层光刻得到。
第一极板11和第二极板12的材质可以采用金属Metal3，屏蔽环13的材质可以采用Metal1～Metal3。
屏蔽环13的形状可以根据实际情况自行设计，例如矩形、圆形、椭圆形、梯形等。当然，矩形的屏蔽环13更有利于电路版图的排版和走线。
本发明实施例中，通过设置屏蔽环13，在满足集成电路设计对微小电容需求的同时，提高鲁棒性以及微型电容的精度。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (8)
1.一种微型电容，其特征在于，包括：单层金属层和氧化物；
所述单层金属层包括第一极板和第二极板，所述第一极板与所述第二极板之间具有间隔，且所述间隔内填充所述氧化物；
所述第一极板包括第一电极，所述第二极板包括第二电极，所述第一电极与所述第二电极相对设置；
所述单层金属层还包括屏蔽环；所述屏蔽环围设于所述第一极板和所述第二极板的周围；
所述微型电容为亚飞法级容值的电容。
2.根据权利要求1所述的微型电容，其特征在于，所述第一极板还包括与所述第一电极连接的第一连接部，所述第一连接部用于外接导线。
3.根据权利要求2所述的微型电容，其特征在于，所述第一电极与所述第一连接部垂直连接。
4.根据权利要求1所述的微型电容，其特征在于，所述第二极板还包括与所述第二电极连接的第二连接部，所述第二连接部用于外接导线。
5.根据权利要求4所述的微型电容，其特征在于，所述第二电极与所述第二连接部垂直连接。
6.根据权利要求1所述的微型电容，其特征在于，所述第一电极与所述第二电极之间的间距与所述微型电容的电容值呈负相关；
和/或，所述第一电极与所述第二电极的正对长度与所述微型电容的电容值呈正相关；
和/或，单层金属层的厚度与所述微型电容的电容值呈正相关。
7.根据权利要求1所述的微型电容，其特征在于，所述第一电极与所述第二电极之间的间距的取值范围为[0.8um，1um]；
和/或，所述第一电极与所述第二电极的正对长度的取值范围为[3um，3.2um]；
和/或，所述微型电容的电容值的取值范围为[0.2fF，0.3fF]。
8.根据权利要求1所述的微型电容，其特征在于，所述第一极板为U型，所述第二极板为T型，所述第二电极的部分位于所述第一极板的U型开口内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211096210.6A CN115662977B (zh) | 2022-09-06 | 2022-09-06 | 微型电容 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211096210.6A CN115662977B (zh) | 2022-09-06 | 2022-09-06 | 微型电容 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115662977A CN115662977A (zh) | 2023-01-31 |
| CN115662977B true CN115662977B (zh) | 2024-02-27 |
Family
ID=84984408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211096210.6A Active CN115662977B (zh) | 2022-09-06 | 2022-09-06 | 微型电容 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115662977B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465385A (zh) * | 2007-12-20 | 2009-06-24 | 联发科技股份有限公司 | 电容结构 |
| CN101789430A (zh) * | 2010-03-11 | 2010-07-28 | 中国科学院半导体研究所 | 一种高密度低寄生的电容装置 |
| CN101834179A (zh) * | 2009-03-12 | 2010-09-15 | 联发科技股份有限公司 | 电子装置 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
-
2022
- 2022-09-06 CN CN202211096210.6A patent/CN115662977B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465385A (zh) * | 2007-12-20 | 2009-06-24 | 联发科技股份有限公司 | 电容结构 |
| CN101834179A (zh) * | 2009-03-12 | 2010-09-15 | 联发科技股份有限公司 | 电子装置 |
| CN101789430A (zh) * | 2010-03-11 | 2010-07-28 | 中国科学院半导体研究所 | 一种高密度低寄生的电容装置 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115662977A (zh) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385033B1 (en) | Fingered capacitor in an integrated circuit | |
| US7579644B2 (en) | Adjustable on-chip sub-capacitor design | |
| US8049301B2 (en) | Semiconductor transformers | |
| KR20090033177A (ko) | 개선된 금속-절연체-금속 캐패시터 | |
| US20160148868A1 (en) | Precision intralevel metal capacitor fabrication | |
| CN115662977B (zh) | 微型电容 | |
| TWI707480B (zh) | 電容結構 | |
| CN113330682B (zh) | 一种差分振荡器 | |
| TW201505149A (zh) | 半導體元件之內連接結構 | |
| US20160247798A1 (en) | Semiconductor device | |
| US7502218B2 (en) | Multi-terminal capacitor | |
| US20210091173A1 (en) | Capacitor structure | |
| TW201435998A (zh) | 金屬－絕緣體－金屬電容器及其形成之方法 | |
| CN113571500A (zh) | 一种硅基电容元件的结构 | |
| CN112909029A (zh) | 射频开关器件 | |
| CN1527406A (zh) | 射频可变电容器的结构及其制造方法 | |
| JP4037194B2 (ja) | ゲート容量測定用レイアウトパターン | |
| KR20020047212A (ko) | 전자 디바이스의 파라미터 측정 방법 및 장치 | |
| US20240055346A1 (en) | Layout design of custom stack capacitor to procure high capacitance | |
| KR100557926B1 (ko) | 펌핑 캐패시터 및 그의 제조방법 | |
| JPH11317320A (ja) | 低インダクタンスコンデンサ | |
| US20210304964A1 (en) | Capacitor | |
| EP3937375A1 (en) | Device including power transistor and dc feed path and method | |
| CN112310229A (zh) | 电容结构 | |
| CN117766509A (zh) | Mim电容结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |