CN112909029A - 射频开关器件 - Google Patents

射频开关器件 Download PDF

Info

Publication number
CN112909029A
CN112909029A CN202110209105.8A CN202110209105A CN112909029A CN 112909029 A CN112909029 A CN 112909029A CN 202110209105 A CN202110209105 A CN 202110209105A CN 112909029 A CN112909029 A CN 112909029A
Authority
CN
China
Prior art keywords
mos transistor
stage
radio frequency
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110209105.8A
Other languages
English (en)
Other versions
CN112909029B (zh
Inventor
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110209105.8A priority Critical patent/CN112909029B/zh
Publication of CN112909029A publication Critical patent/CN112909029A/zh
Application granted granted Critical
Publication of CN112909029B publication Critical patent/CN112909029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明提供了一种射频开关器件，包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。本发明的技术方案能够确保各级MOS晶体管的分压均匀。

Description

射频开关器件
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种射频开关器件。
背景技术
绝缘体上硅(SOI，Silicon on Insulator)的结构包含底层硅衬底、埋氧层和顶层硅衬底，通过埋氧层来隔断底层硅衬底和顶层硅衬底之间的电气连接，使得器件具有寄生电容小、速度快、功耗低、集成度高和抗辐射等优点。
SOI射频开关器件是一种重要的开关器件，可用于有线传输射频信号。其中，对于SOI射频开关器件，大多数处理的功率在30dBm(1瓦)以上，对应的峰值电压大于10V，反射带来的驻波增强可以使峰值电压达到16V，但是，考虑到规模量产和安全范围，实际的产品需要击穿电压达到大于峰值电压的2倍以上，也就是32V以上，当然也有更高要求的产品需要更高的击穿电压。
为了能够承受大于峰值电压的2倍以上的电压，一般会在SOI射频开关器件中串联多级MOS晶体管(例如串联8级、12级等)。理想情况下，在关闭时，每一级MOS晶体管承受的电压相等，例如对于串联了8级的SOI射频开关器件，在承受32V的电压时，每一级的MOS晶体管承受的电压为32/8＝4V；但是，由于埋氧层电容等非MOS晶体管本身电容的影响，导致各级MOS晶体管的分压不均。根据理论研究，很小的Cbox/Coff比例(如1％)即会引起比较大的各级MOS晶体管的电压差异(如0.3V)，其中，Cbox为埋氧层电容，Coff为关断状态时的等效电容。
并且，随着技术节点的缩小，为了提高SOI射频开关器件的热传导性能，埋氧层的厚度越来越薄，使得埋氧层电容增大，进而导致各级MOS晶体管的分压的不均匀性越来越大。
因此，如何确保各级MOS晶体管的分压均匀是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种射频开关器件，能够确保各级MOS晶体管的分压均匀。
为实现上述目的，本发明提供了一种射频开关器件，包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。
可选的，前一级的MOS晶体管的源极连接至相邻的后一级的MOS晶体管的漏极；第一级MOS晶体管的漏极与所述信号输入端连接，最后一级MOS晶体管的源极与所述信号输出端连接。
可选的，每一级的MOS晶体管包括：
基底，包括自下向上依次形成的底层衬底、埋氧层和顶层衬底；
多条栅极结构，位于所述顶层衬底上；
源区和漏区，分别位于每条所述栅极结构两侧的顶层衬底中；
多条源金属层，位于所述顶层衬底上，每条所述源金属层与对应的所述源区电连接；以及，
多条漏金属层，位于所述顶层衬底上，每条所述漏金属层与对应的所述漏区电连接。
可选的，各条所述栅极结构之间相互平行，所述源金属层的宽度和所述漏金属层的宽度均沿所述栅极结构的延伸方向递减，且所述源金属层与所述漏金属层的宽度递减的方向相反。
可选的，相邻的所述源金属层和所述漏金属层之间沿着所述栅极结构的延伸方向的间距相等。
可选的，在所述栅极结构的延伸方向上，后一级的MOS晶体管相比前一级的MOS晶体管去除了至少一条所述源金属层的部分长度和/或至少一条所述漏金属层的部分长度。
可选的，后一级的MOS晶体管相比前一级的MOS晶体管的部分区域的所述顶层衬底被替换为介质层。
可选的，前一级的MOS晶体管的Q值等于所述埋氧层的Q值与后一级的MOS晶体管的Q值之和。
可选的，所述Q值等于电容值乘以电压值。
可选的，所述多条栅极结构的一端通过一栅连接件连接，以构成梳状栅极结构；所述多条源金属层的一端通过一源连接件连接，以构成梳状源金属层；所述多条漏金属层的一端通过一漏连接件连接，以构成梳状漏金属层。
与现有技术相比，本发明的射频开关器件由于包括串联的至少两级MOS晶体管，且从第一级MOS晶体管至最后一级MOS晶体管，电容逐级减小，使得能够确保各级MOS晶体管的分压均匀。
附图说明
图1是本发明一实施例的射频开关器件的结构示意图；
图2是本发明一实施例的射频开关器件的电容分布示意图；
图3a～图3d是本发明一实施例的射频开关器件中的MOS晶体管的俯视示意图；
图4a～图4d是图3a～图3d所示的射频开关器件中的MOS晶体管沿AA’方向的剖面示意图。
其中，附图1～图4d的附图标记说明如下：
11-底层衬底；12-埋氧层；13-顶层衬底；14-栅极结构；15-源区；16-漏区；17-源金属层；18-漏金属层；19-导电插塞；20-介质层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的射频开关器件作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种射频开关器件，所述射频开关器件包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。
下面详细描述本实施例提供的射频开关器件。
所述射频开关器件包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。
其中，所有的MOS晶体管以前一级的MOS晶体管的源极连接至相邻的后一级的MOS晶体管的漏极的方式依次并排布置，且每一级的MOS晶体管的源极和漏极通过各自的第一电阻器连接，每一级的MOS晶体管的栅极通过各自的第二电阻器连接栅极电压，每一级的MOS晶体管的栅极通过各自的第三电阻器连接偏置电压，第一级MOS晶体管的漏极与信号输入端连接，最后一级MOS晶体管的源极与信号输出端连接。信号输入端的电压大于信号输出端的电压，从所述信号输入端至所述信号输出端，每一级MOS晶体管均承受部分的电压，以使得所述射频开关器件具有足够高的击穿电压。根据所述射频开关器件对击穿电压的需求，串联所需级数的MOS晶体管。
以图1所示的包括八级MOS晶体管M1～M8的射频开关器件的结构为例，第一级MOS晶体管M1的漏极与信号输入端RF_in连接，第一级MOS晶体管M1的源极(带箭头侧)与第二级MOS晶体管M2的漏极连接，以此类推，从第二级MOS晶体管M2至第八级MOS晶体管M8，前一级MOS晶体管的源极与后一级MOS晶体管的漏极连接，第八级MOS晶体管M8的源极与信号输出端RF_out连接；第一级MOS晶体管M1至第八级MOS晶体管M8的源极和漏极通过各自的第一电阻器R1连接，第一级MOS晶体管M1至第八级MOS晶体管M8的栅极通过各自的第二电阻器R2连接栅极电压Vg，第一级MOS晶体管M1至第八级MOS晶体管M8的栅极通过各自的第三电阻器R3连接偏置电压Vb。
其中，参阅图3a～图3d以及图4a～图4d，图4a为图3a所示的MOS晶体管沿AA’方向的剖面示意图，图4b为图3b所示的MOS晶体管沿AA’方向的剖面示意图，图4c为图3c所示的MOS晶体管沿AA’方向的剖面示意图，图4d为图3d所示的MOS晶体管沿AA’方向的剖面示意图，从图3a～图3d以及图4a～图4d中可看出，每一级的MOS晶体管包括：基底，包括自下向上依次形成的底层衬底11、埋氧层12和顶层衬底13；多条栅极结构14，位于所述顶层衬底13上，所述栅极结构14的形状为条状；源区15和漏区16，分别位于每条所述栅极结构14两侧的顶层衬底13中；多条源金属层17，位于所述顶层衬底13上，每条所述源金属层17与对应的所述源区15电连接，每条所述源金属层17沿着所述栅极结构14延伸的方向形成；以及，多条漏金属层18，位于所述顶层衬底13上，每条所述漏金属层18与对应的所述漏区16电连接，每条所述漏金属层18沿着所述栅极结构14延伸的方向形成。
所述源金属层17与对应的所述源区15之间以及所述漏金属层18与对应的所述漏区16之间通过导电插塞19电连接。
每一级的MOS晶体管还包括绝缘介质层(未图示)，所述绝缘介质层覆盖于所述顶层衬底13上，且所述绝缘介质层将所述栅极结构14、所述源金属层17、所述漏金属层18和所述导电插塞19掩埋在内。
所述多条栅极结构14的一端通过一栅连接件(未图示)连接，以构成梳状栅极结构，所述多条栅极结构14即为所述梳状栅极结构的梳齿；所述多条源金属层17的一端通过一源连接件(未图示)连接，以构成梳状源金属层，所述多条源金属层17即为所述梳状源金属层的梳齿；所述多条漏金属层18的一端通过一漏连接件(未图示)连接，以构成梳状漏金属层，所述多条漏金属层18即为所述梳状漏金属层的梳齿。
各条所述栅极结构14之间相互平行，每条所述栅极结构14沿着延伸方向的宽度相等，以使得相邻的所述栅极结构14之间的间距相等。所述源金属层17的宽度和所述漏金属层18的宽度均沿所述栅极结构14的延伸方向递减，且所述源金属层17与所述漏金属层18的宽度递减的方向相反，优选的，所述源金属层17和所述漏金属层18之间沿着所述栅极结构14的延伸方向的间距相等，使得与所述源金属层17的宽度和所述漏金属层18的宽度均沿着延伸方向相等的结构相比，相邻的所述源金属层17和所述漏金属层18之间的间距增大，从而使得所述源金属层17和所述漏金属层18以及二者之间的绝缘介质层构成的电容减小。
基于上述的所述射频开关器件的结构，由于前一级的MOS晶体管的Q值(Q为品质因子)等于所述埋氧层的Q值与后一级的MOS晶体管的Q值之和，且所述Q值等于电容值乘以电压值；那么，若定义前一级的MOS晶体管的Q值、电容值和电压值分别为Qa、Ca和Va，所述埋氧层的Q值为Qbox，后一级的MOS晶体管的Q值、电容值和电压值分别为Qb、Cb和Vb，则Qa＝Qbox+Qb，进而Ca*Va＝Qbox+Cb*Vb。其中，由于Qbox的存在，使得Ca*Va大于Cb*Vb，若各级的MOS晶体管电容值相同(即Ca＝Cb)，则导致Va大于Vb，即导致各级的MOS晶体管所承受的电压存在差异，各级的MOS晶体管的分压不均，进而影响射频开关器件的性能。
以图2所示的射频开关器件的电容分布为例，图2与图1对应，图2示意出了图1中的第一级MOS晶体管M1至第八级MOS晶体管M8中的电容分布，第一级MOS晶体管M1至第八级MOS晶体管M8中分别对应包括电容C1至电容C8，且每一级的MOS晶体管中还包括埋氧层电容Cbox；而由于Qbox＝Cbox*Vbox，说明每一级的MOS晶体管的Q值还包括埋氧层的Q值Qbox，因此，由于埋氧层电容Cbox的存在，导致各级的MOS晶体管的分压不均。并且，随着技术节点的缩小，为了提高所述射频开关器件的热传导性能，所述埋氧层12的厚度越来越薄，使得埋氧层电容Cbox越来越大，Qbox也越来越大(埋氧层电压Vbox不变)，从而导致各级MOS晶体管的分压的不均匀性进一步增大。
因此，在埋氧层电容Cbox存在的情况下，为了使得各级的MOS晶体管的分压均匀，即Va＝Vb，必须使得Cb<Ca，即后一级的MOS晶体管的电容小于前一级的MOS晶体管的电容。
由于在每一级的MOS晶体管中，电容结构除了包括所述底层衬底11、所述埋氧层12和所述顶层衬底13构成的埋氧层电容(即Cbox)，还包括所述源金属层17和所述漏金属层18以及二者之间的绝缘介质层构成的电容，以及源区15和漏区16以及二者之间的顶层衬底13构成的源漏电容等，因此，可以通过减少上述电容中的至少一种，来使得后一级的MOS晶体管的电容小于前一级的MOS晶体管的电容，从而使得从所述第一级MOS晶体管至所述最后一级MOS晶体管的电容逐级减小。
以减小所述源金属层17和所述漏金属层18以及二者之间的绝缘介质层构成的电容为例，在所述栅极结构14的延伸方向上，后一级的MOS晶体管相比前一级的MOS晶体管去除了至少一条所述源金属层17的部分长度和/或至少一条所述漏金属层18的部分长度，以使得所述源金属层17和所述漏金属层18之间相对的重叠面积减小，从而使得所述源金属层17和所述漏金属层18以及二者之间的绝缘介质层构成的电容减小。
例如，将图3a和图4a所示的MOS晶体管的结构作为第一级MOS晶体管、图3b和图4b所示的MOS晶体管的结构作为第二级MOS晶体管、图3c和图4c所示的MOS晶体管的结构作为第三级MOS晶体管，相比第一级MOS晶体管，在所述栅极结构14的延伸方向上，第二级MOS晶体管去除了一条所述漏金属层18的部分长度，使得此条所述漏金属层18与其相邻的所述源金属层17相对的重叠面积减小；而第三级MOS晶体管去除了两条所述漏金属层18的部分长度，不仅使得此两条所述漏金属层18与二者相邻的所述源金属层17相对的重叠面积减小，且使得与被去除的所述漏金属层18相邻的两个所述源金属层17之间的间距增大，因此，第一级MOS晶体管的电容大于第二级MOS晶体管的电容，第二级MOS晶体管的电容大于第三级MOS晶体管的电容。
另外，以减小所述源区15和所述漏区16以及二者之间的顶层衬底13构成的源漏电容为例，后一级的MOS晶体管相比前一级的MOS晶体管的部分区域的所述顶层衬底13被替换为介质层20。参阅图3d和图4d，相比图3a和图4a所示的MOS晶体管的结构，图3d和图4d所示的MOS晶体管的结构，在所述栅极结构14的延伸方向上，将部分区域的所述顶层衬底13替换为了所述介质层20，使得部分长度的所述栅极结构14形成于所述介质层20上，所述介质层20上的部分长度的所述漏金属层18与所述介质层20之间未形成导电插塞19，且所述介质层20中未形成所述源区15和所述漏区16，使得图3d和图4d所示的MOS晶体管中的所述源区15和所述漏区16以及二者之间的顶层衬底13构成的源漏电容得到减小。
从上述图3a～图3d以及图4a～图4d所示的实施例可知，可以通过调整后一级的MOS晶体管相比前一级的MOS晶体管所去除的所述源金属层17的长度、所述漏金属层18的长度、被去除部分长度的所述源金属层17和所述漏金属层18的条数、被替换为所述介质层20的所述顶层衬底13的面积中的至少一个因素的改变量逐级增大，来使得从所述第一级MOS晶体管至所述最后一级MOS晶体管的电容逐级减小。
需要说明的是，图3a～图3d以及图4a～图4d所示出的仅为部分减小MOS晶体管的电容的实施例，还可以采用其他能够减小所述源金属层17和所述漏金属层18之间相对的重叠面积、增大所述源金属层17之间的间距、增大所述漏金属层18之间的间距以及减小源漏区面积的实施例来减小MOS晶体管的电容。
综上所述，本发明的射频开关器件，包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。本发明的射频开关器件能够确保各级MOS晶体管的分压均匀。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种射频开关器件，其特征在于，包括串联的至少两级MOS晶体管，所述至少两级MOS晶体管中的第一级MOS晶体管与信号输入端连接，所述至少两级MOS晶体管中的最后一级MOS晶体管与信号输出端连接；从所述第一级MOS晶体管至所述最后一级MOS晶体管，电容逐级减小，以使得各级MOS晶体管的分压相等。
2.如权利要求1所述的射频开关器件，其特征在于，前一级的MOS晶体管的源极连接至相邻的后一级的MOS晶体管的漏极；第一级的MOS晶体管的漏极与所述信号输入端连接，最后一级MOS晶体管的源极与所述信号输出端连接。
3.如权利要求1所述的射频开关器件，其特征在于，每一级的MOS晶体管包括：
基底，包括自下向上依次形成的底层衬底、埋氧层和顶层衬底；
多条栅极结构，位于所述顶层衬底上；
源区和漏区，分别位于每条所述栅极结构两侧的顶层衬底中；
多条源金属层，位于所述顶层衬底上，每条所述源金属层与对应的所述源区电连接；以及，
多条漏金属层，位于所述顶层衬底上，每条所述漏金属层与对应的所述漏区电连接。
4.如权利要求3所述的射频开关器件，其特征在于，各条所述栅极结构之间相互平行，所述源金属层的宽度和所述漏金属层的宽度均沿所述栅极结构的延伸方向递减，且所述源金属层与所述漏金属层的宽度递减的方向相反。
5.如权利要求4所述的射频开关器件，其特征在于，相邻的所述源金属层和所述漏金属层之间沿着所述栅极结构的延伸方向的间距相等。
6.如权利要求3所述的射频开关器件，其特征在于，在所述栅极结构的延伸方向上，后一级的MOS晶体管相比前一级的MOS晶体管去除了至少一条所述源金属层的部分长度和/或至少一条所述漏金属层的部分长度。
7.如权利要求3所述的射频开关器件，其特征在于，后一级的MOS晶体管相比前一级的MOS晶体管的部分区域的所述顶层衬底被替换为介质层。
8.如权利要求3所述的射频开关器件，其特征在于，前一级的MOS晶体管的Q值等于所述埋氧层的Q值与后一级的MOS晶体管的Q值之和。
9.如权利要求8所述的射频开关器件，其特征在于，所述Q值等于电容值乘以电压值。
10.如权利要求3所述的射频开关器件，其特征在于，所述多条栅极结构的一端通过一栅连接件连接，以构成梳状栅极结构；所述多条源金属层的一端通过一源连接件连接，以构成梳状源金属层；所述多条漏金属层的一端通过一漏连接件连接，以构成梳状漏金属层。
CN202110209105.8A 2021-02-24 2021-02-24 射频开关器件 Active CN112909029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110209105.8A CN112909029B (zh) 2021-02-24 2021-02-24 射频开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110209105.8A CN112909029B (zh) 2021-02-24 2021-02-24 射频开关器件

Publications (2)

Publication Number Publication Date
CN112909029A true CN112909029A (zh) 2021-06-04
CN112909029B CN112909029B (zh) 2023-06-30

Family

ID=76108149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110209105.8A Active CN112909029B (zh) 2021-02-24 2021-02-24 射频开关器件

Country Status (1)

Country Link
CN (1) CN112909029B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117895933A (zh) * 2024-03-18 2024-04-16 上海唯捷创芯电子技术有限公司 射频开关电路、芯片及其电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110294445A1 (en) * 2010-05-25 2011-12-01 Renesas Electronics Corporation Semiconductor Antenna Switch
US20160071811A1 (en) * 2014-09-08 2016-03-10 Skyworks Solutions, Inc. Voltage compensated switch stack
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
CN106230418A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
CN106656128A (zh) * 2016-12-31 2017-05-10 唯捷创芯(天津)电子技术股份有限公司 用于多晶体管串联射频开关的电压均匀化方法及射频开关
CN107275311A (zh) * 2017-06-12 2017-10-20 唯捷创芯(天津)电子技术股份有限公司 一种提高射频开关性能的射频晶体管、芯片及移动终端

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110294445A1 (en) * 2010-05-25 2011-12-01 Renesas Electronics Corporation Semiconductor Antenna Switch
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
US20160071811A1 (en) * 2014-09-08 2016-03-10 Skyworks Solutions, Inc. Voltage compensated switch stack
CN106230418A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
CN106656128A (zh) * 2016-12-31 2017-05-10 唯捷创芯(天津)电子技术股份有限公司 用于多晶体管串联射频开关的电压均匀化方法及射频开关
CN107275311A (zh) * 2017-06-12 2017-10-20 唯捷创芯(天津)电子技术股份有限公司 一种提高射频开关性能的射频晶体管、芯片及移动终端

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117895933A (zh) * 2024-03-18 2024-04-16 上海唯捷创芯电子技术有限公司 射频开关电路、芯片及其电子设备

Also Published As

Publication number Publication date
CN112909029B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US7436015B2 (en) Driver for driving a load using a charge pump circuit
US7557400B2 (en) Semiconductor device in which capacitance of a MOS capacitor is complemented with the capacitance of a wiring capacitor
US9698146B2 (en) Multi-gate and complementary varactors in FinFET process
KR970077694A (ko) 반도체 메모리 소자 및 그의 제조방법
JPH01283863A (ja) Ｍｏｓ型半導体装置
CN112909029B (zh) 射频开关器件
US10181533B2 (en) Transcap manufacturing techniques without a silicide-blocking mask
US10431647B2 (en) Apparatuses and methods for semiconductor circuit layout
CN108735727B (zh) 晶体管版图结构、晶体管及制作方法
US6777304B2 (en) Method for producing an integrated circuit capacitor
KR100688041B1 (ko) 개선된 ｃ-ｖ 선형성을 갖는 전압 가변 커패시터
KR20050067183A (ko) 전압 분배기 장치
JP4110792B2 (ja) 容量素子及び容量素子を用いた半導体集積回路
JPS61156851A (ja) 集積回路
US20190006530A1 (en) Variable capacitor linearity improvement through doping engineering
US7126192B2 (en) Transistor with reduced gate-to-source capacitance and method therefor
US20210091173A1 (en) Capacitor structure
CN110268527B (zh) 用于transcap面积优化的布局技术
KR200156159Y1 (ko) 커패시터구조
US20190305143A1 (en) Apparatuses and methods for a variable capacitor
US20180240915A1 (en) Advanced techniques to manipulate the c-v characteristics of variable capacitors
KR0165424B1 (ko) 모스형 반도체 커패시터
CN111554740A (zh) 功率半导体器件
TWM565404U (zh) 功率半導體元件
JPH11214631A (ja) 電圧分割抵抗器及び電圧分割回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant