CN112310229A - 电容结构 - Google Patents

电容结构 Download PDF

Info

Publication number
CN112310229A
CN112310229A CN201910707774.0A CN201910707774A CN112310229A CN 112310229 A CN112310229 A CN 112310229A CN 201910707774 A CN201910707774 A CN 201910707774A CN 112310229 A CN112310229 A CN 112310229A
Authority
CN
China
Prior art keywords
finger
capacitor
metal layer
metal
finger structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910707774.0A
Other languages
English (en)
Inventor
游思颖
张瑞钰
陈建文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910707774.0A priority Critical patent/CN112310229A/zh
Publication of CN112310229A publication Critical patent/CN112310229A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭露了一种电容结构，其包括金属氧化物半导体电容以及金属氧化物金属电容，其中该金属氧化物半导体电容的栅电极、源电极以及漏电极为以第一金属层来制作的第一指状结构，且该金属氧化物金属电容至少包括以第二金属层来制作的第二指状结构，且该第二金属层与该第一金属层为垂直相邻的金属层。

Description

电容结构
技术领域
本发明系有关于电容结构，尤指一种结合金属氧化物半导体电容(metal-oxide-semiconductor capacitor，MOS capacitor)与金属氧化物金属电容(metal-oxide-metal，MOM capacitor)的电容结构。
背景技术
在集成电路的布局中，电容通常会占据相当大的面积，因而影响到了芯片的制造成本。因此，为了在有限的空间内具有较高的电容值，先前技术中通常会使用MOM电容来达到此一目的，然而，传统的设计并无法充分利用到每一个金属层，因而无法设计出最佳的电容值。
发明内容
因此，本发明的目的之一在于提出一种结合金属氧化物半导体电容以及MOM电容的电容结构，其可以充分地利用每一个金属层以在有限空间内设计出最高的电容值，以解决先前技术中的问题。
在本发明的一个实施例中，揭露了一种电容结构，其包括金属氧化物半导体电容以及金属氧化物金属电容，其中该金属氧化物半导体电容的栅电极、源电极以及漏电极为以第一金属层来制作的第一指状(finger-shaped)结构，且该金属氧化物金属电容至少包括以第二金属层来制作的第二指状结构，且该第二金属层与该第一金属层为垂直相邻的金属层。
在本发明的一个实施例中，揭露了一种电容结构，其包括：具有离子掺杂的基板、第一金属层，该第一金属层用以制作位于该基板上的第一指状结构、第二金属层，该第二金属层用以制作位于该第一金属层上的第二指状结构，其中该第二金属层与该第一金属层为垂直相邻的金属层。
附图说明
图1为根据本发明一实施例的电容结构的示意图。
图2为根据本发明一实施例的电容结构中第一金属层的示意图。
图3为根据本发明一实施例的电容结构中第二金属层的示意图。
图4为根据本发明一实施例的电容结构中第三金属层的示意图。
图5为根据本发明一实施例的电容结构的俯视图。
图6为根据本发明一实施例的电容结构的剖面图。
图7为图6所示的电容结构的电容示意图。
具体实施方式
图1为根据本发明一实施例的电容结构100的示意图。如图1所示，电容结构100包含了一金属氧化物半导体电容110、一MOM电容120以及两个端点N1、N2，其中金属氧化物半导体电容110使用一金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)作为一电容器，且在本实施例中，金属氧化物半导体电容110为一金属氧化物半导体可变电容(MOS varactor)。在电容结构100中，由于当两个端点N1、N2之间的电势差高于一临界值时，金属氧化物半导体电容110会具有较佳的电容值，再加上MOM电容120在其余可用的金属层提供额外的电容值，因此可以让电容结构100在有限的空间内具有最佳的电容值。
具体来说，参考图2至图5，其中图2为根据本发明一实施例的电容结构100中第一金属层的示意图，图3为根据本发明一实施例的电容结构100中第二金属层的示意图，图4为根据本发明一实施例的电容结构100中第三金属层的示意图，以及图5为根据本发明一实施例的电容结构100的俯视图。在图2中，金属氧化物半导体电容110以第一金属层来实现，其中金属氧化物半导体电容110的栅电极、源电极与漏电极为以第一金属层来制作的一第一指状结构。详细来说，图2所示的第一指状结构包含了彼此电隔绝的一第一部分210以及一第二部分220，其中第一部分210系作为金属氧化物半导体电容110的栅电极，第二部分220系作为金属氧化物半导体电容110的源电极与漏电极，且第一部分210与第二部分220交错排列。在本实施例中，第一部分210电连接到端点N1，且第二部分220电连接到端点N2，以构成金属氧化物半导体电容110。举例来说，端点N1电连接到电源节点(power node)，端点N2电连接到接地节点(ground node)。需注意的是，作为金属氧化物半导体电容110之源电极与漏电极的第二部分220系制作于具有离子掺杂的一基板202之上(例如，第二部分220下方的区域可以是重掺杂区域)，且作为金属氧化物半导体电容110之栅电极的第一部分210隔着一氧化层制作于基板202之上。基板202可依设计需求，电连接到端点N1或N2其中之一，而由于基板202的结构部分并非是本发明的重点，故相关细节在此不赘述。
在图3中，MOM电容120包含了以第二金属层来实现的一第二指状结构，其中第二金属层垂直相邻于第一金属层，即第二金属层与第一金属层在垂直方向之间仅具有绝缘层而不具有其他的金属层。在本实施例中，第二金属层堆栈在第一金属层的垂直上方，然本发明不限于此。图3所示的第二指状结构包含了彼此电隔绝的一第一部分310以及一第二部分320。在本实施例中，第二指状结构的第一部分310与第一指状结构的第一部分210实质上重叠，且第二指状结构的第一部分310与第一指状结构的第一部分210通过多个贯通孔(via)彼此连接，电连接到端点N1；以及第二指状结构的第二部分320与第一指状结构的第二部分220实质上重叠，且第二指状结构的第二部分320与第一指状结构的第二部分220通过多个贯通孔彼此连接，电连接到端点N2。此外，在一实施例中，由俯视图来看，第二指状结构的长度大于第一指状结构的长度。
在图4中，MOM电容120也包含了以第三金属层来实现的一第三指状结构，其中第三金属层垂直相邻于第二金属层，即第二金属层与第三金属层在垂直方向之间仅具有绝缘层而不具有其他的金属层。在本实施例中，第三金属层堆栈在第二金属层的垂直上方，然本发明不限于此。图4所示的第三指状结构包含了彼此电隔绝的一第一部分410以及一第二部分420。在本实施例中，第三指状结构的第一部分410与第一指状结构的第一部分210实质上重叠，且第三指状结构的第一部分410与第一指状结构的第一部分210以及第二指状结构的第一部分310通过多个贯通孔彼此连接，电连接到端点N1；以及第三指状结构的第二部分420与第一指状结构的第二部分220实质上重叠，且第三指状结构的第二部分420与第一指状结构的第二部分220以及第二指状结构的第二部分320通过多个贯通孔彼此连接，电连接到端点N2。此外，在一实施例中，由俯视图来看，第三指状结构的长度大于第一指状结构的长度。
在图2至图5所示的实施例中，电容结构100只包含了三层金属层，但本发明并不以此为限。在本发明的另一实施例中，电容结构100中MOM电容120也可以包含其他金属层(例如与第三金属层垂直相邻的第四金属层或是其他金属层)所制作的指状结构，以使得MOM电容120具有更高的电容值。
在图5所示的实施例中，第二金属层所制作的第二指状结构与第三金属层所制作的第三指状结构与第一金属层所制作的第一指状结构实质重叠，然而，本发明并不以此为限。在本发明的其他实施例中，第二金属层所制作的第二指状结构可以只有部分与第一金属层所制作的第一指状结构重叠，且第三金属层所制作的第三指状结构可以只有部分与第一金属层所制作的第一指状结构重叠，这些设计上的变化均应属于本发明的范畴。
图6为根据本发明一实施例的电容结构100的剖面图，其中图示的编号602、604、606、608为制作在半导体基板上的栅极、氧化层、以及重掺杂区域(即，源极区域或漏极区域)。在图6中，栅极602、重掺杂区域606、重掺杂区域608分别通过连接部(例如，接点(contact)601)连接到第一金属层所制作的第一指状结构的第一部分210以及第二部分220，第一部分210则通过连接部(例如，贯通孔)连接到第二金属层所制作的第二指状结构的第一部分310以及第三金属层所制作的第三指状结构的第一部分410，且第二部分220则通过连接部(例如，贯通孔)连接到第二金属层所制作的第二指状结构的第二部分320以及第三金属层所制作的第三指状结构的第二部分420。其中，第一金属层为位于同一平面的金属层，同样地，第二金属层以及第三金属层为各自位于所属平面的金属层。在本实施例中，第一部分210/310/410连接到电源节点(VDD)，而第二部分220/320/420连接到接地节点(GND)。在图6所示的剖面图中，在垂直方向上彼此相邻的金属层之间不具有电容值，如图7所示，第一部分210、310、410之间不具有电容值，且第二部分220、320、420之间也不具有电容值，而以第一部分310为例，第一部分310会与第二部分220、320、420之间形成多方向的电容值，因此可以有效地提升电容结构100的电容值。
在传统的包含金属氧化物半导体电容以及MOM电容的电容结构中，由于第二金属层以及第三金属层会被使用来连接金属氧化物半导体电容的电极、或是用来连接金属氧化物半导体电容的电极与MOM电容，因此考虑到第二金属层以及第三金属层具有多条连接线的问题，第二金属层以及第三金属层传统上并不会被设计为具有图3至图4所示的指状结构，且MOM电容需要使用其他的金属层来实现。相对地，在本发明实施例的图5所示的电容结构100中，金属氧化物半导体电容110的第一金属层被设计为与MOM电容120金属层类似的指状结构，且第一金属层的第一指状结构被分为彼此电隔绝的第一部分210及第二部分220。第一部分210作为金属氧化物半导体电容110的栅电极，第二部分220作为金属氧化物半导体电容110的源电极与漏电极。因此，可以额外使用第二金属层与第三金属层来制作MOM电容120。更进一步地，由于第二金属层与第三金属层制作的MOM电容120具有与第一金属层类似的指状结构，因此可以大幅增加MOM电容120与金属氧化物半导体电容110之间的电容值，进而提升了电容结构100的整体电容值。在一实际的仿真范例中，假设传统的包含金属氧化物半导体电容以及MOM电容的电容结构在133μm2面积下具有电容值0.32pf(pico-farad)，而本发明实施例的电容结构100在同样的面积下具有电容值0.46pf，多了约40％的电容值，因此有助于在芯片面积日趋缩小的情形下得到最大的电容值。
简要归纳本发明，在本发明的包含金属氧化物半导体电容以及MOM电容的电容架构中，通过使用第二金属层与第三金属层来制作MOM电容，且金属氧化物半导体电容与MOM电容具有类似的指状结构，可以充分地利用到每一个金属层，让芯片在有限空间内具有最高的电容值。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
符号说明
100 电容结构
110 金属氧化物半导体电容
120 MOM电容
202 基板
210 第一指状结构的第一部分
220 第一指状结构的第二部分
310 第二指状结构的第一部分
320 第二指状结构的第二部分
410 第三指状结构的第一部分
420 第三指状结构的第二部分
602 栅极
604 氧化层
606、608 重掺杂区域
N1、N2 端点

Claims (10)

1.一种电容结构，包括：
金属氧化物半导体电容，其中该金属氧化物半导体电容的栅电极、源电极以及漏电极为以第一金属层来制作的第一指状结构；以及
金属氧化物金属电容，其中，该金属氧化物金属电容至少包括以第二金属层来制作的第二指状结构，且该第二金属层与该第一金属层为垂直相邻的金属层。
2.如权利要求1所述的电容结构，其中该第二指状结构与该第一指状结构实质上重叠，且该第二指状结构的长度大于该第一指状结构的长度。
3.如权利要求1所述的电容结构，其中该金属氧化物金属电容还包括以第三金属层来制作的第三指状结构，该第三金属层与该第二金属层为垂直相邻的金属层，且该第三指状结构、该第二指状结构与该第一指状结构实质上重叠。
4.如权利要求1所述的电容结构，其中该第一指状结构包括不彼此连接的第一部分以及第二部分，该第二指状结构包括不彼此连接的第一部分以及第二部分，该第一指状结构的该第一部分与该第二指状结构的该第一部分通过至少一第一贯通孔彼此电连接以作为该电容结构的第一端点，且该第一指状结构的该第二部分与该第二指状结构的该第二部分通过至少一第二贯通孔彼此电连接以作为该电容结构的第二端点。
5.如权利要求4所述的电容结构，其中该第一指状结构的该第一部分为该金属氧化物半导体电容的栅电极，且该第一指状结构的该第二部分为该金属氧化物半导体电容的源电极与漏电极。
6.如权利要求4所述的电容结构，其中该金属氧化物金属电容还包括以第三金属层来制作的第三指状结构，且该第三金属层与该第二金属层为垂直相邻的金属层；以及其中该第三指状结构包括不彼此连接的第一部分以及第二部分，该第一指状结构的该第一部分、该第二指状结构的该第一部分以及该第三指状结构的该第一部分通过所述至少一第一贯通孔彼此电连接以作为该电容结构的该第一端点，且该第一指状结构的该第二部分、该第二指状结构的该第二部分以及该第三指状结构的该第二部分通过所述至少一第二贯通孔彼此电连接以作为该电容结构的该第二端点。
7.如权利要求1所述的电容结构，其中该金属氧化物半导体电容的栅极、源极区域以及漏极区域通过连接部与该第一金属层电连接，且该第一金属层为位于同一平面的金属层。
8.如权利要求1所述的电容结构，其中该第一金属层与该第二金属层中垂直相邻的部分之间不具有电容值。
9.一种电容结构，包括：
具有离子掺杂的基板；
第一金属层，该第一金属层用以制作位于该基板上的第一指状结构，其中该第一指状结构与该基板构成金属氧化物半导体电容；以及
第二金属层，该第二金属层用以制作位于该第一金属层上的第二指状结构，其中该第二金属层与该第一金属层为垂直相邻的金属层。
10.如权利要求9所述的电容结构，其中该第一指状结构包括不彼此连接的第一部分以及第二部分，该第一部分系作为该金属氧化物半导体电容的栅电极，该第二部分系作为该金属氧化物半导体电容的源电极以及漏电极；该第二指状结构包括不彼此连接的第一部分以及第二部分，该第一指状结构的该第一部分与该第二指状结构的该第一部分通过至少一第一贯通孔彼此电性连接以作为该电容结构的第一端点，且该第一指状结构的该第二部分与该第二指状结构的该第二部分通过至少一第二贯通孔彼此电性连接以作为该电容结构的第二端点；以及该第二指状结构与该第一指状结构实质上重叠。
CN201910707774.0A 2019-08-01 2019-08-01 电容结构 Pending CN112310229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910707774.0A CN112310229A (zh) 2019-08-01 2019-08-01 电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910707774.0A CN112310229A (zh) 2019-08-01 2019-08-01 电容结构

Publications (1)

Publication Number Publication Date
CN112310229A true CN112310229A (zh) 2021-02-02

Family

ID=74486351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910707774.0A Pending CN112310229A (zh) 2019-08-01 2019-08-01 电容结构

Country Status (1)

Country Link
CN (1) CN112310229A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024905A1 (en) * 2004-07-30 2006-02-02 Canzhong He Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
US20130148258A1 (en) * 2011-12-07 2013-06-13 Via Technologies, Inc. Capacitor structure
US20160148929A1 (en) * 2014-11-21 2016-05-26 Via Technologies, Inc. Integrated circuit device
CN105742246A (zh) * 2014-12-09 2016-07-06 炬芯（珠海）科技有限公司 一种集成电路、电容器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060024905A1 (en) * 2004-07-30 2006-02-02 Canzhong He Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
US20130148258A1 (en) * 2011-12-07 2013-06-13 Via Technologies, Inc. Capacitor structure
US20160148929A1 (en) * 2014-11-21 2016-05-26 Via Technologies, Inc. Integrated circuit device
CN105742246A (zh) * 2014-12-09 2016-07-06 炬芯（珠海）科技有限公司 一种集成电路、电容器件及其制作方法

Similar Documents

Publication Publication Date Title
US20070102745A1 (en) Capacitor structure
KR20040067784A (ko) 반도체 장치
US7973359B2 (en) Semiconductor device with a charge carrier compensation structure and process
KR100640065B1 (ko) 그라운드 실드층을 포함하는 ｍｉｍ 커패시터
TW201351614A (zh) 半導體場效電晶體元件及用於製備含有主動半導體場效電晶體元件結構與減震器電路的半導體場效電晶體元件之方法
US6836399B2 (en) Integrated circuit metal-insulator-metal capacitors formed of pairs of capacitors connected in antiparallel
TWI813004B (zh) 緊湊的電容結構
US20210028165A1 (en) Capacitor Structure
US8399919B2 (en) Unit block circuit of semiconductor device
KR101146201B1 (ko) 용량 셀, 집적회로, 집적회로 설계 방법 및 집적회로 제조 방법
JP2012222065A (ja) 半導体集積回路装置
US20140117501A1 (en) Differential moscap device
CN105575945A (zh) 一种mom电容及其制作方法
KR20120121914A (ko) 연속적인 웰 디커플링 커패시터를 위한 시스템 및 방법
CN112310229A (zh) 电容结构
US20110074492A1 (en) Charge Pump Circuit And A Novel Capacitor For A Memory Integrated Circuit
CN107346792B (zh) 一种用于闪存电路中的变容二极管结构及其制造方法
US20140246754A1 (en) Metal-oxide-metal capacitor
US9318337B2 (en) Three dimensional three semiconductor high-voltage capacitors
US11525851B2 (en) Capacitive structure
JP5401056B2 (ja) 半導体装置
CN108123038B (zh) Mim电容器及其制作方法
KR200156159Y1 (ko) 커패시터구조
JP2009071007A (ja) 集積回路のレイアウト方法
CN117015300A (zh) 电容器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination