CN115377091A - 手指式半导体电容阵列布局 - Google Patents
手指式半导体电容阵列布局 Download PDFInfo
- Publication number
- CN115377091A CN115377091A CN202110548440.0A CN202110548440A CN115377091A CN 115377091 A CN115377091 A CN 115377091A CN 202110548440 A CN202110548440 A CN 202110548440A CN 115377091 A CN115377091 A CN 115377091A
- Authority
- CN
- China
- Prior art keywords
- conductive strips
- strips
- conductive
- longitudinal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种手指式半导体电容阵列布局包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向供电条。该第二导电结构包含多个纵向第二导电条与P个横向供电条,该P为正整数。该多个纵向第一导电条与该多个纵向第二导电条交替地设置于一第一积体电路层上,且包含一第一排导电条与一第二排导电条。该多个横向供电条设置于一第二积体电路层上,并经由通孔耦接该第一排导电条与该第二排导电条。该P个横向供电条位于该第二积体电路层或一第三积体电路层上,且该P个横向供电条的一第一电容群供电条经由K个通孔耦接该多个纵向第二导电条的K个第二导电条,该K为正整数。
Description
技术领域
本发明是关于半导体电容阵列布局,尤其是关于手指式半导体电容阵列布局。
背景技术
一般的半导体积体电路通常为多层结构,一传统的半导体电容阵列通常位于该多层结构的一单一金属层中,该半导体电容阵列通常包含平行的多排电容单元包括相邻的一第一排电容单元与一第二排电容单元。为了避免该第一排电容单元的上极板(下极板)与该第二排电容单元的下极板(上极板)的走线共同地形成寄生电容而使得电容值不精准(其中该第一排电容单元的上极板(下极板)与该走线平行,故它们相对应的面积较大),该第一排电容单元与该第二排电容单元之间的间距要拉大,但这会浪费电路面积。
另外,某些半导体电容阵列的电容单元的设计如图1a所示,其中上极板110为一U形结构(包含纵向结构与横向结构),下极板120为一条形结构。相较于一般成熟制程,在某些先进制程(例如:鳍式场效电晶体(FinFET)制程)中,该U形结构之横向部分的宽度“W”与纵向部分的长度“L”的比例(W/L)会较大,以符合该先进制程的规范,如图1b所示。由于一半导体电容阵列通常包含大量的电容单元,若该些电容单元之U形结构的比例(W/L)均放大,整体而言该半导体电容阵列会耗用大量的电路面积。请注意,图1a至图1b是用来显示该U形结构的比例变化,而非该U形结构的实际大小。
发明内容
本公开的目的之一在于提供一种手指式半导体电容阵列布局,以避免先前技术的问题。
本公开的手指式半导体电容阵列布局的一实施例包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向供电条。该第二导电结构包含多个纵向第二导电条与P个横向供电条,该P为正整数。
上述实施例中,该多个纵向第一导电条位于一第一积体电路层上,包含M个第一排第一导电条与M个第二排第一导电条。该M个第一排第一导电条形成(M-1)个第一间隙;该M个第二排第一导电条形成(M-1)个第二间隙,该M为大于一的整数。该多个横向供电条位于一第二积体电路层上,用于一第一参考电压的传输,并包含一第一供电条与一第二供电条。该第一供电条经由M个第一排通孔(via)分别地耦接该M个第一排第一导电条;该第二供电条经由M个第二排通孔分别地耦接该M个第二排第一导电条。
前述实施例中,该多个纵向第二导电条位于该第一积体电路层上,包含(M-1)个第二导电条。该(M-1)个第二导电条的每一个包含相连的一第一部分与一第二部分,因此,该(M-1)个第二导电条包含(M-1)个第一部分与(M-1)个第二部分。该(M-1)第一部分分别位于该(M-1)个第一间隙间,且与该M个第一排第一导电条在电性上隔绝,以形成(M-1)个电容单元;该(M-1)第二部分分别位于该(M-1)个第二间隙间,且与该M个第二排第一导电条在电性上隔绝,以形成另外的(M-1)个电容单元。该(M-1)个第二导电条用于一第二参考电压的传输,该第二参考电压异于该第一参考电压。该(M-1)个第二导电条中的K个第二导电条属于该手指式半导体电容阵列布局的P个电容群中的一第一电容群,该K为不大于(M-1)的正整数,该P为正整数。该P个横向供电条位于该第二积体电路层或一第三积体电路层上,包含一第一电容群供电条,该第一电容群供电条经由K个通孔分别地耦接该K个第二导电条。
本公开的手指式半导体电容阵列布局的另一实施例包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向供电条。该多个纵向第一导电条设置于一第一积体电路层上,并包含一第一排导电条与一第二排导电条。该多个横向供电条设置于一第二积体电路层上,并包含一第一供电条与一第二供电条。该第二导电结构包含多个纵向第二导电条与P个横向供电条。该多个纵向第二导电条设置于该第一积体电路层上。该P个横向供电条位于该第二积体电路层或一第三积体电路层上,该P为正整数。该多个纵向第一导电条与该多个纵向第二导电条交替地(alternately)设置于该第一积体电路层上。该第一供电条经由多个第一通孔耦接该第一排导电条,该第二供电条经由多个第二通孔耦接该第二排导电条。该P个横向供电条的一第一电容群供电条经由K个第三通孔耦接该多个纵向第二导电条的K个第二导电条,该K为正整数。
有关本发明的特征、实作与功效,兹配合附图作优选实施例详细说明如下。
附图说明
图1a显示先前技术的一电容单元的设计;
图1b显示图1a的电容单元的设计的变形以符合先进制程的规范;以及
图2显示本发明的手指式半导体电容阵列布局的一实施例。
具体实施方式
本公开的手指式半导体电容阵列布局除能减少先前技术的寄生电容问题,也能避免先前技术的U形结构在先进制程下所带来的问题。
图2显示本公开的手指式半导体电容阵列布局的一实施例。图2的手指式半导体电容阵列布局200包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条(亦即:图2中带斜线及反斜线的纵向长条202)与多个横向供电条(亦即:图2中灰色的横向长条210、220)。该第二导电结构包含多个纵向第二导电条(亦即:图2中带网点的纵向长条204)与P个横向供电条(亦即:图2中白色的横向长条240、250、260),其中该P为正整数。
本实施例中,手指式半导体电容阵列布局200包含于一积体电路结构中,该积体电路结构包含一基底(substrate)以及位于该基底之上的多个积体电路层,该第一导电结构作为一上极板,该第二导电结构作为一下极板;然而,在实施为可能的前提下,该第一导电结构与该第二导电结构可分别作为一下极板与一上极板。
请参阅图2。该多个纵向第一导电条位于一第一积体电路层(例如:第N金属层,该N为正整数)上,包含M个第一排第一导电条(亦即:图2中带斜线的纵向长条202)与M个第二排第一导电条(亦即:图2中带反斜线的纵向长条202)。该M个第一排第一导电条的任一个在一纵向上的一中心位置大于该M个第二排第一导电条的任一个在该纵向上的一中心位置;举例而言,于图2中,该M个第一排第一导电条位于上方位置,而该M个第二排第一导电条位于下方位置。该M个第一排第一导电条形成(M-1)个第一间隙;该M个第二排第一导电条形成(M-1)个第二间隙,该M为大于一的整数。
请参阅图2。该多个横向供电条(亦即:图2中灰色的横向长条210、220)位于一第二积体电路层(例如:第(N+1)金属层,或第(N-1)金属层)上,用于一第一参考电压的传输,并包含一第一供电条210与一第二供电条220。第一供电条210经由M个第一排通孔(via)(亦即:图2中与第一供电条210耦接的白色方块)分别地耦接该M个第一排第一导电条。第二供电条220经由M个第二排通孔(亦即:图2中与第二供电条220耦接的白色方块)分别地耦接该M个第二排第一导电条。
值得注意的是,如图2所示,该第一供电条210与该第二供电条220可通过至少一导电条(例如:图2的导电条232与导电条234)而耦接在一起;若该至少一导电条位于一积体电路不同于该第二积体电路层,该至少一导电条可经由多个通孔(亦即:图2中与导电条234耦接的黑色方块)耦接该第一供电条210与该第二供电条220。依实施需求,该至少一导电条的至少一部分可省略,或可通过其它已知或自行开发的手段来取代。另值得注意的是,图2的实施例中,该第一积体电路层与该第二积体电路层分别为一第一金属层与一第二金属层,且该第一金属层与该第二金属层之间没有其它金属层;然此并非本发明的实施限制。
请参阅图2。该多个纵向第二导电条(亦即:图2中带网点的纵向长条204)位于该第一积体电路层上,包含(M-1)个第二导电条。该(M-1)个第二导电条的每一个包含相连的一第一部分(例如:图2中位于上方位置的部分)与一第二部分(例如:图2中位于下方位置的部分),因此,该(M-1)个第二导电条会包含(M-1)个第一部分与(M-1)个第二部分。该(M-1)第一部分分别位于前述(M-1)个第一间隙间,且与该M个第一排第一导电条在电性上隔绝(例如:被氧化物(未显示于图)隔绝),以形成(M-1)个电容单元。该(M-1)第二部分分别位于前述(M-1)个第二间隙间,且与该M个第二排第一导电条在电性上隔绝,以形成另外的(M-1)个电容单元。图2的实施例中,该(M-1)个电容单元与该另外的(M-1)个电容单元(亦即:(2M-2)个电容单元)的每一个为手指式半导体电容阵列布局200的一最小电容单元;然此并非本发明的实施限制。
值得注意的是,如图2所示,该(M-1)个第二导电条的每一个的长度长于该M个第一排第一导电条的每一个的长度,也长于该M个第二排第一导电条的每一个的长度;举例而言,该(M-1)个第二导电条的每一个的长度长于该M个第一排第一导电条的每一个的长度的二倍,也长于该M个第二排第一导电条的每一个的长度的二倍;然而,上述特征并非本发明的实施限制。
请参阅图2。前述(M-1)个第二导电条用于一第二参考电压的传输,该第二参考电压异于该第一参考电压。该(M-1)个第二导电条中的K个第二导电条属于手指式半导体电容阵列布局200的P个电容群中的一第一电容群,该第一电容群包含前述(2M-2)个电容单元中的2K个电容单元,该K为不大于(M-1)的正整数,该P为正整数;简言之,耦接该K个第二导电条的电容单元属于同一群电容,该群电容整体而言可视为一较大的电容。另外,前述P个横向供电条位于该第二积体电路层或一第三积体电路层(例如:当该第二积体电路层为第(N+1)金属层时,该第三积体电路层为该第(N-1)金属层)上,包含一第一电容群供电条(例如:图2的供电条240),该第一电容群供电条经由K个通孔分别地耦接该K个第二导电条。
本领域具有通常知识者可依据上述说明推导出该P个电容群包含更多个电容群时的情形。举例而言,该P个电容群包含一第二电容群与一第三电容群,该(M-1)个第二导电条中的L个第二导电条属于该第二电容群,该(M-1)个第二导电条中的J个第二导电条属于该第三电容群,该第二电容群包含前述(2M-2)个电容单元中的2L个电容单元,该第三电容群包含前述(2M-2)个电容单元中的2J个电容单元,该L与该J均为正整数。该P个横向供电条包含一第二电容群供电条(例如:图2的供电条250)与一第三电容群供电条(例如:图2的供电条260)。该第二电容群供电条经由L个通孔分别地耦接该L个第二导电条,该第三电容群供电条经由J个通孔分别地耦接该J个第二导电条;此情形下,该M大于三,K、L、J的总和不大于(M-1)。值得注意的是,K、L、J之任二者可相同或不同。
请参阅图2。该多个纵向第一导电条在一第一方向上相互平行,该多个横向供电条在一第二方向上相互平行,该多个纵向第二导电条在该第一方向上相互平行,该P个横向供电条在该第二方向上相互平行(当P大于一时),该第一方向与该第二方向相互垂直;然此并非本发明的实施限制。另外,该多个纵向第一导电条与该多个纵向第二导电条位于一布局区域270内,布局区域270位于该第一积体电路层上,在布局区域270内没有任何导电条顺着该第二方向;然而,上述技术特征并非本发明的实施限制。
承上所述,基于图2的手指式半导体电容阵列布局200的电容单元形成于布局区域270内,且布局区域270内只有纵向的导电条,而没有横向的导电条,因此,该些电容单元的制程能够不浪费电路面积又符合一先进制程(例如:鳍式场效电晶体(FinFET)制程)的规范。举例而言,FinFET制程规范要求图1b的U形结构的宽长比(W/L)大于图1a的U形结构的宽长比,而手指式半导体电容阵列布局200的电容单元不采用该U形结构,故无须为了符合该制程规范而浪费电路面积。
本公开的手指式半导体电容阵列布局的另一实施例包含一第一导电结构与一第二导电结构。该第一导电结构包含多个纵向第一导电条与多个横向供电条。该多个纵向第一导电条设置于一第一积体电路层上,并包含一第一排导电条与一第二排导电条。该多个横向供电条设置于一第二积体电路层上,并包含一第一供电条与一第二供电条;该第一供电条经由多个第一通孔耦接该第一排导电条,该第二供电条经由多个第二通孔耦接该第二排导电条。该第二导电结构包含多个纵向第二导电条与P个横向供电条,该P为正整数。该多个纵向第二导电条设置于该第一积体电路层上。该P个横向供电条位于该第二积体电路层或一第三积体电路层上;该P个横向供电条的一第一电容群供电条经由至少一第三通孔耦接该多个纵向第二导电条的至少一部分。该多个纵向第一导电条与该多个纵向第二导电条交替地(alternately)设置于该第一积体电路层上,因此,相邻的二条纵向第一导电条之间存在一条纵向第二导电条,且相邻的二条纵向第二导电条之间存在一条纵向第一导电条。
由于本领域具有通常知识者能够参酌图2的实施例的公开来了解上述实施例的细节与变化,重复及冗余的说明在此省略。
请注意,本说明书所述的条状导体(例如:导电条、供电条)的长度、宽度与厚度及其变化无特别限制,是依实施需求而定,故形状上不一定是传统的条状。另请注意,在实施为可能的前提下,本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征,或选择性地实施前述多个实施例中部分或全部技术特征的组合,藉此增加本发明实施时的弹性。
综上所述,本公开的手指式半导体电容阵列布局除能减少先前技术的寄生电容问题,也能避免先前技术的U形结构在先进制程下所带来的问题。
虽然本发明的实施例如上所述,然而该些实施例并非用来限定本发明,本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明之技术特征施以变化,凡此种种变化均可能属于本发明所寻求之专利保护范畴,换言之,本发明之专利保护范围须视本说明书之申请专利范围所界定者为准。
【符号说明】
110:上极板
120:下极板
W:横向宽度
L:纵向长度
200:手指式半导体电容阵列布局
202:纵向第一导电条
204:纵向第二导电条
210:第一供电条
220:第二供电条
232:导电条
234:导电条
240:供电条
250:供电条
260:供电条
270:布局区域。
Claims (10)
1.一种手指式半导体电容阵列布局,包含:
一第一导电结构,包含:
多个纵向第一导电条,位于一第一积体电路层上,该多个纵向第一导电条包含M个第一排第一导电条与M个第二排第一导电条,该M个第一排第一导电条形成M-1个第一间隙,该M个第二排第一导电条形成M-1个第二间隙,该M为大于一的整数;以及
多个横向供电条,位于一第二积体电路层上,该多个横向供电条用于一第一参考电压的传输,并包含一第一供电条与一第二供电条,该第一供电条经由M个第一排通孔分别地耦接该M个第一排第一导电条,该第二供电条经由M个第二排通孔分别地耦接该M个第二排第一导电条;
一第二导电结构,包含:
多个纵向第二导电条,位于该第一积体电路层上,该多个纵向第二导电条包含M-1个第二导电条,该M-1个第二导电条的每一个包含相连的一第一部分与一第二部分,该M-1个第二导电条包含M-1个第一部分与M-1个第二部分,该M-1个第一部分分别位于该M-1个第一间隙间,且与该M个第一排第一导电条在电性上隔绝,该M-1个第二部分分别位于该M-1个第二间隙间,且与该M个第二排第一导电条在电性上隔绝,该M-1个第二导电条用于一第二参考电压的传输,该第二参考电压异于该第一参考电压,该M-1个第二导电条中的K个第二导电条属于该手指式半导体电容阵列布局的P个电容群中的一第一电容群,该K为不大于M-1的正整数,该P为正整数;以及
P个横向供电条,位于该第二积体电路层或一第三积体电路层上,该P个横向供电条包含一第一电容群供电条,该第一电容群供电条经由K个通孔分别地耦接该K个第二导电条。
2.根据权利要求1所述的手指式半导体电容阵列布局,其中该第一电容群包含2K个电容单元。
3.根据权利要求1所述的手指式半导体电容阵列布局,其中该M-1个第二导电条的每一个的长度长于该M个第一排第一导电条的每一个的长度,也长于该M个第二排第一导电条的每一个的长度。
4.根据权利要求1所述的手指式半导体电容阵列布局,其中该M-1个第二导电条中的L个第二导电条属于该P个电容群中的一第二电容群,该P个横向供电条包含一第二电容群供电条,该第二电容群供电条经由L个通孔分别地耦接该L个第二导电条,其中该P大于一,该M大于二,该K为不大于M-2的正整数,该L为不大于M-1-K的正整数。
5.根据权利要求1所述的手指式半导体电容阵列布局,其中该第一积体电路层与该第二积体电路层均为金属层,或者该第一积体电路层与该第三积体电路层均为金属层。
6.根据权利要求1所述的手指式半导体电容阵列布局,其中该多个纵向第一导电条在一第一方向上相互平行,该多个横向供电条在一第二方向上相互平行,该多个纵向第二导电条在该第一方向上相互平行,该第一方向与该第二方向相互垂直。
7.根据权利要求6所述的手指式半导体电容阵列布局,其中该P大于一,该P个横向供电条在该第二方向上相互平行。
8.根据权利要求6所述的手指式半导体电容阵列布局,其中该多个纵向第一导电条与该多个纵向第二导电条位于一布局区域内,该布局区域位于该第一积体电路层上,且该布局区域内没有任何导电条顺着该第二方向。
9.一种手指式半导体电容阵列布局,包含:
一第一导电结构,包含多个纵向第一导电条与多个横向供电条,该多个纵向第一导电条设置于一第一积体电路层上,并包含一第一排导电条与一第二排导电条,该多个横向供电条设置于一第二积体电路层上,并包含一第一供电条与一第二供电条;以及
一第二导电结构,包含多个纵向第二导电条与P个横向供电条,该多个纵向第二导电条设置于该第一积体电路层上,该P个横向供电条位于该第二积体电路层或一第三积体电路层上,该P为正整数,
其中该多个纵向第一导电条与该多个纵向第二导电条交替地设置于该第一积体电路层上;该第一供电条经由多个第一通孔耦接该第一排导电条;该第二供电条经由多个第二通孔耦接该第二排导电条;该P个横向供电条的一第一电容群供电条经由K个第三通孔耦接该多个纵向第二导电条的K个第二导电条,该K为正整数。
10.根据权利要求9所述的手指式半导体电容阵列布局,其中该P大于一,该P个横向供电条的一第二电容群供电条经由L个第四通孔耦接该多个纵向第二导电条的L个第二导电条,该L为正整数,该多个纵向第二导电条的数目大于二,该L不同于该K。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110548440.0A CN115377091A (zh) | 2021-05-19 | 2021-05-19 | 手指式半导体电容阵列布局 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110548440.0A CN115377091A (zh) | 2021-05-19 | 2021-05-19 | 手指式半导体电容阵列布局 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115377091A true CN115377091A (zh) | 2022-11-22 |
Family
ID=84059325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110548440.0A Pending CN115377091A (zh) | 2021-05-19 | 2021-05-19 | 手指式半导体电容阵列布局 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115377091A (zh) |
-
2021
- 2021-05-19 CN CN202110548440.0A patent/CN115377091A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343085B2 (ja) | 半導体装置 | |
KR860000970B1 (ko) | 반도체 집적회로 장치 | |
CN110010078B (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
US20150022948A1 (en) | Capacitor structure | |
EP4123630A1 (en) | Display panel and display device | |
KR102552279B1 (ko) | 반도체 장치 | |
CN113196464B (zh) | 半导体集成电路装置 | |
CN115377091A (zh) | 手指式半导体电容阵列布局 | |
JP5592074B2 (ja) | 半導体装置 | |
US10998397B2 (en) | Capacitor structure with low capacitance | |
CN114503256A (zh) | 半导体集成电路装置 | |
CN115377090A (zh) | 交错式半导体电容阵列布局 | |
TWI774363B (zh) | 手指式半導體電容陣列布局 | |
US5866923A (en) | Semiconductor integrated circuit device having fundamental cells and method of manufacturing the semiconductor integrated circuit device using the fundamental cells | |
KR101037009B1 (ko) | 커패시터 구조 | |
CN115377089A (zh) | 半导体电容阵列布局 | |
TWI768889B (zh) | 交錯式半導體電容陣列布局 | |
EP4053903A1 (en) | Display substrate and method for manufacturing same, and display apparatus | |
US11810916B2 (en) | Semiconductor capacitor array layout capable of generating parasitic capacitance toward edge of layout | |
EP4123711A1 (en) | Display substrate and display apparatus | |
US11837597B2 (en) | Semiconductor capacitor array layout with dummy capacitor structure | |
CN115377092A (zh) | 能够朝向布局边缘形成寄生电容的半导体电容阵列布局 | |
KR20100042462A (ko) | 주변회로용 커패시터를 구비하는 반도체 메모리 소자 | |
CN111009514B (zh) | 用于半导体装置的电容元件单元及其半导体装置 | |
CN109870241A (zh) | 一种增加电容密度的红外探测器芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |