JP2004095819A - Ｍｉｍ容量 - Google Patents

Abstract

【課題】従来のＭＩＭ容量では金属層−基板間の寄生素子の容量におけるＱ値が悪いために寄生素子込みでのＭＩＭ容量のＱ値も悪くなってしまうという問題がある。
【解決手段】ＭＩＭ容量の金属層−基板間における寄生容量のＱ値を向上させるために、寄生容量と並列にＱ値の高い容量が入る構造にすることにより寄生容量のＱ値を向上させ、寄生素子込みでのＭＩＭ容量全体でのＱ値も向上させる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体において金属−絶縁体−金属のサンドイッチ構造によって構成する容量（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ容量、以下、ＭＩＭ容量という。）において、容量のＱ値を調整することのできるＭＩＭ容量の構造に関するものである。
【０００２】
【従来の技術】
従来の半導体で構成されているＭＩＭ容量の構造図を図７に示す。このようなＭＩＭ構造は、例えば特開平７−３２６７１２号公報として知られている。
【０００３】
金属層１と金属層２の間に絶縁体４を挟んだ構成をしており容量の容量値は金属層１と金属層２の重なっている面積で決まっている。
【０００４】
従来構造におけるＭＩＭ容量の寄生素子を含んだ一般的に広く使用されている等価回路を図８に示す。
【０００５】
容量７が金属−絶縁体−金属の構成において金属面の重なりの面積で決まる容量値であり本来の目的とする容量値である。それに対し、容量８、１０は下部電極と基板間の容量、９、１１は基板内の半導体の容量、抵抗１４は上部電極の寄生抵抗、抵抗１５〜１６は基板内の半導体の抵抗、インダクタ１８は上部電極の寄生インダクタンス、基板２０はエピタキシャル層もしくはサブストレートである。
【０００６】
このような構造について、３層構造を備えたものがある（例えば特開平５−２８３６１４号公報参照）。
【０００７】
【発明が解決しようとする課題】
高周波回路において容量を必要とする場合にはＭＩＭ容量が一般的に多く用いられている。これはＭＯＳ容量等の、その他の構造の容量に比べてシリコン基板（エピタキシャル層（以降、基板と記述））との間に対する寄生素子が相対的に小さいため回路の劣化が少ないためである。しかし、最近の通信分野ではＧＨｚ帯の高周波で動作する回路が増え、ＭＩＭ容量の高性能化が必要となってきている。例えば電圧制御発振器（以降、ＶＣＯと記述）ではＭＩＭ容量のＱ値がその発振器の性能を決定する要素の一つとなっている。しかし、従来構成のＭＩＭ容量では金属層−基板間の寄生素子の容量におけるＱ値が悪いために寄生素子を含めたＭＩＭ容量全体のＱ値も悪くなってしまうという問題がある。
【０００８】
容量のＱは、例えば容量値がＣ、その内部直列損失抵抗がＲで示され、その容量が使用される周波数をω（＝２×π×ｆ：周波数）とした場合、次式で示される。
【０００９】
Ｑ＝１／（Ｒ×ω×Ｃ）
ＭＩＭ容量のＱ値の劣化はＶＣＯ等の性能の悪化を招き、ＭＩＭ容量のＱ値を更に高くすることが求められており、そのためには金属層−基板間の寄生容量のＱ値を改善することが必要となる。
【００１０】
【課題を解決するための手段】
ＭＩＭ容量の金属層−基板間における寄生容量のＱ値を向上させるために、Ｑ値の低い寄生容量と並列に別のＱ値の高い寄生容量が入る構造にすることにより、寄生容量全体のＱ値を向上させ、これにより寄生素子込みでのＭＩＭ容量全体でのＱ値も向上させる事が可能となる。これは、ＭＩＭ容量を構成する基板側の下部金属層−基板間に更に別の金属層を設け、下部金属層−基板間に構成した別の金属層を接地することにより実現できる。
【００１１】
ＭＩＭ容量を構成している下部金属層−基板間に、新たに接地電位の別の金属層をＭＩＭ容量の下部金属層を全面覆うように入れた構造のときが寄生素子の容量のＱ値は最も高くなる。
【００１２】
ただし、下部電極−接地間の寄生容量も最大となるので、インピーダンス整合に用いるなどの使い方により対接地容量の増大が許容できる場合に最も有効な構造となる。
【００１３】
しかし、ＭＩＭ容量を回路内で直列に入るように構成する場合において、対接地容量が問題になる場合は下部金属層−基板間に入れる別の接地電位の金属層面積をＭＩＭ容量の金属層の面積より小さくすることによりＱ値と寄生容量値を調整し最適化することができる。
【００１４】
つまりＱ値と寄生容量値がその回路にとって最適点になるように接地電位の金属層の面積を調整することにより回路に必要なＱ値を持ったＭＩＭ容量を構成することができる。
【００１５】
【発明の実施の形態】
以下、本発明におけるＭＩＭ容量について、図示の実施の形態により詳細に説明する。
【００１６】
図１は本発明の一実施形態で、図１において、金属層を１〜３、絶縁体を４〜６、シリコン基板（エピタキシャル層）を２０で表している。金属層１と金属層２がＭＩＭ容量の端子となり、その対向面積で容量値が決まっている。そして金属層３が接地電位に接続されている。
【００１７】
図１のＭＩＭ容量の構成を寄生素子も含んだ等価回路で示すと図５のようになる。
【００１８】
７〜１３は容量、１４〜１７は抵抗、１８はインダクタを示している。
【００１９】
容量７がＭＩＭ容量の金属層１と金属層２から決まる容量で、その他の素子は寄生素子を示している。容量８、９と抵抗１５が図１における金属層１−基板間の寄生素子、容量１０、１１と抵抗１６が金属層２−基板間の寄生素子であり、容量１２、１３と抵抗１７が金属層３−基板間の寄生素子であり、１２は金属層３−基板間の容量で、この容量の損失抵抗が抵抗１７である。
【００２０】
これら寄生素子の影響を検討するために影響の小さい素子を除いて考えるものとする。
【００２１】
インダクタ１８、金属層１−基板間の寄生容量８および容量９の影響は小さいので等価回路を図６のように表すことができる。
【００２２】
金属層３は接地され、金属層２−金属層３間は絶縁体のため抵抗１７は金属層２と３の金属抵抗のみになり、抵抗１６に比べ小さく、金属層２−金属層３間のＱ値は金属層２−基板間に対して高いものとなる。
【００２３】
図１の構成は金属層３が金属層２と基板間に全面に入っているため容量１０と抵抗１６の影響はほとんど無い状態となっている。
【００２４】
ただし、容量１２の値も大きくなっているので、ＭＩＭ容量の下層電極（金属層２）を接地間の容量を回路素子として許容できない場合は、問題となる。
【００２５】
図２は図１の金属層３の面積を変化させる構成を成している。
【００２６】
等価回路は図６と同等となり、金属層３の無い部分の金属層２−基板間の寄生素子が容量１０と抵抗１６である。
【００２７】
金属層３の面積を調整することにより、金属層２の対接地寄生容量のＱ値と接地間の寄生容量値の制御をすることができる。
【００２８】
一例として金属層３の面積／金属層２（＝Ａとおく）の面積の比と寄生容量のＱ値及び寄生容量を計算する。
【００２９】
容量１２と抵抗１７で決まる金属層２−３間の寄生容量の値をＱ１＝５０、金属層−基板間の寄生容量１０と抵抗１６で決まる寄生容量の値をＱ２＝１０とし、容量７が１ｐＦ時の金属層２の容量１０を０．０６ｐＦ、金属層２と同じ面積の金属層３を入れた場合の寄生容量を０．１ｐＦとする。
【００３０】
下部金属層２の対接地寄生容量の合計Ｃ、寄生容量の合計Ｑは次式のようになる。
【００３１】
Ｃ＝Ｃ１×Ａ＋Ｃ２×（１−Ａ）
Ｑ＝（Ｑ１×Ｑ２×Ａ×Ｃ１＋Ｑ１×Ｑ２×（１−Ａ）×Ｃ２）
÷（Ｑ１×（１−Ａ）×Ｃ２＋Ｑ２×Ａ×Ｃ１）
上式に前記の具体例の値を代入して、ＣとＱを計算すると次のようになる。
【００３２】
Ｃ＝０．１×Ａ＋０．０６×（１−Ａ）　（ｐＦ）
Ｑ＝（５０×１０×Ａ×０．１＋５０×１０×（１−Ａ）×０．０６）
÷（５０×（１−Ａ）×０．０６＋１０×Ａ×０．１）
で表される。
【００３３】
Ｃの結果のグラフを図９に、Ｑの結果のグラフを図１０に示す。
【００３４】
例えば寄生容量のＱを２０以上にしたいときは金属層３の面積／金属層２の面積比を０．５つまり金属層２の半分を金属層３でシールドすればよいことになる。
【００３５】
その時の対接地容量Ｃは０．０８ｐＦとなっている。
【００３６】
つまりこの構成によりＭＩＭ容量を使用する回路によってＱ値と接地間の寄生容量を調整することを可能としている。
【００３７】
図３はＭＩＭ容量の面内でのＱ値の変動をさけるためにレイアウトバランスを考慮したものである。
【００３８】
図４は図１〜３の金属層３を上部側から見た形状である。
【００３９】
ただし、本発明は図２の実施形態において金属層３の形状を金属層の本数を変更したもの、もしくは金属層３どうしの距離を自由に変更したものを含む。
【００４０】
また、図２、図３の実施形態において金属層３の形状を網目状、円形等の自由な形状で実現したものを含むものとする。
【００４１】
また、本発明の１〜３の実施形態において、上部電極の上に更に別の電極を設けてもよい。
【００４２】
【発明の効果】
以上のように本発明は、ＭＩＭ容量の寄生素子のＱ値を調整する構成により、使用する回路に合わせて最適なＱ値と最低限の寄生容量値を得ることを可能とし、高周波回路の性能向上を実現するための手段を提供するものである。
【図面の簡単な説明】
【図１】本発明におけるＭＩＭ容量において第１の実施形態を示す図
【図２】本発明におけるＭＩＭ容量において第２の実施形態を示す図
【図３】本発明におけるＭＩＭ容量において第３の実施形態を示す図
【図４】本発明におけるＭＩＭ容量において第１〜３の発明におけるＭＩＭ容量の金属層２と重なっている部分の金属層３の形状を示す図
【図５】本発明におけるＭＩＭ容量において寄生素子を含んだ等価回路図
【図６】本発明におけるＭＩＭ容量において影響の大きい寄生素子のみにした等価回路図
【図７】従来のＭＩＭ容量の構造図
【図８】従来の構造におけるＭＩＭ容量において寄生素子を含んだ等価回路図
【図９】金属層３の比率に対する接地電位間の寄生容量のグラフ
【図１０】金属層３の比率に対する寄生容量のＱ値グラフ
【符号の説明】
１〜３　金属層
４〜６　絶縁体
７〜１３　容量
１４〜１７　抵抗
１８　インダクタ
２０　基板

Claims (4)

1. 半導体において金属−絶縁体−金属のサンドイッチ構造によって構成する容量（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ容量（以降、ＭＩＭ容量と記述））であって、
   第１の金属層と第２の金属層の間に第１の絶縁体層を備え、基板と第２の金属層の間に第３の金属層を備えており、
   第２の金属層と第３の金属層の間に第２の絶縁体層を備え、第３の金属層が接地電位に接続されている構造をしているＭＩＭ容量。
2. 請求項１記載のＭＩＭ容量において、第２の金属層と重なる第３の金属層の主面の面積が、第２の金属層主面の面積より小さくした構成をしているＭＩＭ容量。
3. 請求項２記載のＭＩＭ容量において、第３の金属層主面の形状が、第２の金属層に対して、半導体基板の主面上部から見て上下または左右対称となる形状をしているＭＩＭ容量。
4. 請求項１〜３において第３の金属層の代わりに導電性のあるその他の拡散層で構成したＭＩＭ容量。

Images