JP4519418B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4519418B2
JP4519418B2 JP2003124411A JP2003124411A JP4519418B2 JP 4519418 B2 JP4519418 B2 JP 4519418B2 JP 2003124411 A JP2003124411 A JP 2003124411A JP 2003124411 A JP2003124411 A JP 2003124411A JP 4519418 B2 JP4519418 B2 JP 4519418B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
inductor
diffusion region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003124411A
Other languages
English (en)
Other versions
JP2004327941A (ja
Inventor
良太 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003124411A priority Critical patent/JP4519418B2/ja
Priority to US10/832,430 priority patent/US6995450B2/en
Priority to CNB2004100386770A priority patent/CN1303690C/zh
Publication of JP2004327941A publication Critical patent/JP2004327941A/ja
Application granted granted Critical
Publication of JP4519418B2 publication Critical patent/JP4519418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ガードリングを備えた半導体装置に関する。
【０００２】
【従来の技術】
半導体装置においては、１枚の半導体基板上に複数の回路が形成されている。このため、１つの回路から発振されたノイズが、半導体基板中を伝搬する基板ノイズとなり、他の回路に伝達してこの回路の動作に影響を与えることがある。特に、デジタル回路とアナログ回路とを混載したシステムＬＳＩにおいて、この影響は深刻である。アナログ回路は基板ノイズの影響を特に受けやすいからである。
【０００３】
基板ノイズの伝搬を抑制するために、ノイズ発信源となる回路（以下、ノイズ源回路という）と基板ノイズの被害を受けやすい回路（以下、被害回路という）との間に、ガードリングを形成する技術が知られている（例えば、特許文献１及び２参照。）。図９は、従来のガードリングを備えた半導体装置を示す平面図である。
【０００４】
図９に示すように、Ｐ型基板１の表面及び上方に、内部回路２ａ及び２ｂが相互に離隔して形成されている。例えば、内部回路２ａはノイズ源回路であり、内部回路２ｂは被害回路である。そして、Ｐ型基板１の表面には、内部回路２ｂを囲むようにｐ＋拡散領域（図示せず）が形成されており、ガードリングとなっている。そして、このｐ＋拡散領域の直上域には、シャント配線４４が形成されており、ｐ＋拡散領域とシャント配線４４とは複数のコンタクト（図示せず）により相互に接続されている。また、シャント配線４４は接地電位配線ＧＮＤに接続されており、接地電位が印加されている。
【０００５】
図９に示す従来の半導体装置においては、接地電位配線ＧＮＤ、シャント配線４４及びコンタクトを介して、ｐ＋拡散領域からなるガードリングに接地電位が印加される。そして、内部回路２ａから発振された基板ノイズの一部が、このｐ＋拡散領域に吸収されることにより、内部回路２ｂに基板ノイズが伝搬することを抑制できる。
【０００６】
【特許文献１】
特開平９−３２６４６８号公報
【特許文献２】
特開２００１−４４２７７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の従来の技術には以下に示すような問題点がある。図１０は横軸に基板ノイズの周波数をとり、縦軸にガードリング（ｐ＋拡散領域）を越えて被害回路（内部回路２ｂ）に伝搬する基板ノイズの強度をとって、図９に示す半導体装置におけるガードリング性能の周波数依存性を示すグラフ図である。図１０に示すように、従来のガードリングの性能にはほとんど周波数依存性が認められない。このため、例えば、内部回路２ａ（ノイズ源回路）がクロック回路である場合のように、基板ノイズにおける特定の周波数成分が強い場合、この周波数成分を十分に除去することができない。また、被害回路の種類によっては、特定の周波数成分の影響を特に受けやすい場合があり、このような場合にも、被害回路を十分に保護することができない。
【０００８】
本発明はかかる問題点に鑑みてなされたものであって、基板ノイズにおける所望の周波数成分を選択的に除去できるガードリングを備えた半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、表面にノイズ源回路と被害回路とが形成された半導体基板と、この半導体基板の表面における前記ノイズ源回路と前記被害回路との間に形成された導電領域と、前記半導体基板上に設けられ前記導電領域に接続され一定電位が印加され前記導電領域及び前記半導体基板との間で寄生容量を形成する配線と、この配線に接続され前記寄生容量と共に共振回路を形成するインダクタと、を有し、前記インダクタの一端が前記配線に接続されており、このインダクタの他端に前記一定電位が印加され、前記配線が前記導電領域の直上域に設けられており、前記配線を前記導電領域に接続するコンタクトを有し、前記導電領域が前記半導体基板に不純物が注入された領域である、ことを特徴とする。
【００１０】
本発明においては、導電領域が回路に対するガードリングとなる。そして、このガードリングに共振回路が接続されている。これにより、前記ガードリングは、基板ノイズにおける共振回路の共振周波数に相当する周波数成分を特に効果的に吸収できるため、ガードリングのノイズ吸収性能に周波数依存性を持たせることができる。この結果、前記寄生容量の容量値又はインダクタのインダクタンス値を制御することにより、基板ノイズにおける所望の周波数成分を選択的に吸収することができる。
【００１１】
また、前記インダクタの一端が前記配線に接続されており、このインダクタの他端に前記一定電位が印加されることが好ましい。これにより、前記一定電位を供給する電源配線と導電領域との間に、インダクタ及び配線が直列に接続されることになる。この結果、特定の周波数成分をより一層効果的に吸収することができる。
【００１２】
更に、本発明に係る半導体装置は、一端が前記配線に接続されたキャパシタを有していてもよい。これにより、前記共振回路を構成する容量の値を、配線と半導体基板及び導電領域との間に発生する容量よりも増大させることができ、設定可能な共振周波数の範囲を広げることができる。このとき、前記キャパシタの他端が前記導電領域に接続されていることが好ましい。
【００１３】
更にまた、前記配線が前記導電領域の直上域に設けられており、前記配線を前記導電領域に接続するコンタクトを有することが好ましい。これにより、配線と導電領域との間の距離を小さくすることができ、両者間の容量値を大きくすることができる。また、配線と導電領域との間の抵抗値を小さくすることができ、基板ノイズをより効果的に吸収することができる。
【００１６】
また、前記インダクタがメアンダ型インダクタであってもよい。これにより、インダクタを１層のメタル層に形成できる。
【００１７】
又は、前記インダクタがスパイラル型インダクタであってもよい。これにより、単位面積当たりのインダクタンス値を大きくすることができる。
【００１８】
更に、前記導電領域が前記半導体基板に不純物が注入された領域であることが好ましい。これにより、導電領域を、既存の半導体プロセスにより形成することができる。
【００１９】
更にまた、前記導電領域が１つの前記被害回路を囲むように形成されていることが好ましい。これにより、この被害回路に基板ノイズが伝搬すること、又はこの被害回路から基板ノイズが伝搬することを、より効果的に防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は、本実施形態に係る半導体装置を示す平面図であり、図２は、図１に示すＡ−Ａ’線による断面図であり、図３は、この半導体装置におけるガードリング部を示す等価回路図である。
【００２１】
図１及び図２に示すように、本実施形態に係る半導体装置においては、例えばＰ型シリコンからなるＰ型基板１が設けられており、このＰ型基板１上には多層配線層６が設けられている。そして、このＰ型基板１の表面及び上方には、内部回路２ａ及び２ｂが相互に離隔して設けられている。内部回路２ａはノイズ源回路であり、例えばデジタル回路であり、例えばクロック回路である。なお、クロック回路の他に、ＶＣＯ（voltage Controlled Oscillator：電圧制御発振器）等もノイズ源回路となる。また、内部回路２ｂは被害回路であり、例えばアナログ回路である。なお、この半導体装置においては、内部回路２ａ及び２ｂ以外にも回路が設けられているが、図１及び図２においては図示を省略されている。
【００２２】
また、Ｐ型基板１の表面においては、内部回路２ｂを囲むようにリング状のｐ＋拡散領域３が形成されている。ｐ＋拡散領域３はＰ型基板１にＰ型不純物が注入されて形成された領域である。このｐ＋拡散領域３によりガードリングが形成されている。更に、Ｐ型基板１の上方におけるｐ＋拡散領域３の直上域を含む領域には、シャント配線４が形成されている。シャント配線４は、多層配線層６における第１メタル層又は第２メタル層に形成されている。そして、ｐ＋拡散領域３とシャント配線４との間には、シャント配線４をｐ＋拡散領域３に接続する複数のコンタクト５が設けられている。また、シャント配線４及びコンタクト５は層間絶縁膜７により埋め込まれている。なお、図１においては、層間絶縁膜７は図示を省略されている。
【００２３】
シャント配線４には、内部回路２ｂを囲む環状のリング部４ａと、このリング部４ａから引き出されたメアンダ型インダクタ４ｂとが設けられている。即ち、メアンダ型インダクタ４ｂの一端は配線としてのリング部４ａに接続されており、メアンダ型インダクタ４ｂの他端は、一定電位を印加することができる電源系配線、例えば、接地電位配線ＧＮＤに接続されている。なお、この接地電位配線ＧＮＤは、内部回路２ａ及び２ｂ並びにこの半導体装置中の他の回路（図示せず）に接続されている接地電位配線とは異なる配線である。即ち、シャント配線４に印加される固定電位は、内部回路に印加される固定電位から独立している。図１に示すように、メアンダ型インダクタ４ｂは、波状形状に加工された配線により形成されている。そして、Ｐ型基板１及びｐ＋拡散領域３とシャント配線４との間の寄生容量と、シャント配線４のインダクタンスとにより、共振回路が形成されている。即ち、配線としてのリング部４ａには、Ｐ型基板１及びｐ＋拡散領域３との間の寄生容量が付加されていると共に、メアンダ型インダクタ４ｂのインダクタンスが付加されている。また、ｐ＋拡散領域３、コンタクト５、シャント配線４により、ガードリング部８が形成されている。
【００２４】
図２に示すように、内部回路２ａにおいては、Ｐ型基板１の表面にｐ＋拡散領域１０ａが形成されており、多層配線層６中に配線部１１ａが形成されている。そして、配線部１１ａはコンタクト１２ａによりｐ＋拡散領域１０ａに接続されている。同様に、内部回路２ｂにおいては、Ｐ型基板１の表面にｐ＋拡散領域１０ｂが形成されており、多層配線層６中に配線部１１ｂが形成されている。そして、配線部１１ｂはコンタクト１２ｂによりｐ＋拡散領域１０ｂに接続されている。
【００２５】
次に、上述の如く構成された本実施形態に係る半導体装置の動作について説明する。図１及び図２に示すように、ガードリングであるｐ＋拡散領域３には、接地電位配線ＧＮＤ、シャント配線４及びコンタクト５を介して、接地電位が印加される。そして、内部回路２ａ（ノイズ源回路）が駆動することにより、内部回路２ａのｐ＋拡散領域１０ａから基板ノイズが発振される。この基板ノイズのうち、ｐ＋拡散領域３に伝達したノイズは、ｐ＋拡散領域３により吸収される。前述の如く、ｐ＋拡散領域３には、Ｐ型基板１及びｐ＋拡散領域３とシャント配線４との間の寄生容量と、シャント配線４のインダクタンスが付加されている。この寄生容量とインダクタンスとは相互に接続されているため、一種の共振回路を形成している。このため、基板ノイズのうち、この共振回路の共振周波数に相当する周波数成分は特に効果的に吸収される。即ち、ｐ＋拡散領域３からなるガードリングの性能は周波数依存性を示し、前記共振周波数に相当する周波数成分を選択的に吸収する。
【００２６】
以下、本実施形態のガードリングが特定の周波数成分を選択的に吸収する動作について詳細に説明する。図２に示すように、ノイズ源回路（内部回路２ａ）から発振される基板ノイズ電圧をＶｉｎとし、ガードリング（ｐ＋拡散領域３）を通過した後の基板ノイズ電圧をＶｏｕｔとし、ノイズ源回路（内部回路２ａ）とガードリング（ｐ＋拡散領域３）との間の基板抵抗値をＲ１とし、ｐ＋拡散領域３とシャント配線４との間のコンタクト５の抵抗値をＲ２とし、Ｐ型基板１及びｐ＋拡散領域３とシャント配線４との間の寄生容量値をＣとし、シャント配線４のインダクタンスをＬとすると、ガードリング部８は図３に示す等価回路により表すことができる。
【００２７】
図３に示す等価回路の各構成要素は、上述の各物理量を持つ回路要素である。即ち、図３に示す抵抗Ｒ１は上述の基板抵抗値Ｒ１を持つ抵抗であり、抵抗Ｒ２は上述のコンタクト５の抵抗値Ｒ２を持つ抵抗であり、キャパシタＣは上述の容量値Ｃを持つキャパシタであり、インダクタＬは上述のシャント配線４のインダクタンスＬを持つインダクタである。また、図３に示す端子１３ａは電圧Ｖｉｎが入力される端子であり、端子１３ｂは電圧Ｖｏｕｔが出力される端子である。
【００２８】
図３に示すように、ガードリング部８を表す等価回路においては、端子１３ａと端子１３ｂとの間に抵抗Ｒ１が接続されている。また、この抵抗Ｒ１と端子１３ｂとの間の接続点と、接地電位との間には、前記接続点から接地電位に向かって抵抗Ｒ２及びインダクタＬが直列に接続されている。更に、キャパシタＣが抵抗Ｒ２と並列に接続されている。
【００２９】
キャパシタＣを流れる電流値をＩ１とし、抵抗Ｒ２を流れる電流値をＩ２とし、基板ノイズの角周波数をωとすると、図３より、下記数式１乃至３が導出される。なお、ｊは虚数を示している。
【００３０】
【数１】
Figure 0004519418
【００３１】
【数２】
Figure 0004519418
【００３２】
【数３】
Figure 0004519418
【００３３】
上記数式１乃至３より、電流値Ｉ１及びＩ２を消去する。上記数式２及び数式３より、下記数式４が得られる。この数式４を上記数式３に代入すると、下記数式５が導かれる。
【００３４】
【数４】
Figure 0004519418
【００３５】
【数５】
Figure 0004519418
【００３６】
上記数式５を上記数式１に代入すると、下記数式６が得られる。また、下記数式６において、ｓ＝ｊ×ωとおき、ＶｏｕｔとＶｉｎとの比をとると、下記数式６は下記数式７のように書き表すことができる。下記数式７において、Ｈ（ｓ）は図３に示す等価回路の伝達関数である。
【００３７】
【数６】
Figure 0004519418
【００３８】
【数７】
Figure 0004519418
【００３９】
一方、一般的な二次伝達関数の標準形は下記数式８のように記述できる。下記数式８において、Ｋは回路の利得を示し、ωｐは極の角周波数を示し、ωｚは零点の角周波数を示し、Ｑｐは極の振幅を示し、Ｑｚは零点の振幅を示す。
【００４０】
【数８】
Figure 0004519418
【００４１】
図４は、横軸に角周波数ω（ｒａｄ／秒）とり、縦軸に振幅、即ち、伝達関数Ｈ（ｓ）の大きさ（＝２０×ｌｏｇ｜Ｈ（ｓ）｜（ｄｂ））をとって、上記数式８を示すボード線図である。図４においては、ωｚ＜ωｐであり、各点は上記各定数を意味する。図４に示すように、角周波数がωｚのときに、振幅、即ち伝達関数Ｈ（ｓ）の大きさが最小になる。従って、振幅が最も減衰する減衰帯周波数、即ち、ガードリングにより最も効果的に吸収できるノイズの周波数成分は、ωｚであることがわかる。上記数式７及び数式８を比較すると、減衰帯周波数ωｚは下記数式９のように示される。下記数式９より、インダクタンスＬ又は容量値Ｃの値を制御すれば、所望の周波数のノイズを減衰できることがわかる。
【００４２】
【数９】
Figure 0004519418
【００４３】
次に、上記数式７に具体的な数値を代入して計算する。基板がＰ型基板である場合に、このＰ型基板のシート抵抗を１０Ωｍとし、ノイズ源回路（内部回路２ａ）とガードリング（ｐ＋拡散領域３）との間の距離を２０μｍとし、ノイズ源回路と被害回路（内部回路２ｂ）との間に配置されたガードリングのうち、ノイズ源回路から被害回路に向かう方向に直交する方向の長さを１００μｍとする。そして、ノイズは主として基板表面を伝搬するものとし、その深さを２μｍとすると、基板抵抗値Ｒ１は下記数式１０のように計算できる。
【００４４】
【数１０】
Figure 0004519418
【００４５】
また、コンタクト抵抗値Ｒ２は、Ｐ型基板とシャント配線との間のコンタクト抵抗値の他に、基板抵抗等を考慮して、Ｒ２＝１００Ωとする。
【００４６】
更に、容量値Ｃは、第１メタル層と基板との間の容量と仮定して、Ｃ＝０．５ｐＦとする。
【００４７】
更にまた、上記数式９より下記数式１１が成り立ち、信号を減衰させる周波数を２．５ＧＨｚに設計する場合、下記数式１１より下記数式１２が導かれる。
【００４８】
【数１１】
Figure 0004519418
【００４９】
【数１２】
Figure 0004519418
【００５０】
従って、信号を減衰させる周波数を２．５ＧＨｚとする場合は、インダクタＬは４．０５ｎＨのインダクタンスを持つように設計すればよいことがわかる。このようなインダクタＬは、例えば、内径が４μｍ、配線の幅が１．８μｍ、配線間の距離が２．２４μｍで６回巻きのインダクタに相当する。上記数式７に上記Ｒ１、Ｒ２、Ｌ及びＣの各値を代入すると、下記数式１３が得られる。
【００５１】
【数１３】
Figure 0004519418
【００５２】
図５は、横軸に基板ノイズの周波数をとり、縦軸にガードリング（ｐ＋拡散領域）を越えて被害回路（内部回路２ｂ）に伝搬する基板ノイズの強度、即ち、複素関数である伝達関数Ｈ（ｓ）の大きさをとって、上記数式１３を示すグラフ図である。図５に示すように、所望の周波数（２．５ＧＨｚ）の成分が吸収されて減衰していることがわかる。
【００５３】
上述の如く、本実施形態においては、ｐ＋拡散領域３からなるガードリングと接地電位配線ＧＮＤとの間に、シャント配線４とＰ型基板１及びｐ＋拡散領域３との間の容量値Ｃ並びにシャント配線４のインダクタンスＬからなる共振回路が接続されているため、この共振回路の共振周波数に対しては接地電位配線ＧＮＤとｐ＋拡散領域３との間のインピーダンスが著しく低下し、基板ノイズを効果的に吸収することができる。従って、容量Ｃの容量値又はインダクタＬのインダクタンス値を制御することにより、ガードリングに所望の周波数の基板ノイズを選択的に吸収させることができ、ガードリングにノイズフィルタ機能を持たせることができる。このため、ノイズ源回路（内部回路２ａ）から特定の周波数の基板ノイズが発振される場合、及び被害回路（内部回路２ｂ）が特定の周波数の基板ノイズの影響を受けやすい場合においても、被害回路を基板ノイズから効果的に保護することができる。
【００５４】
また、シャント配線４のリング部４ａがｐ＋拡散領域３の直上域に設けられており、リング部４ａが複数のコンタクト５によりｐ＋拡散領域３に接続されているため、シャント配線４とｐ＋拡散領域３との間の距離を小さくすることができる。この結果、両者間の容量値を大きくすることができる。また、シャント配線４とｐ＋拡散領域３との間の抵抗値を小さくすることができ、基板ノイズの低周波成分をより効果的に吸収することができる。
【００５５】
更に、シャント配線４に形成されているインダクタがメアンダ型インダクタ４ｂであるため、インダクタを１層のメタル層に形成することができる。更にまた、ガードリングをｐ＋拡散領域３により形成しているため、ガードリングを既存の半導体プロセスにより容易に形成することができる。更にまた、ｐ＋拡散領域３が内部回路２ｂを囲むように形成されているため、内部回路２ａ以外の回路から流入する基板ノイズに対しても、内部回路２ｂを効果的に保護することができる。
【００５６】
なお、図９に示す従来の半導体装置においても、シャント配線２４は寄生インダクタンスを持ち、シャント配線２４とＰ型基板１との間には寄生容量が生じる。しかしながら、シャント配線２４の寄生インダクタンスは極めて小さいため、この寄生インダクタンス及び寄生容量のみにより十分なノイズフィルタ効果を得ることは困難である。これに対して、本実施形態においては、シャント配線４にメアンダ型インダクタ４ｂを設けているため、所望のカットオフ周波数のノイズフィルタ効果を得ることができる。
【００５７】
次に、本発明の第２の実施形態について説明する。図６は、本実施形態に係る半導体装置を示す平面図である。なお、図６に示す半導体装置の断面図は、図２と同様な図になる。図６に示すように、本実施形態においては、図１に示す前述の第１の実施形態と比較して、シャント配線４（図１参照）の替わりにシャント配線１４が設けられている点が異なっている。シャント配線１４においては、ｐ＋拡散領域３の直上域に環状のリング部１４ａが設けられている。即ち、Ｐ型基板１の表面に垂直な方向から見て、リング部１４ａは内部回路２ｂを囲むように設けられている。また、このリング部１４ａからスパイラル型インダクタ１４ｂが引き出されている。即ち、シャント配線１４はリング部１４ａ及びスパイラル型インダクタ１４ｂから構成されている。図６に示すように、スパイラル型インダクタ１４ｂは、配線が２層のメタル層にわたって螺旋状に加工されたものである。本実施形態に係る半導体装置における上記以外の構成は、前述の第１の実施形態と同様である。
【００５８】
本実施形態においては、シャント配線１４にスパイラル型インダクタ１４ｂが設けられているため、インダクタとしてメアンダ型インダクタを設けた前述の第１の実施形態と比較して、シャント配線の単位面積当たりのインダクタンス値を大きく設計することができる。但し、スパイラル型インダクタを形成するためには、メタル層を最低２層使用する必要があり、前述の第１の実施形態と比較して製造工程が複雑になる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００５９】
なお、上述の第１及び第２の実施形態においては、被害回路である内部回路２ｂを囲むようにｐ＋拡散領域３を設ける例を示したが、本発明はこれに限定されず、ノイズ源回路を囲むようにｐ＋拡散領域３を形成してもよい。これにより、ノイズ源回路から発振された基板ノイズがｐ＋拡散領域３の外部に漏洩することを防止でき、この基板ノイズから半導体装置の全ての回路を保護することができる。また、ガードリングであるｐ＋拡散領域３は必ずしもリング状に形成されている必要はなく、ノイズ源回路と被害回路との間に配置されていればよい。例えば、ガードリングの形状は、コ字形状、Ｌ字形状又は帯状であってもよい。以下、ガードリングの形状がコ字形状及び帯状である場合について説明する。
【００６０】
本発明の第３の実施形態について説明する。図７は本実施形態に係る半導体装置を示す平面図である。図７に示すように、本実施形態においては、図１に示す前述の第１の実施形態と比較して、リング状に形成されたｐ＋拡散領域３（図１参照）の替わりに、コ字形状に形成されたｐ＋拡散領域２３が設けられており、リング部４ａを備えたシャント配線４（図１参照）の替わりに、コ字形状部２４ａを備えたシャント配線２４が設けられている点が異なっている。コ字形状部２４ａはｐ＋拡散領域２３の直上域に形成されている。本実施形態に係る半導体装置における上記以外の構成は、前述の第１の実施形態と同様である。
【００６１】
本実施形態においては、前述の第１の実施形態と比較して、ガードリング及びシャント配線の面積を低減することができる。但し、第１の実施形態と比較して、基板ノイズを遮蔽する効果は低下する。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００６２】
次に、本発明の第４の実施形態について説明する。図８は本実施形態に係る半導体装置を示す平面図である。図８に示すように、本実施形態においては、図１に示す前述の第１の実施形態と比較して、リング状に形成されたｐ＋拡散領域３（図１参照）の替わりに、帯状に形成されたｐ＋拡散領域３３が設けられており、リング部４ａを備えたシャント配線４（図１参照）の替わりに、帯状部３４ａを備えたシャント配線３４が設けられている点が異なっている。ｐ＋拡散領域３３は内部回路２ｂの近傍に設けられており、ｐ＋拡散領域３３と内部回路２ｂとの間の距離は、例えば５μｍ以下である。また、基板ノイズを遮蔽する効果を確保するために、ｐ＋拡散領域３３はノイズ源回路（図示せず）と被害回路（内部回路２ｂ）の間に設けられていることが好ましく、被害回路（内部回路２ｂ）におけるガードリング（ｐ＋拡散領域３３）に対向していない側は、ノイズ源回路にも対向していないことが好ましい。更に、シャント配線３４の帯状部３４ａはｐ＋拡散領域３３の直上域に形成されている。本実施形態に係る半導体装置における上記以外の構成は、前述の第１の実施形態と同様である。
【００６３】
本実施形態においては、前述の第３の実施形態と比較して、ガードリング及びシャント配線の面積をより一層低減することができる。但し、第３の実施形態と比較して、基板ノイズを遮蔽する効果は低下する。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
【００６４】
なお、上述の各実施形態においては、容量としてシャント配線とＰ型基板１及びｐ＋拡散領域３との間の寄生容量を利用する例を示したが、本発明はこれに限定されず、シャント配線とｐ＋拡散領域３との間に所望のキャパシタを設けてもよい。これにより、容量として寄生容量のみを利用する場合と比較して、容量値を大きくすることができ、信号を減衰させる周波数をより広い範囲で設定できるようになる。
【００６５】
また、上述の各実施形態においては、シャント配線全体を第１メタル層又は第２メタル層に形成しているが、シャント配線におけるリング部は第１メタル層又は第２メタル層に形成し、インダクタは多層配線層の最上層に形成してもよい。
【００６６】
更に、上述の各実施形態においては、Ｐ型基板上にシャント配線を設ける例を示したが、本発明はこれに限定されず、シャント配線を設けずにｐ＋拡散領域に直接キャパシタ及びインダクタを接続してもよい。この場合、インダクタにおけるｐ＋拡散領域に接続されていない側の端部に、接地電位等の一定電位を印加してもよい。
【００６７】
【発明の効果】
以上詳述したように、本発明によれば、導電領域からなるガードリングに容量及びインダクタが接続されているため、前記容量の容量値又はインダクタのインダクタンス値を制御することにより、基板ノイズにおける所望の周波数成分を選択的に吸収することができる。これにより、ノイズ源回路が特定の周波数の基板ノイズを特に強く発振する場合、及び被害回路が特定の周波数の基板ノイズの影響を特に受けやすい場合においても、被害回路を効果的に保護することができる。従って、本発明は、デジタル回路及びアナログ回路を混載したシステムＬＳＩ等に特に有効である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置を示す平面図である。
【図２】図１に示すＡ−Ａ’線による断面図である。
【図３】この半導体装置におけるガードリング部を示す等価回路図である。
【図４】横軸に角周波数ω（ｒａｄ／秒）とり、縦軸に振幅（＝２０×ｌｏｇ｜Ｈ（ｓ）｜（ｄｂ））をとって、数式８を示すボード線図である。
【図５】横軸に基板ノイズの周波数をとり、縦軸にガードリングを越えて被害回路に伝搬する基板ノイズの強度をとって、数式１３を示すグラフ図である。
【図６】本発明の第２の実施形態に係る半導体装置を示す平面図である。
【図７】本発明の第３の実施形態に係る半導体装置を示す平面図である。
【図８】本発明の第４の実施形態に係る半導体装置を示す平面図である。
【図９】従来のガードリングを備えた半導体装置を示す平面図である。
【図１０】横軸に基板ノイズの周波数をとり、縦軸にガードリング（ｐ＋拡散領域）を越えて被害回路（内部回路２ｂ）に伝搬する基板ノイズの強度をとって、図９に示すガードリングの性能の周波数依存性を示すグラフ図である。
【符号の説明】
１；Ｐ型シリコン
２ａ；内部回路（ノイズ源回路）
２ｂ；内部回路（被害回路）
３、２３、３３；ｐ＋拡散領域
４、１４、２４、３４、４４；シャント配線
４ａ、１４ａ；リング部
４ｂ；メアンダ型インダクタ
５；コンタクト
６；多層配線層
７；層間絶縁膜
８；ガードリング部
１０ａ、１０ｂ；ｐ＋拡散領域
１１ａ、１１ｂ；配線部
１２ａ、１２ｂ；コンタクト
１３ａ、１３ｂ；端子
１４ｂ；スパイラル型インダクタ
２４ａ；コ字形状部
３４ａ；帯状部
ＧＮＤ；接地電位配線
Ｉ１、Ｉ２；電流
Ｖｉｎ；ノイズ源回路から発振される基板ノイズ電圧
Ｖｏｕｔ；ガードリングを通過した後の基板ノイズ電圧
Ｒ１；ノイズ源回路とガードリングとの間の基板抵抗値
Ｒ２；ｐ＋拡散領域３とシャント配線４との間のコンタクト５の抵抗値
Ｃ；Ｐ型基板１及びｐ＋拡散領域３とシャント配線４との間の寄生容量値
Ｌ；シャント配線４のインダクタンス

Claims (5)

  1. 表面にノイズ源回路と被害回路とが形成された半導体基板と、この半導体基板の表面における前記ノイズ源回路と前記被害回路との間に形成された導電領域と、前記半導体基板上に設けられ前記導電領域に接続され一定電位が印加され前記導電領域及び前記半導体基板との間で寄生容量を形成する配線と、この配線に接続され前記寄生容量と共に共振回路を形成するインダクタと、を有し、
    前記インダクタの一端が前記配線に接続されており、このインダクタの他端に前記一定電位が印加され、
    前記配線が前記導電領域の直上域に設けられており、前記配線を前記導電領域に接続するコンタクトを有し、
    前記導電領域が前記半導体基板に不純物が注入された領域である、
    ことを特徴とする半導体装置。
  2. 一端が前記配線に接続されたキャパシタを有し、当該キャパシタの他端が前記導電領域に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記インダクタがメアンダ型インダクタであることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記インダクタがスパイラル型インダクタであることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記導電領域が１つの前記被害回路を囲むように形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
JP2003124411A 2003-04-28 2003-04-28 半導体装置 Expired - Fee Related JP4519418B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003124411A JP4519418B2 (ja) 2003-04-28 2003-04-28 半導体装置
US10/832,430 US6995450B2 (en) 2003-04-28 2004-04-27 Semiconductor device with a frequency selective guard ring
CNB2004100386770A CN1303690C (zh) 2003-04-28 2004-04-28 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003124411A JP4519418B2 (ja) 2003-04-28 2003-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2004327941A JP2004327941A (ja) 2004-11-18
JP4519418B2 true JP4519418B2 (ja) 2010-08-04

Family

ID=33296704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003124411A Expired - Fee Related JP4519418B2 (ja) 2003-04-28 2003-04-28 半導体装置

Country Status (3)

Country Link
US (1) US6995450B2 (ja)
JP (1) JP4519418B2 (ja)
CN (1) CN1303690C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466210B2 (en) * 2005-06-08 2008-12-16 Cts Corporation Voltage controlled surface acoustic wave oscillator module
JP5041511B2 (ja) * 2006-08-22 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
WO2008108350A1 (ja) 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
WO2009122452A2 (en) * 2008-04-01 2009-10-08 Glonav Limited An integrated circuit
JP5638205B2 (ja) 2009-06-16 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2012164702A (ja) 2011-02-03 2012-08-30 Elpida Memory Inc 半導体装置
US9312927B2 (en) 2013-11-11 2016-04-12 Qualcomm Incorporated Tunable guard ring for improved circuit isolation
US9406626B2 (en) 2014-05-16 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method fabricating the same
US9496213B2 (en) 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US9705466B2 (en) 2015-02-25 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with guard ring coupled resonant circuit
KR101823236B1 (ko) * 2016-04-22 2018-01-29 삼성전기주식회사 공통 모드 필터
CN106788760B (zh) * 2016-11-11 2019-01-18 华南师范大学 提升响应频率的可见光通信发射器件
JP7049856B2 (ja) * 2018-02-21 2022-04-07 日清紡マイクロデバイス株式会社 高周波半導体集積回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326468A (ja) * 1996-06-03 1997-12-16 Nec Corp 半導体装置およびその製造方法
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JPH1187618A (ja) * 1997-09-12 1999-03-30 New Japan Radio Co Ltd 半導体装置用インダクタ及びその製造方法
JP2000183293A (ja) * 1998-12-17 2000-06-30 St Microelectronics 半導体デバイス
JP2000323651A (ja) * 1999-05-14 2000-11-24 Nec Corp 半導体装置とその雑音特性の改善方法
JP2000332198A (ja) * 1999-05-19 2000-11-30 Nec Corp 半導体装置
JP2001044277A (ja) * 1999-08-02 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 半導体基板および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475255A (en) * 1994-06-30 1995-12-12 Motorola Inc. Circuit die having improved substrate noise isolation
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
CN1110357C (zh) * 1997-09-24 2003-06-04 胡健美 旋击式粉尘加湿机和粉尘加湿方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326468A (ja) * 1996-06-03 1997-12-16 Nec Corp 半導体装置およびその製造方法
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JPH1187618A (ja) * 1997-09-12 1999-03-30 New Japan Radio Co Ltd 半導体装置用インダクタ及びその製造方法
JP2000183293A (ja) * 1998-12-17 2000-06-30 St Microelectronics 半導体デバイス
JP2000323651A (ja) * 1999-05-14 2000-11-24 Nec Corp 半導体装置とその雑音特性の改善方法
JP2000332198A (ja) * 1999-05-19 2000-11-30 Nec Corp 半導体装置
JP2001044277A (ja) * 1999-08-02 2001-02-16 Nippon Telegr & Teleph Corp <Ntt> 半導体基板および半導体装置

Also Published As

Publication number Publication date
US20040212039A1 (en) 2004-10-28
CN1542969A (zh) 2004-11-03
CN1303690C (zh) 2007-03-07
US6995450B2 (en) 2006-02-07
JP2004327941A (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
JP4519418B2 (ja) 半導体装置
EP1538672B1 (en) Semiconductor device
JP4141881B2 (ja) 集積回路
JP2004200941A (ja) 分波器、および通信機
CN103262412B (zh) 双工器和用于制造双工器的方法
JP2008147338A (ja) 半導体集積回路装置
JP2000332198A (ja) 半導体装置
JP2017531307A (ja) 高周波数層転写デバイスのためのｅｍｉシールド
JP2002009166A (ja) 集積された誘導性回路
JP2007128939A (ja) 高周波モジュール
TW201138052A (en) ESD protection device
JP5026257B2 (ja) 電子装置
EP1347572A1 (en) High-frequency amplifier
JP4408023B2 (ja) 半導体装置
WO2010064412A1 (ja) バイアス回路、バイアス回路の製造方法
JP4601247B2 (ja) 半導体装置
JP4884405B2 (ja) Ｌｃ発振器
JP2004221317A (ja) 半導体装置
KR100576542B1 (ko) 집적형 인덕터
JP2005236033A (ja) 半導体装置
JP2006303763A (ja) 弾性表面波装置
JP2006041292A (ja) インダクタンス素子、半導体装置およびインダクタンス素子の製造方法
US8188548B2 (en) Device and method for reducing a voltage dependent capacitive coupling
JP2004006646A (ja) 線路素子及び半導体回路
JP3937983B2 (ja) Ｍｉｍ容量

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees