CN208141948U - Lc复合器件 - Google Patents
Lc复合器件 Download PDFInfo
- Publication number
- CN208141948U CN208141948U CN201690001306.1U CN201690001306U CN208141948U CN 208141948 U CN208141948 U CN 208141948U CN 201690001306 U CN201690001306 U CN 201690001306U CN 208141948 U CN208141948 U CN 208141948U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- pattern
- mentioned
- conductor pattern
- multiple device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 173
- 239000004020 conductor Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000005611 electricity Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/075—Ladder networks, e.g. electric wave filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
LC复合器件由形成于绝缘体基板的电感器以及电容器构成。电感器构成为包括具有第一端和第二端的环状的电感器图案。电容器构成为包括电容器图案,该电容器图案具有与环状的电感器图案大致相等的尺寸的内外径,并且是环状的图案被一个以上缝隙分离的形状。电容器图案具有与电感器图案的中心轴共同的中心轴。
Description
技术领域
本实用新型涉及具备电感器以及电容器的LC复合器件。
背景技术
通过薄膜工艺在半导体基板一体形成电感器、电容器的元件IPD(IntegratedPassive Device:集成无源器件)由于小型并且薄型,所以特别有希望成为移动终端用的复合无源部件。
为了构成包括电感器元件以及电容器元件双方的小型、薄型的IPD,可采用例如专利文献1所示那样在电容器的旁边配置电感器、或者如专利文献2所示那样在电容器的上部配置电感器这样的构造。
专利文献1:日本特开平6-53406号公报
专利文献2:日本特开2001-44778号公报
但是,若如专利文献1所示,并排设置电容器和电感器,则难以得到小型的LC复合器件。另外,若如专利文献2所示,层叠配置电容器和电感器,则电感器的磁场被用于构成电容器的电极阻挡,难以形成Q值高的电感器。若减小电容器用电极的面积,则虽然变得难以妨碍电感器元件的磁场,但难以得到具有大的电容的电容器。
实用新型内容
本实用新型的目的在于,提供抑制大型化、Q值的劣化并且具有规定电感以及规定电容的LC复合器件。
(1)一种LC复合器件,具备绝缘体基板和形成于上述绝缘体基板的电感器以及电容器,其特征在于,
上述电感器包括具有第一端和第二端的环状的电感器图案,
上述电容器构成为包括电容器图案,该电容器图案具有与上述环状的电感器图案大致相等的尺寸的内外径,并且是环状的图案被一个以上缝隙分离的形状,并且,上述电容器具有与上述电感器图案的中心轴共同的中心轴。
通过上述构成,由电感器图案产生的磁场难以被电容器图案遮挡,可得到Q值高的电感器。另外,由于电感器图案和电容器图案的形成区域在俯视时重叠,所以可避免器件的大型化。
(2)在上述(1)中,优选上述电容器是在上述电感器图案与上述电容器图案之间产生的电容。由此,能够用少的电容器图案的层数与电感器一起构成电容器。
(3)在上述(2)中,优选具备与上述电感器图案的第一端连接的第一端子、与上述电感器图案的第二端连接的第二端子、以及与上述电容器图案连接的第三端子。由此,能够将第一端子和第二端子作为在其间连接有电感器的端子使用,将第三端子作为与电感器连接的电容器的一端使用。
(4)在上述(3)中,优选在上述环状的电感器图案的上述第一端与上述第二端之间具有间隙,上述间隙和上述电容器图案的缝隙在俯视时重叠。由此,能够通过电容器图案的缝隙的位置规定在电感器图案与电容器图案之间分布而产生的电容器中的、连接于电感器的靠近第一端的位置的电容器与连接于靠近第二端的位置的电容器的电容比例。
(5)在上述(1)~(4)中的任一项中,优选上述环状的电感器图案设置于多个层,上述电容器图案配置于上述环状的电感器图案与上述环状的电感器图案之间的层。由此,能够用更少的电容器图案的层数与电感器一起构成电容器。
(6)在上述(1)~(4)中的任一项中,优选上述电容器图案设置于多个层,上述环状的电感器图案配置于上述电容器图案与上述电容器图案之间。由此,能够用更少的电容器图案的层数与电感器一起构成电容器。
(7)在上述(1)中,优选上述电容器由形成于相邻的2层的电容器图案构成。由此,能够使用在电容器图案彼此的对置部产生的电容作为主要的电容,能够以小面积得到规定的电容。
(8)在上述(7)中,优选上述环状的电感器图案设置于多个层,上述电容器图案配置于上述环状的电感器图案与上述环状的电感器图案之间的层。由此,由于各电感器图案配置于隔着电容器图案分离的位置,所以可抑制各电感器的耦合,并且容易小型化、轻薄化。
(9)在上述(1)~(8)中的任一项中,优选上述电感器图案以及上述电容器图案是形成于半导体基板的再布线层的薄膜导体图案。由此,可构成更薄的器件。
根据本实用新型,可构成具备Q值高的电感器的LC复合器件。
附图说明
图1是第一实施方式所涉及的LC复合器件101的导体图案部分的立体图。
图2是LC复合器件101的剖视图。
图3是本实施方式的LC复合器件101的电路图。
图4是第二实施方式所涉及的LC复合器件102的导体图案部分的立体图。
图5是本实施方式的LC复合器件102的电路图。
图6(A)是第三实施方式所涉及的LC复合器件103A的概念图,示出对置的2个导体图案。图6(B)是LC复合器件103A的电路图。
图7(A)是第三实施方式所涉及的LC复合器件103B的概念图,示出对置的2个导体图案。图7(B)是LC复合器件103B的电路图。
图8(A)、图8(B)、图8(C)是第四实施方式所涉及的LC复合器件104A、104B、104C的主要部分的形成于2层的导体图案的立体图。
图9是LC复合器件104A、104B、104C的电路图。
图10是第五实施方式所涉及的LC复合器件105的分解俯视图。
图11是LC复合器件105的电路图。
图12是表示第六实施方式所涉及的平滑电路对于处理器的连接构造的概念图。
图13是表示LC复合器件101的安装构造以及处理器芯片301的安装构造的图。
具体实施方式
以下,参照附图,举出几个具体的例子,来示出用于实施本实用新型的多个方式。在各图中,对同一位置标注同一附图标记。考虑到要点的说明或者理解的容易性,为了方便而分开示出实施方式,但能够进行不同的实施方式中示出的构成的局部置换或者组合。在第二实施方式以后,省略与第一实施方式共同的事项的描述,仅对不同点进行说明。特别是不依次在每个实施方式中提及相同的构成所起到的相同的作用效果。
《第一实施方式》
图1是第一实施方式所涉及的LC复合器件的导体图案部分的立体图。图2是LC复合器件的剖视图。均在厚度方向拉伸地描绘了各层的导体图案的形成区域。
如图2所表示那样,本实施方式所涉及的LC复合器件101构成于再布线层3,该再布线层3形成在半导体基板1表面的绝缘体层1S上。即,LC复合器件101由形成于再布线层3的薄膜电感器以及薄膜电容器构成。
在图1中,端子P11~P14、P2、P3是LC复合器件101的外部连接端子,但在图1中,概念性地强调表示电连接关系。这些端子P11~P14、P2、P3在图2所示的再布线层3的表面露出。
在再布线层3内形成有电感器图案11、12、13、14。另外,形成有电容器图案21A、21B、22A、22B、23A、23B。
电感器图案11、12、13、14是具有分别大致相等的尺寸的内外径,并且具有共同的中心轴CA的环状的导体图案。
电容器图案21A、21B、22A、22B、23A、23B由具有与电感器图案11、12、13、14大致相等的尺寸的内外径、并且环状的图案被一个缝隙SO分离的环状的导体图案构成。另外,这些电容器图案21A、21B、22A、22B、23A、23B具有与电感器图案11、12、13、14的中心轴CA共同的中心轴CA。
在电感器图案11、12、13、14各自的第一端连接有第一端子P11、P12、P13、P14。另外,在电感器图案11、12、13、14各自的第二端连接有第二端子P2。另外,电容器图案21B、22B、23B与第二端子P2连接,电容器图案21A、22A、23A与第三端子P3连接。
图3是本实施方式的LC复合器件101的电路图。在图3中,电感器L1、L2、L3、L4分别是由电感器图案11、12、13、14形成的电感器。另外,电容器C是由电容器图案21A、21B、22A、22B、23A、23B形成的电容器。
如图1所示,电容器图案21A、21B、22A、22B、23A、23B分别由环状的图案被一个缝隙SO分离的环状的导体图案构成、即不构成闭环。因此,即使由电感器图案11、12、13、14产生的磁通通过电容器图案21A、21B、22A、22B、23A、23B的内部,也不会在电容器图案21A、21B、22A、22B、23A、23B流过涡流。因此,电感器L1、L2、L3、L4的Q值几乎不会由于电容器图案21A、21B、22A、22B、23A、23B的存在而降低。
此外,不需要电感器图案11、12、13、14的中心轴和电容器图案21A、21B、22A、22B、23A、23B的中心轴完全共同。另外,电容器图案21A、21B、22A、22B、23A、23B也可以不具有与电感器图案11、12、13、14完全相等的尺寸的内外径。只要电感器图案11、12、13、14的形成区域和电容器图案21A、21B、22A、22B、23A、23B的形成区域是在俯视时大部分重叠的关系,就能够构成小型的LC复合器件。这里“大部分”例如是75%以上。
《第二实施方式》
在第二实施方式中,示出由在电感器图案与电容器图案之间产生的电容构成电容器的LC复合器件。
图4是第二实施方式所涉及的LC复合器件的导体图案部分的立体图。各层的导体图案的形成区域在厚度方向拉伸地描绘。
本实施方式涉及的LC复合器件102与第一实施方式的LC复合器件101同样地构成于半导体基板上的再布线层。
在图4中,端子P1、P2、P3是LC复合器件102的外部连接端子。在再布线层内形成有电感器图案11、12、13、14以及电容器图案21、22、23。电感器图案11、12、13、14经由层间连接导体V12、V23、V34连接,整体构成了约3.5匝的线圈。
电感器图案11的一端与第一端子P1连接,电感器图案14的一端与第二端子P2连接。电容器图案21、22、23与第三端子P3连接。
电容器图案21、22、23分别配置于电感器图案11、12、13、14之间的层。另外,电感器图案12、13分别配置于电容器图案21、22、23之间的层。因此,在电容器图案21与电感器图案11、12之间产生电容,在电容器图案22与电感器图案12、13之间产生电容,在电容器图案23与电感器图案13、14之间产生电容。
图5是本实施方式的LC复合器件102的电路图。虽然分布有在电感器图案11、12、13、14与电容器图案21、22、23之间产生的电容,但在图5中集中表示为常数电路。在图5中,电感器L是由电感器图案11、12、13、14形成的电感器。电容器C1、C2将在电感器图案11、12、13、14与电容器图案21、22、23之间产生的电容集中表示为常数元件。这样,若将第三端子P3与电路的接地(ground)连接,则构成具备串联连接在第一端子P1与第二端子P2之间的电感器L、和与接地并联连接的电容器(C1、C2)的LC复合器件102。该LC复合器件102能够作为低通滤波器或者平滑电路使用。
此外,不需要电感器图案11、12、13、14的中心轴和电容器图案21、22、23的中心轴完全共同。另外,电容器图案21、22、23也可以不具有与电感器图案11、12、13、14完全相等的尺寸的内外径。若电感器图案11、12、13、14和电容器图案21、22、23是相互对置的关系,则在电感器图案11、12、13、14与电容器图案21、22、23之间构成规定的电容器。即,上述内外径的尺寸的相同性以及上述中心轴的共同性在起到本实用新型的作用效果的范围内具有幅度。
《第三实施方式》
在第三实施方式中,示出规定在电感器图案与电容器图案之间产生的电容的分布,从而规定了分别并联连接在输入侧以及输出侧的电容器的电容的LC复合器件。
图6(A)是第三实施方式所涉及的LC复合器件103A的概念图,示出对置的2个导体图案。图6(B)是LC复合器件103A的电路图。
LC复合器件103A具备电感器图案11和电容器图案21。电感器图案11和电容器图案21与第一实施方式、第二实施方式的情况相同地平行对置。电感器图案11是约1匝的环状的导体图案。在电感器图案11的第一端连接有第一端子P1,在第二端连接有第二端子P2。电容器图案21由一部分被缝隙SO分离的环状的导体图案构成。在电容器图案21的一端连接有第三端子P3。
虽然分布有在电感器图案11与电容器图案21之间产生的电容,但在图6(B)中集中表示为常数电路。在图6(B)中,电感器L1是由电感器图案11形成的电感器。另外,电容器C13、C23是在电容器图案21与电感器图案11之间分别部分地产生的电容器。在电容器图案21中的远离第三端子P3的位置处,对于电容器串联地产生寄生电感器L21。由于电容器C13、C23的值根据缝隙SO的位置以及第三端子的连接位置而不同,所以能够通过该情况来规定LC器件的频率特性。另外,寄生电感器L21和电容器C13的串联LC电路也能够作为使其共振频率衰减的陷波滤波器利用。
图7(A)是第三实施方式所涉及的LC复合器件103B的概念图,示出对置的2个导体图案。图7(B)是LC复合器件103B的电路图。缝隙SO的位置以及第三端子P3的连接位置与图6(A)、图6(B)所示的LC复合器件103A不同。因此,LC复合器件103B的电路能够如图7(B)那样表示。
这样,可以通过根据在电容器图案形成的缝隙SO的位置以及第三端子的连接位置,规定从电感器的输入侧(第一端子P1侧)向接地并联连接的电容器、和从输出侧(第二端子P2侧)向接地并联连接的电容器的电容、寄生电感器的电感,来规定LC复合器件的频率特性。
《第四实施方式》
在第四实施方式中,示出具备设置有2个缝隙的电容器图案的LC复合器件的例子。
图8(A)、图8(B)、图8(C)是第四实施方式所涉及的LC复合器件104A、104B、104C的主要部分的形成于2层的导体图案的立体图。LC复合器件104A、104B、104C都包括电感器图案11和与其对置的电容器图案21、22。电感器图案11和电容器图案21、22平行对置。电感器图案11是约1匝的环状的导体图案。在电感器图案11的第一端连接有第一端子P1,在第二端连接有第二端子P2。电容器图案21、22由被缝隙SO1、SO2分离的环状的导体图案构成。在电容器图案21、22分别连接有第三端子P31、P32。
图9是LC复合器件104A、104B、104C的电路图。在图9中,电感器L是由电感器图案11形成的电感器。另外,电容器C1是在电容器图案21与电感器图案11之间产生的电容器,电容器C2是在电容器图案22与电感器图案11之间产生的电容器。
如图8(A)、图8(B)、图8(C)所示,LC复合器件104A、104B、104C的电容器图案21、22的缝隙SO1、SO2的位置不同。由于图9所示的电容器C1、C2是在电容器图案21、22与电感器图案11之间产生的电容器,所以能够根据缝隙SO1、SO2的位置设定电容器C1、C2的电容。
这样,可以通过根据形成于电容器图案的缝隙SO1、SO2的位置,规定向接地并联连接的电容器的电容,来规定LC复合器件的频率特性。
《第五实施方式》
在第五实施方式中,示出具备设置有2个缝隙的电容器图案并且规定了端子向电容器图案的连接位置的LC复合器件的例子。
图10是第五实施方式所涉及的LC复合器件105的分解俯视图。在基材S1的下表面形成有第一端子P1、第二端子P2以及接地端子GND。在基材S2形成有与接地端子GND导通的通孔V1、V3。在基材S3形成有电容器图案21、22、23。在基材S4形成有电感器图案11。
电感器图案11是矩形环状的导体图案。电容器图案21、22、23是具有与电感器图案11大致相等的尺寸的内外径并且为矩形环状的导体图案。电容器图案21、22、23被缝隙SO1、SO2分离。电感器图案11和电容器图案21、22、23在俯视时重叠。
电容器图案21、23在它们的规定位置经由通孔V1、V3与接地端子GND连接。
图11是LC复合器件105的电路图。这里,电感器L111、L112、L113是由电感器图案11形成的电感器。另外,电容器C11、C12是在电容器图案21与电感器图案11之间产生的电容器。同样,电容器C31、C32是在电容器图案23与电感器图案11之间产生的电容器。电感器L211、L212是由电容器图案21形成的寄生电感器,电感器L231、L232是由电容器图案23形成的寄生电感器。这样,由串联连接在第一端子P1与第二端子P2之间的电感器L111、L112、L113和向接地并联连接的电容器C11、C12、C31、C32基本上构成低通滤波器或者平滑电路。电容器C11、C12、C31、C32的值由缝隙SO1、SO2的位置以及通孔V1、V3的位置规定。
上述电容器C11、C12、寄生电感器L211、L212由缝隙SO1的位置以及通孔V1的位置规定。同样,电容器C31、C32、寄生电感器L231、L232由缝隙SO2的位置以及通孔V3的位置规定。由电容器C11和电感器L211构成的LC电路、由电容器C12和电感器L212构成的LC电路、由电容器C31和电感器L231构成的LC电路、由电容器C32和电感器L231构成的LC电路分别作为陷波滤波器发挥作用。
因此,能够根据缝隙SO1、SO2的位置以及通孔V1、V3的位置规定LC复合器件的频率特性。
《第六实施方式》
在第六实施方式中,示出在处理器连接有LC复合器件的例子。
图12是表示第六实施方式所涉及的平滑电路向处理器的连接构造的概念图。处理器芯片301例如是应用处理器的芯片,具备开关电源电路的开关电路301D。开关电路301D包括DC/DC转换器的开关元件以及其开关控制电路。LC复合器件101设置于处理器芯片301的外部,经由布线图案与开关电路301D连接。
图13是表示LC复合器件101的安装构造以及处理器芯片301的安装构造的图。处理器芯片301是裸芯片状态的集成电路,在外部连接用的多个焊盘安装有焊球SB。另外,在与上述电源电路连接的焊盘安装有LC复合器件101。安装有焊球以及LC复合器件101的处理器芯片301被安装于印刷布线板401。
最后,上述实施方式的说明的所有点都是例示,不是限制性的内容。对于本领域技术人员来说能够适当地变形以及变更。本实用新型的范围不由上述的实施方式示出,而由技术方案示出。并且,本实用新型的范围包含有与技术方案等同的范围内的根据实施方式的变更。
附图标记说明
C、C1、C2…电容器;C11、C12、C13、C23、C31、C32…电容器;CA…中心轴;GND…接地端子;L,L1、L2、L3、L4…电感器;L111、L112、L113…电感器;L211、L212…寄生电感器;L231、L232…寄生电感器;L21…寄生电感器;P1、P11、P12、P13、P14…第一端子;P2…第二端子;P3、P31、P32…第三端子;S1~S4…基材;SB…焊球;SO、SO1、SO2…缝隙;V1、V3…通孔;V12、V23、V34…层间连接导体;1…半导体基板;1S…绝缘体层;3…再布线层;11、12、13、14…电感器图案;21、22、23…电容器图案;21A、21B、22A、22B、23A、23B…电容器图案;101、102、105…LC复合器件;103A、103B…LC复合器件;104A、104B、104C…LC复合器件;301…处理器芯片;301D…开关电路;401…印刷布线板。
Claims (8)
1.一种LC复合器件,具备绝缘体基板和形成于上述绝缘体基板的电感器以及电容器,其特征在于,
上述电感器包括具有第一端和第二端的环状的电感器图案,
上述电容器构成为包括电容器图案,该电容器图案具有与上述环状的电感器图案大致相等的尺寸的内外径,并且是环状的图案被一个以上缝隙分离的形状,并且,上述电容器具有与上述电感器图案的中心轴共同的中心轴,
上述环状的电感器图案设置于多个层,
上述电容器图案配置于上述环状的电感器图案与上述环状的电感器图案之间的层。
2.根据权利要求1所述的LC复合器件,其特征在于,
上述电容器是在上述电感器图案与上述电容器图案之间产生的电容。
3.根据权利要求2所述的LC复合器件,其特征在于,
上述LC复合器件具备与上述电感器图案的第一端连接的第一端子、与上述电感器图案的第二端连接的第二端子、以及与上述电容器图案连接的第三端子。
4.根据权利要求3所述的LC复合器件,其特征在于,
在上述环状的电感器图案的上述第一端与上述第二端之间具有间隙,
上述间隙和上述电容器图案的缝隙在俯视时重叠。
5.根据权利要求1~4中的任一项所述的LC复合器件,其特征在于,
上述电容器图案设置于多个层,
上述环状的电感器图案配置于上述电容器图案与上述电容器图案之间。
6.根据权利要求1所述的LC复合器件,其特征在于,
上述电容器由形成于相邻的2层的电容器图案构成。
7.根据权利要求1~4、6中的任一项所述的LC复合器件,其特征在于,
上述电感器图案以及上述电容器图案是形成于半导体基板的再布线层的薄膜导体图案。
8.根据权利要求5所述的LC复合器件,其特征在于,
上述电感器图案以及上述电容器图案是形成于半导体基板的再布线层的薄膜导体图案。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015226886 | 2015-11-19 | ||
JP2015-226886 | 2015-11-19 | ||
PCT/JP2016/083747 WO2017086283A1 (ja) | 2015-11-19 | 2016-11-15 | Lc複合デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208141948U true CN208141948U (zh) | 2018-11-23 |
Family
ID=58718884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201690001306.1U Active CN208141948U (zh) | 2015-11-19 | 2016-11-15 | Lc复合器件 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6665865B2 (zh) |
CN (1) | CN208141948U (zh) |
WO (1) | WO2017086283A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101823232B1 (ko) | 2016-04-06 | 2018-01-29 | 삼성전기주식회사 | 공통 모드 필터 |
EP3514828B1 (en) * | 2018-01-19 | 2021-08-25 | Socionext Inc. | Semiconductor integrated circuitry |
TWI659441B (zh) * | 2018-12-28 | 2019-05-11 | 國家中山科學研究院 | 用於毫米波頻段之多層交錯式電容陣列 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04225511A (ja) * | 1990-12-27 | 1992-08-14 | Murata Mfg Co Ltd | Lc複合部品 |
JP2606363Y2 (ja) * | 1992-06-10 | 2000-10-23 | 太陽誘電株式会社 | 積層lcフィルタ |
JP3275416B2 (ja) * | 1993-01-29 | 2002-04-15 | 株式会社村田製作所 | 積層型lcフィルタ |
JP2001044778A (ja) * | 1999-07-27 | 2001-02-16 | Fuji Electric Co Ltd | 複合電子部品 |
JP2004079973A (ja) * | 2002-08-22 | 2004-03-11 | Mitsubishi Materials Corp | Lc複合部品 |
JP2004221735A (ja) * | 2003-01-10 | 2004-08-05 | Murata Mfg Co Ltd | 伝送線路型ノイズフィルタおよびその製造方法 |
JP4682890B2 (ja) * | 2006-03-23 | 2011-05-11 | 三菱マテリアル株式会社 | 積層型ノイズフィルタ |
JP2010141643A (ja) * | 2008-12-12 | 2010-06-24 | Toko Inc | 積層型電子部品 |
JP5994108B2 (ja) * | 2012-11-27 | 2016-09-21 | パナソニックIpマネジメント株式会社 | コモンモードノイズフィルタ |
JP6578719B2 (ja) * | 2015-04-14 | 2019-09-25 | Tdk株式会社 | コイルとコンデンサを含む積層複合電子部品 |
-
2016
- 2016-11-15 WO PCT/JP2016/083747 patent/WO2017086283A1/ja active Application Filing
- 2016-11-15 JP JP2017551868A patent/JP6665865B2/ja active Active
- 2016-11-15 CN CN201690001306.1U patent/CN208141948U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017086283A1 (ja) | 2017-05-26 |
JPWO2017086283A1 (ja) | 2018-08-23 |
JP6665865B2 (ja) | 2020-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101070077B1 (ko) | 소형 복합 트랜스포머 | |
JP5029726B2 (ja) | コモンモードノイズフィルタ | |
US20160078997A1 (en) | Inductor array chip and board having the same | |
US10560066B2 (en) | Electronic component | |
CN208141948U (zh) | Lc复合器件 | |
JP6254071B2 (ja) | コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置 | |
JP6501424B2 (ja) | ノイズ除去フィルタ | |
WO2015037374A1 (ja) | インダクタおよび帯域除去フィルタ | |
TWI280678B (en) | Lowpass filter formed in multi-layer ceramic | |
CN108063606A (zh) | 层叠型滤波器 | |
US11139238B2 (en) | High Q factor inductor structure | |
KR101565705B1 (ko) | 인덕터 | |
JP2017216401A (ja) | 電子部品 | |
US20170222616A1 (en) | Branching filter | |
JP5360130B2 (ja) | コモンモードノイズフィルタ | |
US10784834B2 (en) | Lamination type LC filter array | |
KR102494322B1 (ko) | 코일 부품 | |
TW201611403A (zh) | 諧波抑制濾波電路 | |
JP6288472B2 (ja) | 平衡不平衡変換器 | |
JPWO2019003722A1 (ja) | バラン | |
WO2016072403A1 (ja) | コネクタモジュール | |
JP2012182285A (ja) | コイル部品 | |
US10009011B1 (en) | Impedance matching circuit of power amplifier | |
JP2010124270A (ja) | ノイズフィルタ | |
WO2017043321A1 (ja) | 積層型lcフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |