KR101565705B1 - 인덕터 - Google Patents
인덕터 Download PDFInfo
- Publication number
- KR101565705B1 KR101565705B1 KR1020140103508A KR20140103508A KR101565705B1 KR 101565705 B1 KR101565705 B1 KR 101565705B1 KR 1020140103508 A KR1020140103508 A KR 1020140103508A KR 20140103508 A KR20140103508 A KR 20140103508A KR 101565705 B1 KR101565705 B1 KR 101565705B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- conductor pattern
- ceramic sheet
- conductor
- primary
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 113
- 239000004020 conductor Substances 0.000 claims description 179
- 238000000034 method Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2847—Sheets; Strips
- H01F27/2852—Construction of conductive connections, of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
Abstract
본 발명은, 1,2차 코일의 전자기적 결합을 강화하기 위하여, 1차 도체패턴이 형성된 제1 세라믹 시트와 2차 도체패턴이 형성된 제2 세라믹 시트가 교대로 적층된 세라믹 본체와, 상기 제2 세라믹 시트를 관통하며, 상기 1차 도체패턴을 연결하는 제1 비아, 그리고 상기 제1 세라믹 시트를 관통하며, 상기 2차 도체패턴을 연결하는 제2 비아를 포함하는 인덕터를 제공한다.
Description
본 발명은 인덕터에 관한 것으로, 보다 상세하게는, 적층형 인덕터에 관한 것이다.
인덕터는 저항, 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중의 하나로, 주로 전자기기 내 DC-DC 컨버터와 같은 전원회로에 실장되어, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 폭넓게 사용되고 있다. 특히, 최근에는 IT 기술의 발전과 더불어 전자기기의 소형화 및 박막화에 따라 적층형 구조의 인덕터의 수요가 늘어나고 있다.
한편, 인덕터 내에 전자기적으로 결합하는 1,2차 코일을 구비시킨 Coupled Array 구조을 통해 인덕터 전류를 크게 줄여 효율을 개선시킬 수 있다. 또한 낮은 주파수에서 스위치가 동작하므로 스위칭 손실(Switching Loss)도 줄이는 효과가 있다.
그리고, 이러한 Coupled Array 구조에서는 1,2차 코일의 결합 정도에 따라 자화 인덕턴스(Magnetizing Inductance)와 누설 인덕턴스(Leakage Inductance)가 발생하게 되는데, 두 코일의 위상차는 180도가 되고 자속이 결합되므로 실제 리플(Ripple) 전류는 주파수의 2배가 되는 효과를 가지게 된다.
본 발명은 1,2차 코일의 전자기적 결합을 보다 강화하고, 같은 공간 내 1,2차 코일을 배치하여 소형화에 유리한 인덕터를 제공하는데 목적이 있다.
또한, 본 발명은, 동일 형상의 패턴을 가지는 도체패턴으로 사용하여 생산의 효율성을 높일 수 있는 인덕터를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 세라믹 본체 내부에 1차 코일과 2차 코일이 구비된 인덕터에 있어서, 상기 1차 코일 및 2차 코일은 비아를 통해 연결된 다층의 도체패턴으로 이루어지되, 상기 1차 코일을 이루는 도체패턴과 상기 2차 코일을 이루는 도체패턴이 교대로 적층된 인덕터를 제공한다.
여기서, 상기 1차 코일을 이루는 도체패턴 즉, 1차 도체패턴은 제1 세라믹 시트 상에 형성되고, 상기 2차 코일을 이루는 도체패턴 즉, 2차 도체패턴은 제2 세라믹 시트 상에 형성되며, 상기 1차 도체패턴을 연결하는 제1 비아는 상기 제2 세라믹 시트를 관통하도록 구성되고, 상기 2차 도체패턴을 연결하는 제2 비아는 상기 제2 세라믹 시트를 관통하도록 구성된다.
또한, 상기 제2 세라믹 시트에는 제1 비아의 관통 지점으로, 2차 도체패턴과 떨어진 지점에 제2 비아홀이 형성되고, 상기 제1 세라믹 시트에는 제2 비아의 관통 지점으로, 1차 도체패턴과 떨어진 지점에 제1 비아홀이 형성된 인덕터를 제공한다.
한편, 도체패턴의 패턴 형상의 개수를 최소화하는 수단으로서 본 발명은, 홀수 층의 1차 도체패턴끼리 같은 패턴을 갖고, 짝수 층의 1차 도체패턴끼리 같은 패턴을 가는 인덕터를 제공한다. 또한, 같은 구조로서, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖는 인덕터를 제공한다. 나아가, 홀수 층의 1차 도체패턴과 짝수 층의 2차 도체패턴이 대각선 방향으로 대칭되고, 짝수 층의 1차 도체패턴과 홀수 층의 2차 도체패턴이 대각선 방향으로 대칭되는 인덕터를 제공한다.
본 발명의 인덕터에 따르면, 1차 코일과 2차 코일을 이루는 각 패턴, 즉 1차 도체패턴과 2차 도체패턴이 같은 공간 내에 번갈아 배치됨으로써 자기적 결합 특성이 보다 강화된다. 또한, 각각의 코일이 별도의 공간에 개별적으로 형성되는 구조에 비해 부품 전체의 부피를 크게 줄일 수 있어 소형화 구현에 유리하다.
본 발명의 인덕터에 따르면, 1차 도체패턴과 2차 도체패턴에 우회 패턴을 적용하여 1차 도체패턴과 제2 비아, 그리고 2차 도체패턴과 제1 비아 사이의 단락을 방지하고, 동시에 고(高) 인덕턴스를 구현한다.
본 발명의 인덕터에 따르면, 홀수 층의 1차 도체패턴과 짝수 층의 2차 도체패턴이 대각선 방향으로 대칭되고, 짝수 층의 1차 도체패턴과 홀수 층의 2차 도체패턴이 대각선 방향으로 대칭되므로, 패턴 형상에 따른 도체패턴의 종류를 최소화하여 생산 효율을 향상시킬 수 있다.
도 1은 본 발명에 따른 인덕터의 사시도
도 2는 본 발명에 따른 인덕터의 분해 사시도
도 3은 본 발명에 포함된 제1 내지 제7 세라믹 시트의 평면도로서, 도 3(a)는 리드패턴이 형성된 제3 세라믹 시트의 평면도, 도 3(b) 내지 도 3(e)는 는 1차 도체패턴이 형성된 제1 세라믹 시트의 평면도, 도 3(f)는 리드패턴이 형성된 제5 세라믹 시트의 평면도이고, 도 3(g)는 리드패턴이 형성된 제4 세라믹 시트의 평면도, 도 3(h) 내지 도 3(k)는 2차 도체패턴이 형성된 제2 세라믹 시트의 평면도, 도 3(l)는 리드패턴이 형성된 제6 세라믹 시트의 평면도, 마지막으로 도 3(m)은 최상층에 적층되는 제7 세라믹 시트의 평면도
도 2는 본 발명에 따른 인덕터의 분해 사시도
도 3은 본 발명에 포함된 제1 내지 제7 세라믹 시트의 평면도로서, 도 3(a)는 리드패턴이 형성된 제3 세라믹 시트의 평면도, 도 3(b) 내지 도 3(e)는 는 1차 도체패턴이 형성된 제1 세라믹 시트의 평면도, 도 3(f)는 리드패턴이 형성된 제5 세라믹 시트의 평면도이고, 도 3(g)는 리드패턴이 형성된 제4 세라믹 시트의 평면도, 도 3(h) 내지 도 3(k)는 2차 도체패턴이 형성된 제2 세라믹 시트의 평면도, 도 3(l)는 리드패턴이 형성된 제6 세라믹 시트의 평면도, 마지막으로 도 3(m)은 최상층에 적층되는 제7 세라믹 시트의 평면도
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 다수형도 포함한다. 또한, 본 명세서에서 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
한편, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니고, 예컨대, 본 발명의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 또한, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 인덕터의 사시도이고, 도 2는 본 발명에 따른 인덕터의 분해 사시도, 그리고 도 3은 본 발명에 포함된 제1 내지 제7 세라믹 시트의 평면도로서, 도 3(a)는 리드패턴이 형성된 제3 세라믹 시트의 평면도, 도 3(b) 내지 도 3(e)는 는 1차 도체패턴이 형성된 제1 세라믹 시트의 평면도, 도 3(f)는 리드패턴이 형성된 제5 세라믹 시트의 평면도이고, 도 3(g)는 리드패턴이 형성된 제4 세라믹 시트의 평면도, 도 3(h) 내지 도 3(k)는 2차 도체패턴이 형성된 제2 세라믹 시트의 평면도, 도 3(l)는 리드패턴이 형성된 제6 세라믹 시트의 평면도, 마지막으로 도 3(m)은 최상층에 적층되는 제7 세라믹 시트의 평면도이다.
도 1 내지 도 3을 참조하면, 본 발명에 따른 인덕터(100)는, 세라믹 본체(110)와, 상기 세라믹 본체(110) 내부에 구비된 1차 도체패턴(120)과 2차 도체패턴(130)을 포함한다. 참고로, 상기 1차 도체패턴(120)과 2차 도체패턴(130)은 같은 금속으로 이루어지나 발명의 명확한 설명을 위해 구분하여 도시하였음을 미리 밝혀둔다.
상기 세라믹 본체(110)는 소정의 칩 사이즈, 예컨대 2012(2.0mm×1.2mm×1.2mm), 1005(1.0mm×0.5mm×0.5mm), 0603(0.6mm×0.3mm×0.3mm), 0402(0.4mm×0.2mm×0.2mm) 등에 상응하는 크기로 제작되는 세라믹 소재의 육면체로서, Fe-Ni-Zn 산화물계, Fe-Ni-Zn-Cu 산화물계, 또는 Fe, Ni, Fe-Ni(Permalloy) 등의 금속계 페라이트를 주성분으로 하는 세라믹 시트가 복수 개 적층된 후 가압·소결에 의해 완성된다. 따라서, 인접하는 세라믹 시트 사이는 그 경계를 구별할 수 없을 정도로 일체화되어 상기 세라믹 본체(110)를 형성한다.
구체적으로, 상기 세라믹 시트는, 1차 도체패턴(120)이 형성된 제1 세라믹 시트(111)와 2차 도체패턴(130)이 형성된 제2 세라믹 시트(112)로 구성되며, 상기 제1 세라믹 시트(111)와 제2 세라믹 시트(112)는 교대로 적층된다.
상기 1차 도체패턴(120)과 2차 도체패턴(130)은 전도성이 우수한 Ni, Al, Fe, Cu, Ti, Cr, Au, Ag, Pd, Pt 중에서 선택되는 어느 하나 이상의 재질로 이루어지는 코일 패턴의 금속배선으로, 각각 제1 세라믹 시트(111) 및 제2 세라믹 시트(112) 위에 스크린 인쇄법 등으로 형성될 수 있다.
상기 1차 도체패턴(120)은 도전성 비아를 통해 각 층이 전기적으로 연결되어 나선상(螺旋狀)으로 주회하는 1차 코일을 형성하며, 상기 2차 도체패턴(130) 역시 도전성 비아를 통해 각 층이 전기적으로 연결되어 2차 코일을 형성한다.
여기서, 1,2차 코일의 양 단은 외부연결용 세라믹 시트에 형성된 리드패턴(140)과 연결된다. 즉, 최상층의 1차 도체패턴(120) 즉, 도 3(e)의 제1 세라믹 시트(111)에 형성된 1차 도체패턴(120)은, 제5 세라믹 시트(115)에 형성된 리드패턴(140)과 연결되고, 최상층의 2차 도체패턴(130) 즉, 도 3(k)의 제2 세라믹 시트(112)에 형성된 2차 도체패턴(130)은, 제6 세라믹 시트(116)에 형성된 리드패턴(140)과 연결된다. 상기 제5 및 제6 세라믹 시트(115,116)에 형성된 리드패턴(140)은 그 단부가 세라믹 본체(110) 측면에 노출되어 외부단자(150)와 연결된다.
그리고, 최하층의 1차 도체패턴(120) 즉, 도 3(b)의 제1 세라믹 시트(111)에 형성된 1차 도체패턴(120)은, 제3 세라믹 시트(113)에 형성된 리드패턴(140)과 연결되고, 최하층의 2차 도체패턴(130) 즉, 도 3(h)의 제2 세라믹 시트(112)에 형성된 2차 도체패턴(130)은, 제4 세라믹 시트(114)에 형성된 리드패턴(140)과 연결된다.
상기 제3 및 제4 세라믹 시트(113,114)에 형성된 리드패턴(140)의 단부 역시 세라믹 본체(110) 측면에 노출되어 외부단자(150)와 연결되며, 이를 통해, 1차 도체패턴(120)으로 구성되는 1차 코일은 상기 제3 세라믹 시트(113)의 리드패턴(140)과 제5 세라믹 시트(115)의 리드패턴(140)을 통해 입,출력단이 되는 외부단자(150)와 연결되어 외부와 전기적으로 도통된다. 마찬가지로, 2차 도체패턴(130)으로 구성되는 2차 코일은 상기 제4 세라믹 시트(114)의 리드패턴(140)과 제6 세라믹 시트(116)의 리드패턴(140)을 통해 입,출력단이 되는 외부단자(150)와 연결되어 외부와 전기적으로 도통된다.
한편, 외부로부터의 보호를 위해, 상기 제6 세라믹 시트(116) 위에는 아무런 패턴이 없는 제7 세라믹 시트(117)가 추가로 적층될 수 있다. 본 실시예에서는 상기 제7 세라믹 시트(117)가 한 층으로 구성되어 있으나, 이는 하나의 예시에 불과한 것으로 상기 제7 세라믹 시트(117)는 다층으로 구성될 수 있으며, 또한 제3 세라믹 시트(113)의 하부에도 배치될 수 있다.
상기 제1 세라믹 시트(111)와 제2 세라믹 시트(112)가 교대로 적층됨에 따라 상기 1차 도체패턴(120)과 2차 도체패턴(130) 역시 제1 세라믹 시트(111) 또는 제2 세라믹 시트(112)를 사이에 두고 교대로 적층된다. 즉, 상층의 1차 도체패턴(120)과 하층의 1차 도체패턴(120) 사이에는 2차 도체패턴(130)이 형성된 제2 세라믹 시트(112)가 배치되며, 상층의 2차 도체패턴(130)과 하층의 2차 도체패턴(130) 사이에는 1차 도체패턴(120)이 형성된 제1 세라믹 시트(111)가 배치되는 구조가 된다.
따라서, 각 층의 1차 도체패턴(120)을 연결하는 비아 즉, 제1 비아(121,122)는 상층의 1차 도체패턴(120)과 하층의 1차 도체패턴(120) 사이에 배치된 제2 세라믹 시트(112)를 관통하고, 각 층의 2차 도체패턴(130)을 연결하는 비아 즉, 제2 비아(131,132)는 상층의 2차 도체패턴(130)과 하층의 2차 도체패턴(130) 사이에 배치된 제1 세라믹 시트(111)를 관통하게 된다. 참고로, 제1 비아(121,122)와 제2 비아(131,132)는 도 1에서 각 층의 도체패턴을 연결하는 점선으로서 대체하여 도시하였음을 밝혀둔다.
상기 제2 세라믹 시트(112)에는 2차 도체패턴(130)과 떨어진 지점에 제2 비아홀(112a)이 형성되고, 제1 비아(121,122)는 상기 제2 비아홀(112a)을 관통한다. 이에 따라, 상기 제1 비아(121,122)는 2차 도체패턴(130)과 접촉하지 않고 1차 도체패턴(120)만을 연결하여 1차 코일을 형성한다. 또한, 같은 구조로서, 상기 제1 세라믹 시트(111)에는 1차 도체패턴(120)과 떨어진 지점에 제1 비아홀(111a)이 형성되고, 제2 비아(131,132)는 상기 제1 비아홀(111a)을 관통함으로써 1차 도체패턴(120)과 접촉하지 않고 2차 도체패턴(130)만을 연결하여 2차 코일을 형성한다.
이처럼, 본 발명에서는 1차 코일과 2차 코일을 이루는 각 패턴, 즉 1차 도체패턴(120)과 2차 도체패턴(130)이 같은 공간 내에 번갈아 배치됨으로써 자기적 결합 특성이 보다 강화되며, 또한 각각의 코일이 별도의 공간에 개별적으로 형성되는 구조에 비해 부품 전체의 부피를 크게 줄일 수 있어 소형화 구현에 유리하다.
상기 1차 도체패턴(120) 및 2차 도체패턴(130)은 코일 형상으로 형성되므로, 1,2차 도체패턴(120,130)의 양 단부는 코일의 중심으로부터 가까운 내측단부(120a,130a)와, 코일의 중심으로부터 멀리 위치한 외측단부(120b,130b)로 구성된다. 따라서, 상기 제1 비아(121,122)는 1차 도체패턴(120)의 내측단부(120a)끼리를 연결하는 내측 비아(121)와, 1차 도체패턴(120)의 외측단부(120b)끼리를 연결하는 외측 비아(122)로 구성되고, 상기 내측 비아(121)와 외측 비아(122)는 층을 바꾸어 1차 도체패턴(120)을 연결한다. 예를 들어, n층의 1차 도체패턴(120)은 바로 밑의 (n-1)층의 1차 도체패턴(120)과 내측 비아(121)를 통해 연결되고, 상기 (n-1)층의 1차 도체패턴(120)은 바로 밑의 (n-2)층의 1차 도체패턴(120)과 외측 비아(122)를 통해 연결된다.
마찬가지로, 상기 제2 비아(131,132)는 2차 도체패턴(130)의 내측단부(130a)끼리를 연결하는 내측 비아(131)와, 2차 도체패턴(130)의 외측단부(130b)끼리를 연결하는 외측 비아(132)로 구성되고, 상기 내측 비아(131)와 외측 비아(132)는 층을 바꾸어 2차 도체패턴(130)을 연결한다.
이와 같은 구조에 따라, 제1 비아의 내측 비아(121)가 관통하는 비아홀(112a), 예를 들어 상기 n층의 1차 도체패턴(120)과 (n-1)층의 1차 도체패턴(120) 사이에 배치되는 제2 세라믹 시트(112)에 형성된 비아홀(112a)은 2차 도체패턴(130)의 안쪽에 위치하게 된다. 그리고, 제1 비아의 외측 비아(122)가 관통하는 비아홀(112a), 예를 들어 상기 (n-1)층의 1차 도체패턴(120)과 (n-2)층의 1차 도체패턴(120) 사이에 배치되는 제2 세라믹 시트(112)에 형성된 비아홀(112a)은 2차 도체패턴(130)의 바깥쪽에 위치하게 된다.
또한, 같은 구조로서, 제2 비아의 내측 비아(131)가 관통하는 비아홀(111a)은 제1 세라믹 시트(111)에서 1차 도체패턴(120)의 안쪽에 위치하고, 제2 비아의 외측 비아(132)가 관통하는 비아홀(111a)은 제1 세라믹 시트(111)에서 1차 도체패턴(120)의 바깥쪽에 위치하게 된다.
이처럼, 상기 제1 비아의 내측 비아(121)나 제2 비아의 내측 비아(131)는 제2 세라믹 시트(112)나 제1 세라믹 시트(111)의 중심부 근처를 관통하기 때문에 2차 도체패턴(130)이나 1차 도체패턴(120)과 접촉될 우려가 없다. 그러나, 제1 비아의 외측 비아(122)와 제2 비아의 외측 비아(132)의 경우 세라믹 시트의 가장자리를 관통하기 때문에 2차 도체패턴(130) 또는 1차 도체패턴(120)과 접촉될 우려가 있다. 물론, 1차 도체패턴(120)과 2차 도체패턴(130)의 크기를 작게하여(즉, 코일의 단면적을 작게하여) 마진부를 크게 형성하면 이러한 접촉 우려는 없으나, 그리하면 인덕턴스의 저하를 피할 수 없게 된다.
따라서, 상기 2차 도체패턴(130)은 제1 비아의 관통 부위, 구체적으로 제1 비아의 외측 비아(122)가 관통하는 모서리 부위에서 제1 비아의 외측 비아(122)를 우회하는 패턴을 가지도록 형성된다. 마찬가지로, 상기 1차 도체패턴(130)은 제2 비아의 관통 부위, 구체적으로 제2 비아의 외측 비아(132)가 관통하는 모서리 부위에서 제2 비아의 외측 비아(132)를 우회하는 패턴을 가지도록 형성된다.
이러한 우회 패턴은 여러가지 형태로 형성될 수 있다. 예컨대, 도 3에 도시된 것처럼, 1차 도체패턴(120)과 2차 도체패턴(130)의 모서리를 계단 형태로 절곡되게 하여 제1 비아의 외측 비아(122) 또는 제2 비아의 외측 비아(132)와의 접촉을 방지할 수 있다. 다만, 이는 하나의 예시에 불과할 뿐이고, 제1 비아의 외측 비아(122), 제2 비아의 외측 비아(132)와 접촉되지 않는 형태라면 어떠한 패턴이든 적용 가능하다.
이처럼, 본 발명에서는 1차 도체패턴(120)과 2차 도체패턴(130)을 크게 형성하되(즉, 코일의 단면적이 넓게 되도록 형성하되) 제1 비아의 외측 비아(122) 또는 제2 비아의 외측 비아(132)가 지나가는 부위에 우회 패턴을 적용함으로써, 제1 비아의 외측 비아(122)와 2차 도체패턴(130) 사이, 그리고 제2 비아의 외측 비아(132)와 1차 도체패턴(120) 사이의 접촉을 방지하면서도 고(高) 인덕턴스를 구현할 수 있다.
한편, 상기 1차 도체패턴(120)은 홀수 층의 1차 도체패턴(120)과 짝수 층의 1차 도체패턴(120)으로 구분되는데, 홀수 층의 1차 도체패턴(120)끼리 같은 패턴을 갖고, 짝수 층의 1차 도체패턴(120)끼리 같은 패턴을 갖는다. 예를 들어, 홀수 층의 1차 도체패턴(120) 즉, 도 3(b)와 도 3(d)의 제1 세라믹 시트(111)에 형성된 1차 도체패턴(120)은, 도 3에 도시된 것처럼, 제1 세라믹 시트(111)의 중심부 근방에 형성된 내측단부(120a)를 시작점으로 제1 세라믹 시트(111)의 가장자리를 따라 배선되어 제1 세라믹 시트(111)의 모서리 근방에 형성된 외측단부(120b)에서 끝난는 패턴을 갖는다.
그리고, 짝수 층의 1차 도체패턴(120) 즉, 도 3(c)와 도 3(e)의 제1 세라믹 시트(111)에 형성된 1차 도체패턴(120)은 상기 홀수 층의 1차 도체패턴(120)이 끝나는 지점을 시작점으로 하고, 홀수 층의 1차 도체패턴(120)이 시작하는 지점을 끝점으로 하여 제1 세라믹 시트(111)의 가장자리를 따라 배선되되, 제2 비아의 외측 비아(132)가 지나가는 모서리 부위에서 계단형으로 절곡되는 패턴을 갖는다.
그리고, 이와 같은 구조는 2차 도체패턴(130)에도 그대로 적용되어, 홀수 층의 2차 도체패턴(130) 즉, 도 3(h)와 도 3(j)의 제2 세라믹 시트(112)에 형성된 2차 도체패턴(130)끼리 같은 패턴을 갖고, 짝수 층의 2차 도체패턴(130) 즉, 도 3(i)와 도 3(k)의 제2 세라믹 시트(112)에 형성된 2차 도체패턴(130)끼리 같은 패턴을 갖는다.
이때, 상기 홀수 층의 1차 도체패턴(120)과 짝수 층의 2차 도체패턴(130)은 대각선 방향으로 대칭되고, 짝수 층의 1차 도체패턴(120)과 홀수 층의 2차 도체패턴(130)은 대각선 방향으로 대칭된다. 즉, 도 3에 도시된대로, 홀수 층의 1차 도체패턴(120)을 180도 회전하면 짝수 층의 2차 도체패턴(130)이 되고, 마찬가지로 짝수 층의 1차 도체패턴(120)을 180도 회전하면 홀수 층의 2차 도체패턴(130)이 된다. 이에 따라, 홀수 층의 1차 도체패턴(120)을 짝수 층의 2차 도체패턴(130)으로 그대로 사용할 수 있고, 또한 짝수 층의 1차 도체패턴(120)을 홀수 층의 2차 도체패턴(130)으로 그대로 사용할 수 있어, 제조 시 두 개의 패턴 형상으로 1,2차 도체패턴(120,130)을 모두 제작할 수 있어 생산 효율을 크게 높일 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100: 본 발명에 따른 인덕터 110: 세라믹 본체
111: 제1 세라믹 시트 112: 제2 세라믹 시트
113: 제3 세라믹 시트 114: 제4 세라믹 시트
115: 제5 세라믹 시트 116: 제6 세라믹 시트
117: 제7 세라믹 시트 111a: 제1 비아홀
112a: 제2 비아홀 120: 1차 도체패턴
121,122: 제1 비아 130: 2차 도체패턴
131,132: 제2 비아 140: 리드패턴
150: 외부단자
111: 제1 세라믹 시트 112: 제2 세라믹 시트
113: 제3 세라믹 시트 114: 제4 세라믹 시트
115: 제5 세라믹 시트 116: 제6 세라믹 시트
117: 제7 세라믹 시트 111a: 제1 비아홀
112a: 제2 비아홀 120: 1차 도체패턴
121,122: 제1 비아 130: 2차 도체패턴
131,132: 제2 비아 140: 리드패턴
150: 외부단자
Claims (11)
1차 도체패턴이 형성된 제1 세라믹 시트와 2차 도체패턴이 형성된 제2 세라믹 시트가 교대로 적층된 세라믹 본체;
상기 제2 세라믹 시트를 관통하며, 상기 1차 도체패턴을 연결하는 제1 비아;
상기 제1 세라믹 시트를 관통하며, 상기 2차 도체패턴을 연결하는 제2 비아;
상기 1차 및 2차 도체패턴 중 최상층의 1차 도체패턴 및 2차 도체패턴, 그리고 최하층의 1차 도체패턴 및 2차 도체패턴과 각각 연결되는 리드패턴이 형성된 외부연결용 세라믹 시트; 및
상기 세라믹 본체 측면에 구비된 외부전극;을 포함하며,
상기 1차 도체패턴은 상기 제2 비아의 관통 부위에서 상기 제2 비아를 우회하는 패턴을 갖고, 상기 2차 도체패턴은 상기 제1 비아의 관통 부위에서 상기 제1 비아를 우회하는 패턴을 갖는, 인덕터.
상기 제2 세라믹 시트를 관통하며, 상기 1차 도체패턴을 연결하는 제1 비아;
상기 제1 세라믹 시트를 관통하며, 상기 2차 도체패턴을 연결하는 제2 비아;
상기 1차 및 2차 도체패턴 중 최상층의 1차 도체패턴 및 2차 도체패턴, 그리고 최하층의 1차 도체패턴 및 2차 도체패턴과 각각 연결되는 리드패턴이 형성된 외부연결용 세라믹 시트; 및
상기 세라믹 본체 측면에 구비된 외부전극;을 포함하며,
상기 1차 도체패턴은 상기 제2 비아의 관통 부위에서 상기 제2 비아를 우회하는 패턴을 갖고, 상기 2차 도체패턴은 상기 제1 비아의 관통 부위에서 상기 제1 비아를 우회하는 패턴을 갖는, 인덕터.
제 1 항에 있어서,
상기 제1 세라믹 시트에서 상기 1차 도체패턴과 떨어진 지점에 형성되고 상기 제2 비아가 관통하는 제1 비아홀; 및 상기 제2 세라믹 시트에서 상기 2차 도체패턴과 떨어진 지점에 형성되고 상기 제1 비아가 관통하는 제2 비아홀;을 더 포함하는, 인덕터.
상기 제1 세라믹 시트에서 상기 1차 도체패턴과 떨어진 지점에 형성되고 상기 제2 비아가 관통하는 제1 비아홀; 및 상기 제2 세라믹 시트에서 상기 2차 도체패턴과 떨어진 지점에 형성되고 상기 제1 비아가 관통하는 제2 비아홀;을 더 포함하는, 인덕터.
제 1 항에 있어서,
상기 제1 비아는 상기 1차 도체패턴의 내측단부를 연결하는 내측 비아와 상기 1차 도체패턴의 외측단부를 연결하는 외측 비아로 구성되고, 상기 제2 비아는 상기 2차 도체패턴의 내측단부를 연결하는 내측 비아와 상기 2차 도체패턴의 외측단부를 연결하는 외측 비아로 구성되는, 인덕터.
상기 제1 비아는 상기 1차 도체패턴의 내측단부를 연결하는 내측 비아와 상기 1차 도체패턴의 외측단부를 연결하는 외측 비아로 구성되고, 상기 제2 비아는 상기 2차 도체패턴의 내측단부를 연결하는 내측 비아와 상기 2차 도체패턴의 외측단부를 연결하는 외측 비아로 구성되는, 인덕터.
삭제
제3 항에 있어서,
상기 1차 도체패턴은 상기 제2 비아의 외측 비아가 관통하는 모서리 부위에서 계단형으로 절곡된 패턴을 갖고, 상기 2차 도체패턴은 상기 제1 비아의 외측 비아가 관통하는 모서리 부위에서 계단형으로 절곡된 패턴을 갖는, 인덕터.
상기 1차 도체패턴은 상기 제2 비아의 외측 비아가 관통하는 모서리 부위에서 계단형으로 절곡된 패턴을 갖고, 상기 2차 도체패턴은 상기 제1 비아의 외측 비아가 관통하는 모서리 부위에서 계단형으로 절곡된 패턴을 갖는, 인덕터.
제1 항에 있어서,
상기 1차 도체패턴은, 홀수 층의 1차 도체패턴끼리 같은 패턴을 갖고, 짝수 층의 1차 도체패턴끼리 같은 패턴을 갖는, 인덕터.
상기 1차 도체패턴은, 홀수 층의 1차 도체패턴끼리 같은 패턴을 갖고, 짝수 층의 1차 도체패턴끼리 같은 패턴을 갖는, 인덕터.
제1 항에 있어서,
상기 2차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖는, 인덕터.
상기 2차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖는, 인덕터.
제1 항에 있어서,
상기 1차 도체패턴에서 홀수 층의 1차 도체패턴과, 상기 2차 도체패턴에서 짝수 층의 2차 도체패턴은 대각선 방향으로 대칭되고, 상기 1차 도체패턴에서 짝수 층의 1차 도체패턴과, 상기 2차 도체패턴에서 홀수 층의 2차 도체패턴은 대각선 방향으로 대칭되는, 인덕터.
상기 1차 도체패턴에서 홀수 층의 1차 도체패턴과, 상기 2차 도체패턴에서 짝수 층의 2차 도체패턴은 대각선 방향으로 대칭되고, 상기 1차 도체패턴에서 짝수 층의 1차 도체패턴과, 상기 2차 도체패턴에서 홀수 층의 2차 도체패턴은 대각선 방향으로 대칭되는, 인덕터.
제1 항에 있어서,
상기 1차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 가지며,
상기 2차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 가지며,
상기 홀수 층의 1차 도체패턴과 상기 짝수 층의 2차 도체패턴은 대각선 방향으로 대칭되고, 상기 짝수 층의 1차 도체패턴과 상기 홀수 층의 2차 도체패턴은 대각선 방향으로 대칭되는, 인덕터.
상기 1차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 가지며,
상기 2차 도체패턴은, 홀수 층의 2차 도체패턴끼리 같은 모양의 패턴을 갖고, 짝수 층의 2차 도체패턴끼리 같은 모양의 패턴을 가지며,
상기 홀수 층의 1차 도체패턴과 상기 짝수 층의 2차 도체패턴은 대각선 방향으로 대칭되고, 상기 짝수 층의 1차 도체패턴과 상기 홀수 층의 2차 도체패턴은 대각선 방향으로 대칭되는, 인덕터.
제1 항에 있어서,
상기 외부연결용 세라믹 시트는, 상기 1차 도체패턴 중 최하층의 1차 도체패턴과 연결되는 리드패턴이 형성된 제3 세라믹 시트와, 최상층의 1차 도체패턴과 연결되는 리드패턴이 형성된 제5 세라믹 시트, 그리고, 상기 2차 도체패턴 중 최하층의 2차 도체패턴과 연결되는 리드패턴이 형성된 제4 세라믹 시트와, 최상층의 2차 도체패턴과 연결되는 리드패턴이 형성된 제6 세라믹 시트로 구성되는, 인덕터.
상기 외부연결용 세라믹 시트는, 상기 1차 도체패턴 중 최하층의 1차 도체패턴과 연결되는 리드패턴이 형성된 제3 세라믹 시트와, 최상층의 1차 도체패턴과 연결되는 리드패턴이 형성된 제5 세라믹 시트, 그리고, 상기 2차 도체패턴 중 최하층의 2차 도체패턴과 연결되는 리드패턴이 형성된 제4 세라믹 시트와, 최상층의 2차 도체패턴과 연결되는 리드패턴이 형성된 제6 세라믹 시트로 구성되는, 인덕터.
제10 항에 있어서,
상기 세라믹 본체는, 상기 제6 세라믹 시트 상부에 적층된 제7 세라믹 시트를 더 포함하는, 인덕터.
상기 세라믹 본체는, 상기 제6 세라믹 시트 상부에 적층된 제7 세라믹 시트를 더 포함하는, 인덕터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140103508A KR101565705B1 (ko) | 2014-08-11 | 2014-08-11 | 인덕터 |
| US14/812,947 US9892841B2 (en) | 2014-08-11 | 2015-07-29 | Inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140103508A KR101565705B1 (ko) | 2014-08-11 | 2014-08-11 | 인덕터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101565705B1 true KR101565705B1 (ko) | 2015-11-03 |
Family
ID=54599389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140103508A KR101565705B1 (ko) | 2014-08-11 | 2014-08-11 | 인덕터 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9892841B2 (ko) |
| KR (1) | KR101565705B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101853047B1 (ko) * | 2017-08-30 | 2018-04-27 | 한동렬 | 패턴 코일 어셈블리 및 이를 포함하는 이형사출용 기판몰딩구조물 |
| KR20200107151A (ko) * | 2019-03-06 | 2020-09-16 | 삼성전기주식회사 | 코일 부품 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244324B (zh) * | 2015-11-10 | 2017-09-29 | 河北中瓷电子科技有限公司 | 电子封装用陶瓷绝缘子及其制作方法 |
| JP7238622B2 (ja) * | 2019-06-21 | 2023-03-14 | Tdk株式会社 | 積層コイル部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198244A (ja) | 2000-12-27 | 2002-07-12 | Toko Inc | コモンモードチョークコイルの製造方法 |
| JP2002237426A (ja) * | 2001-02-09 | 2002-08-23 | Toko Inc | コモンモードチョークコイルの製造方法 |
| JP2003197428A (ja) | 2001-12-28 | 2003-07-11 | Tdk Corp | チップ型コモンモードチョークコイル |
| JP2004072006A (ja) * | 2002-08-09 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 積層コモンモードノイズフィルタ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2999494B2 (ja) * | 1990-01-17 | 2000-01-17 | 毅 池田 | 積層型ｌｃノイズフィルタ及びその製造方法 |
| JP2725499B2 (ja) * | 1991-10-08 | 1998-03-11 | 株式会社村田製作所 | チップ型コモンモードチョークコイル |
| JPH1197256A (ja) * | 1997-09-18 | 1999-04-09 | Tokin Corp | 積層型チップインダクタ |
| JP3621300B2 (ja) * | 1999-08-03 | 2005-02-16 | 太陽誘電株式会社 | 電源回路用積層インダクタ |
| EP1271572A4 (en) * | 2000-03-08 | 2009-04-08 | Panasonic Corp | NOISE FILTER AND ELECTRONIC DEVICE USING SUCH A FILTER |
| JPWO2005031764A1 (ja) * | 2003-09-29 | 2006-12-07 | 株式会社タムラ製作所 | 積層型磁性部品及びその製造方法 |
| JP2010165973A (ja) * | 2009-01-19 | 2010-07-29 | Murata Mfg Co Ltd | 積層インダクタ |
| TWI436376B (zh) * | 2011-09-23 | 2014-05-01 | Inpaq Technology Co Ltd | 多層螺旋結構之共模濾波器及其製造方法 |
| JP5974603B2 (ja) | 2012-04-17 | 2016-08-23 | 株式会社村田製作所 | インダクタアレイチップ及びｄｃ−ｄｃコンバータ |
| WO2014136342A1 (ja) * | 2013-03-04 | 2014-09-12 | 株式会社村田製作所 | 積層型インダクタ素子 |
| JP5999119B2 (ja) * | 2014-02-10 | 2016-09-28 | 株式会社村田製作所 | インダクタ |
-
2014
- 2014-08-11 KR KR1020140103508A patent/KR101565705B1/ko active IP Right Grant
-
2015
- 2015-07-29 US US14/812,947 patent/US9892841B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198244A (ja) | 2000-12-27 | 2002-07-12 | Toko Inc | コモンモードチョークコイルの製造方法 |
| JP2002237426A (ja) * | 2001-02-09 | 2002-08-23 | Toko Inc | コモンモードチョークコイルの製造方法 |
| JP2003197428A (ja) | 2001-12-28 | 2003-07-11 | Tdk Corp | チップ型コモンモードチョークコイル |
| JP2004072006A (ja) * | 2002-08-09 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 積層コモンモードノイズフィルタ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101853047B1 (ko) * | 2017-08-30 | 2018-04-27 | 한동렬 | 패턴 코일 어셈블리 및 이를 포함하는 이형사출용 기판몰딩구조물 |
| WO2019045139A1 (ko) * | 2017-08-30 | 2019-03-07 | 한동렬 | 패턴 코일 어셈블리 및 이를 포함하는 이형사출용 기판몰딩구조물 |
| KR20200107151A (ko) * | 2019-03-06 | 2020-09-16 | 삼성전기주식회사 | 코일 부품 |
| US11664148B2 (en) | 2019-03-06 | 2023-05-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| KR102609140B1 (ko) * | 2019-03-06 | 2023-12-05 | 삼성전기주식회사 | 코일 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9892841B2 (en) | 2018-02-13 |
| US20160042860A1 (en) | 2016-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101670184B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| KR101983150B1 (ko) | 적층형 인덕터 및 그 제조 방법 | |
| JP5955691B2 (ja) | パワーインダクタ及びその製造方法 | |
| KR102105389B1 (ko) | 적층 전자부품 | |
| JP6500992B2 (ja) | コイル内蔵部品 | |
| KR100466976B1 (ko) | 적층형 인덕터 | |
| KR102069628B1 (ko) | 코일 부품 및 그 실장 기판 | |
| JP2002319508A (ja) | 積層型インピーダンス素子 | |
| JP5835355B2 (ja) | コイル部品 | |
| CN104979069A (zh) | 芯片线圈部件和用于安装该芯片线圈部件的板 | |
| JP2012256757A (ja) | Ｌｃ複合部品及びｌｃ複合部品の実装構造 | |
| JP2014022723A (ja) | チップ素子、積層型チップ素子及びその製造方法 | |
| JP6458903B2 (ja) | 受動素子アレイおよびプリント配線板 | |
| KR101565705B1 (ko) | 인덕터 | |
| JP2006339617A (ja) | 電子部品 | |
| KR101532148B1 (ko) | 적층형 인덕터 | |
| KR101853129B1 (ko) | 적층형 파워인덕터 | |
| JP5716391B2 (ja) | コイル内蔵基板 | |
| KR102030086B1 (ko) | 적층 인덕터 | |
| JP2012182285A (ja) | コイル部品 | |
| KR101994724B1 (ko) | 적층형 인덕터 및 그 제조방법 | |
| KR20150025936A (ko) | 적층형 인덕터 및 이의 제조 방법 | |
| KR102547736B1 (ko) | 코일 전자 부품 | |
| KR101946260B1 (ko) | 적층형 전자부품 어레이 및 그 제조방법 | |
| KR20150018206A (ko) | 적층형 인덕터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 5 |