JP2010165973A - 積層インダクタ - Google Patents

Abstract

【課題】製品規格に適合しつつコイル内径を大きく設定することが可能であるとともに、小型で高Ｑ値を有する積層インダクタを提供する。
【解決手段】コイル導体パターン２間に絶縁層３が介在するような態様で、複数のコイル導体パターンと複数の絶縁層が積層された積層体４と、絶縁層に形成されたビアホール５を介してコイル導体パターンどうしが電気的に接続されることにより形成され、積層方向に沿って中心軸を有するコイル６と、積層体の実装面に形成され、各外部電極にコイルの一対の端部が、絶縁層に形成されたビアホールを介してそれぞれ電気的に接続された一対の外部電極７とを備え、各コイル導体パターンは、その一部が積層体の実装面を除いた非実装面の一部に露出している構成とする。
【選択図】図５

Description

本発明は、積層インダクタに関し、詳しくは、例えば移動体通信機器などの電子機器に使用される小型の積層インダクタに関する。

従来、移動体通信機器などの電子機器に使用される小型の積層インダクタとして、複数のコイル導体パターン間に絶縁層を介在させた状態でこれらを積層して積層体を形成するとともに、絶縁層に形成されたビアホールを介してコイル導体パターンどうしを互いに電気的に接続して積層方向に沿って中心軸を有するコイルを構成した積層インダクタがある。

このような積層インダクタにおいて、その電気的特性は積層体内に形成されるコイルの内径と密接に関連しており、コイル内径を大きくすることによりＱ値を大きく設定することができる。

そこで、絶縁層上に螺旋状のコイル導体パターンを形成する際に、絶縁層の周縁部とコイル導体パターンの周縁部の間のギャップが零となるようにして、コイル内径をできるだけ大きく形成することを可能にした積層インダクタが提案されている（特許文献１参照）。

しかしながら、上記の特許文献１記載の積層インダクタの場合、積層体内に形成されるコイルの両端部を、実装面とこれに対向する面にそれぞれ引き出すようにしているため、実装面と対向する面に引き出されたコイルの一端側をさらに実装面にまで電気的に引き回す必要が生じる。

そのため、積層体の両側面に、コイルの一端側を実装面まで引き回すための外部電極を形成するとともに、外部電極とコイル導体パターンとの短絡を防止するために、外部電極と積層体の側面との間に絶縁層を形成している。

しかし、このように積層体の外周部の両側面に絶縁層や外部電極を形成すると、製品の外径寸法が規格化されている場合、積層体自体の寸法を、絶縁層と外部電極を形成するために必要な寸法分だけ、規格寸法よりも小さくすることが必要になる。そして、その結果、コイル内径が小さくなってＱ値も小さくなり、所望のＱ値を得ることが困難になるという問題点がある。

また、上記の特許文献１記載の積層インダクタの場合、回路基板などに実装する際の実装方向を確認することが容易でなく、実装誤りを起こすおそれがあり、信頼性が低いという問題点がある。

特開２００１−３１３２１２号公報

本発明は、上記の課題を解決するためになされたものであり、外形寸法を維持したまま、コイル内径を大きくすることが可能で、製品規格に対応しつつ、Ｑ値を大きく設定することが可能な、小型でかつ高Ｑ値を有する積層インダクタを提供することを目的とする。

上記の目的を達成するために、本発明の積層インダクタは、
コイル導体パターン間に絶縁層が介在するような態様で、複数のコイル導体パターンと複数の絶縁層が積層された積層体と、
前記絶縁層に形成されたビアホールを介して前記コイル導体パターンどうしが電気的に接続されることにより形成され、積層方向に沿って中心軸を有するコイルと、
前記積層体の実装面に形成され、各外部電極に前記コイルの一対の端部が、前記絶縁層に形成されたビアホールを介してそれぞれ電気的に接続された一対の外部電極と
を備えるとともに、
前記各コイル導体パターンは、その一部が前記積層体の前記実装面を除いた非実装面の一部に露出していること
を特徴としている。

また、前記コイルの中心軸と前記積層体の前記実装面とが平行になるように前記外部電極が形成されていることを特徴としている。

また、前記積層体の前記実装面と対向する面に前記コイル導体パターンの一部が露出していることを特徴としている。

本発明によれば、各コイル導体パターンを、その一部が前記積層体の前記実装面を除いた非実装面の一部に露出させるようにしているので、外形寸法を維持したまま、コイル内径を大きくすることが可能になる。したがって、製品規格に対応しつつ、Ｑ値を大きく設定することが可能な、小型でかつ高Ｑ値を有する積層インダクタを提供することが可能になる。

また、一対の外部電極を積層体の実装面に形成するとともに、コイルの両端部を一対の外部電極にそれぞれ接続するようにしているので、前述の従来技術のように、コイルの両端部を、実装面とこれに対向する面にそれぞれ引き出すようにしている場合のように、実装面と対向する面に引き出されたコイルの一端側を実装面にまで電気的に引き回す必要がなく、積層体を規格寸法一杯まで大きくすることが可能になり、得られる特性あたりの積層体の寸法を小型化することができる。

また、コイルの中心軸と積層体の実装面とが平行になるように外部電極を形成した場合、外部電極によってコイルの磁束が遮断されることがないため、さらなる高Ｑ値化が可能となる。

また、積層体の実装面と対向する面にコイル導体パターンの一部が露出するようにした場合、実装面と対向する面に一部が露出したコイル導体パターンによって、積層インダクタの実装方向を容易、かつ、確実に認識することができるため、積層インダクタを正しい姿勢で確実に実装することができる。
また、テーピング時や特性選別の際の方向誤りをなくすことが可能になり、生産性を向上させることができる。

本発明の実施例１にかかる積層インダクタの平面図である。 本発明の実施例１にかかる積層インダクタの正面図である。 図２のＸ１−Ｘ１線に沿う断面図である。 図２のＹ１−Ｙ１線に沿う断面図である。 本発明の実施例１にかかる積層インダクタの分解斜視図であり、同積層インダクタの製造方法を説明する図である。 本発明の実施例２にかかる積層インダクタの平面図である。 本発明の実施例２にかかる積層インダクタの正面図である。 図６のＸ２−Ｘ２線に沿う断面図である。 図６のＹ２−Ｙ２線に沿う断面図である。 本発明の実施例２にかかる積層インダクタの分解斜視図である。 本発明の実施例３にかかる積層インダクタの平面図である。 本発明の実施例３にかかる積層インダクタの正面図である。 図１１のＸ３−Ｘ３線に沿う断面図である。 図１１のＹ３−Ｙ３線に沿う断面図である。 本発明の実施例３にかかる積層インダクタの分解斜視図である。

以下、本発明の実施例を示して、その特徴とするところをさらに詳しく説明する。

図１は本発明の実施例１にかかる積層インダクタの平面図、図２は同積層インダクタの正面図、図３は図２のＸ１−Ｘ１線に沿う断面図、図４は図２のＹ１−Ｙ１線に沿う断面図、図５は同積層インダクタの分解斜視図であり、同積層インダクタの製造方法を説明する図である。

この実施例１の積層インダクタ１は、図１〜５に示すように、上下の絶縁層３の間に、複数（この実施例１では３つ）のコイル導体パターン２が、絶縁層３を介して積層された構造を有する直方体形状の積層体４（図１，２など）を備えている。そして、図５などに示すように、積層体４の最上層の絶縁層３を除く他の絶縁層３に形成されたビアホール５を介してコイル導体パターン２どうしを電気的に接続することにより積層方向に沿って中心軸Ｃ(図１，図５)を有するコイル６が構成されている。

また、積層体４の実装面となるコイル６の中心軸Ｃ(図２)と直交する底面には左右一対の外部電極７が形成され、各外部電極７にコイル６の各端部（コイルの一対の端部）が絶縁層３に形成されたビアホール５を介してそれぞれ電気的に接続されている。さらに、コイル６を構成する各コイル導体パターン２は、その一部が積層体４の実装面となる底面と直交する外周面に露出している。

次に、上記構成を有する積層インダクタ１の製造方法の一例を、図５を参照して説明する。

まず、キャリアフィルム８上に感光性の導電ペーストを全面印刷する。このときの導電ペーストの厚みは１０〜３０μｍ程度であることが望ましい。そして、外部電極７の形成箇所に対応する部分が開口したフォトマスクを用いて紫外線により選択露光する。その後、アルカリ溶液で現像することにより外部電極７の形成箇所以外の部分の導電ペーストを除去する。これにより、キャリアフィルム８上に左右一対の外部電極７が形成される。

次に、キャリアフィルム８の外部電極７が形成された面に、感光性の絶縁ペーストを全面印刷する。このときの絶縁ペーストの厚みは３０μｍ以上であることが望ましい。
そして、ビアホール５の形成箇所以外の部分が開口したフォトマスクを用いて紫外線により選択露光する。

その後、アルカリ溶液で現像することによりビアホール５の形成箇所に対応する部分の絶縁ペーストを除去する。これにより、絶縁層３の前方左右の各隅にビアホール５が形成され、このビアホール５を通して各外部電極７が上方に露出した状態になる。

次いで、ビアホール５が形成された絶縁層３の上に感光性の導電ペーストを全面印刷する。このときの導電ペーストの厚みは１０〜１００μｍ程度であることが望ましい。
そして、コイル導体パターン２の形成箇所およびビアホール５の形成箇所に対応する部分が開口したフォトマスクを用いて紫外線により選択露光する。
その後、アルカリ溶液で現像することによりコイル導体パターン２の形成箇所とビアホール５の形成箇所以外の部分の導電ペーストを除去する。

これにより、コイル導体パターン２とビアホール５が形成されるとともに、このコイル導体パターン２の左前方の端部とその直下の左側の外部電極７とがビアホール５内に充填された導体を介して電気的に接続され、さらに、右前方隅のビアホール５はその内部に充填された導体を介してその直下の右側の外部電極７に電気的に接続される。またこの場合、コイル導体パターン２の外周縁部の一部は、絶縁層３の外周縁部と同じ位置まで形成されている（すなわち、コイル導体パターン２の外周縁部と絶縁層３の外周縁部との間のギャップが零になっている）ので、コイル導体パターン２の外周縁部の一部が絶縁層３の外周面に露出した状態になる。

続いて、その上から感光性の絶縁ペーストを全面印刷する。このときの絶縁ペーストの厚みは１０μｍ以上であることが望ましい。そして、ビアホール５の形成箇所以外の部分が開口したフォトマスクを用いて紫外線により選択露光する。
その後、アルカリ溶液で現像することによりビアホール５の形成箇所に対応する部分の絶縁ペーストを除去する。これにより、絶縁層３の対角線上の二隅にそれぞれビアホール５が形成される。そして、左後方隅のビアホール５を通してその真下のコイル導体パターン２の端部が上方に露出した状態になり、また、右前方隅のビアホール５を通してその真下のビアホール５が上方に露出した状態になる。

引き続いて、ビアホール５が形成された絶縁層３の上に感光性の導電ペーストを全面印刷する。このときの導電ペーストの厚みは１０〜１００μｍ程度であることが望ましい。そして、コイル導体パターン２の形成箇所およびビアホール５の形成箇所に対応する部分が開口したフォトマスクを用いて紫外線により選択露光する。その後、アルカリ溶液で現像することによりコイル導体パターン２の形成箇所とビアホール５の形成箇所以外の部分の導電ペーストを除去する。

これにより、コイル導体パターン２とビアホール５が形成されるとともに、このコイル導体パターン２の左後方の端部とその真下のコイル導体パターン２の端部とが一方のビアホール５内に充填された導体を介して電気的に接続され、さらに、右前方隅のビアホール５はその内部に充填された導体を介してその真下のビアホール５に電気的に接続される。またこの場合、コイル導体パターン２の外周縁部の一部は、絶縁層３の外周縁部との間のギャップが零になっているので、コイル導体パターン２の外周縁部の一部が絶縁層３の外周面に露出した状態になる。

次いで、その上から感光性の絶縁ペーストを全面印刷する。このときの絶縁ペーストの厚みは１０μｍ以上であることが望ましい。そして、ビアホール５の形成箇所以外の部分が開口したフォトマスクを用いて紫外線により選択露光する。その後、アルカリ溶液で現像することでビアホール５の形成箇所に対応する部分の絶縁ペーストを除去する。これにより、絶縁層３の右辺側の前後二隅にそれぞれビアホール５が形成され、右後方隅のビアホール５を通してその真下のコイル導体パターン２の端部が上方に露出した状態になり、また、右前方隅のビアホール５を通してその真下のビアホール５が上方に露出した状態になる。

次に、ビアホール５が形成された絶縁層３の上に感光性の導電ペーストを全面印刷する。このときの導電ペーストの厚みは１０〜１００μｍ程度であることが望ましい。そして、コイル導体パターン２の形成箇所に対応する部分が開口したフォトマスクを用いて紫外線により選択露光する。その後、アルカリ溶液で現像することによりコイル導体パターン２の形成箇所以外の部分の導電ペーストを除去する。

これにより、コイル導体パターン２が形成されるとともに、このコイル導体パターン２の右後方の端部とその真下のコイル導体パターン２の端部とがビアホール５内に充填された導体を介して電気的に接続され、さらに、このコイル導体パターン２の右前方の端部がその直下のビアホール５の内部に充填された導体を介して右側の外部電極７に電気的に接続される。またこの場合、コイル導体パターン２の外周縁部の一部は、絶縁層３の外周縁部との間のギャップが零になっているので、コイル導体パターン２の外周縁部の一部が絶縁層３の外周面に露出した状態になる。

続いて、その上から感光性の絶縁ペーストを全面印刷する。このときの絶縁ペーストの厚みは３０μｍ以上であることが望ましい。そして、全面印刷後はフォトマスクを用いずに紫外線により全面露光する。これにより、最上層には保護用の絶縁層３が形成される。

そして、上記構成の積層インダクタ１の複数個の素子が同時に一枚のキャリアフィルム上に形成されている場合には、ダイシングして各素子ごとに分割した後、キャリアフィルム８を積層体４から剥離する。次いで、各素子を焼成した後、バレル研磨を行い、続いて、外部電極７の露出部分にＮｉ、Ｃｕ、Ｓｎなどのめっきを施す。これにより、図１に示すような積層インダクタ１が得られる。

上述のように、この実施例１の積層インダクタの場合、積層体４に形成されるコイル６の外径寸法を、規格寸法の限度まで広げることができるため、製品規格の外形寸法を維持したまま、コイル６内径を大きくすることが可能になり、Ｑ値を大きく設定することができる。そのため、小型で高Ｑ値を有する積層インダクタを提供することが可能になる。

図６は本発明の実施例２にかかる積層インダクタの平面図、図７は同積層インダクタの正面図、図８は図６のＸ２−Ｘ２線に沿う断面図、図９は図６のＹ２−Ｙ２線に沿う断面図、図１０は同積層インダクタの分解斜視図である。
なお、図６〜図１０において、図１〜図５に示した実施例１と対応もしくは相当する構成部分には同一の符号を付している。

この実施例２の積層インダクタ１は、コイル６の中心軸Ｃと積層体４の実装面とが平行になるように一対の外部電極７が形成されていることを特徴としている。すなわち、上記の実施例１では、積層体４のコイル６の中心軸Ｃと直交する底面に外部電極７が形成されているのに対して、この実施例２では、積層体４のコイル６の中心軸Ｃと平行する方向に沿って外部電極７が形成されている。

したがって、この積層インダクタ１を例えば図示しない回路基板などに実装する際には、図１０に示すように、積層インダクタ１を９０°回転させて直立させ、コイル６の中心軸Ｃと実装面とが平行になるようする。こうすることにより、外部電極７が積層体４の底部に位置することになるので、これを回路基板などに載置して電気的に接続することができる。

この実施例２の積層インダクタ１は、例えば、以下に説明するような方法で製造することができる。
まず、ガラスなどからなる絶縁層３を形成し、その上にコイル導体パターン２と外部電極７とを同時に形成する。そして、その上に絶縁層３を形成した後、ビアホール５と外部電極７とを同時に形成する。引き続いて、その上から絶縁層３を形成してからコイル導体パターン２と外部電極７とを同時に形成し、さらにその上から絶縁層３を形成した後、ビアホール５と外部電極７とを同時に形成する。さらにその上から絶縁層３を形成した後、コイル導体パターン２と外部電極７とを同時に形成し、最後に最上層として絶縁層３を形成する。

この場合、図８，９に示すように、外部電極７は、その外周縁部の一部が積層体４の外周面に露出するように形成される。また、各コイル導体パターン２は、外部電極７に近接する部分を除き、積層体４の外周面に露出するように形成される。
なお、この実施例２の積層インダクタ１のさらに具体的な製造方法は、実施例１の場合に基本的に準じたものであることから、ここでは製造方法の詳しい説明は省略する。

この実施例２の積層インダクタにおいては、コイル６の中心軸と積層体４の実装面とが平行になるように外部電極７が形成されているので、外部電極７によってコイル６の磁束が遮断されることがなく、このため、さらなる高Ｑ値化を図ることが可能になる。

図１１は本発明の実施例３にかかる積層インダクタの平面図、図１２は同積層インダクタの正面図、図１３は図１１のＸ３−Ｘ３線に沿う断面図、図１４は図１１のＹ３−Ｙ３線に沿う断面図、図１５は同積層インダクタの分解斜視図である。
なお、図１１〜図１５において、図６〜図１０に示した実施例２と対応もしくは相当する構成部分には同一の符号を付している。

この実施例３の積層インダクタ１は、積層体４の実装面と対向する面にコイル導体パターン２の一部２ａが露出していることを特徴としている。すなわち、絶縁層３の上に外部電極７とともにコイル導体パターン２を形成する場合に、そのコイル導体パターン２の一部２ａが、積層体４の外周面の、外部電極７が形成されている側と反対側に露出するように形成されている。

このように、この実施例３では、コイル導体パターン２の一部２ａが積層体４の実装面と対向する面に露出しているので、その露出した部分２ａによって、積層インダクタの実装方向を目視により、容易に確認することができる。
また、積層インダクタの実装方向を確実に認識することができることから、積層インダクタを正しい姿勢で確実に実装することができる。
また、テーピング時や特性選別の際の方向誤りをなくすことが可能になり、生産性を向上させることができる。
その他の構成、および製造方法については、実施例２の場合と同様であることから、ここでは詳しい説明は省略する。

なお、各実施例１〜３の積層インダクタを示す、図１〜図１５の一部においては、各コイル導体パターン２が積層体４の外周面からいくらか外側に突出した状態を図示しているが、これはコイル導体パターン２が外部に露出していることを強調したものであって、コイル導体パターン２はこのように必ずしも外部に突出している必要はなく、積層体４の外周面と面一に形成されていてもよい。

また、上記の実施例１〜３では、３つのコイル導体パターン２を積層してコイル６を構成しているが、コイル導体パターン２の積層数は、これに限定されるものではない。
また、上記実施例１〜３では、フォトリソグラフィ法によって積層インダクタを製造する場合について説明したが、本発明の積層インダクタの製造方法は、これに限定されるものではなく、例えば、絶縁シート上にコイル導体パターンやビアホールを形成し、これらを積層する方法によっても製造することができる。

本発明は、さらにその他の点についても上記の各実施例に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。

１ 積層インダクタ
２ コイル導体パターン
２ａ コイル導体パターン２の一部
３ 絶縁層
４ 積層体
５ ビアホール
６ コイル
７ 外部電極
８ キャリアフィルム
Ｃ コイルの中心軸

Claims (3)

1. コイル導体パターン間に絶縁層が介在するような態様で、複数のコイル導体パターンと複数の絶縁層が積層された積層体と、
   前記絶縁層に形成されたビアホールを介して前記コイル導体パターンどうしが電気的に接続されることにより形成され、積層方向に沿って中心軸を有するコイルと、
   前記積層体の実装面に形成され、各外部電極に前記コイルの一対の端部が、前記絶縁層に形成されたビアホールを介してそれぞれ電気的に接続された一対の外部電極と
   を備えるとともに、
   前記各コイル導体パターンは、その一部が前記積層体の前記実装面を除いた非実装面の一部に露出していること
   を特徴とする積層インダクタ。
2. 前記コイルの中心軸と前記積層体の前記実装面とが平行になるように前記外部電極が形成されていることを特徴とする請求項１記載の積層インダクタ。
3. 前記積層体の前記実装面と対向する面に前記コイル導体パターンの一部が露出していることを特徴とする請求項１または２記載の積層インダクタ。

Images