JP4054716B2 - 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 - Google Patents
可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 Download PDFInfo
- Publication number
- JP4054716B2 JP4054716B2 JP2003139182A JP2003139182A JP4054716B2 JP 4054716 B2 JP4054716 B2 JP 4054716B2 JP 2003139182 A JP2003139182 A JP 2003139182A JP 2003139182 A JP2003139182 A JP 2003139182A JP 4054716 B2 JP4054716 B2 JP 4054716B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- input
- tco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45362—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電波時計のラジオフリケンシー受信部（以後、RF受信部と記す）など、ＡＭ変調を用いたRF通信の受信部回路に関するものである。
【０００２】
【従来の技術】
従来のオートゲインコントロール（以後、AGCと記す）用の可変ゲインアンプの具体例を示す回路図を、図４〜６に示す。また、従来の電波時計のRF受信部の基本構成例を示す回路図を図７に示す。
【０００３】
図４の可変ゲインアンプでは、トランジスタT1及びT2で第１の差動対を構成し該第１の差動対の吸込み電流をトランジスタT5のドレインに流す構成の差動アンプ１と、ソースにソース抵抗RS1を接続するトランジスタT3とソースにソース抵抗RS2を接続するトランジスタT4で第２の差動対を構成し該第２の差動対の吸込み電流をトランジスタT6のドレインに流す構成の差動アンプ２とし、前記差動アンプ１と差動アンプ２の入出力が並列接続となるよう、正入力同士（トランジスタT1及びT3のゲート）及び負入力同士（トランジスタT2及びT4のゲート）をそれぞれ接続（差動アンプ１と差動アンプ２とが、同じ差動入力となる）し、更に、正相電流出力同士（トランジスタT1及びT3のドレイン）及び逆相電流出力同士（トランジスタT2及びT4のドレイン）をそれぞれ接続（差動アンプ１と差動アンプ２の差動出力電流が加算される）し、一端を電源VDDに接続する負荷抵抗RL1に前記加算した正相出力電流を流して逆相出力電圧Vo-に変換し、一端を電源VDDに接続する負荷抵抗RL2に前記加算した逆相出力電流を流して正相出力電圧Vo+に変換する。
【０００４】
前記差動アンプ１の吸込み電流トランジスタT5と前記差動アンプ２の吸込み電流トランジスタT6もソース同士が接続され、更に、吸込み電流回路である定電流回路Isに接続されて、第３の差動アンプを構成している。
【０００５】
上記の構成では、定電流回路Isの定電流Isの一部であるIs×M（Mは、0〜1）がトランジスタT5に流れ、該定電流Isの残り部分であるIs(1-M)がトランジスタT6に流れる。この配分比率Mは、前記第３の差動アンプの入力間（トランジスタT5及びT6のゲート間）に印加されるゲインコントロール差動電圧Vgcにより任意に変えられる。
【０００６】
また上記の構成では、前記差動アンプ１のトランスファコンダクタンスGm1は第１の差動対に流れる吸込み電流で決定され、前記差動アンプ２のトランスファコンダクタンスGm2は第２の差動対に流れる吸込み電流と前記ソース抵抗Rs1及びRs2とで決定され、差動入力（Vi+とVi-の差）から差動出力（Vo+とVo-の差）までのゲインは、該合成コンダクタンスGm＝（Gm1+Gm2）と前記負荷抵抗RL1とRL2で決定される。
【０００７】
トランジスタT5及びT6に流れる電流をI1及びI2とし、該電流I1によって決まるトランジスタT1及びT2のトランスファコンダクタンスをGm(I1)とし、該電流I2によって決まるトランジスタT3及びT4のトランスファコンダクタンスをGm(I2)とすると、
Is=I1+I2 （ I1=Is×M ，I2=Is(1-M) ， 0＜M＜1 ）
Gm1=Gm(I1)/2
Gm2=1/(Rs1+Rs2+(2/Gm(I2)))
の関係が成立する。したがって、前述の電流配分比Mを制御して前記トランスファコンダクタンスGm1及びGm2を適宜に変化させることにより、前記定電流Isが差動アンプ１に流れた時（M≒1）に最大ゲインとなり、前記定電流Isが差動アンプ２に流れた時（M≒0）に最小ゲインとなるようにできる、すなわち、ゲインコントロール差動電圧Vgcにより差動アンプ１と差動アンプ２に流れる電流配分比Mをコントロールすることにより、前記最大ゲインと最少ゲイン間の任意のゲインが得られる可変ゲインアンプとすることができる。
【０００８】
図５の可変ゲインアンプ回路は、トランジスタT1〜T4及び負荷抵抗RL1〜RL2を、図４の回路と同じトランジスタ及び負荷抵抗RL1〜RL2とし、図５のRsを図４のRs1とRs2の和の値（Rs＝RS1+Rs2）とし、図５のT6aとT6bの和のサイズを図４のT6と同じ（T6aサイズ＝T6bサイズ、T6サイズ＝T6aサイズ+T6bサイズ）とすることで、図４の回路と等価な動作となる。
【０００９】
図６の可変ゲインアンプ回路では、差動入力電圧Vi+及びVi-が入力されるトランジスタT1およびT2で構成される第１の差動対に流れる吸込み電流と、該差動入力電圧Vi+及びVi-が入力されないトランジスタT3およびT4で構成される第２の差動対とに流れる吸込み電流との配分を、該差動入力へ接続する直流バイアスVB（図２４に等価回路例を示す。抵抗R又はチョークコイルLのいずれかが省略される場合がある）と、ゲインコントロール電圧Vgcとの電位差を変化させて、増幅に関わる第１の差動対のトランスファコンダクタンスGm1を変えることにより、差動入力（Vi+とVi-の差）から差動出力（Vo+とVo-の差）までのゲインを変化させる可変ゲインアンプであり、トランジスタT3およびT4で構成される第２の差動対は、出力Vo+及びVo-の直流バイアスを変化させず一定に保つ働きをする。
【００１０】
直流バイアスVBは、差動入力電圧Vi+及びVi-に含まれている場合もある。
【００１１】
図４〜図６は、MOSタイプのトランジスタで構成した例を示しているが、接合形電界効果タイプやバイポーラタイプのトランジスタで構成することもできる。
【００１２】
日本においては、通信総合研究所が、福島県の送信所から40KHzで、佐賀県の送信所からは60KHzで、周波数標準となる標準電波を日夜送信している。
【００１３】
この標準電波には、AM変調信号による時刻情報（日本標準時）が重畳されており、この標準電波を受信して時刻コードを復元解読することで、電波発信から到達までの遅延時間程度（数mess程度）の確度の時刻を知ることができる。
これを用いて時刻を補正する機能を時計に持たせれば、常に前述の時刻確度が保たれた時計を実現できる。いわゆる電波時計である。
【００１４】
標準電波のイメージを図３５に示す。日本の標準電波は、前述の送信周波数をキャリアとし、大振幅１に対して小振幅0.1（変調度：90％）の２振幅状態のみのAM変調信号で、通信速度は1bit/secであり、該1bit長の中が、（大振幅状態が200msecで残り800msecが小振幅状態）→符号”M”（マーク信号）を表現し、（大振幅状態が800msecで残り200msecが小振幅状態）→符号”0”を表現し、（大振幅状態が500msecで残り500msecが小振幅状態）→符号”1”を表現する。この状態3値を組み合わせて時刻コードを構成している。
【００１５】
時刻コードは、”M”符号から開始して、分、時、元日からの通算日、西暦年、曜日情報等を”M”で区切り、最後に”M”符号で終る、６０ビット長を単位とする符号列である。したがって、”M”符号連続（前符号列の最後と、次符号列の先頭）となる位置を検出することで、時刻コードの区切り及び先頭位置を識別できる。
【００１６】
図７の電波時計RF受信部回路では、バーアンテナLと同調キャパシターCを前記の標準電波に同調させ、標準電波を選択受信しプリアンプPAに入力する、バイアス回路VB（等価回路例を図２４に示す）は、前記プリアンプPAに入力バイアスを供給する。
【００１７】
可変ゲインアンプGCAは、前記プリアンプPAの出力を入力Viとしゲイン制御端子からの制御に応じたゲインで増幅する。
【００１８】
バンドパスフィルタBPFは、前記可変ゲインアンプGCAの出力の必要帯域外雑音成分である低域周波数成分と高域周波数成分を除去する。
【００１９】
第１の整流回路Rec1と第１のピーク保持キャパシターC1と第１の放電抵抗R1とで構成するピーク検出回路PDetは、前記バンドパスフィルタBPFの出力Voのピーク値を検出しピーク値電圧Vpを出力する。
【００２０】
ゲインコントロールアンプDAは、前記可変ゲインアンプGCAのゲイン制御端子に対して、前記ピーク検出回路PDetの出力Vpが第１の基準電圧VR1より大きい場合に前記可変ゲインアンプGCAのゲインを下げる直流電圧を出力し、小さい場合に該ゲインを上げる直流電圧を出力する、これによりピーク検出回路PDetの出力Vpと第１の基準電圧VR1との間の電位差がほぼゼロとなるように制御（負帰還制御）され、その結果、前記バンドパスフィルタBPF出力振幅Voの大振幅側がほぼ一定レベルとなる。
【００２１】
前記ゲインコントロールアンプDAの出力に挿入接続されるローパスフィルタLPFは、前記可変ゲインアンプGCAへのゲイン制御が不安定にならないように時定数を持たせる。
【００２２】
第２の整流回路Rec2と第２のピーク保持キャパシターC2と第２の放電抵抗R2とで構成する包絡線検波回路SDetは、前記バンドパスフィルタBPF出力VoのRF振幅値のピーク値包絡線となるような電圧を出力（図３０の破線波形）する。
【００２３】
比較器Compは、前記包絡線検波回路SDetの出力と第２の基準電圧VR2（包絡線検波出力の高低電圧の中間値に設定されている）とを比較して、包絡線検波回路SDetの出力が第２の基準電圧VR2より大きい場合に論理信号”H”を出力し、小さい場合に論理信号”L”を出力する。
【００２４】
図示しないマイコンなどにて、論理信号”H”又は論理信号”L”の時間長を識別することにより、前記の時刻コード列の”M”/”0”/”1”のいずれであるかを識別する。このマイコンは、受信した時刻コードを解読することで現時刻を認識し、時刻を補正し表示(電波時計機能)する。
【００２５】
時刻合わせは、１日に数回で十分なので、外部電源VDDより前記各回路への電源供給を制御信号PONより制御（電源オン/オフ、定電圧供給など）する電源回路Regを設け、無駄な電力消費をなくすようにしている。
【００２６】
図７において、可変ゲインアンプGCAの出力ノイズが小さい場合にバンドパスフィルタBPFが省略される場合もある。また、バンドパスフィルタBPFと第１の整流回路Rec1及び第２の整流回路Rec2との間には、このバンドパスフィルタBPFの終端条件を満足し、第１の整流回路Rec1及び第２の整流回路Rec2を駆動できる、適宜なバッファ回路が置かれる。さらにまた、ゲインコントロールアンプDAが適宜なローパスフィルタ特性を含んでいる場合には、ローパスフィルタLPFが省略される場合もある。
【００２７】
電波時計は概略1uVrms〜100mVrms程度の広い範囲の入力に対応できるAGCが要求されるため、受信プリアンプPAをも可変ゲインアンプの一部とする場合（図７、受信プリアンプPAへの破線で示す制御）もある。
【００２８】
以後の記述の中では、図７の可変ゲインアンプGCAと、ゲインコントロールアンプDAと、ローパスフィルタLPFと、を含む部分に相当する回路を可変ゲインアンプブロックGCAbと表記する場合があり、これにバンドパスフィルタBPFを加えた部分に相当する回路をゲインコントロールアンプ部GCA-Bと表記する場合がある。さらに、ゲインコントロールアンプ部GCA-Bと、ピーク検出回路PDetを含む部分に相当する回路をオートゲインコントロール回路AGC、あるいはAGC回路と表記する場合がある。
【００２９】
その他にも、可変利得増幅器の出力特性の線形性を向上させた可変ゲインアンプや、AM変調信号の受信回路、検波回路の例として、以下のような文献がある。
【００３０】
【特許文献１】
特開平１１−２２５０２８号公報
【特許文献２】
特開平１０−２０９９０４号公報
【特許文献３】
特開平６−２５２６４９号公報
【００３１】
【発明が解決しようとする課題】
電波時計が受信する標準電波は、AM変調方式のため前記オートゲインコントロール回路AGCの増幅は線形性が要求される。また、標準電波の送信所数が少ないため送信アンテナ直下から超遠距離まで受信可能にする必要があり広いAGC範囲が要求される。従って、常に線形性が確保され、かつ、可変ゲイン範囲の広い可変ゲインアンプの実現が望まれる。
【００３２】
図４及び図５の可変ゲインアンプは、トランジスタT1〜T4のトランスファコンダクタンスGm(Is)及びRs1及びRs2（或いは、合成Rs）で決定される最小ゲインが存在し、トランジスタT1〜T4のトランスファコンダクタンスGm(Is)がソース抵抗Rsの逆数に比べて十分大きくできないと可変ゲイン範囲が狭くなる。また、トランジスタT1〜T4による各差動対とトランジスタT5〜T6の差動対とが電源間に直列的に接続されるために最小動作電源電圧を小さくできないため、電池駆動（1.5V電源）など低電源電圧動作に不向きである。可変ゲイン範囲が広く、最小動作電圧を下げられる可変ゲインアンプの実現が望まれる。
【００３３】
図６の可変ゲインアンプ回路は、電源間に差動対が１つのために低電源電圧動作に適しているが、入力電圧が増大してAGC動作でゲインを下げようとゲインコントロール電圧Vgcを上げると、ゲインに関わる差動対（トランジスタT1及びT2）の電流が減少（これによりゲインを下げるのだが）するのに伴い、出力ダイナミックレンジと線形入力範囲が小さくなるため、大入力電圧（低ゲイン動作）領域に入っていくに従いAGC動作からリミットアンプ動作に移行してしまい、線形性が悪くなる。
【００３４】
大入力電圧（低ゲイン動作）領域においても出力ダイナミックレンジが維持され、入力電圧の増大に伴って線形入力範囲も拡大され、常に線形性が維持できる可変ゲインアンプの実現が望まれる。
【００３５】
壁掛け時計タイプの電波時計などは、設置場所により時計の向きが変わり該受信部のバーアンテナの向きも変わる。バーアンテナの向きによってアンテナ受信ゲインが変化し、図7の電波時計受信部のように単一アンテナでは、向きによって受信レベルがゼロといった状態にもなる。電波時計の向きが変化しても一定以上の受信レベルが確保できるバーアンテナ設置方法・受信方法の実現が望まれる。
【００３６】
受信プリアンプPAを差動入力アンプとした場合、バイアス回路VBが、差動入力の双方、或いは、一方の入力に接続されていると、該バイアス回路VBのそれぞれが発生する雑音成分も差動増幅されることになり、受信部のS/N比（信号対雑音比）が劣化する。バイアス回路VBの発生する雑音の影響を抑え、受信部のS/N比を改善して最小受信感度特性の良好な受信プリアンプの実現が望まれる。
【００３７】
標準電波は、AM変調方式であり、また、１ビットの情報伝送に1秒と非常に遅いため、大小の振幅レベル比が長時間正しく保たれるAGC方式が要求される。このため、ピーク検出回路PDetの保持時定数、或いは、前記ローパスフィルタLPFの時定数を大きくする必要が生じる。この時定数を大きくすると、大きな時定数容量が必要になり、また、受信開始からAGCが安定するまでの時間が長くなり、さらにまた、受信レベルが変動した場合のAGC追随速度が低下することになる。
【００３８】
時定数容量の増大を抑え、大小の振幅レベル比を長時間正しく保つことができ、かつ、受信開始からAGCが安定するまでの時間が短く、受信レベルが変動した場合の追随速度が速い、AGC動作が得られるAGC回路の実現が望まれる。
【００３９】
整流器を用いたAM変調波ピーク値包絡線検波では、図３０の破線波形のように検波波形が、立上りは速く、立下りが遅くなるため時刻コードを判別するためのパルス幅精度が劣化して受信時刻確度が低下する。よって、ピーク値包絡線に正確に対応した出力が得られる検波回路の実現が望まれる。
【００４０】
この発明は、ＡＧＣ回路の追随特性を改善したＡＭ変調信号受信回路を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記課題を解決する為に、本発明のＡＭ変調信号受信回路においては、大振幅状態と小振幅状態の２状態のＡＭ変調信号Ｖｉを受信し該２状態を識別するＡＭ変調信号受信回路において、
ピーク値入力端子からのピーク値電圧Ｖｐによりゲインが制御され前記入力ＡＭ変調信号Ｖｉを増幅して出力Ｖｏを出力するゲインコントロールアンプ部（ＧＣＡ−Ｂ）と、
該ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを包絡線検波する包絡線検波回路（ＳＤｅｔ）と、
該包絡線検波回路（ＳＤｅｔ）の出力と基準電圧ＶＲ２とを比較して論理信号ＴＣＯを出力する比較回路（Ｃｏｍｐ）と、
該比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力として、比較回路（Ｃｏｍｐ）の出力信号が大振幅入力状態に対応する出力信号の時に前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力するピーク検出回路（ＰＤｅｔ）と、を備えている。
【００４３】
また、上記課題を解決する為の本発明のAM変調信号検波回路においては、大振幅状態と小振幅状態の２状態のＡＭ変調信号Viを受信しこの２状態を識別する際に、受信したＡＭ変調信号を所定の振幅値に制御増幅するAGC回路の出力信号Voから、キャリア周波数成分を抽出し、AGC回路の出力信号Voの振幅のピーク位置にタイミングを合わせたクロックパルスCLを出力するタイミング抽出部と、クロックパルスCLを入力してピーク位置にタイミングを合わせたサンプリングクロックパルスSCLを出力するクロック生成部と、比較基準電圧VR2を出力する基準電圧設定部と、サンプリングクロックパルスSCLの入力時にAGC回路の出力Voと比較基準電圧VR2とをサンプリング比較して比較結果信号TCOを出力し、次のサンプリングクロックパルスSCLが入力されるまで保持するサンプリング比較保持部を備えている。
【００４４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００４５】
［第１の実施の形態］
［構成］
図１〜３は、本発明の第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【００４６】
図１の可変ゲインアンプ回路は、差動対をなすトランジスタT1及びT2のそれぞれのゲートが入力Vi+及びVi-（バイアスVB）に接続され、該トランジスタT1及びT2のソースに吸込み電流回路Isが接続され、該トランジスタT1及びT2のそれぞれのドレインに、一端が電源VDDに接続される負荷抵抗RL1及びRL2が接続されて構成される差動アンプの、前記差動対トランジスタT1及びT2のそれぞれのソースと吸込み電流回路Isとの間に、トランジスタT3及びT4のドレイン及びソースを挿入接続し、該トランジスタT3及びT4のゲートにゲイン制御電圧Vgcを接続して構成する。
【００４７】
MOSトランジスタT1及びT2は飽和領域で動作し、MOSトランジスタT3及びT4は線形領域（飽和しづらい短チャンネルMOSが望ましい）で動作をするように、トランジスタT1及びT2とトランジスタT3及びT4のゲート形状を設定してある。
【００４８】
［動作］
図１のMOSトランジスタT1及びT2は飽和領域で動作し、MOSトランジスタT3及びT4は線形領域で動作するように、トランジスタT1及びT2とトランジスタT3及びT4のゲート形状を設定してあるので、MOSトランジスタT1及びT2は差動アンプのアクティブ増幅素子として動作し、MOSトランジスタT3及びT4は、MOSトランジスタT1及びT2のソースに接続される負帰還用抵抗として動作（図１の破線内）する。
【００４９】
MOSトランジスタT1及びT2のトランスファコンダクタンスGm1とゲートとソース間電圧VGS1とは、自身の形状と、自身に流れるバイアス電流（吸込み電流Isの1/2）とにより決定され、該トランジスタのソース電位は、ゲートバイアス電圧VBから前記ゲート・ソース間電圧VGS1を差し引くことで求められ、固定の電圧Vs1になる。即ち、
Vs1=VB−VGS1
である。
【００５０】
一方、MOSトランジスタT3及びT4は、ドレイン・ソース間の電位差がほぼゼロになるようなゲートサイズ設定により線形領域動作、すなわち、可変抵抗素子Rs3及びRs4として動作（通常、RS3=Rs4）する。その抵抗値Rs3は、自身の形状と自身のゲートとソース間に印加される電圧VGS3とにより決定される。該ゲート・ソース間電圧VGS3は、前記ゲイン制御電圧Vgcから前記固定の電圧Vs1を差し引いた値となる。即ち、
VGS3=Vgc-Vs1＝Vgc−(VB−VGS1)＝Vgc−VB＋VGS1
である。したがって、ゲイン制御電圧Vgc（あるいは、ゲートバイアス電圧VB）を変化させることによりトランジスタT3及びT4のゲート・ソース間電圧VGS3を変化させることができ、その結果、トランジスタT3及びT4の抵抗Rs3及びRs4を変化させることができる。
【００５１】
以上、トランジスタT1〜T4を含めた差動回路のトランスファコンダクタンスGm及び差動電圧ゲインAは、
Gm＝1/(Rs3+Rs4+2/Gm1)
A＝Gm×(RL1＋RL2)＝(RL1＋RL2)/(Rs3+Rs4+2/Gm1)
となり、ゲイン制御電圧Vgc（あるいは、ゲートバイアス電圧VB）を変化させることによりトランスファコンダクタンスGm及び差動電圧ゲインAを変化させることができ、該差動回路は可変ゲインアンプとして動作する。
【００５２】
図２の可変ゲインアンプ回路は、図１の回路の吸い込み電流回路Isを2つに分割（電流値１／２）して、トランジスタT1及びT2のそれぞれのソースに接続した構成で、基本的には図１と同様に動作する。図２の回路では、トランジスタT3及びT4にバイアス電流が流れないので、該トランジスタのソース・ドレイン間線形動作領域としては±両電圧領域が使えるので、可変インピーダンス動作の線形性が良く入出力間の線形性が良好になる。
【００５３】
図１及び図２の可変ゲインアンプ回路では、トランジスタT3及びT4のゲート・ソース間電圧VGS3をゼロに近づけると、前記抵抗Rs3及びRs4が限りなく増大し、前記差動電圧ゲインAが限りなくゼロに近づいていくが、図３のように、前記トランジスタT3及びT4で構成する可変抵抗に並列に固定抵抗Rsを接続しておくと、該抵抗と前記トランジスタT3及びT4の並列合成抵抗は、固定抵抗値Rsより小さくならないので、この構成の可変ゲインアンプは最小ゲインを持つことになる。
【００５４】
図１のトランジスタT1及びT2のソース間に、固定抵抗Rsを接続しても同様効果が得られる。
【００５５】
トータルゲイン及び可変ゲイン幅を大きく取れるように可変ゲインアンプを多段接続する構成において、該可変ゲインアンプの入力レベルを最小レベルから大きくしていく場合、各段のゲインを一様に下げるよりも後段側から順にゲインを下げる方が、ゲインを下げると雑音特性に大きな影響がある初段アンプのゲインを確保でき、信号/雑音比が向上する。このような構成にするには、図３のような、最小ゲインを持つ可変ゲインアンプが必要となる。
【００５６】
トランジスタT3及びT4は、可変抵抗として動作すると説明してきたが、現実のMOSトランジスタでは、ゲート・ソース間及びゲート・ドレイン間に容量成分があり、この容量が合成される(直列接続容量)形で、前記可変抵抗に並列接続される。この容量と可変抵抗の時定数で決まる周波数を極として高域ピーキングが生じる。
【００５７】
図３の可変ゲインアンプ回路のように、トランジスタT3及びT4の各ゲートにゲート抵抗RG1及びRG2を接続すると、前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果を軽減できる。
【００５８】
図２及び図３の可変ゲインアンプ回路のトランジスタT3及びT4は、合成した値が同じであれば、１個のトランジスタに置き換えても良いし、逆に、３個以上複数個を、直列、あるいは、並列接続としても良い。前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果等を考慮して、適宜な選択設定をする。
【００５９】
図１〜３の可変ゲインアンプ回路例は、N-MOS素子で構成しているが、P-MOSでの構成、P-MOS、N-MOSの混成構成、接合形電界効果素子を用いた構成としても良い。トランジスタT1及びT2に関しては、バイポーラ形トランジスタとしても良い。トランジスタT3及びT4に関しては、N-MOS素子とP-MOS素子とを組みあわせても良い。また、短チャンネル形にすると、最小抵抗値が下げられるし、飽和特性が弱まるか無くなるため、可変抵抗として使える領域が広がる。
【００６０】
以上説明したように、第１の実施の形態によれば、以下の効果が得られる。
（１）差動回路が電源とグランド間に立て積みされないので、最小動作電源電圧が下がる。（図４及び図５の構成との比較）
（２）アンプ動作となる差動対トランジスタ（T1とT2）に常に全吸込み電流（Is）を流す構成なので、ゲインを下げても出力ダイナミックレンジが一定で、小さくなることがない。（図６の構成との比較）
（３）ゲインを下げるに伴い、入力の線形入力範囲が広くなる。（図６の構成との比較）
（４）吸い込み電流Isと負荷抵抗RL1及びRL2で決定される出力ダイナミックレンジ範囲内であれば、入出力間の線形性（或いは大小関係の一様性）が保たれる。（図６の構成との比較）
（５）最小ゲインが無限小となる構成も、固定値の最小ゲインを持つ構成も、実現できる。
【００６１】
［第２の実施の形態］
［構成］
図８（ａ）〜（ｄ）は、本発明の第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【００６２】
図８（ａ）のＡＭ変調信号受信回路は、ピーク値入力端子からの入力電圧Vpが内蔵基準値より大なる場合にゲインを下げ、小なる場合にゲインを上げ、このゲインで入力ＡＭ変調信号Viを増幅して出力信号Voを出力するゲインコントロールアンプ部GCA-Bと、ゲインコントロールアンプ部GCA-Bの出力信号Voを包絡線検波する包絡線検波回路SDetと、この包絡線検波回路SDetの出力と基準電圧VR2とを比較して比較結果信号TCOを出力する比較回路Compと、この比較回路Comp出力信号TCOを制御入力として、比較回路Compの出力信号が大振幅入力状態に対応する出力信号の時にゲインコントロールアンプ部GCA-Bの出力信号Voのピーク値を検出する状態となって、この検出ピーク値Vpをゲインコントロールアンプ部GCA-Bのピーク値入力端子に出力し、比較回路Compの出力信号TCOが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Vpを保持して、この保持検出ピーク値Vpをゲインコントロールアンプ部GCA-Bのピーク値入力端子に出力するピーク検出回路PDetとから構成される。
【００６３】
前述の入力ＡＭ変調信号Viは、図７に例示される、バーアンテナLと、同調キャパシターCと、プリアンプPAと、等により生成される。ゲインコントロールアンプ部GCA-Bと、包絡線検波回路SDetの構成は、図７と同様である。
【００６４】
図８（ａ）のピーク検出回路PDetは、ゲインコントロールアンプ部GCA-Bの出力信号を整流する整流回路Rec1と、この整流回路Rec1の出力とグランド（或いは電源）間に接続する放電経路用抵抗R1（或いは定電流回路I1としても良い）と、整流回路Rec1の出力に導通端子の一端を接続し、比較回路Compの出力信号TCOを制御入力として、比較回路Compの出力信号TCOが大振幅入力状態に対応する出力の時に導通状態になり比較回路Compの出力信号TCOが小振幅入力状態に対応する出力に変化した時に非導通状態になるトランスファゲートTG1と、このトランスファゲートTG1の導通端子の他端とゲインコントロールアンプ部GCA-Bのピーク値入力端子に一端が接続され他端がグランド（或いは電源）に接続されるピークホールド容量C1とより構成される。
図８（ｂ）は、図８（ａ）の放電経路用抵抗R1を、放電経路用定電流回路I1に置き換えられることを示している。
【００６５】
［動作］
図８（ａ）のＡＭ変調信号受信回路が受信するＡＭ変調信号Ｖｉは、定常受信状態では大振幅状態と小振幅状態の２つの状態のみが存在し、大振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｈ”状態とし、小振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｌ”状態とする。送信所からの距離によって受信するＡＭ変調信号Ｖｉのレベルは大きく変動する。
【００６６】
大振幅状態と小振幅状態の２つの状態のみが存在するＡＭ変調信号Viの具体的な例として、従来回路の説明でも述べた通信総合研究所から送信される標準電波がある。
【００６７】
図８（ａ）の回路では、比較回路Ｃｏｍｐの出力ＴＣＯが”Ｈ”状態の時、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が導通となるので、ピーク検出回路ＰＤｅｔは通常のピーク検出回路として動作する。従って、ピーク検出回路ＰＤｅｔとゲインコントロールアンプ部ＧＣＡ−Ｂとは連携して通常のＡＧＣアンプとして動作するので、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが一定となるように制御される。
【００６８】
比較回路Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態の時は、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が非導通となるので、このトランスファゲートＴＧ１が非導通となる直前のピークホールド容量Ｃ１への蓄積電荷に基づく固定した電圧がピーク検出回路ＰＤｅｔの出力Ｖｐとして出力される。
【００６９】
図７の従来回路で、ゲインコントロールアンプ部GCA-Bの出力振幅が大きくなった場合のピーク検出回路PDetの出力応答は整流回路Rec1のオン抵抗（小抵抗）とピークホールド容量C1との小時定数の速い応答となるが、ゲインコントロールアンプ部GCA-Bの出力振幅が小さくなった場合のピーク検出回路PDetの出力応答の方は放電経路用抵抗R1（大抵抗）とピークホールド容量C1との大時定数での遅い応答となる。
【００７０】
ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が小さくなった場合の応答を早めるには、放電経路用抵抗Ｒ１（大抵抗）とピークホールド容量Ｃ１との時定数を小さくすれば良いが、こうすると、ＡＭ変調波の小振幅状態を受信中に、ピーク検出回路ＰＤｅｔの出力Ｖｐが急速に小さくなるので、ゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが急速に増大することになり、小振幅状態の受信時間が長い場合（図３５の”Ｍ”など）ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏも急速に増大していき、小振幅入力状態にもかかわらず前記包絡線検波回路ＳＤｅｔ出力が基準電圧ＶＲ２（比較器Ｃｏｍｐのスレッショルド電圧）を超え、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態へと反転してしまい誤動作となる。
【００７１】
このような該誤動作を防ぐために、図７の回路では、放電経路用抵抗R1とピークホールド容量C1とのホールド時定数は、数ビット分に相当するような大きい時定数に設定する必要がある。
【００７２】
標準電波に重畳される時刻コードは、１bit/secと非常に遅いので、数ビット分の時間でも非常に長い時間となる。
【００７３】
図８（ａ）の回路では、電源投入時はピークホールド容量Ｃ１の蓄積電荷がゼロなので、ゲインコントロールアンプ部ＧＣＡ−Ｂは最大ゲインの状態で受信を始め、このゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅ＶｏはＡＧＣ安定状態の振幅より必ず大きいレベルから始まる。このため、この出力を検波した検波出力信号は必ず基準電圧ＶＲ２より大となるため、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態となって、トランスファゲートＴＧ１が導通となり、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが大きいこともプラスしてピークホールド容量Ｃ１への充電が急速に行われ、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが急上し、それによりゲインが急低し、高速にＡＧＣ安定状態に達する。
【００７４】
小振幅入力状態になると、検波出力は基準電圧ＶＲ２より小となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態となって、トランスファゲートＴＧ１が非導通となり、ピークホールド容量Ｃ１の充放電が停止し、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが固定値となり、ゲインコントロールアンプ部ＧＣＡ−Ｂは固定ゲイン動作となり、小振幅入力状態の継続時間の長短に関係なく安定した小振幅受信動作が行われる。
【００７５】
再び、大振幅受信状態になると、検波出力信号は基準電圧ＶＲ２より大となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｈ”状態に戻り、トランスファゲートＴＧ１が導通に戻り、出力振幅を一定値に調整する通常のＡＧＣ動作に戻る。以後、前述の動作が継続される。
【００７６】
小振幅入力状態ではピークホールド容量C1の充放電が停止するので、放電経路用抵抗R1とピークホールド容量C1のホールド時定数を小さくしても安定したAGC動作ができる。
【００７７】
この時定数を小さくすると、電源オンからの受信時のAGC安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部GCA-Bの出力信号Voの振幅が安定する。
【００７８】
図８（ａ）の回路例では、放電経路用として抵抗R1を用いたが、この抵抗の代わりに放電経路用として定電流回路I1を用いてもよい（この例は、図示していない）。
【００７９】
また、図８（ａ）の回路例では、ピークホールド容量C1の充放電動作をオン/オフするトランスファゲートTG1を用いたが、図８（ｃ）では、放電経路用抵抗R1に流れる放電電流をオン/オフするトランスファゲートTG1として、小振幅入力状態におけるピークホールド容量C1の放電を停止させるようにして、図８（ａ）と同等の効果を得ている。
【００８０】
図８（ｄ）では、放電経路用定電流回路I1に流れる放電電流I1をオン/オフする構成として、図８（ａ）と同等の効果を得ている。
【００８１】
トランスファゲートは、NチャンネルタイプとPチャンネルタイプを組み合わせた形にすると、このトランスファゲートのオン/オフ時における、ゲートとチャンネル間の容量の充放電によるピークホールド容量C1の充電電荷の変動（Vpの変動につながる）を軽減できる。
【００８２】
以上説明したように、第２の実施の形態によれば、下記の効果が得られる。
（１）放電経路用抵抗R1（或いは定電流回路I1の定電流I1）とピークホールド容量C1で決定されるAGC用ホールド時定数決定に、小振幅入力状態の継続時間を考慮する必要がないので、ホールド時定数を小さくでき、ピークホールド容量C1を、小容量化できる。
（２）AGC用ホールド時定数を小さくできるので、大振幅入力状態でのAGC応答を高速化できる。
（３）（２）により、電源オンからの受信時のAGC安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部GCA-Bの出力Voの振幅が安定する。
（４）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部GCA-Bのゲインが増大していく現象が発生せず、ゲインコントロールアンプ部GCA-Bの出力信号Voの振幅を固定振幅に保持できるので、小振幅入力状態の継続時間が長い場合でも比較器Compの出力信号TCOの誤動作が生じない。
（５）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部GCA-Bのゲインが増大していく現象が発生しないので、比較器Compの出力信号TCOのパルス幅誤差が小さくなる。
【００８３】
［第３の実施の形態］
［構成］
図９（ａ）〜（ｅ）は、本発明の第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【００８４】
第３の実施の形態のＡＭ変調信号受信回路は、第１の構成として、第２の実施の形態のＡＭ変調信号受信回路において、ピーク検出回路PDetのピークホールド容量C1に、放電経路用抵抗R1（或いは放電経路用定電流回路I1）より小さな電流を流す第２の放電経路R3（或いは定電流I3）を付加した構成（図９（ａ））を示す。
図９（ｂ）は、図９（ａ）の第２の放電経路用抵抗R3を、第２の放電経路用定電流回路I3に置き換えられることを示している。
【００８５】
第２の構成としては、比較器Compの出力信号TCOを入力して時計動作等を行う図示しないマイコン等からの制御信号HS-AGCと比較器Compの出力信号TCOとをOR合成してトランスファゲートTG1の導通/非導通を制御する構成（図９（ｃ））を示す。
【００８６】
第３の構成としては、比較器Compの出力信号TCOを入力して時計動作等を行う図示しないマイコン等からの制御信号RESETにより、ピークホールド容量C1を強制放電させる構成（図９（ｄ））を示す。
【００８７】
第４の構成としては、比較器Compの出力信号TCOが、大振幅受信時に相当する出力状態に変化した時には直ちに”0”を出力し、小振幅受信時に相当する出力状態に変化してからは、所定の時間が経過した時に”1”を出力するタイマー回路TMを設け、該タイマー回路TMの出力と、比較器Compの出力信号TCO出力とを、OR合成した信号でトランスファゲートTG1の導通/非導通を制御する構成（図９（ｅ））を示す。
【００８８】
［動作］
図８（ａ）のＡＭ変調信号受信回路では、小振幅受信中に電波時計の向きが変更されたなど、AGC動作が追随できない状態で受信レベルが大きく低下し、大振幅受信時の前記包絡線検波回路SDet出力が基準電圧VR2を超えられない状態になると、トランスファゲートTG1が非導通状態のままとなり、永続的にAGC動作とならずゲインコントロールアンプ部GCA-Bのゲインが固定され、比較器Comp論理出力TCOは小振幅受信時に相当する出力状態に固定されることになる。
【００８９】
このような場合、図９（ａ）の回路では、前記第２の放電経路用抵抗R3（あるいは第２の放電経路用定電流回路I3）に流れる微小電流が、ピークホールド容量C1の蓄積電荷を放電させてゲインコントロールアンプ部GCA-Bのゲインをゆっくりと増大させて正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９０】
図９（ｃ）の回路では、図示しないマイコン等が、比較器Comp論理出力TCOが前記の小振幅受信時に相当する出力状態に固定されたと判断した場合に、前記トランスファゲートTG1を強制導通させる制御信号HS-AGCを出力し、この制御信号HS-AGCがOR合成部を通ってトランスファゲートTG1を強制的に導通状態にさせて正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９１】
図９（ｄ）の回路では、図示しないマイコン等が、比較器Comp論理出力TCOが小振幅受信時に相当する出力状態に固定されたと判断した場合に、ピークホールド容量C1を強制放電させる制御信号RESETを出力し、ピークホールド容量C1を強制放電させてゲインコントロールアンプ部GCA-Bを初期の大ゲイン状態に戻し、正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９２】
前記制御端子RESETを、従来の回路（図７）で説明した電源回路Regの制御端子PONに接続（図９（ｄ）破線）して、PON/RESET端子としておき、各部への電源供給をオフ（PON端子からの制御）する時に、合わせてピークホールド容量C1を強制放電（RESET端子からの制御）させる構成としてもよい。
【００９３】
図９（ｅ）の回路では、比較器Compの出力信号TCOが小振幅受信時に相当する出力状態に変わって後、前記所定の時間以内（例えば、１sec以内）に比較器Compの出力信号TCOが大振幅受信時に相当する出力状態に、その都度変化していればタイマー回路TM出力は“０”状態が継続し、前記OR合成結果は、比較器Compの出力信号TCOと同じとなり、図８（ａ）の動作説明と同様な動作となる。
【００９４】
前記所定の時間を超えても比較器Compの出力信号TCOが大振幅受信時に相当する出力状態とならない（前記の障害状態に陥った）場合、タイマー回路TM出力が“１”に反転し、OR合成部を通った該“１”信号がトランスファゲートTG1を強制導通させることで、従来回路と同様なAGC動作になり、比較器Compの出力信号TCOの固定状態から脱却する。比較器Compの出力信号TCOとして大振幅受信時に相当する出力状態が現れるまで、タイマー回路TM出力 “１”状態が継続し従来回路と同様なAGC動作が継続する。従来回路と同様なAGC動作が継続する中で大振幅受信時に相当する出力状態が現れると、直ちにタイマー回路TM出力は“０”状態となり、冒頭の図８（ａ）と同様な動作に戻る。
【００９５】
図９（ｃ）〜（ｅ）の回路では、トランスファゲートTG1と放電経路用抵抗R1とを、図８（ｂ）〜（ｄ）のように置き換えても同じ効果が得られる。また、図９（ａ）〜図９（ｅ）までの回路方式を併用しても良い。
【００９６】
尚、図２５に示した回路図は、図９（ｃ），（ｅ）におけるＯＲ回路とトランスファゲートTG1の回路が、二つのトランスファゲートTG1及びTG2の並列回路に置き換え可能であることを示す回路例である。
【００９７】
また、図２８に示した回路図は、図９（ｅ）のタイマー回路TMの具体例を示したものであり、図２８のQiが"H"入力に変化した時はトランジスタT1によりコンデンサCに急速充電され、Qoが急速に"L"に変わる。Qiが"L"入力に変化した時は、トランジスタT1がオフし、定電流回路の定電流IsによるコンデンサCの放電が開始され、Qoが該放電時間（前記の所定時間に相当する）を置いて"H"に変わる。該放電時間（所定時間）以内にQiが"H"入力に変化すれば、トランジスタT1によりコンデンサCが再び急速充電されるので、Qoが"L"に維持される。
【００９８】
以上説明したように、第３の実施の形態によれば、第２の実施の形態の効果に加えて、受信中に、AGC動作が追随できない状態で受信レベルが低下し、比較器Compの出力信号TCOが小振幅受信時に相当する出力状態に固定されてしまった（誤動作状態）場合に、該状態から脱出して正常動作に戻ることができるという効果がある。
【００９９】
［第４の実施の形態］
［構成］
図１０（ａ）〜（ｄ）は、本発明の第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１００】
第４の実施の形態のＡＭ変調信号受信回路では、第２、或いは、第３の実施の形態のＡＭ変調信号受信回路において、ＡＭ変調信号受信回路のピーク検出回路PDetのピークホールド容量C1の充放電を、外部制御信号AGCHにより強制的に停止させる機能を付加して構成する。
【０１０１】
図１０（ａ）に示すＡＭ変調信号受信回路例は、第２の実施の形態の図８（ａ）の回路において、比較器Compの出力信号TCOと外部制御信号AGCHとをAND合成し、このAND合成した信号でトランスファゲートTG1を制御する例を示している。
【０１０２】
比較器Compの出力信号TCOと外部制御信号AGCHとをAND合成し、このAND合成した信号にてトランスファゲートTG1を制御する方法は、また、図９（ｄ）についても適用できるし、図８（ｂ），（ｄ）に順じた適用もできる。（図示せず）
【０１０３】
図１０（ｂ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ａ）の回路において、トランスファゲートTG1及び第２の放電経路用抵抗R3（或いは第２の放電経路用定電流回路I3）の接続と、ピークホールド出力となるピークホールド容量C1端子との接続点に、第２のトランスファゲートTG2を挿入し、この第２のトランスファゲートTG2の導通/非導通を、外部制御信号AGCHにて制御する例を示している。
【０１０４】
図１０（ｃ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ｃ）の回路において、比較器Compの出力信号TCOと前述の外部制御信号HS-AGCのOR合成出力と、外部制御信号AGCHとをAND合成し、このAND合成出力にてトランスファゲートTG1を制御する例を示している。
【０１０５】
図１０（ｃ）の外部制御信号HS-AGCを、図９（ｅ）に示すタイマー回路TMにおきかえれば、同様に適用できる。
【０１０６】
尚、図２６に示した回路は、図１０（ａ）、図１０（ｃ）のAND回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1及びTG2の直列回路に置き換えが可能であることを示す回路例である。
【０１０７】
また、図２７に示した回路は、図１０（ｂ）の具体的な回路例であり、図２７の可変ゲインアンプGCA（１段構成の例）とゲインコントロールアンプDAとで、図１０（ｂ）のゲインコントロールアンプブロックGCA-Bを構成している。
【０１０８】
［動作］
外部制御信号AGCHが”L”となっている間、図１０（ａ）及び図１０（ｃ）の回路ではトランスファゲートTG1が、図１０（ｂ）の回路では第２のトランスファゲートTG2が、それぞれ非導通となり、ピークホールド容量C1の充放電経路が切断状態となり、ゲインコントロールアンプ部GCA-Bを固定ゲイン動作とすることができる。
【０１０９】
時分秒の針表示をステッピングモータなどで駆動する電波時計では、駆動時に大きなノイズが発生する可能性があり、ＡＧＣ動作用のピークホールド容量C1を小さくしてＡＧＣ応答速度を改善する第２及び第３の実施の形態の回路のＡＭ変調信号増幅経路に、このノイズが重畳すると、ピークホールド容量C1の充電電荷量が異常となり、ゲインコントロールアンプ部GCA-Bの出力振幅が異常になる場合が起こり得る。
【０１１０】
こうしたノイズ発生タイミングは予測がつけられるので、このタイミング時に、外部制御信号AGCHを”L”とすれば、ピークホールド容量C1の充電電荷量が異常となることを防止でき、ゲインコントロールアンプ部GCA-Bの出力振幅を正常に保つことができる。
【０１１１】
第２〜第４の実施の形態では、ハード的に、前記トランスファゲートTG1や、第２のトランスファゲートTG2を制御する例を示してきたが、比較器Compの出力信号TCOを入力して時計動作等をしているマイコン（図示しない）等が十分な動作速度を持っているならば、比較器Compの出力信号TCOが前記の小振幅受信時に相当する出力となっている時には、該マイコン等からの制御信号AGCHを使ってトランスファゲートTG1を非導通にさせる等、制御の全てを該マイコン等で行っても良い。図１０（ｄ）のＡＭ変調信号受信回路は、その例を示している。
【０１１２】
以上説明したように、第４の実施の形態によれば、第２及び第３の実施の形態の効果に加えて、時分秒の針表示用ステッピングモータ駆動時ノイズなど、大振幅ではあるが発生タイミングが予測可能なノイズのＡＧＣに与える影響を軽減できるという効果がある。
【０１１３】
［第５の実施の形態］
［構成］
図１１（ａ）、（ｂ）は、本発明の第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１１４】
図１１（ａ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Compの出力信号TCOを遅延させる遅延回路Dと、この遅延回路Dの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターMMと、該モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとを切り換えて前記トランスファゲートTG1の制御信号とする切り換えスイッチSとを付加して構成する。
【０１１５】
図１１（ｂ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Compの出力信号TCOを遅延させる遅延回路Dと、この遅延回路Dの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターMMと、該モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとをＡＮＤ処理するＡＮＤ回路と、該ＡＮＤ回路出力と比較器Compの出力信号TCOとを切り換えて前記トランスファゲートTG1の制御信号とする切り換えスイッチSとを付加して構成する。
【０１１６】
図１１（ａ）の回路は、ピーク検出回路PDetの出力から基準電圧VR2を生成できることも示した図であり、図８（ａ）〜図１０（ｄ）に示すように、独立した基準電圧VR2としてもよい。また、前記トランスファゲートTG1の代わりに、図８（ｃ）の例のように、放電経路用定電流回路I1に流れる放電電流I1をオン/オフする構成としても良い。
【０１１７】
［動作］
第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態におけるAGC方法の他に、切換スイッチSにより該遅延回路D及びモノステーブルマルチバイブレーターMMを介する経路とすることにより、比較器Compの出力TCOが大振幅入力状態に対応する出力に変化してから、前記遅延回路Dが設定する遅延時間をおいて、前記モノステーブルマルチバイブレーターMMによって設定される所定のパルス幅時間だけ、前記トランスファゲートTG1(あるいはオン/オフ可能な定電流I1)が導通状態となり、この導通状態の間だけAGC動作をさせ、その他の時間領域では、ピーク検出回路PDetが直前の状態を保持しゲインコントロールアンプ部GCA-Bのゲインを固定にするAGC方法が行える。
【０１１８】
遅延回路Dは、所定の待ち時間をつくるものであり、モノステーブルマルチバイブレーターで構成してもよい。切換スイッチも、前述の２方法のAGCが使えるようにするものであり、他の論理構成や複数のトランスファゲートを用いた構成にしてもよい。この切換制御は、このＡＭ変調信号受信回路に付属するマイコン等で行う。
【０１１９】
図１１（ａ）の回路では、スイッチSを比較器Compの出力信号TCOを直接前記トランスファゲートTG1の制御に使う側としてアイドル受信を開始し、比較器Compの出力信号TCOが"H"/"L"の交番出力となる状態を確認できるようになったところで、スイッチSを遅延回路D及びモノステーブルマルチバイブレーターMMを介する経路となる接続に切り換えて本受信を行う。これにより、比較器Compの出力信号TCOの"H"出力の継続時間が正確な受信（"L" 出力の継続時間も正確になる）を実現することができる。
【０１２０】
以下、その動作を詳述する。
【０１２１】
電波時計用のＡＭ変調信号受信回路では、帯域外雑音を除去して最小レベル側の受信感度を高めるために帯域幅10Hz前後の狭帯域のバンドパスフィルタBPFが使用され、そのため、ゲインコントロールアンプ部GCA-Bの出力信号のピーク値の包絡線が帯域幅10Hz前後の狭帯域に対応した緩やかな変化（変化に100msec前後の時間を要する）となる。
【０１２２】
図３６に、前記ゲインコントロールアンプ部GCA-B内のバンドパスフィルタBPFの入出力の波形例を模式的に示す。図３６の、領域Ａは小振幅入力状態の最後尾部分、領域Ｂは大振幅入力状態に変わりバンドパスフィルタBPFの帯域制限特性（帯域幅10Hz前後の狭帯域）によって暫時振幅が増加していく部分、領域Ｃは大振幅入力が継続しAGC制御により出力振幅Voが所定のレベル（レベル一定状態）に安定制御されている部分、領域Ｄは小振幅入力状態に変わりバンドパスフィルタBPFの帯域制限特性によって暫時振幅が減少していく部分、領域Eは小振幅入力状態の初頭部分、であり、領域Eから所定の時間後は領域Ａに接続し、繰り返される。
【０１２３】
従来回路のAGC動作、及び、第２〜４の各実施の形態のＡＭ変調信号受信回路のトランスファゲートTG1の導通状態におけるAGC動作（通常のAGC動作）は、前記ゲインコントロールアンプ部GCA-Bの出力振幅Voを、常にＣ領域に示される振幅に揃えようと動作する。すなわち、Ｃ領域以外の振幅の小さい領域では、AGC回路の時定数で制限される応答速度でＣ領域の振幅目指して振幅が増大する。
【０１２４】
従って、従来回路のAGC動作の前記ゲインコントロールアンプ部GCA-Bの出力振幅Voは、図３６の、Ｅ領域振幅よりＡ領域振幅の方が大きく、Ｂ領域の立ち上がりはバンドパスフィルタBPFの帯域制限特性がありながらもAGC動作により加速され、Ｃ領域の立ち下がりはバンドパスフィルタBPFの帯域制限特性による緩い立ち下がりがAGC動作により更に減速される。この現象により、比較器Compの入力基準電圧VR2を、Ｃ領域のレベルとその1/10のレベル（日本の標準電波受信の場合）の中位に対応する値に設定すると、比較器Compの出力信号TCOは、大振幅に対応する側のパルス幅が必ず伸びる（td1＜td2）ことになる。
【０１２５】
図３５からも解かるように、大振幅に対応する論理出力TCOのパルス幅で”M”/”0”/”1”を識別するので、パルス幅の正確さが該識別の正確さにつながっていく。
【０１２６】
第２〜４の各実施の形態におけるAGC動作でも、比較器Compの出力信号TCOが小振幅に対応する出力になっている前記領域では、前記ゲインコントロールアンプ部GCA-Bが固定ゲインになっており、この間は、前記ゲインコントロールアンプ部GCA-Bの出力振幅Voの振幅増大現象が生じないが、領域Ｂ後半と領域Ｄ前半では比較器Compの出力信号TCOが大振幅に対応する出力になっており、やはり前記の振幅増大現象が生じることになり、従来回路より大幅に改善はされているものの、大振幅に対応する側のパルス幅が必ず伸びることになる。
【０１２７】
従来の回路でこの振幅増大現象による影響を抑えるためには、振幅増大現象が生じる間のAGC回路の時定数（前記ピーク検出回路PDetの時定数、あるいは、低域通過フィルターLPFの時定数）を、バンドパスフィルタBPFの帯域制限特性による緩い立ち上り立ち下り時間より、十分大きく設定しておく必要がある。
【０１２８】
更に、微小入力まで受信範囲を広げるためには、AGCアンプの最大ゲインを大きくし、可変ゲイン範囲を広げる必要がある。この改善をすると、前記ピーク検出回路PDetの出力Vpの変化に対するゲインの変化が大きくなるので、前記振幅増大現象を抑えるためには、AGC回路の時定数を更に大きくする必要が生じる。
【０１２９】
図１１（ａ）の回路において、前記遅延回路Dの遅延時間をおおむね領域Ｂに相当する時間に設定し、モノステーブルマルチバイブレーターMMのパルス幅を大振幅の最小継続時間（図３５の”M”符合に相当する時間）に設定しておくと、完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のAGC動作をさせ、その他の時間は前記ゲインコントロールアンプ部GCA-Bを固定ゲイン動作させることができ、前期の振幅増大現象を完全になくすことができるので、大振幅状態と小振幅状態の時間幅が正確なものになる。
【０１３０】
完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のAGC動作をさせるだけなので、前記最大ゲイン、あるいは、可変ゲイン範囲を大きくしても、AGCの時定数を大きくする必要がない。
【０１３１】
このように、ピーク検出回路PDetの時定数を大幅に小さくすることが可能となり、AGCレスポンスの高速化と時定数容量C1の低容量化が実現する。
【０１３２】
図１１（ａ）の回路で受信回路の電源オン直後に、いきなり前記遅延回路D等を介する本受信とすると、前期の領域Ｅから領域Ａの小振幅入力状態でAGC動作が行われ、小振幅入力状態のゲインコントロールアンプ部GCA-Bの出力振幅Voを図３６のＣ領域に相当するレベルに合わせてゲインを固定にしてしまう可能性がある。この状態では、比較器Compの入力が常に大振幅入力状態に対応する入力レベル以上となってしまうため、比較器Compの出力信号TCOも大振幅入力状態に対応するレベルに固定されてしまうこと（誤動作）になる。
【０１３３】
前記アイドル受信は、まず大振幅入力状態を選び出して、該状態の出力振幅Voを前記Ｃ領域に相当するレベルに合わせるAGC状態をつくる。その後に前記遅延回路D等を介する本受信を行うことで、比較器Compの出力信号TCOのパルス幅が正確な受信が可能になる。
【０１３４】
また、基準電圧VR2は包絡線検波回路SDetの出力ピーク値とボトム値との中間値に設定するのが最適である。図１１（ａ）の回路では、ピーク検出回路PDetの保持容量が小さくても、ピーク検出回路PDetの出力VPが、従来回路、あるいは、第２〜４の実施の形態に比べて安定であり、ピーク検出回路PDetから基準電圧VR2を決める方法がより有効になる。
【０１３５】
遅延回路Dの遅延時間は、おおむね領域Bに相当する時間に設定され、この間のゲイン増大による出力振幅Voの過剰な振幅増大を防止するものである。基準電圧VR2を固定値にするなど、この間のゲイン増大による前期出力振幅Voの振幅増大が問題にならない構成では、前記遅延回路Dを省略しても良い。
【０１３６】
また、何らかの原因で前記モノステーブルマルチバイブレーターMMが誤パルスを発した場合にAGC動作が異常動作となってしまうが、図１１（ｂ）に示すように、モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとをAND合成する構成とすると、何らかの原因でモノステーブルマルチバイブレーターMMが誤パルスを発した場合の誤動作を防止できる。
【０１３７】
以上説明したように、第５の実施の形態によれば、下記の効果が得られる。
（１）前記ピーク検出回路PDetの時定数を大幅に小さくすることが可能となり、AGCレスポンスの高速化と該時定数容量C1の低容量化が実現する。
（２）定数前記ゲインコントロールアンプ部GCA-Bの出力振幅が安定に制御され、大振幅状態小振幅状態の時間幅が正確になる。
（３）ピーク検出回路PDetから基準電圧VR2を決める方法が有効になる。
（４）可変ゲインアンプの最大ゲイン、可変ゲイン範囲を大きくするのに伴うAGC時定数の増大を防止できる。
（５）上記（１）〜（４）により、受信レベル範囲の広い、誤動作の少ないAM信号受信回路を実現できる。
【０１３８】
［第６の実施の形態］
［構成］
図１２は、本発明の第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１３９】
図１２のＡＭ変調信号受信回路は、複数局の同時受信が可能なＡＭ変調信号受信回路であり、キャリア周波数f1の電波を同調受信するアンテナコイルL1及び同調容量C1等とで構成する第１の同調回路と、この第１の同調回路の出力信号を増幅して出力するプリアンプPA1と、キャリア周波数f2の電波を同調受信するアンテナコイルL2及び同調容量C2等とで構成する第２の同調回路と、この第２の同調回路の出力信号を増幅して出力するプリアンプPA2と、プリアンプPA1とプリアンプPA2の出力を加算して出力する加算回路Addと、外部DC制御電圧Vpが上昇するとゲインを下げ、下降するとゲイン上げて加算回路Addの出力を入力信号Viとして増幅し中心周波数がf1の帯域幅Δf1の帯域信号Vo1及び中心周波数がf2の帯域幅Δf2の帯域信号Vo2とを抽出して出力するゲインコントロールアンプ部GCA-Bと、帯域信号Vo1を整流し、ピーク保持キャパシターC1に充電する整流回路Rec1aと帯域信号Vo2を整流し、ピーク保持キャパシターC1に充電する整流回路Rec1bとピーク保持キャパシターC1の充電電荷を放電させる放電抵抗R1とで構成し、この保持キャパシターC1の充電電圧をゲインコントロールアンプ部GCA-BにDC制御電圧Vpとして出力するピーク検出回路PDetと、帯域信号Vo1を整流しピーク保持キャパシターC2に充電する整流回路Rec2aと、帯域信号Vo2を整流しピーク保持キャパシターC2に充電する整流回路Rec2bと、ピーク保持キャパシターC2の充電電荷を放電させる放電抵抗R2とで構成しピーク保持キャパシターC2の充電電圧を包絡線検波出力として出力する包絡線検波回路SDetと、この包絡線検波回路SDetの出力と基準電圧VR2とを比較して比較信号TCOを出力する比較器Compとより構成する。
【０１４０】
尚、図２１は、本実施の形態に於ける前記加算回路の具体例を示したもので、プリアンプPA1及びPA2の出力を破線内回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗RL1及びRL2にて電圧信号に変換している。
【０１４１】
ゲインコントロールアンプ部GCA-Bは、制御電圧Vpを図示しない内部基準電圧VR1と比較してゲインを制御し入力信号Viを増幅する可変ゲインアンプブロックGCAbと、中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出する手段としてバンドパスフィルタBPF1と、中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出する手段としてバンドパスフィルタBPF2とを、含んで構成している。
【０１４２】
従来回路基本構成例（図７）説明で記したと同様に、前記プリアンプPA1とPA2を可変ゲインアンプとし、AGC動作ループに組み込んでもよい、また、各バンドパスフィルタBPFと各整流回路Recとの間には、バンドパスフィルタBPFの終端条件を満足し各整流回路Recを駆動するバッファ回路があるが、当業者にとっては容易に類推できることであるので図１２では省略している。
【０１４３】
［動作］
アンテナコイルL1はバーアンテナ構造をしている場合、あるいは、外部アンテナに接続される場合があるが、キャリア周波数f1近傍の電波を受信し電圧（電流）信号に変換する、アンテナコイルL1と同調容量C1はキャリア周波数f1に同調しており共振動作により周波数f1の電圧（電流）信号を強調し、プリアンプPA1は更にこの電圧（電流）信号を増幅し、加算回路Addに出力する。
【０１４４】
アンテナコイルL2と同調容量C2とプリアンプPA2も、前記同様に、キャリア周波数f2の電波を受信し、電圧（電流）信号に変換・増幅して加算回路Addに出力する。
【０１４５】
加算回路Addは、キャリア周波数f1及びキャリア周波数f2の増幅された電圧（電流）信号をアナログ加算して前記ゲインコントロールアンプ部GCA-Bに出力する。
【０１４６】
可変ゲインアンプブロックGCAbは、外部DC制御Vpを一定にするようなゲインで加算回路Addの出力Viを増幅し、バンドパスフィルタBPF1は増幅した信号から中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出し出力する。同様に、バンドパスフィルタBPF2は増幅した信号から中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出し、出力する。
【０１４７】
帯域信号Vo1は整流回路Rec1aを通り、帯域信号Vo2は整流回路Rec1bを通り、整流されてピーク保持キャパシターC1に充電され充電電荷によりDC制御Vpが生成される。
【０１４８】
この充電動作と放電抵抗R1によりピーク保持キャパシターC1の充電電荷をR1×C1の時定数で放電させる動作とでピーク検出回路PDetとしての機能となる。
【０１４９】
ここで、前記帯域信号Vo1とVo2の電圧振幅は、一般に、一方が他方より大きいので、ピーク検出回路PDetの出力Vpは、大きい側の振幅レベルのみで決まり、小さい側の振幅レベルには依存しない。
【０１５０】
ゲインコントロールアンプ部GCA-Bとピーク検出回路PDetとで、AGC動作を行うが、ピーク検出回路PDetの出力信号Vpが、2つの帯域信号の大きい側の振幅レベルのみに依存するので、AGC動作としては、大きい側の振幅レベルを一定にするように動作し、小さい側のレベルは、そのゲインで増幅される。したがって、受信振幅レベルの比が出力振幅の比として維持される。
【０１５１】
包絡線検波回路SDetでは、帯域信号Vo1は整流回路Rec2aを通り、帯域信号Vo2は整流回路Rec2bを通り、整流されてピーク保持キャパシターC2に充電される。この充電動作と、放電抵抗R2によりピーク保持キャパシターC2の充電電荷をR2×C2の時定数で放電させる動作とで包絡線検波回路SDetとしての機能となる。
【０１５２】
ピーク検出回路PDetでの説明同様に、包絡線検波回路SDetの出力は、前記帯域信号Vo1とVo2の電圧振幅の大きい側の振幅レベルを連ねたものになる。この包絡線検波回路SDetの出力と基準電圧VR2とを比較器Compにて比較して比較信号TCOに変換する。
【０１５３】
日本の標準電波として、福島県（40KHz）と佐賀県（60KHz）から同一タイムコードを同一時刻に同一AM変調で送信している。この２局の電波信号を国内で受信した場合、受信点までの到達距離の差による時間差が生じることになるが、その差は数msec程度であり、図３５の標準電波波形例でも判るように、各ビットの時間幅が数100msecオーダーであるのに対しては無視できるので、この２局を同時受信してもタイムコードが崩れることはない。
【０１５４】
受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側が自動的に選択されて受信されることになるので、安定した受信が実現する。
【０１５５】
以上説明したように、第６の実施の形態によれば、下記の効果が得られる。
（１）受信入力レベルが極端に小さい側の入力信号は無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが揺らいでも安定した受信が実現する。
（２）２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
（３）２局を個別に受信し良い方の結果を採用する方法に比べて、短時間での受信が実現する。
（４）２局を個別に受信する方法に比べ、上記（２）及び（３）により、トータルの消費電力が減少する。
【０１５６】
［第７の実施の形態］
［構成］
図１３は、本発明の第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１５７】
図１３の複数局同時受信ＡＭ変調信号受信回路は、前述の第６の実施の形態における複数局同時受信ＡＭ変調信号受信回路において、ゲインコントロールアンプ部GCA-Bの、中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出するバンドパスフィルタBPF1と、中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出するバンドパスフィルタBPF2との出力を加算する第２の加算回路Add2を付加し、この第２の加算回路Add2の出力を、ピーク検出回路PDetと包絡線検波回路SDetとに入力する構成としている。
【０１５８】
従来回路基本構成例（図７）の説明と同様に、プリアンプPA1とPA2を可変ゲインアンプとし、AGC動作回路に組み込んでもよい。
【０１５９】
尚、図２１は、本実施の形態に於ける前記加算回路Add1,Add2の具体例を示したもので、プリアンプPA1及びPA2の出力を破線内の回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗RL1及びRL2にて電圧信号に変換している。
【０１６０】
［動作］
複数局同時受信ＡＭ変調信号受信回路としての基本的動作は、前述の第６の実施の形態と同様であるので、説明を省略する。
【０１６１】
第７の実施の形態では、バンドパスフィルタBPF1の出力Vo1と、バンドパスフィルタBPF2の出力Vo2とを、第２の加算回路Add2にて加算している。
【０１６２】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値0.5のsin波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにAGC動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１６３】
第６の実施の形態では、２つのプリアンプPA1とPA2の入力換算雑音が加算されて出力に現れる（雑音が増加する）が、第７の実施の形態では、おおむね２波の和の振幅となるため、その分、可変ゲインアンプが低いゲインで動作すればすむようになるので、雑音増加が軽減される。
【０１６４】
また、２波を同じゲインで増幅するので、第６の実施の形態と同様に、受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが近い場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側を中心に加算されて受信するので、安定した受信が実現する。
【０１６５】
更に、２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
【０１６６】
また、２局を個別に受信して良い方の結果を採用する方法に比べて、半分の時間で受信でき、前記と合わせ考えると全受信に要する消費電力も少なくてすむことになる。
【０１６７】
また、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま効果となって現れる。
【０１６８】
また、電波の取りこみ方法については、アンテナコイルをバーアンテナにしても、外部アンテナからアンテナケーブルで引き込んでもよい。
【０１６９】
以上説明したように、第７の実施の形態によれば第６の実施の形態の効果に加えて、雑音が軽減される効果がある。
【０１７０】
［第８の実施の形態］
［構成］
図１４は、本発明の第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１７１】
図１４のＡＭ変調信号受信回路は、前記第６の実施の形態のＡＭ変調信号受信回路において、アンテナコイルL1及びアンテナコイルL2をバーアンテナとし、水平面上に直交するように配置する、また、アンテナコイルL1と同調容量C1の同調周波数と、アンテナコイルL2と同調容量C2の同調周波数とを、同一同調周波数fとし、プリアンプPA2の出力位相を正相/逆相に切り換える位相切換スイッチＳを、プリアンプPA2の出力と加算回路Addの入力端子との間に挿入して構成する。
【０１７２】
この実施の形態においては、同調周波数fが単一なので、図１４のAGC回路内にあるバンドパスフィルタBPFは単一でよく、AGC回路以降は、従来回路もしくは第２〜５の実施の形態の回路と同様の回路を用いることができる。
【０１７３】
従来回路基本構成例（図７）の説明と同様に、プリアンプPA1とPA2が可変ゲインアンプであり、AGC回路に組み込まれていてもよい。
【０１７４】
尚、図２２、２３はプリアンプPA2の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートTG1又はTG2のいずれかを導通状態にすることにより、プリアンプPA2の正相又は逆相の出力と、プリアンプPA1の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ5及びＴ6のいずれかを導通状態にすることにより、トランジスタT3及びT4の差動対か、トランジスタT1及びT2の差動対かの、いずれかがアクティブ状態となり、プリアンプPA2の出力が、正相又は逆相でプリアンプPA1の出力と加算される。
【０１７５】
［動作］
２つのアンテナコイルL1及びL2、同調容量C1及びC2、２つのプリアンプPA1及びPA2で構成する受信部は、同一周波数の受信、すなわち、同一送信局からの送信電波を受信し出力する。
【０１７６】
２つの直交配置されたバーアンテナの相互間距離が送信電波の波長より十分に小さければ、２つのアンテナコイルL1及びL2に生じる受信電圧は、コイルの巻腺方向により同相か逆相かのいずれかになり、電波到来方向に対する角度θ（θは、0〜360度。図１６参照）によって、受信レベルだけが変わる。
【０１７７】
アンテナコイルL1の受信レベルを、V1＝Vo×cosθとすると、アンテナコイルL2の受信レベルは、V2＝Vo×sinθとなり、単純加算（V=V1+V2）すると大きさが等しく位相が逆となり加算結果がゼロとなる角度が生じるが、前記位相切換スイッチＳを操作して常に同位相となるように加算（V=|V1|+|V2|）すると、加算Vは常に、Vo〜1.4Voとなる。（図４２参照）
【０１７８】
壁掛けの電波時計等は、設置壁等の向きによって電波時計内のバーアンテナ方向が決められることになり、単一バーアンテナであると角度によっては全く受信できなくなってしまうが、本実施の形態によるＡＭ変調信号受信回路を用いることにより、いかなる角度であっても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１７９】
スイッチSの操作は、該電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えてプリアンプPA2の正相/逆相における受信の良好度をテストし、以後の受信は、前回受信で良好であった位相で受信を試みて受信に成功すれば、この受信成功タイムコードを使用し、失敗した場合に位相を反転して受信を試みるようにする。
【０１８０】
この実施の形態においても、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１８１】
以上説明したように、第８の実施の形態によれば、ＡＭ変調信号受信回路がいかなる方向を向いていても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１８２】
［第９の実施の形態］
［構成］
図１５は、本発明の第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１８３】
図１５のＡＭ変調信号受信回路は、第７の実施の形態におけるＡＭ変調信号受信回路において、アンテナコイルL1及びアンテナコイルL2をバーアンテナとし、水平面上に直交するように配置する。また、アンテナコイルL1と同調容量C1の同調周波数と、アンテナコイルL2と同調容量C2の同調周波数とを、同一同調周波数f1とし、同調容量C1にスイッチS1で接続がオン/オフできる同調容量C3を付加し、同調容量C2にスイッチS2で接続がオン/オフできる同調容量C4を付加し、アンテナコイルL1と同調容量C1およびC3との同調周波数と、アンテナコイルL2と同調容量C2およびC4との同調周波数とを、同一同調周波数f2とし、プリアンプPA2の出力位相を正相/逆相に切り換える位相切換スイッチＳを、プリアンプPA2の出力と加算回路Addの入力端子との間に挿入して構成する。
【０１８４】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値0.5のsin波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにAGC動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１８５】
尚、図２２、２３はプリアンプPA2の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートTG1又はTG2のいずれかを導通状態にすることにより、プリアンプPA2の正相又は逆相の出力と、プリアンプPA1の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ5及びＴ6のいずれかを導通状態にすることにより、トランジスタT3及びT4の差動対か、トランジスタT1及びT2の差動対かの、いずれかがアクティブ状態となり、プリアンプPA2の出力が、正相又は逆相でプリアンプPA1の出力と加算される。
【０１８６】
［動作］
スイッチS1およびS2のオン/オフの組み合わせで、プリアンプPA1に接続する同調周波数とプリアンプPA2に接続する同調周波数とを、双方が同調周波数f1もしくはf2に、あるいは、一方が同調周波数f1であり他方が同調周波数f2に、自由に選択できる。
【０１８７】
また、スイッチSにて、プリアンプPA2の出力位相を正相/逆相に、自由に選択できる。
【０１８８】
従って、スイッチSおよびS1およびS2のオン/オフの組み合わせで、実施の形態７の受信方法も、同調周波数f1もしくはｆ2に対する実施の形態８の受信方法も、いずれも可能になる。
【０１８９】
スイッチSおよびS1およびS2の操作は、電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えて受信の良好度をテストし、以後の受信は、前回受信で良好であったオン/オフ組み合わせで受信を試み、受信に成功すれば該受信成功タイムコードを使用し、失敗した場合にオン/オフの組み合わせを変えて受信を試みるようにする。各組み合わせの成功率を記憶しておき、成功率の高い組み合わせを優先するようにすると効率的である。
【０１９０】
この実施の形態においても、前述の第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１９１】
以上説明したように、第９の実施の形態においては、スイッチSおよびS1およびS2のオン/オフの組み合わせで、実施の形態７の受信方法も、同調周波数f1もしくはｆ2に対する実施の形態８の受信方法も、いずれも可能になり、この２つの実施の形態の効果を合わせた効果が得られる。
【０１９２】
［第１０の実施の形態］
［構成］
図１７は、本発明の第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１９３】
図１７のＡＭ変調信号受信回路は、差動入力アンプをプリアンプPAとして使用する、従来回路および第２〜９の実施の形態におけるＡＭ変調信号受信回路において、このプリアンプPAの入力バイアスを、アンテナコイルLに設けたセンタータップから供給する構成としている。
【０１９４】
［動作］
ＡＭ変調信号受信回路としての動作は、前述の各実施の形態と同様であるので説明を省略する。ＡＭ変調信号受信回路の入力最小感度を向上させるには、プリアンプPAを低雑音化する必要がある。従来回路のように、差動入力の双方にバイアス回路を設けバイアス供給する方法や、作動入力の一方側にバイアス回路を設け、他方はアンテナコイルを介してバイアスを供給する方法では、バイアス回路の発する熱雑音等をそのままプリアンプで増幅することになり、この雑音が混入する。
【０１９５】
アンテナコイルLのセンタータップより差動入力プリアンプPAの入力にバイアスを供給する方法では、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプPAの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９６】
以上説明したように、第１０の実施の形態によれば、第２〜９の実施の形態における効果に加えて、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９７】
［第１１の実施の形態］
［構成］
図１８（ａ）〜（ｄ）は、本発明の第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【０１９８】
第１１の実施の形態におけるＡＭ変調信号用検波回路は、従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路の検波回路SDetに対応する回路である。
【０１９９】
図１８（ａ）のＡＭ変調信号用検波回路は、前記従来回路、及び、第２〜第１０の実施の形態におけるＡＭ変調信号受信回路のAGC回路の出力信号Voからキャリア周波数成分を抽出し該周波数のクロックパルスCLを出力するタイミング抽出部と、このタイミング抽出部からのクロックパルスCLを受けてサンプリングクロックパルスSCLを出力するクロック生成部と、比較基準電圧VR2を出力する基準電圧設定部と、サンプリングクロックパルスSCLの入力時にAGC回路の出力信号Voと比較基準電圧VR2とをサンプリング比較して比較信号TCOを出力し次のサンプリングクロックパルスSCLが入力されるまで保持するサンプリング比較保持部とから構成される。
【０２００】
図１８（ｂ）のＡＭ変調信号用検波回路は、前記基準電圧設定部を、基準電圧発生回路で構成し、タイミング抽出部を、AGC回路の出力信号Voをリミット増幅するリミットアンプLIMと、このリミットアンプLIMの出力をトリガーとしてクロックパルスCL出力する第１のモノマルチバイブレータMM1とで構成し、クロック生成部を、第１のモノマルチバイブレータMM1のクロックパルスCLを受けてサンプリングクロックパルスSCLを発生する第２のモノマルチバイブレータMM2で構成し、サンプリング比較保持部を、一端をグランドに接続する保持容量Cと、サンプリングクロックパルスSCL入力時にＡＭ変調信号受信回路のAGC回路の出力Voと保持容量Cの他端とを導通状態にさせるトランスファゲートTGと、保持容量Cの他端電圧と比較基準電圧VR2とを比較する比較器Compとで構成している。
【０２０１】
第１のモノマルチバイブレータMM1は、タイミング位相を合わせるための所定の待ち時間をつくるものであり、遅延回路で構成してもよい。
【０２０２】
図１８（ｃ）のＡＭ変調信号用検波回路は、基準電圧設定部を、AGC回路内のピーク検出回路PDet(図示せず)の出力Vpを分圧して基準電圧VR2を出力する分圧回路で構成し、タイミング抽出部を、AGC回路の出力Voの位相を進相（遅相）させて出力Vo1を出力する第１の移相回路PS1と、AGC回路の出力Voの位相を遅相（進相）させて出力する第２の移相回路PS2と、この第２の移相回路PS2の出力をリミット増幅してクロックパルスCLを出力するリミットアンプLIMで構成し、クロック生成部を、クロックパルスCLを反転・遅延させる遅延回路Dtと、この遅延回路Dtの出力とクロックパルスCLをNOR或いはAND合成してサンプリングクロックパルスSCLとして出力する論理合成回路NOR/ANDとで構成し、サンプリング比較保持部を、差動入力に応じて出力信号TCOが決定され入力開放状態では開放直前の出力状態を保持するヒステリシス形比較器Compと、サンプリングクロックパルスSCLが入力された時に導通状態となって第１の移相回路PS1の出力Vo1と基準電圧VR2とをヒステリシス形比較器Compの差動入力に接続するトランスファゲートTGとで構成されている。
第１の移相回路PS1と、第２の移相回路PS2とは、リミットアンプLIMの遅延を含めて、図２９に示すように、位相がπ/2ずれた波形を得るためのものであり、第２の移相回路PS2による移相（遅相）と、リミットアンプLIMの遅延とで位相をπ/2ずらすことができる場合、第１の移相回路PS1を省略できる。
【０２０３】
図１８（ｄ）のＡＭ変調信号用検波回路は、サンプリング比較保持部を、第１の移相回路PS1の出力Vo1と基準電圧VR2とを比較して比較結果信号を出力する比較器Compと、この比較器Compの出力をデータ入力DとしサンプリングクロックパルスSCLをクロック入力CKとし論理出力QをＡＭ変調信号用検波回路の出力信号TCOとして出力するDタイプフリップフロップとより構成し、タイミング抽出部を、水晶振動子等を用いたタンク同調回路を含み出力CLのタイミングを安定化させる構成としている。
【０２０４】
図１８（ｂ）〜図１８（ｄ）の各部は、それぞれ機能が独立しており、図面間で入れ換えてもよい。
【０２０５】
前記クロックCL、或いは、前記サンプリングクロックパルスSCLを外部に取り出して、図示しない機器で受信信号からの再生クロックとして利用することもできる。
【０２０６】
［動作］
この実施の形態における検波回路の動作を説明する波形を、図２９に示す。前記従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路のAGC回路のＡＭ変調信号出力Voは、大振幅状態か、小振幅状態かの２状態のみをとる。(図２９の１段目の波形参照)
【０２０７】
図１８（ａ）の基本回路では、基準電圧設定部は、ＡＭ変調信号出力Voの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）との中間となる電圧を基準電圧値VR2として出力する。
【０２０８】
タイミング抽出部は、ＡＭ変調信号出力Voから、立ち上がりエッジ（又は立ち下がりエッジ）が、ＡＭ変調信号出力Voのピーク値近辺（又はボトム値近辺）にタイミングを合わせた（ＡＭ変調信号出力Voから位相がπ/2ずれる）キャリア周波数のクロックパルスCLを生成する。
【０２０９】
クロック生成部は、前記キャリア周波数クロックパルスCLから、ＡＭ変調信号出力Voのピーク値近辺（又はボトム値近辺）のタイミング時に、サンプリングクロックパルスSCLを出力する。
【０２１０】
サンプリング比較保持部は、前記サンプリングクロックパルスSCLが”H”（又は”L”）の時、ＡＭ変調信号出力Voと、基準電圧値VR2とをサンプリング比較して比較結果を信号TCOとして出力し、前記サンプリングクロックパルスSCLが”L”（又は”H”）の時、サンプリングクロックパルスSCLの変化直前の比較結信号TCOを保持する。
【０２１１】
以上の動作により、ＡＭ変調信号出力信号Voの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）を、サンプリングクロックパルスSCLのタイミングで抽出し、この包絡線にあたる信号が得られ、大振幅状態か小振幅状態かの２状態のＡＭ変調信号出力Voから、この状態に対応する２値の論理信号TCOを取り出すことができる。
【０２１２】
整流器Rec2とコンデンサC2と抵抗R2を用いた従来の検波回路SDetでは、標準電波タイムコード（図３５参照）の大振幅と小振幅の２状態のAM変調波形のキャリア周波数成分を除去すべくC2とR2の積で決まる時定数を大きくすると、大振幅状態から小振幅状態に移行する場合の包絡線に、いわゆる「ダレ」を生じ、その結果比較器Compの大振幅状態に相当する出力信号TCOの時間幅が広がってしまうことになる。(図３０参照)
【０２１３】
第１１の実施の形態に於ける検波回路では、各キャリア振幅のピーク値（又はボトム値）を次々にサンプリングしていくので、比較器Compの大振幅状態に相当する出力信号TCOの時間幅に前記のような「ダレ」を生じず、正確なTCOの時間幅が得られる。
【０２１４】
また、図１８（ｃ）や図１８（ｄ）に示すようなサンプリング比較保持部を用いれば、検波回路SDetのコンデンサC2のような容量素子を不要にでき、ＩＣ化に適している。
【０２１５】
ＡＭ変調信号出力信号Ｖｏから位相をπ/2ずらす移相回路例を図３１および図３２に示す。これら移相回路や、π/2相当の時間幅をつくるモノステーブルマルチバイブレーターに容量素子が必要になるが、これらは、キャリア周波数の１／４程度の時間領域に関係する値であり、小容量ですむのでＩＣ化できる可能性が高い。
【０２１６】
以上説明したように、第１１の実施の形態における検波回路によれば、以下の効果が得られる。
（１）大振幅と小振幅の2状態の時間幅で送信される標準電波タイムコードを受信する際に、従来の包絡線検波回路に比べて、正確な時間幅の検波出力が得られる。
（２）従来の包絡線検波回路に必要だった容量素子を不要にできる。
【０２１７】
［第１２の実施の形態］
［構成］
図１９（ａ），（ｂ）は、本発明の第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【０２１８】
第１２の実施の形態におけるＡＭ変調信号用検波回路は、第１１の実施の形態におけるサンプリング比較保持部を、基準電圧VR2とAGC回路の出力信号Vo（或いは前記第１の移相回路PS1の出力Vo1）とを比較し比較結果信号を出力する比較器Compと、この比較器Compの出力をデータDとし前記サンプリングクロックパルスSCLをクロックCKとする奇数ｎビットのシリアルインパラレルアウトのシフトレジスターSHRと、該シフトレジスターSHRのパラレル出力Q1〜Qnの”H”/”L”出力を多数決処理し”H”出力のビット数が多い場合は”H”を”H”出力のビット数が少ない場合は”L”を出力する多数決回路で構成する。
【０２１９】
［動作］
第１２の実施の形態における検波回路の動作は、多数決処理を除けば、第１１の実施の形態における検波回路と同様なので説明を省略する。
【０２２０】
サンプリングクロックパルスSCLのタイミングで前記ＡＭ変調信号出力信号Voに雑音が重畳されていると、比較器Compの出力が誤出力状態（TCO出力が、いわゆる歯抜け状態になる）となることがあるが、平均値を取ることでこの誤出力状態となることを防止、ないしは、軽減できる。
【０２２１】
また、ＡＭ変調信号出力Voの振幅が、AGC回路内の狭帯域バンドパスフィルタBPFの影響で緩やかに増大減小をしていれば、シフトレジスターSHRのパラレル出力の”H”/”L”の多数決判定が逆転するタイミングは、立ち上がり立ち下がり共に、パラレルビット数の１／２にサンプリング速度を乗じた時間だけ正確に遅れるので、シフトレジスターSHRのビット数を増やしても、時間補正をすることにより正確なＡＭ変調信号出力Voの変化点の時間が求められる。
【０２２２】
図３３に多数決回路例を示す。電波時計等では、前記論理出力TCOをマイコン等で取り込んで時刻情報に変換していく。マイコン等による論理出力取り込みを前提にするならば、図３４に示すように、直接に前記シフトレジスターSHRの並列ビット出力（あるいはシリアルビット出力）を取り込み処理するようにしてもよい。
【０２２３】
デジタルビットの多数決処理は、アナログ信号の平均化処理にも通じ、図１８（ｂ）の容量Cの前に、抵抗Rを接続してＣＲによる平均値回路（図１９（ｂ）参照）として、ＡＭ変調信号出力Voを平均化して基準電圧VR2と比較するようにしても良い。
【０２２４】
以上説明したように、第１２の実施の形態における検波回路においては、前記ＡＭ変調信号出力Voに雑音が重畳されている場合に、比較器Compの出力が誤出力状態となるのを防止、ないしは、軽減できる。
【０２２５】
図２０の回路は、第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えをプラスしたものであり、AGC回路内のピーク検出回路PDetの、整流器Rec1及び放電経路用抵抗R1を不要にでき、ピークホールド容量C1もＩＣに内蔵できる程度まで低容量化できる。
【０２２６】
外部電源VDDより前記各回路への電源供給を、制御信号PONにより制御（動作オン状態と待機スタンバイ状態の創出、或いは、供給電源電圧の定電圧化など）できる電源回路Regの使用は、前記第２〜１２の各実施の形態に適用し有効である。
【０２２８】
【発明の効果】
以上詳細に説明したように、本発明のＡＭ変調信号受信回路によれば、大振幅状態と小振幅状態の２状態のＡＭ変調信号Ｖｉを受信し該２状態を識別するＡＭ変調信号受信回路において、ピーク値入力端子からのピーク値電圧Ｖｐによりゲインが制御され前記入力ＡＭ変調信号Ｖｉを増幅して出力Ｖｏを出力するゲインコントロールアンプ部（ＧＣＡ−Ｂ）と、該ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを包絡線検波する包絡線検波回路（ＳＤｅｔ）と、該包絡線検波回路（ＳＤｅｔ）の出力と基準電圧ＶＲ２とを比較して論理信号ＴＣＯを出力する比較回路（Ｃｏｍｐ）と、該比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力として、比較回路（Ｃｏｍｐ）の出力信号が大振幅入力状態に対応する出力信号の時に前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力するピーク検出回路（ＰＤｅｔ）と、を備えた構成としているので、ピーク検出回路（ＰＤｅｔ）のピーク保持容量を低容量化でき、また、ＡＧＣ回路の追随特性を改善することが出来る。
【図面の簡単な説明】
【図１】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図２】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図３】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図４】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図５】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図６】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図７】従来の電波時計のRF受信部の基本構成例を示す回路図である。
【図８】第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【図９】第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１０】第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１１】第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１２】第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１３】第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１４】第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１５】第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１６】電波到来方向に対するアンテナコイルの角度θを示した図である。
【図１７】第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１８】第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【図１９】第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【図２０】第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えを付加した回路例を示す図である。
【図２１】第６及び第７の実施の形態における図１２，図１３の加算回路の具体例を示す図である。
【図２２】第８及び第９の実施の形態における図１４，１５のプリアンプPA2の極性切換を含む加算回路の具体例を示す図である。
【図２３】第８及び第９の実施の形態における図１４，１５のプリアンプPA2の極性切換を含む加算回路の具体例を示す図である。
【図２４】バイアス回路例を示す図である。
【図２５】第３の実施の形態における図９（ｃ），（ｅ）のＯＲ回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1、TG2の並列回路で置き換えた図である。
【図２６】第４の実施の形態における図１０（ａ），（ｃ）のAND回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1、TG2の直列回路で置き換えた図である。
【図２７】第４の実施の形態における図１０（ｂ）の詳細回路図である。
【図２８】第３の実施の形態における図１４のタイマー回路TMの具体例を示す図である。
【図２９】検波回路の各部の波形図である。
【図３０】大振幅状態における従来のComp出力波形と第１１の実施の形態におけるComp出力波形とを比較した図である。
【図３１】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３２】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３３】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３４】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３５】標準電波の波形図である。
【図３６】第５の実施の形態におけるゲインコントロールアンプ部GCA-B内のバンドパスフィルタBPFの入出力の波形例を模式的に示した図である。
【図３７】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３８】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３９】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４０】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４１】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４２】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【符号の説明】
T,T2 差動対をなすトランジスタ
RL1,RL2 付加抵抗
Is,Is1,Is2 吸い込み電流回路
T3,T4 トランジスタ
Vgc 制御電圧
GCA-B ゲインコントロールアンプ部
SDet 包絡線検波回路
Comp 比較回路
PDet ピーク検出回路
Rec1,Rec1a,Rec1b,Rec2a,REc2b 整流回路
TG1,TG2 トランスファゲート
TM タイマー回路
D 遅延回路
PA1,PA2 プリアンプ
Add 加算回路
GCAb 可変ゲインアンプ
BPF1,BPF2 バンドパスフィルタ
PS1,PS2 移相回路
LIM リミットアンプ
SHR シフトレジスタ
MM,MM1 モノマルチバイブレータ
【発明の属する技術分野】
本発明は、電波時計のラジオフリケンシー受信部（以後、RF受信部と記す）など、ＡＭ変調を用いたRF通信の受信部回路に関するものである。
【０００２】
【従来の技術】
従来のオートゲインコントロール（以後、AGCと記す）用の可変ゲインアンプの具体例を示す回路図を、図４〜６に示す。また、従来の電波時計のRF受信部の基本構成例を示す回路図を図７に示す。
【０００３】
図４の可変ゲインアンプでは、トランジスタT1及びT2で第１の差動対を構成し該第１の差動対の吸込み電流をトランジスタT5のドレインに流す構成の差動アンプ１と、ソースにソース抵抗RS1を接続するトランジスタT3とソースにソース抵抗RS2を接続するトランジスタT4で第２の差動対を構成し該第２の差動対の吸込み電流をトランジスタT6のドレインに流す構成の差動アンプ２とし、前記差動アンプ１と差動アンプ２の入出力が並列接続となるよう、正入力同士（トランジスタT1及びT3のゲート）及び負入力同士（トランジスタT2及びT4のゲート）をそれぞれ接続（差動アンプ１と差動アンプ２とが、同じ差動入力となる）し、更に、正相電流出力同士（トランジスタT1及びT3のドレイン）及び逆相電流出力同士（トランジスタT2及びT4のドレイン）をそれぞれ接続（差動アンプ１と差動アンプ２の差動出力電流が加算される）し、一端を電源VDDに接続する負荷抵抗RL1に前記加算した正相出力電流を流して逆相出力電圧Vo-に変換し、一端を電源VDDに接続する負荷抵抗RL2に前記加算した逆相出力電流を流して正相出力電圧Vo+に変換する。
【０００４】
前記差動アンプ１の吸込み電流トランジスタT5と前記差動アンプ２の吸込み電流トランジスタT6もソース同士が接続され、更に、吸込み電流回路である定電流回路Isに接続されて、第３の差動アンプを構成している。
【０００５】
上記の構成では、定電流回路Isの定電流Isの一部であるIs×M（Mは、0〜1）がトランジスタT5に流れ、該定電流Isの残り部分であるIs(1-M)がトランジスタT6に流れる。この配分比率Mは、前記第３の差動アンプの入力間（トランジスタT5及びT6のゲート間）に印加されるゲインコントロール差動電圧Vgcにより任意に変えられる。
【０００６】
また上記の構成では、前記差動アンプ１のトランスファコンダクタンスGm1は第１の差動対に流れる吸込み電流で決定され、前記差動アンプ２のトランスファコンダクタンスGm2は第２の差動対に流れる吸込み電流と前記ソース抵抗Rs1及びRs2とで決定され、差動入力（Vi+とVi-の差）から差動出力（Vo+とVo-の差）までのゲインは、該合成コンダクタンスGm＝（Gm1+Gm2）と前記負荷抵抗RL1とRL2で決定される。
【０００７】
トランジスタT5及びT6に流れる電流をI1及びI2とし、該電流I1によって決まるトランジスタT1及びT2のトランスファコンダクタンスをGm(I1)とし、該電流I2によって決まるトランジスタT3及びT4のトランスファコンダクタンスをGm(I2)とすると、
Is=I1+I2 （ I1=Is×M ，I2=Is(1-M) ， 0＜M＜1 ）
Gm1=Gm(I1)/2
Gm2=1/(Rs1+Rs2+(2/Gm(I2)))
の関係が成立する。したがって、前述の電流配分比Mを制御して前記トランスファコンダクタンスGm1及びGm2を適宜に変化させることにより、前記定電流Isが差動アンプ１に流れた時（M≒1）に最大ゲインとなり、前記定電流Isが差動アンプ２に流れた時（M≒0）に最小ゲインとなるようにできる、すなわち、ゲインコントロール差動電圧Vgcにより差動アンプ１と差動アンプ２に流れる電流配分比Mをコントロールすることにより、前記最大ゲインと最少ゲイン間の任意のゲインが得られる可変ゲインアンプとすることができる。
【０００８】
図５の可変ゲインアンプ回路は、トランジスタT1〜T4及び負荷抵抗RL1〜RL2を、図４の回路と同じトランジスタ及び負荷抵抗RL1〜RL2とし、図５のRsを図４のRs1とRs2の和の値（Rs＝RS1+Rs2）とし、図５のT6aとT6bの和のサイズを図４のT6と同じ（T6aサイズ＝T6bサイズ、T6サイズ＝T6aサイズ+T6bサイズ）とすることで、図４の回路と等価な動作となる。
【０００９】
図６の可変ゲインアンプ回路では、差動入力電圧Vi+及びVi-が入力されるトランジスタT1およびT2で構成される第１の差動対に流れる吸込み電流と、該差動入力電圧Vi+及びVi-が入力されないトランジスタT3およびT4で構成される第２の差動対とに流れる吸込み電流との配分を、該差動入力へ接続する直流バイアスVB（図２４に等価回路例を示す。抵抗R又はチョークコイルLのいずれかが省略される場合がある）と、ゲインコントロール電圧Vgcとの電位差を変化させて、増幅に関わる第１の差動対のトランスファコンダクタンスGm1を変えることにより、差動入力（Vi+とVi-の差）から差動出力（Vo+とVo-の差）までのゲインを変化させる可変ゲインアンプであり、トランジスタT3およびT4で構成される第２の差動対は、出力Vo+及びVo-の直流バイアスを変化させず一定に保つ働きをする。
【００１０】
直流バイアスVBは、差動入力電圧Vi+及びVi-に含まれている場合もある。
【００１１】
図４〜図６は、MOSタイプのトランジスタで構成した例を示しているが、接合形電界効果タイプやバイポーラタイプのトランジスタで構成することもできる。
【００１２】
日本においては、通信総合研究所が、福島県の送信所から40KHzで、佐賀県の送信所からは60KHzで、周波数標準となる標準電波を日夜送信している。
【００１３】
この標準電波には、AM変調信号による時刻情報（日本標準時）が重畳されており、この標準電波を受信して時刻コードを復元解読することで、電波発信から到達までの遅延時間程度（数mess程度）の確度の時刻を知ることができる。
これを用いて時刻を補正する機能を時計に持たせれば、常に前述の時刻確度が保たれた時計を実現できる。いわゆる電波時計である。
【００１４】
標準電波のイメージを図３５に示す。日本の標準電波は、前述の送信周波数をキャリアとし、大振幅１に対して小振幅0.1（変調度：90％）の２振幅状態のみのAM変調信号で、通信速度は1bit/secであり、該1bit長の中が、（大振幅状態が200msecで残り800msecが小振幅状態）→符号”M”（マーク信号）を表現し、（大振幅状態が800msecで残り200msecが小振幅状態）→符号”0”を表現し、（大振幅状態が500msecで残り500msecが小振幅状態）→符号”1”を表現する。この状態3値を組み合わせて時刻コードを構成している。
【００１５】
時刻コードは、”M”符号から開始して、分、時、元日からの通算日、西暦年、曜日情報等を”M”で区切り、最後に”M”符号で終る、６０ビット長を単位とする符号列である。したがって、”M”符号連続（前符号列の最後と、次符号列の先頭）となる位置を検出することで、時刻コードの区切り及び先頭位置を識別できる。
【００１６】
図７の電波時計RF受信部回路では、バーアンテナLと同調キャパシターCを前記の標準電波に同調させ、標準電波を選択受信しプリアンプPAに入力する、バイアス回路VB（等価回路例を図２４に示す）は、前記プリアンプPAに入力バイアスを供給する。
【００１７】
可変ゲインアンプGCAは、前記プリアンプPAの出力を入力Viとしゲイン制御端子からの制御に応じたゲインで増幅する。
【００１８】
バンドパスフィルタBPFは、前記可変ゲインアンプGCAの出力の必要帯域外雑音成分である低域周波数成分と高域周波数成分を除去する。
【００１９】
第１の整流回路Rec1と第１のピーク保持キャパシターC1と第１の放電抵抗R1とで構成するピーク検出回路PDetは、前記バンドパスフィルタBPFの出力Voのピーク値を検出しピーク値電圧Vpを出力する。
【００２０】
ゲインコントロールアンプDAは、前記可変ゲインアンプGCAのゲイン制御端子に対して、前記ピーク検出回路PDetの出力Vpが第１の基準電圧VR1より大きい場合に前記可変ゲインアンプGCAのゲインを下げる直流電圧を出力し、小さい場合に該ゲインを上げる直流電圧を出力する、これによりピーク検出回路PDetの出力Vpと第１の基準電圧VR1との間の電位差がほぼゼロとなるように制御（負帰還制御）され、その結果、前記バンドパスフィルタBPF出力振幅Voの大振幅側がほぼ一定レベルとなる。
【００２１】
前記ゲインコントロールアンプDAの出力に挿入接続されるローパスフィルタLPFは、前記可変ゲインアンプGCAへのゲイン制御が不安定にならないように時定数を持たせる。
【００２２】
第２の整流回路Rec2と第２のピーク保持キャパシターC2と第２の放電抵抗R2とで構成する包絡線検波回路SDetは、前記バンドパスフィルタBPF出力VoのRF振幅値のピーク値包絡線となるような電圧を出力（図３０の破線波形）する。
【００２３】
比較器Compは、前記包絡線検波回路SDetの出力と第２の基準電圧VR2（包絡線検波出力の高低電圧の中間値に設定されている）とを比較して、包絡線検波回路SDetの出力が第２の基準電圧VR2より大きい場合に論理信号”H”を出力し、小さい場合に論理信号”L”を出力する。
【００２４】
図示しないマイコンなどにて、論理信号”H”又は論理信号”L”の時間長を識別することにより、前記の時刻コード列の”M”/”0”/”1”のいずれであるかを識別する。このマイコンは、受信した時刻コードを解読することで現時刻を認識し、時刻を補正し表示(電波時計機能)する。
【００２５】
時刻合わせは、１日に数回で十分なので、外部電源VDDより前記各回路への電源供給を制御信号PONより制御（電源オン/オフ、定電圧供給など）する電源回路Regを設け、無駄な電力消費をなくすようにしている。
【００２６】
図７において、可変ゲインアンプGCAの出力ノイズが小さい場合にバンドパスフィルタBPFが省略される場合もある。また、バンドパスフィルタBPFと第１の整流回路Rec1及び第２の整流回路Rec2との間には、このバンドパスフィルタBPFの終端条件を満足し、第１の整流回路Rec1及び第２の整流回路Rec2を駆動できる、適宜なバッファ回路が置かれる。さらにまた、ゲインコントロールアンプDAが適宜なローパスフィルタ特性を含んでいる場合には、ローパスフィルタLPFが省略される場合もある。
【００２７】
電波時計は概略1uVrms〜100mVrms程度の広い範囲の入力に対応できるAGCが要求されるため、受信プリアンプPAをも可変ゲインアンプの一部とする場合（図７、受信プリアンプPAへの破線で示す制御）もある。
【００２８】
以後の記述の中では、図７の可変ゲインアンプGCAと、ゲインコントロールアンプDAと、ローパスフィルタLPFと、を含む部分に相当する回路を可変ゲインアンプブロックGCAbと表記する場合があり、これにバンドパスフィルタBPFを加えた部分に相当する回路をゲインコントロールアンプ部GCA-Bと表記する場合がある。さらに、ゲインコントロールアンプ部GCA-Bと、ピーク検出回路PDetを含む部分に相当する回路をオートゲインコントロール回路AGC、あるいはAGC回路と表記する場合がある。
【００２９】
その他にも、可変利得増幅器の出力特性の線形性を向上させた可変ゲインアンプや、AM変調信号の受信回路、検波回路の例として、以下のような文献がある。
【００３０】
【特許文献１】
特開平１１−２２５０２８号公報
【特許文献２】
特開平１０−２０９９０４号公報
【特許文献３】
特開平６−２５２６４９号公報
【００３１】
【発明が解決しようとする課題】
電波時計が受信する標準電波は、AM変調方式のため前記オートゲインコントロール回路AGCの増幅は線形性が要求される。また、標準電波の送信所数が少ないため送信アンテナ直下から超遠距離まで受信可能にする必要があり広いAGC範囲が要求される。従って、常に線形性が確保され、かつ、可変ゲイン範囲の広い可変ゲインアンプの実現が望まれる。
【００３２】
図４及び図５の可変ゲインアンプは、トランジスタT1〜T4のトランスファコンダクタンスGm(Is)及びRs1及びRs2（或いは、合成Rs）で決定される最小ゲインが存在し、トランジスタT1〜T4のトランスファコンダクタンスGm(Is)がソース抵抗Rsの逆数に比べて十分大きくできないと可変ゲイン範囲が狭くなる。また、トランジスタT1〜T4による各差動対とトランジスタT5〜T6の差動対とが電源間に直列的に接続されるために最小動作電源電圧を小さくできないため、電池駆動（1.5V電源）など低電源電圧動作に不向きである。可変ゲイン範囲が広く、最小動作電圧を下げられる可変ゲインアンプの実現が望まれる。
【００３３】
図６の可変ゲインアンプ回路は、電源間に差動対が１つのために低電源電圧動作に適しているが、入力電圧が増大してAGC動作でゲインを下げようとゲインコントロール電圧Vgcを上げると、ゲインに関わる差動対（トランジスタT1及びT2）の電流が減少（これによりゲインを下げるのだが）するのに伴い、出力ダイナミックレンジと線形入力範囲が小さくなるため、大入力電圧（低ゲイン動作）領域に入っていくに従いAGC動作からリミットアンプ動作に移行してしまい、線形性が悪くなる。
【００３４】
大入力電圧（低ゲイン動作）領域においても出力ダイナミックレンジが維持され、入力電圧の増大に伴って線形入力範囲も拡大され、常に線形性が維持できる可変ゲインアンプの実現が望まれる。
【００３５】
壁掛け時計タイプの電波時計などは、設置場所により時計の向きが変わり該受信部のバーアンテナの向きも変わる。バーアンテナの向きによってアンテナ受信ゲインが変化し、図7の電波時計受信部のように単一アンテナでは、向きによって受信レベルがゼロといった状態にもなる。電波時計の向きが変化しても一定以上の受信レベルが確保できるバーアンテナ設置方法・受信方法の実現が望まれる。
【００３６】
受信プリアンプPAを差動入力アンプとした場合、バイアス回路VBが、差動入力の双方、或いは、一方の入力に接続されていると、該バイアス回路VBのそれぞれが発生する雑音成分も差動増幅されることになり、受信部のS/N比（信号対雑音比）が劣化する。バイアス回路VBの発生する雑音の影響を抑え、受信部のS/N比を改善して最小受信感度特性の良好な受信プリアンプの実現が望まれる。
【００３７】
標準電波は、AM変調方式であり、また、１ビットの情報伝送に1秒と非常に遅いため、大小の振幅レベル比が長時間正しく保たれるAGC方式が要求される。このため、ピーク検出回路PDetの保持時定数、或いは、前記ローパスフィルタLPFの時定数を大きくする必要が生じる。この時定数を大きくすると、大きな時定数容量が必要になり、また、受信開始からAGCが安定するまでの時間が長くなり、さらにまた、受信レベルが変動した場合のAGC追随速度が低下することになる。
【００３８】
時定数容量の増大を抑え、大小の振幅レベル比を長時間正しく保つことができ、かつ、受信開始からAGCが安定するまでの時間が短く、受信レベルが変動した場合の追随速度が速い、AGC動作が得られるAGC回路の実現が望まれる。
【００３９】
整流器を用いたAM変調波ピーク値包絡線検波では、図３０の破線波形のように検波波形が、立上りは速く、立下りが遅くなるため時刻コードを判別するためのパルス幅精度が劣化して受信時刻確度が低下する。よって、ピーク値包絡線に正確に対応した出力が得られる検波回路の実現が望まれる。
【００４０】
この発明は、ＡＧＣ回路の追随特性を改善したＡＭ変調信号受信回路を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記課題を解決する為に、本発明のＡＭ変調信号受信回路においては、大振幅状態と小振幅状態の２状態のＡＭ変調信号Ｖｉを受信し該２状態を識別するＡＭ変調信号受信回路において、
ピーク値入力端子からのピーク値電圧Ｖｐによりゲインが制御され前記入力ＡＭ変調信号Ｖｉを増幅して出力Ｖｏを出力するゲインコントロールアンプ部（ＧＣＡ−Ｂ）と、
該ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを包絡線検波する包絡線検波回路（ＳＤｅｔ）と、
該包絡線検波回路（ＳＤｅｔ）の出力と基準電圧ＶＲ２とを比較して論理信号ＴＣＯを出力する比較回路（Ｃｏｍｐ）と、
該比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力として、比較回路（Ｃｏｍｐ）の出力信号が大振幅入力状態に対応する出力信号の時に前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力するピーク検出回路（ＰＤｅｔ）と、を備えている。
【００４３】
また、上記課題を解決する為の本発明のAM変調信号検波回路においては、大振幅状態と小振幅状態の２状態のＡＭ変調信号Viを受信しこの２状態を識別する際に、受信したＡＭ変調信号を所定の振幅値に制御増幅するAGC回路の出力信号Voから、キャリア周波数成分を抽出し、AGC回路の出力信号Voの振幅のピーク位置にタイミングを合わせたクロックパルスCLを出力するタイミング抽出部と、クロックパルスCLを入力してピーク位置にタイミングを合わせたサンプリングクロックパルスSCLを出力するクロック生成部と、比較基準電圧VR2を出力する基準電圧設定部と、サンプリングクロックパルスSCLの入力時にAGC回路の出力Voと比較基準電圧VR2とをサンプリング比較して比較結果信号TCOを出力し、次のサンプリングクロックパルスSCLが入力されるまで保持するサンプリング比較保持部を備えている。
【００４４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００４５】
［第１の実施の形態］
［構成］
図１〜３は、本発明の第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【００４６】
図１の可変ゲインアンプ回路は、差動対をなすトランジスタT1及びT2のそれぞれのゲートが入力Vi+及びVi-（バイアスVB）に接続され、該トランジスタT1及びT2のソースに吸込み電流回路Isが接続され、該トランジスタT1及びT2のそれぞれのドレインに、一端が電源VDDに接続される負荷抵抗RL1及びRL2が接続されて構成される差動アンプの、前記差動対トランジスタT1及びT2のそれぞれのソースと吸込み電流回路Isとの間に、トランジスタT3及びT4のドレイン及びソースを挿入接続し、該トランジスタT3及びT4のゲートにゲイン制御電圧Vgcを接続して構成する。
【００４７】
MOSトランジスタT1及びT2は飽和領域で動作し、MOSトランジスタT3及びT4は線形領域（飽和しづらい短チャンネルMOSが望ましい）で動作をするように、トランジスタT1及びT2とトランジスタT3及びT4のゲート形状を設定してある。
【００４８】
［動作］
図１のMOSトランジスタT1及びT2は飽和領域で動作し、MOSトランジスタT3及びT4は線形領域で動作するように、トランジスタT1及びT2とトランジスタT3及びT4のゲート形状を設定してあるので、MOSトランジスタT1及びT2は差動アンプのアクティブ増幅素子として動作し、MOSトランジスタT3及びT4は、MOSトランジスタT1及びT2のソースに接続される負帰還用抵抗として動作（図１の破線内）する。
【００４９】
MOSトランジスタT1及びT2のトランスファコンダクタンスGm1とゲートとソース間電圧VGS1とは、自身の形状と、自身に流れるバイアス電流（吸込み電流Isの1/2）とにより決定され、該トランジスタのソース電位は、ゲートバイアス電圧VBから前記ゲート・ソース間電圧VGS1を差し引くことで求められ、固定の電圧Vs1になる。即ち、
Vs1=VB−VGS1
である。
【００５０】
一方、MOSトランジスタT3及びT4は、ドレイン・ソース間の電位差がほぼゼロになるようなゲートサイズ設定により線形領域動作、すなわち、可変抵抗素子Rs3及びRs4として動作（通常、RS3=Rs4）する。その抵抗値Rs3は、自身の形状と自身のゲートとソース間に印加される電圧VGS3とにより決定される。該ゲート・ソース間電圧VGS3は、前記ゲイン制御電圧Vgcから前記固定の電圧Vs1を差し引いた値となる。即ち、
VGS3=Vgc-Vs1＝Vgc−(VB−VGS1)＝Vgc−VB＋VGS1
である。したがって、ゲイン制御電圧Vgc（あるいは、ゲートバイアス電圧VB）を変化させることによりトランジスタT3及びT4のゲート・ソース間電圧VGS3を変化させることができ、その結果、トランジスタT3及びT4の抵抗Rs3及びRs4を変化させることができる。
【００５１】
以上、トランジスタT1〜T4を含めた差動回路のトランスファコンダクタンスGm及び差動電圧ゲインAは、
Gm＝1/(Rs3+Rs4+2/Gm1)
A＝Gm×(RL1＋RL2)＝(RL1＋RL2)/(Rs3+Rs4+2/Gm1)
となり、ゲイン制御電圧Vgc（あるいは、ゲートバイアス電圧VB）を変化させることによりトランスファコンダクタンスGm及び差動電圧ゲインAを変化させることができ、該差動回路は可変ゲインアンプとして動作する。
【００５２】
図２の可変ゲインアンプ回路は、図１の回路の吸い込み電流回路Isを2つに分割（電流値１／２）して、トランジスタT1及びT2のそれぞれのソースに接続した構成で、基本的には図１と同様に動作する。図２の回路では、トランジスタT3及びT4にバイアス電流が流れないので、該トランジスタのソース・ドレイン間線形動作領域としては±両電圧領域が使えるので、可変インピーダンス動作の線形性が良く入出力間の線形性が良好になる。
【００５３】
図１及び図２の可変ゲインアンプ回路では、トランジスタT3及びT4のゲート・ソース間電圧VGS3をゼロに近づけると、前記抵抗Rs3及びRs4が限りなく増大し、前記差動電圧ゲインAが限りなくゼロに近づいていくが、図３のように、前記トランジスタT3及びT4で構成する可変抵抗に並列に固定抵抗Rsを接続しておくと、該抵抗と前記トランジスタT3及びT4の並列合成抵抗は、固定抵抗値Rsより小さくならないので、この構成の可変ゲインアンプは最小ゲインを持つことになる。
【００５４】
図１のトランジスタT1及びT2のソース間に、固定抵抗Rsを接続しても同様効果が得られる。
【００５５】
トータルゲイン及び可変ゲイン幅を大きく取れるように可変ゲインアンプを多段接続する構成において、該可変ゲインアンプの入力レベルを最小レベルから大きくしていく場合、各段のゲインを一様に下げるよりも後段側から順にゲインを下げる方が、ゲインを下げると雑音特性に大きな影響がある初段アンプのゲインを確保でき、信号/雑音比が向上する。このような構成にするには、図３のような、最小ゲインを持つ可変ゲインアンプが必要となる。
【００５６】
トランジスタT3及びT4は、可変抵抗として動作すると説明してきたが、現実のMOSトランジスタでは、ゲート・ソース間及びゲート・ドレイン間に容量成分があり、この容量が合成される(直列接続容量)形で、前記可変抵抗に並列接続される。この容量と可変抵抗の時定数で決まる周波数を極として高域ピーキングが生じる。
【００５７】
図３の可変ゲインアンプ回路のように、トランジスタT3及びT4の各ゲートにゲート抵抗RG1及びRG2を接続すると、前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果を軽減できる。
【００５８】
図２及び図３の可変ゲインアンプ回路のトランジスタT3及びT4は、合成した値が同じであれば、１個のトランジスタに置き換えても良いし、逆に、３個以上複数個を、直列、あるいは、並列接続としても良い。前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果等を考慮して、適宜な選択設定をする。
【００５９】
図１〜３の可変ゲインアンプ回路例は、N-MOS素子で構成しているが、P-MOSでの構成、P-MOS、N-MOSの混成構成、接合形電界効果素子を用いた構成としても良い。トランジスタT1及びT2に関しては、バイポーラ形トランジスタとしても良い。トランジスタT3及びT4に関しては、N-MOS素子とP-MOS素子とを組みあわせても良い。また、短チャンネル形にすると、最小抵抗値が下げられるし、飽和特性が弱まるか無くなるため、可変抵抗として使える領域が広がる。
【００６０】
以上説明したように、第１の実施の形態によれば、以下の効果が得られる。
（１）差動回路が電源とグランド間に立て積みされないので、最小動作電源電圧が下がる。（図４及び図５の構成との比較）
（２）アンプ動作となる差動対トランジスタ（T1とT2）に常に全吸込み電流（Is）を流す構成なので、ゲインを下げても出力ダイナミックレンジが一定で、小さくなることがない。（図６の構成との比較）
（３）ゲインを下げるに伴い、入力の線形入力範囲が広くなる。（図６の構成との比較）
（４）吸い込み電流Isと負荷抵抗RL1及びRL2で決定される出力ダイナミックレンジ範囲内であれば、入出力間の線形性（或いは大小関係の一様性）が保たれる。（図６の構成との比較）
（５）最小ゲインが無限小となる構成も、固定値の最小ゲインを持つ構成も、実現できる。
【００６１】
［第２の実施の形態］
［構成］
図８（ａ）〜（ｄ）は、本発明の第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【００６２】
図８（ａ）のＡＭ変調信号受信回路は、ピーク値入力端子からの入力電圧Vpが内蔵基準値より大なる場合にゲインを下げ、小なる場合にゲインを上げ、このゲインで入力ＡＭ変調信号Viを増幅して出力信号Voを出力するゲインコントロールアンプ部GCA-Bと、ゲインコントロールアンプ部GCA-Bの出力信号Voを包絡線検波する包絡線検波回路SDetと、この包絡線検波回路SDetの出力と基準電圧VR2とを比較して比較結果信号TCOを出力する比較回路Compと、この比較回路Comp出力信号TCOを制御入力として、比較回路Compの出力信号が大振幅入力状態に対応する出力信号の時にゲインコントロールアンプ部GCA-Bの出力信号Voのピーク値を検出する状態となって、この検出ピーク値Vpをゲインコントロールアンプ部GCA-Bのピーク値入力端子に出力し、比較回路Compの出力信号TCOが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Vpを保持して、この保持検出ピーク値Vpをゲインコントロールアンプ部GCA-Bのピーク値入力端子に出力するピーク検出回路PDetとから構成される。
【００６３】
前述の入力ＡＭ変調信号Viは、図７に例示される、バーアンテナLと、同調キャパシターCと、プリアンプPAと、等により生成される。ゲインコントロールアンプ部GCA-Bと、包絡線検波回路SDetの構成は、図７と同様である。
【００６４】
図８（ａ）のピーク検出回路PDetは、ゲインコントロールアンプ部GCA-Bの出力信号を整流する整流回路Rec1と、この整流回路Rec1の出力とグランド（或いは電源）間に接続する放電経路用抵抗R1（或いは定電流回路I1としても良い）と、整流回路Rec1の出力に導通端子の一端を接続し、比較回路Compの出力信号TCOを制御入力として、比較回路Compの出力信号TCOが大振幅入力状態に対応する出力の時に導通状態になり比較回路Compの出力信号TCOが小振幅入力状態に対応する出力に変化した時に非導通状態になるトランスファゲートTG1と、このトランスファゲートTG1の導通端子の他端とゲインコントロールアンプ部GCA-Bのピーク値入力端子に一端が接続され他端がグランド（或いは電源）に接続されるピークホールド容量C1とより構成される。
図８（ｂ）は、図８（ａ）の放電経路用抵抗R1を、放電経路用定電流回路I1に置き換えられることを示している。
【００６５】
［動作］
図８（ａ）のＡＭ変調信号受信回路が受信するＡＭ変調信号Ｖｉは、定常受信状態では大振幅状態と小振幅状態の２つの状態のみが存在し、大振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｈ”状態とし、小振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｌ”状態とする。送信所からの距離によって受信するＡＭ変調信号Ｖｉのレベルは大きく変動する。
【００６６】
大振幅状態と小振幅状態の２つの状態のみが存在するＡＭ変調信号Viの具体的な例として、従来回路の説明でも述べた通信総合研究所から送信される標準電波がある。
【００６７】
図８（ａ）の回路では、比較回路Ｃｏｍｐの出力ＴＣＯが”Ｈ”状態の時、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が導通となるので、ピーク検出回路ＰＤｅｔは通常のピーク検出回路として動作する。従って、ピーク検出回路ＰＤｅｔとゲインコントロールアンプ部ＧＣＡ−Ｂとは連携して通常のＡＧＣアンプとして動作するので、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが一定となるように制御される。
【００６８】
比較回路Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態の時は、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が非導通となるので、このトランスファゲートＴＧ１が非導通となる直前のピークホールド容量Ｃ１への蓄積電荷に基づく固定した電圧がピーク検出回路ＰＤｅｔの出力Ｖｐとして出力される。
【００６９】
図７の従来回路で、ゲインコントロールアンプ部GCA-Bの出力振幅が大きくなった場合のピーク検出回路PDetの出力応答は整流回路Rec1のオン抵抗（小抵抗）とピークホールド容量C1との小時定数の速い応答となるが、ゲインコントロールアンプ部GCA-Bの出力振幅が小さくなった場合のピーク検出回路PDetの出力応答の方は放電経路用抵抗R1（大抵抗）とピークホールド容量C1との大時定数での遅い応答となる。
【００７０】
ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が小さくなった場合の応答を早めるには、放電経路用抵抗Ｒ１（大抵抗）とピークホールド容量Ｃ１との時定数を小さくすれば良いが、こうすると、ＡＭ変調波の小振幅状態を受信中に、ピーク検出回路ＰＤｅｔの出力Ｖｐが急速に小さくなるので、ゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが急速に増大することになり、小振幅状態の受信時間が長い場合（図３５の”Ｍ”など）ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏも急速に増大していき、小振幅入力状態にもかかわらず前記包絡線検波回路ＳＤｅｔ出力が基準電圧ＶＲ２（比較器Ｃｏｍｐのスレッショルド電圧）を超え、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態へと反転してしまい誤動作となる。
【００７１】
このような該誤動作を防ぐために、図７の回路では、放電経路用抵抗R1とピークホールド容量C1とのホールド時定数は、数ビット分に相当するような大きい時定数に設定する必要がある。
【００７２】
標準電波に重畳される時刻コードは、１bit/secと非常に遅いので、数ビット分の時間でも非常に長い時間となる。
【００７３】
図８（ａ）の回路では、電源投入時はピークホールド容量Ｃ１の蓄積電荷がゼロなので、ゲインコントロールアンプ部ＧＣＡ−Ｂは最大ゲインの状態で受信を始め、このゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅ＶｏはＡＧＣ安定状態の振幅より必ず大きいレベルから始まる。このため、この出力を検波した検波出力信号は必ず基準電圧ＶＲ２より大となるため、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態となって、トランスファゲートＴＧ１が導通となり、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが大きいこともプラスしてピークホールド容量Ｃ１への充電が急速に行われ、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが急上し、それによりゲインが急低し、高速にＡＧＣ安定状態に達する。
【００７４】
小振幅入力状態になると、検波出力は基準電圧ＶＲ２より小となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態となって、トランスファゲートＴＧ１が非導通となり、ピークホールド容量Ｃ１の充放電が停止し、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが固定値となり、ゲインコントロールアンプ部ＧＣＡ−Ｂは固定ゲイン動作となり、小振幅入力状態の継続時間の長短に関係なく安定した小振幅受信動作が行われる。
【００７５】
再び、大振幅受信状態になると、検波出力信号は基準電圧ＶＲ２より大となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｈ”状態に戻り、トランスファゲートＴＧ１が導通に戻り、出力振幅を一定値に調整する通常のＡＧＣ動作に戻る。以後、前述の動作が継続される。
【００７６】
小振幅入力状態ではピークホールド容量C1の充放電が停止するので、放電経路用抵抗R1とピークホールド容量C1のホールド時定数を小さくしても安定したAGC動作ができる。
【００７７】
この時定数を小さくすると、電源オンからの受信時のAGC安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部GCA-Bの出力信号Voの振幅が安定する。
【００７８】
図８（ａ）の回路例では、放電経路用として抵抗R1を用いたが、この抵抗の代わりに放電経路用として定電流回路I1を用いてもよい（この例は、図示していない）。
【００７９】
また、図８（ａ）の回路例では、ピークホールド容量C1の充放電動作をオン/オフするトランスファゲートTG1を用いたが、図８（ｃ）では、放電経路用抵抗R1に流れる放電電流をオン/オフするトランスファゲートTG1として、小振幅入力状態におけるピークホールド容量C1の放電を停止させるようにして、図８（ａ）と同等の効果を得ている。
【００８０】
図８（ｄ）では、放電経路用定電流回路I1に流れる放電電流I1をオン/オフする構成として、図８（ａ）と同等の効果を得ている。
【００８１】
トランスファゲートは、NチャンネルタイプとPチャンネルタイプを組み合わせた形にすると、このトランスファゲートのオン/オフ時における、ゲートとチャンネル間の容量の充放電によるピークホールド容量C1の充電電荷の変動（Vpの変動につながる）を軽減できる。
【００８２】
以上説明したように、第２の実施の形態によれば、下記の効果が得られる。
（１）放電経路用抵抗R1（或いは定電流回路I1の定電流I1）とピークホールド容量C1で決定されるAGC用ホールド時定数決定に、小振幅入力状態の継続時間を考慮する必要がないので、ホールド時定数を小さくでき、ピークホールド容量C1を、小容量化できる。
（２）AGC用ホールド時定数を小さくできるので、大振幅入力状態でのAGC応答を高速化できる。
（３）（２）により、電源オンからの受信時のAGC安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部GCA-Bの出力Voの振幅が安定する。
（４）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部GCA-Bのゲインが増大していく現象が発生せず、ゲインコントロールアンプ部GCA-Bの出力信号Voの振幅を固定振幅に保持できるので、小振幅入力状態の継続時間が長い場合でも比較器Compの出力信号TCOの誤動作が生じない。
（５）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部GCA-Bのゲインが増大していく現象が発生しないので、比較器Compの出力信号TCOのパルス幅誤差が小さくなる。
【００８３】
［第３の実施の形態］
［構成］
図９（ａ）〜（ｅ）は、本発明の第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【００８４】
第３の実施の形態のＡＭ変調信号受信回路は、第１の構成として、第２の実施の形態のＡＭ変調信号受信回路において、ピーク検出回路PDetのピークホールド容量C1に、放電経路用抵抗R1（或いは放電経路用定電流回路I1）より小さな電流を流す第２の放電経路R3（或いは定電流I3）を付加した構成（図９（ａ））を示す。
図９（ｂ）は、図９（ａ）の第２の放電経路用抵抗R3を、第２の放電経路用定電流回路I3に置き換えられることを示している。
【００８５】
第２の構成としては、比較器Compの出力信号TCOを入力して時計動作等を行う図示しないマイコン等からの制御信号HS-AGCと比較器Compの出力信号TCOとをOR合成してトランスファゲートTG1の導通/非導通を制御する構成（図９（ｃ））を示す。
【００８６】
第３の構成としては、比較器Compの出力信号TCOを入力して時計動作等を行う図示しないマイコン等からの制御信号RESETにより、ピークホールド容量C1を強制放電させる構成（図９（ｄ））を示す。
【００８７】
第４の構成としては、比較器Compの出力信号TCOが、大振幅受信時に相当する出力状態に変化した時には直ちに”0”を出力し、小振幅受信時に相当する出力状態に変化してからは、所定の時間が経過した時に”1”を出力するタイマー回路TMを設け、該タイマー回路TMの出力と、比較器Compの出力信号TCO出力とを、OR合成した信号でトランスファゲートTG1の導通/非導通を制御する構成（図９（ｅ））を示す。
【００８８】
［動作］
図８（ａ）のＡＭ変調信号受信回路では、小振幅受信中に電波時計の向きが変更されたなど、AGC動作が追随できない状態で受信レベルが大きく低下し、大振幅受信時の前記包絡線検波回路SDet出力が基準電圧VR2を超えられない状態になると、トランスファゲートTG1が非導通状態のままとなり、永続的にAGC動作とならずゲインコントロールアンプ部GCA-Bのゲインが固定され、比較器Comp論理出力TCOは小振幅受信時に相当する出力状態に固定されることになる。
【００８９】
このような場合、図９（ａ）の回路では、前記第２の放電経路用抵抗R3（あるいは第２の放電経路用定電流回路I3）に流れる微小電流が、ピークホールド容量C1の蓄積電荷を放電させてゲインコントロールアンプ部GCA-Bのゲインをゆっくりと増大させて正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９０】
図９（ｃ）の回路では、図示しないマイコン等が、比較器Comp論理出力TCOが前記の小振幅受信時に相当する出力状態に固定されたと判断した場合に、前記トランスファゲートTG1を強制導通させる制御信号HS-AGCを出力し、この制御信号HS-AGCがOR合成部を通ってトランスファゲートTG1を強制的に導通状態にさせて正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９１】
図９（ｄ）の回路では、図示しないマイコン等が、比較器Comp論理出力TCOが小振幅受信時に相当する出力状態に固定されたと判断した場合に、ピークホールド容量C1を強制放電させる制御信号RESETを出力し、ピークホールド容量C1を強制放電させてゲインコントロールアンプ部GCA-Bを初期の大ゲイン状態に戻し、正常なAGC動作に復帰させ、比較器Compの出力信号TCOの固定状態から脱却する。
【００９２】
前記制御端子RESETを、従来の回路（図７）で説明した電源回路Regの制御端子PONに接続（図９（ｄ）破線）して、PON/RESET端子としておき、各部への電源供給をオフ（PON端子からの制御）する時に、合わせてピークホールド容量C1を強制放電（RESET端子からの制御）させる構成としてもよい。
【００９３】
図９（ｅ）の回路では、比較器Compの出力信号TCOが小振幅受信時に相当する出力状態に変わって後、前記所定の時間以内（例えば、１sec以内）に比較器Compの出力信号TCOが大振幅受信時に相当する出力状態に、その都度変化していればタイマー回路TM出力は“０”状態が継続し、前記OR合成結果は、比較器Compの出力信号TCOと同じとなり、図８（ａ）の動作説明と同様な動作となる。
【００９４】
前記所定の時間を超えても比較器Compの出力信号TCOが大振幅受信時に相当する出力状態とならない（前記の障害状態に陥った）場合、タイマー回路TM出力が“１”に反転し、OR合成部を通った該“１”信号がトランスファゲートTG1を強制導通させることで、従来回路と同様なAGC動作になり、比較器Compの出力信号TCOの固定状態から脱却する。比較器Compの出力信号TCOとして大振幅受信時に相当する出力状態が現れるまで、タイマー回路TM出力 “１”状態が継続し従来回路と同様なAGC動作が継続する。従来回路と同様なAGC動作が継続する中で大振幅受信時に相当する出力状態が現れると、直ちにタイマー回路TM出力は“０”状態となり、冒頭の図８（ａ）と同様な動作に戻る。
【００９５】
図９（ｃ）〜（ｅ）の回路では、トランスファゲートTG1と放電経路用抵抗R1とを、図８（ｂ）〜（ｄ）のように置き換えても同じ効果が得られる。また、図９（ａ）〜図９（ｅ）までの回路方式を併用しても良い。
【００９６】
尚、図２５に示した回路図は、図９（ｃ），（ｅ）におけるＯＲ回路とトランスファゲートTG1の回路が、二つのトランスファゲートTG1及びTG2の並列回路に置き換え可能であることを示す回路例である。
【００９７】
また、図２８に示した回路図は、図９（ｅ）のタイマー回路TMの具体例を示したものであり、図２８のQiが"H"入力に変化した時はトランジスタT1によりコンデンサCに急速充電され、Qoが急速に"L"に変わる。Qiが"L"入力に変化した時は、トランジスタT1がオフし、定電流回路の定電流IsによるコンデンサCの放電が開始され、Qoが該放電時間（前記の所定時間に相当する）を置いて"H"に変わる。該放電時間（所定時間）以内にQiが"H"入力に変化すれば、トランジスタT1によりコンデンサCが再び急速充電されるので、Qoが"L"に維持される。
【００９８】
以上説明したように、第３の実施の形態によれば、第２の実施の形態の効果に加えて、受信中に、AGC動作が追随できない状態で受信レベルが低下し、比較器Compの出力信号TCOが小振幅受信時に相当する出力状態に固定されてしまった（誤動作状態）場合に、該状態から脱出して正常動作に戻ることができるという効果がある。
【００９９】
［第４の実施の形態］
［構成］
図１０（ａ）〜（ｄ）は、本発明の第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１００】
第４の実施の形態のＡＭ変調信号受信回路では、第２、或いは、第３の実施の形態のＡＭ変調信号受信回路において、ＡＭ変調信号受信回路のピーク検出回路PDetのピークホールド容量C1の充放電を、外部制御信号AGCHにより強制的に停止させる機能を付加して構成する。
【０１０１】
図１０（ａ）に示すＡＭ変調信号受信回路例は、第２の実施の形態の図８（ａ）の回路において、比較器Compの出力信号TCOと外部制御信号AGCHとをAND合成し、このAND合成した信号でトランスファゲートTG1を制御する例を示している。
【０１０２】
比較器Compの出力信号TCOと外部制御信号AGCHとをAND合成し、このAND合成した信号にてトランスファゲートTG1を制御する方法は、また、図９（ｄ）についても適用できるし、図８（ｂ），（ｄ）に順じた適用もできる。（図示せず）
【０１０３】
図１０（ｂ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ａ）の回路において、トランスファゲートTG1及び第２の放電経路用抵抗R3（或いは第２の放電経路用定電流回路I3）の接続と、ピークホールド出力となるピークホールド容量C1端子との接続点に、第２のトランスファゲートTG2を挿入し、この第２のトランスファゲートTG2の導通/非導通を、外部制御信号AGCHにて制御する例を示している。
【０１０４】
図１０（ｃ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ｃ）の回路において、比較器Compの出力信号TCOと前述の外部制御信号HS-AGCのOR合成出力と、外部制御信号AGCHとをAND合成し、このAND合成出力にてトランスファゲートTG1を制御する例を示している。
【０１０５】
図１０（ｃ）の外部制御信号HS-AGCを、図９（ｅ）に示すタイマー回路TMにおきかえれば、同様に適用できる。
【０１０６】
尚、図２６に示した回路は、図１０（ａ）、図１０（ｃ）のAND回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1及びTG2の直列回路に置き換えが可能であることを示す回路例である。
【０１０７】
また、図２７に示した回路は、図１０（ｂ）の具体的な回路例であり、図２７の可変ゲインアンプGCA（１段構成の例）とゲインコントロールアンプDAとで、図１０（ｂ）のゲインコントロールアンプブロックGCA-Bを構成している。
【０１０８】
［動作］
外部制御信号AGCHが”L”となっている間、図１０（ａ）及び図１０（ｃ）の回路ではトランスファゲートTG1が、図１０（ｂ）の回路では第２のトランスファゲートTG2が、それぞれ非導通となり、ピークホールド容量C1の充放電経路が切断状態となり、ゲインコントロールアンプ部GCA-Bを固定ゲイン動作とすることができる。
【０１０９】
時分秒の針表示をステッピングモータなどで駆動する電波時計では、駆動時に大きなノイズが発生する可能性があり、ＡＧＣ動作用のピークホールド容量C1を小さくしてＡＧＣ応答速度を改善する第２及び第３の実施の形態の回路のＡＭ変調信号増幅経路に、このノイズが重畳すると、ピークホールド容量C1の充電電荷量が異常となり、ゲインコントロールアンプ部GCA-Bの出力振幅が異常になる場合が起こり得る。
【０１１０】
こうしたノイズ発生タイミングは予測がつけられるので、このタイミング時に、外部制御信号AGCHを”L”とすれば、ピークホールド容量C1の充電電荷量が異常となることを防止でき、ゲインコントロールアンプ部GCA-Bの出力振幅を正常に保つことができる。
【０１１１】
第２〜第４の実施の形態では、ハード的に、前記トランスファゲートTG1や、第２のトランスファゲートTG2を制御する例を示してきたが、比較器Compの出力信号TCOを入力して時計動作等をしているマイコン（図示しない）等が十分な動作速度を持っているならば、比較器Compの出力信号TCOが前記の小振幅受信時に相当する出力となっている時には、該マイコン等からの制御信号AGCHを使ってトランスファゲートTG1を非導通にさせる等、制御の全てを該マイコン等で行っても良い。図１０（ｄ）のＡＭ変調信号受信回路は、その例を示している。
【０１１２】
以上説明したように、第４の実施の形態によれば、第２及び第３の実施の形態の効果に加えて、時分秒の針表示用ステッピングモータ駆動時ノイズなど、大振幅ではあるが発生タイミングが予測可能なノイズのＡＧＣに与える影響を軽減できるという効果がある。
【０１１３】
［第５の実施の形態］
［構成］
図１１（ａ）、（ｂ）は、本発明の第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１１４】
図１１（ａ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Compの出力信号TCOを遅延させる遅延回路Dと、この遅延回路Dの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターMMと、該モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとを切り換えて前記トランスファゲートTG1の制御信号とする切り換えスイッチSとを付加して構成する。
【０１１５】
図１１（ｂ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Compの出力信号TCOを遅延させる遅延回路Dと、この遅延回路Dの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターMMと、該モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとをＡＮＤ処理するＡＮＤ回路と、該ＡＮＤ回路出力と比較器Compの出力信号TCOとを切り換えて前記トランスファゲートTG1の制御信号とする切り換えスイッチSとを付加して構成する。
【０１１６】
図１１（ａ）の回路は、ピーク検出回路PDetの出力から基準電圧VR2を生成できることも示した図であり、図８（ａ）〜図１０（ｄ）に示すように、独立した基準電圧VR2としてもよい。また、前記トランスファゲートTG1の代わりに、図８（ｃ）の例のように、放電経路用定電流回路I1に流れる放電電流I1をオン/オフする構成としても良い。
【０１１７】
［動作］
第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態におけるAGC方法の他に、切換スイッチSにより該遅延回路D及びモノステーブルマルチバイブレーターMMを介する経路とすることにより、比較器Compの出力TCOが大振幅入力状態に対応する出力に変化してから、前記遅延回路Dが設定する遅延時間をおいて、前記モノステーブルマルチバイブレーターMMによって設定される所定のパルス幅時間だけ、前記トランスファゲートTG1(あるいはオン/オフ可能な定電流I1)が導通状態となり、この導通状態の間だけAGC動作をさせ、その他の時間領域では、ピーク検出回路PDetが直前の状態を保持しゲインコントロールアンプ部GCA-Bのゲインを固定にするAGC方法が行える。
【０１１８】
遅延回路Dは、所定の待ち時間をつくるものであり、モノステーブルマルチバイブレーターで構成してもよい。切換スイッチも、前述の２方法のAGCが使えるようにするものであり、他の論理構成や複数のトランスファゲートを用いた構成にしてもよい。この切換制御は、このＡＭ変調信号受信回路に付属するマイコン等で行う。
【０１１９】
図１１（ａ）の回路では、スイッチSを比較器Compの出力信号TCOを直接前記トランスファゲートTG1の制御に使う側としてアイドル受信を開始し、比較器Compの出力信号TCOが"H"/"L"の交番出力となる状態を確認できるようになったところで、スイッチSを遅延回路D及びモノステーブルマルチバイブレーターMMを介する経路となる接続に切り換えて本受信を行う。これにより、比較器Compの出力信号TCOの"H"出力の継続時間が正確な受信（"L" 出力の継続時間も正確になる）を実現することができる。
【０１２０】
以下、その動作を詳述する。
【０１２１】
電波時計用のＡＭ変調信号受信回路では、帯域外雑音を除去して最小レベル側の受信感度を高めるために帯域幅10Hz前後の狭帯域のバンドパスフィルタBPFが使用され、そのため、ゲインコントロールアンプ部GCA-Bの出力信号のピーク値の包絡線が帯域幅10Hz前後の狭帯域に対応した緩やかな変化（変化に100msec前後の時間を要する）となる。
【０１２２】
図３６に、前記ゲインコントロールアンプ部GCA-B内のバンドパスフィルタBPFの入出力の波形例を模式的に示す。図３６の、領域Ａは小振幅入力状態の最後尾部分、領域Ｂは大振幅入力状態に変わりバンドパスフィルタBPFの帯域制限特性（帯域幅10Hz前後の狭帯域）によって暫時振幅が増加していく部分、領域Ｃは大振幅入力が継続しAGC制御により出力振幅Voが所定のレベル（レベル一定状態）に安定制御されている部分、領域Ｄは小振幅入力状態に変わりバンドパスフィルタBPFの帯域制限特性によって暫時振幅が減少していく部分、領域Eは小振幅入力状態の初頭部分、であり、領域Eから所定の時間後は領域Ａに接続し、繰り返される。
【０１２３】
従来回路のAGC動作、及び、第２〜４の各実施の形態のＡＭ変調信号受信回路のトランスファゲートTG1の導通状態におけるAGC動作（通常のAGC動作）は、前記ゲインコントロールアンプ部GCA-Bの出力振幅Voを、常にＣ領域に示される振幅に揃えようと動作する。すなわち、Ｃ領域以外の振幅の小さい領域では、AGC回路の時定数で制限される応答速度でＣ領域の振幅目指して振幅が増大する。
【０１２４】
従って、従来回路のAGC動作の前記ゲインコントロールアンプ部GCA-Bの出力振幅Voは、図３６の、Ｅ領域振幅よりＡ領域振幅の方が大きく、Ｂ領域の立ち上がりはバンドパスフィルタBPFの帯域制限特性がありながらもAGC動作により加速され、Ｃ領域の立ち下がりはバンドパスフィルタBPFの帯域制限特性による緩い立ち下がりがAGC動作により更に減速される。この現象により、比較器Compの入力基準電圧VR2を、Ｃ領域のレベルとその1/10のレベル（日本の標準電波受信の場合）の中位に対応する値に設定すると、比較器Compの出力信号TCOは、大振幅に対応する側のパルス幅が必ず伸びる（td1＜td2）ことになる。
【０１２５】
図３５からも解かるように、大振幅に対応する論理出力TCOのパルス幅で”M”/”0”/”1”を識別するので、パルス幅の正確さが該識別の正確さにつながっていく。
【０１２６】
第２〜４の各実施の形態におけるAGC動作でも、比較器Compの出力信号TCOが小振幅に対応する出力になっている前記領域では、前記ゲインコントロールアンプ部GCA-Bが固定ゲインになっており、この間は、前記ゲインコントロールアンプ部GCA-Bの出力振幅Voの振幅増大現象が生じないが、領域Ｂ後半と領域Ｄ前半では比較器Compの出力信号TCOが大振幅に対応する出力になっており、やはり前記の振幅増大現象が生じることになり、従来回路より大幅に改善はされているものの、大振幅に対応する側のパルス幅が必ず伸びることになる。
【０１２７】
従来の回路でこの振幅増大現象による影響を抑えるためには、振幅増大現象が生じる間のAGC回路の時定数（前記ピーク検出回路PDetの時定数、あるいは、低域通過フィルターLPFの時定数）を、バンドパスフィルタBPFの帯域制限特性による緩い立ち上り立ち下り時間より、十分大きく設定しておく必要がある。
【０１２８】
更に、微小入力まで受信範囲を広げるためには、AGCアンプの最大ゲインを大きくし、可変ゲイン範囲を広げる必要がある。この改善をすると、前記ピーク検出回路PDetの出力Vpの変化に対するゲインの変化が大きくなるので、前記振幅増大現象を抑えるためには、AGC回路の時定数を更に大きくする必要が生じる。
【０１２９】
図１１（ａ）の回路において、前記遅延回路Dの遅延時間をおおむね領域Ｂに相当する時間に設定し、モノステーブルマルチバイブレーターMMのパルス幅を大振幅の最小継続時間（図３５の”M”符合に相当する時間）に設定しておくと、完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のAGC動作をさせ、その他の時間は前記ゲインコントロールアンプ部GCA-Bを固定ゲイン動作させることができ、前期の振幅増大現象を完全になくすことができるので、大振幅状態と小振幅状態の時間幅が正確なものになる。
【０１３０】
完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のAGC動作をさせるだけなので、前記最大ゲイン、あるいは、可変ゲイン範囲を大きくしても、AGCの時定数を大きくする必要がない。
【０１３１】
このように、ピーク検出回路PDetの時定数を大幅に小さくすることが可能となり、AGCレスポンスの高速化と時定数容量C1の低容量化が実現する。
【０１３２】
図１１（ａ）の回路で受信回路の電源オン直後に、いきなり前記遅延回路D等を介する本受信とすると、前期の領域Ｅから領域Ａの小振幅入力状態でAGC動作が行われ、小振幅入力状態のゲインコントロールアンプ部GCA-Bの出力振幅Voを図３６のＣ領域に相当するレベルに合わせてゲインを固定にしてしまう可能性がある。この状態では、比較器Compの入力が常に大振幅入力状態に対応する入力レベル以上となってしまうため、比較器Compの出力信号TCOも大振幅入力状態に対応するレベルに固定されてしまうこと（誤動作）になる。
【０１３３】
前記アイドル受信は、まず大振幅入力状態を選び出して、該状態の出力振幅Voを前記Ｃ領域に相当するレベルに合わせるAGC状態をつくる。その後に前記遅延回路D等を介する本受信を行うことで、比較器Compの出力信号TCOのパルス幅が正確な受信が可能になる。
【０１３４】
また、基準電圧VR2は包絡線検波回路SDetの出力ピーク値とボトム値との中間値に設定するのが最適である。図１１（ａ）の回路では、ピーク検出回路PDetの保持容量が小さくても、ピーク検出回路PDetの出力VPが、従来回路、あるいは、第２〜４の実施の形態に比べて安定であり、ピーク検出回路PDetから基準電圧VR2を決める方法がより有効になる。
【０１３５】
遅延回路Dの遅延時間は、おおむね領域Bに相当する時間に設定され、この間のゲイン増大による出力振幅Voの過剰な振幅増大を防止するものである。基準電圧VR2を固定値にするなど、この間のゲイン増大による前期出力振幅Voの振幅増大が問題にならない構成では、前記遅延回路Dを省略しても良い。
【０１３６】
また、何らかの原因で前記モノステーブルマルチバイブレーターMMが誤パルスを発した場合にAGC動作が異常動作となってしまうが、図１１（ｂ）に示すように、モノステーブルマルチバイブレーターMMの出力と比較器Compの出力信号TCOとをAND合成する構成とすると、何らかの原因でモノステーブルマルチバイブレーターMMが誤パルスを発した場合の誤動作を防止できる。
【０１３７】
以上説明したように、第５の実施の形態によれば、下記の効果が得られる。
（１）前記ピーク検出回路PDetの時定数を大幅に小さくすることが可能となり、AGCレスポンスの高速化と該時定数容量C1の低容量化が実現する。
（２）定数前記ゲインコントロールアンプ部GCA-Bの出力振幅が安定に制御され、大振幅状態小振幅状態の時間幅が正確になる。
（３）ピーク検出回路PDetから基準電圧VR2を決める方法が有効になる。
（４）可変ゲインアンプの最大ゲイン、可変ゲイン範囲を大きくするのに伴うAGC時定数の増大を防止できる。
（５）上記（１）〜（４）により、受信レベル範囲の広い、誤動作の少ないAM信号受信回路を実現できる。
【０１３８】
［第６の実施の形態］
［構成］
図１２は、本発明の第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１３９】
図１２のＡＭ変調信号受信回路は、複数局の同時受信が可能なＡＭ変調信号受信回路であり、キャリア周波数f1の電波を同調受信するアンテナコイルL1及び同調容量C1等とで構成する第１の同調回路と、この第１の同調回路の出力信号を増幅して出力するプリアンプPA1と、キャリア周波数f2の電波を同調受信するアンテナコイルL2及び同調容量C2等とで構成する第２の同調回路と、この第２の同調回路の出力信号を増幅して出力するプリアンプPA2と、プリアンプPA1とプリアンプPA2の出力を加算して出力する加算回路Addと、外部DC制御電圧Vpが上昇するとゲインを下げ、下降するとゲイン上げて加算回路Addの出力を入力信号Viとして増幅し中心周波数がf1の帯域幅Δf1の帯域信号Vo1及び中心周波数がf2の帯域幅Δf2の帯域信号Vo2とを抽出して出力するゲインコントロールアンプ部GCA-Bと、帯域信号Vo1を整流し、ピーク保持キャパシターC1に充電する整流回路Rec1aと帯域信号Vo2を整流し、ピーク保持キャパシターC1に充電する整流回路Rec1bとピーク保持キャパシターC1の充電電荷を放電させる放電抵抗R1とで構成し、この保持キャパシターC1の充電電圧をゲインコントロールアンプ部GCA-BにDC制御電圧Vpとして出力するピーク検出回路PDetと、帯域信号Vo1を整流しピーク保持キャパシターC2に充電する整流回路Rec2aと、帯域信号Vo2を整流しピーク保持キャパシターC2に充電する整流回路Rec2bと、ピーク保持キャパシターC2の充電電荷を放電させる放電抵抗R2とで構成しピーク保持キャパシターC2の充電電圧を包絡線検波出力として出力する包絡線検波回路SDetと、この包絡線検波回路SDetの出力と基準電圧VR2とを比較して比較信号TCOを出力する比較器Compとより構成する。
【０１４０】
尚、図２１は、本実施の形態に於ける前記加算回路の具体例を示したもので、プリアンプPA1及びPA2の出力を破線内回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗RL1及びRL2にて電圧信号に変換している。
【０１４１】
ゲインコントロールアンプ部GCA-Bは、制御電圧Vpを図示しない内部基準電圧VR1と比較してゲインを制御し入力信号Viを増幅する可変ゲインアンプブロックGCAbと、中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出する手段としてバンドパスフィルタBPF1と、中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出する手段としてバンドパスフィルタBPF2とを、含んで構成している。
【０１４２】
従来回路基本構成例（図７）説明で記したと同様に、前記プリアンプPA1とPA2を可変ゲインアンプとし、AGC動作ループに組み込んでもよい、また、各バンドパスフィルタBPFと各整流回路Recとの間には、バンドパスフィルタBPFの終端条件を満足し各整流回路Recを駆動するバッファ回路があるが、当業者にとっては容易に類推できることであるので図１２では省略している。
【０１４３】
［動作］
アンテナコイルL1はバーアンテナ構造をしている場合、あるいは、外部アンテナに接続される場合があるが、キャリア周波数f1近傍の電波を受信し電圧（電流）信号に変換する、アンテナコイルL1と同調容量C1はキャリア周波数f1に同調しており共振動作により周波数f1の電圧（電流）信号を強調し、プリアンプPA1は更にこの電圧（電流）信号を増幅し、加算回路Addに出力する。
【０１４４】
アンテナコイルL2と同調容量C2とプリアンプPA2も、前記同様に、キャリア周波数f2の電波を受信し、電圧（電流）信号に変換・増幅して加算回路Addに出力する。
【０１４５】
加算回路Addは、キャリア周波数f1及びキャリア周波数f2の増幅された電圧（電流）信号をアナログ加算して前記ゲインコントロールアンプ部GCA-Bに出力する。
【０１４６】
可変ゲインアンプブロックGCAbは、外部DC制御Vpを一定にするようなゲインで加算回路Addの出力Viを増幅し、バンドパスフィルタBPF1は増幅した信号から中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出し出力する。同様に、バンドパスフィルタBPF2は増幅した信号から中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出し、出力する。
【０１４７】
帯域信号Vo1は整流回路Rec1aを通り、帯域信号Vo2は整流回路Rec1bを通り、整流されてピーク保持キャパシターC1に充電され充電電荷によりDC制御Vpが生成される。
【０１４８】
この充電動作と放電抵抗R1によりピーク保持キャパシターC1の充電電荷をR1×C1の時定数で放電させる動作とでピーク検出回路PDetとしての機能となる。
【０１４９】
ここで、前記帯域信号Vo1とVo2の電圧振幅は、一般に、一方が他方より大きいので、ピーク検出回路PDetの出力Vpは、大きい側の振幅レベルのみで決まり、小さい側の振幅レベルには依存しない。
【０１５０】
ゲインコントロールアンプ部GCA-Bとピーク検出回路PDetとで、AGC動作を行うが、ピーク検出回路PDetの出力信号Vpが、2つの帯域信号の大きい側の振幅レベルのみに依存するので、AGC動作としては、大きい側の振幅レベルを一定にするように動作し、小さい側のレベルは、そのゲインで増幅される。したがって、受信振幅レベルの比が出力振幅の比として維持される。
【０１５１】
包絡線検波回路SDetでは、帯域信号Vo1は整流回路Rec2aを通り、帯域信号Vo2は整流回路Rec2bを通り、整流されてピーク保持キャパシターC2に充電される。この充電動作と、放電抵抗R2によりピーク保持キャパシターC2の充電電荷をR2×C2の時定数で放電させる動作とで包絡線検波回路SDetとしての機能となる。
【０１５２】
ピーク検出回路PDetでの説明同様に、包絡線検波回路SDetの出力は、前記帯域信号Vo1とVo2の電圧振幅の大きい側の振幅レベルを連ねたものになる。この包絡線検波回路SDetの出力と基準電圧VR2とを比較器Compにて比較して比較信号TCOに変換する。
【０１５３】
日本の標準電波として、福島県（40KHz）と佐賀県（60KHz）から同一タイムコードを同一時刻に同一AM変調で送信している。この２局の電波信号を国内で受信した場合、受信点までの到達距離の差による時間差が生じることになるが、その差は数msec程度であり、図３５の標準電波波形例でも判るように、各ビットの時間幅が数100msecオーダーであるのに対しては無視できるので、この２局を同時受信してもタイムコードが崩れることはない。
【０１５４】
受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側が自動的に選択されて受信されることになるので、安定した受信が実現する。
【０１５５】
以上説明したように、第６の実施の形態によれば、下記の効果が得られる。
（１）受信入力レベルが極端に小さい側の入力信号は無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが揺らいでも安定した受信が実現する。
（２）２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
（３）２局を個別に受信し良い方の結果を採用する方法に比べて、短時間での受信が実現する。
（４）２局を個別に受信する方法に比べ、上記（２）及び（３）により、トータルの消費電力が減少する。
【０１５６】
［第７の実施の形態］
［構成］
図１３は、本発明の第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１５７】
図１３の複数局同時受信ＡＭ変調信号受信回路は、前述の第６の実施の形態における複数局同時受信ＡＭ変調信号受信回路において、ゲインコントロールアンプ部GCA-Bの、中心周波数がf1の帯域幅Δf1の帯域信号Vo1を抽出するバンドパスフィルタBPF1と、中心周波数がf2の帯域幅Δf2の帯域信号Vo2を抽出するバンドパスフィルタBPF2との出力を加算する第２の加算回路Add2を付加し、この第２の加算回路Add2の出力を、ピーク検出回路PDetと包絡線検波回路SDetとに入力する構成としている。
【０１５８】
従来回路基本構成例（図７）の説明と同様に、プリアンプPA1とPA2を可変ゲインアンプとし、AGC動作回路に組み込んでもよい。
【０１５９】
尚、図２１は、本実施の形態に於ける前記加算回路Add1,Add2の具体例を示したもので、プリアンプPA1及びPA2の出力を破線内の回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗RL1及びRL2にて電圧信号に変換している。
【０１６０】
［動作］
複数局同時受信ＡＭ変調信号受信回路としての基本的動作は、前述の第６の実施の形態と同様であるので、説明を省略する。
【０１６１】
第７の実施の形態では、バンドパスフィルタBPF1の出力Vo1と、バンドパスフィルタBPF2の出力Vo2とを、第２の加算回路Add2にて加算している。
【０１６２】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値0.5のsin波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにAGC動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１６３】
第６の実施の形態では、２つのプリアンプPA1とPA2の入力換算雑音が加算されて出力に現れる（雑音が増加する）が、第７の実施の形態では、おおむね２波の和の振幅となるため、その分、可変ゲインアンプが低いゲインで動作すればすむようになるので、雑音増加が軽減される。
【０１６４】
また、２波を同じゲインで増幅するので、第６の実施の形態と同様に、受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが近い場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側を中心に加算されて受信するので、安定した受信が実現する。
【０１６５】
更に、２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
【０１６６】
また、２局を個別に受信して良い方の結果を採用する方法に比べて、半分の時間で受信でき、前記と合わせ考えると全受信に要する消費電力も少なくてすむことになる。
【０１６７】
また、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま効果となって現れる。
【０１６８】
また、電波の取りこみ方法については、アンテナコイルをバーアンテナにしても、外部アンテナからアンテナケーブルで引き込んでもよい。
【０１６９】
以上説明したように、第７の実施の形態によれば第６の実施の形態の効果に加えて、雑音が軽減される効果がある。
【０１７０】
［第８の実施の形態］
［構成］
図１４は、本発明の第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１７１】
図１４のＡＭ変調信号受信回路は、前記第６の実施の形態のＡＭ変調信号受信回路において、アンテナコイルL1及びアンテナコイルL2をバーアンテナとし、水平面上に直交するように配置する、また、アンテナコイルL1と同調容量C1の同調周波数と、アンテナコイルL2と同調容量C2の同調周波数とを、同一同調周波数fとし、プリアンプPA2の出力位相を正相/逆相に切り換える位相切換スイッチＳを、プリアンプPA2の出力と加算回路Addの入力端子との間に挿入して構成する。
【０１７２】
この実施の形態においては、同調周波数fが単一なので、図１４のAGC回路内にあるバンドパスフィルタBPFは単一でよく、AGC回路以降は、従来回路もしくは第２〜５の実施の形態の回路と同様の回路を用いることができる。
【０１７３】
従来回路基本構成例（図７）の説明と同様に、プリアンプPA1とPA2が可変ゲインアンプであり、AGC回路に組み込まれていてもよい。
【０１７４】
尚、図２２、２３はプリアンプPA2の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートTG1又はTG2のいずれかを導通状態にすることにより、プリアンプPA2の正相又は逆相の出力と、プリアンプPA1の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ5及びＴ6のいずれかを導通状態にすることにより、トランジスタT3及びT4の差動対か、トランジスタT1及びT2の差動対かの、いずれかがアクティブ状態となり、プリアンプPA2の出力が、正相又は逆相でプリアンプPA1の出力と加算される。
【０１７５】
［動作］
２つのアンテナコイルL1及びL2、同調容量C1及びC2、２つのプリアンプPA1及びPA2で構成する受信部は、同一周波数の受信、すなわち、同一送信局からの送信電波を受信し出力する。
【０１７６】
２つの直交配置されたバーアンテナの相互間距離が送信電波の波長より十分に小さければ、２つのアンテナコイルL1及びL2に生じる受信電圧は、コイルの巻腺方向により同相か逆相かのいずれかになり、電波到来方向に対する角度θ（θは、0〜360度。図１６参照）によって、受信レベルだけが変わる。
【０１７７】
アンテナコイルL1の受信レベルを、V1＝Vo×cosθとすると、アンテナコイルL2の受信レベルは、V2＝Vo×sinθとなり、単純加算（V=V1+V2）すると大きさが等しく位相が逆となり加算結果がゼロとなる角度が生じるが、前記位相切換スイッチＳを操作して常に同位相となるように加算（V=|V1|+|V2|）すると、加算Vは常に、Vo〜1.4Voとなる。（図４２参照）
【０１７８】
壁掛けの電波時計等は、設置壁等の向きによって電波時計内のバーアンテナ方向が決められることになり、単一バーアンテナであると角度によっては全く受信できなくなってしまうが、本実施の形態によるＡＭ変調信号受信回路を用いることにより、いかなる角度であっても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１７９】
スイッチSの操作は、該電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えてプリアンプPA2の正相/逆相における受信の良好度をテストし、以後の受信は、前回受信で良好であった位相で受信を試みて受信に成功すれば、この受信成功タイムコードを使用し、失敗した場合に位相を反転して受信を試みるようにする。
【０１８０】
この実施の形態においても、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１８１】
以上説明したように、第８の実施の形態によれば、ＡＭ変調信号受信回路がいかなる方向を向いていても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１８２】
［第９の実施の形態］
［構成］
図１５は、本発明の第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１８３】
図１５のＡＭ変調信号受信回路は、第７の実施の形態におけるＡＭ変調信号受信回路において、アンテナコイルL1及びアンテナコイルL2をバーアンテナとし、水平面上に直交するように配置する。また、アンテナコイルL1と同調容量C1の同調周波数と、アンテナコイルL2と同調容量C2の同調周波数とを、同一同調周波数f1とし、同調容量C1にスイッチS1で接続がオン/オフできる同調容量C3を付加し、同調容量C2にスイッチS2で接続がオン/オフできる同調容量C4を付加し、アンテナコイルL1と同調容量C1およびC3との同調周波数と、アンテナコイルL2と同調容量C2およびC4との同調周波数とを、同一同調周波数f2とし、プリアンプPA2の出力位相を正相/逆相に切り換える位相切換スイッチＳを、プリアンプPA2の出力と加算回路Addの入力端子との間に挿入して構成する。
【０１８４】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値0.5のsin波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにAGC動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１８５】
尚、図２２、２３はプリアンプPA2の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートTG1又はTG2のいずれかを導通状態にすることにより、プリアンプPA2の正相又は逆相の出力と、プリアンプPA1の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ5及びＴ6のいずれかを導通状態にすることにより、トランジスタT3及びT4の差動対か、トランジスタT1及びT2の差動対かの、いずれかがアクティブ状態となり、プリアンプPA2の出力が、正相又は逆相でプリアンプPA1の出力と加算される。
【０１８６】
［動作］
スイッチS1およびS2のオン/オフの組み合わせで、プリアンプPA1に接続する同調周波数とプリアンプPA2に接続する同調周波数とを、双方が同調周波数f1もしくはf2に、あるいは、一方が同調周波数f1であり他方が同調周波数f2に、自由に選択できる。
【０１８７】
また、スイッチSにて、プリアンプPA2の出力位相を正相/逆相に、自由に選択できる。
【０１８８】
従って、スイッチSおよびS1およびS2のオン/オフの組み合わせで、実施の形態７の受信方法も、同調周波数f1もしくはｆ2に対する実施の形態８の受信方法も、いずれも可能になる。
【０１８９】
スイッチSおよびS1およびS2の操作は、電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えて受信の良好度をテストし、以後の受信は、前回受信で良好であったオン/オフ組み合わせで受信を試み、受信に成功すれば該受信成功タイムコードを使用し、失敗した場合にオン/オフの組み合わせを変えて受信を試みるようにする。各組み合わせの成功率を記憶しておき、成功率の高い組み合わせを優先するようにすると効率的である。
【０１９０】
この実施の形態においても、前述の第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１９１】
以上説明したように、第９の実施の形態においては、スイッチSおよびS1およびS2のオン/オフの組み合わせで、実施の形態７の受信方法も、同調周波数f1もしくはｆ2に対する実施の形態８の受信方法も、いずれも可能になり、この２つの実施の形態の効果を合わせた効果が得られる。
【０１９２】
［第１０の実施の形態］
［構成］
図１７は、本発明の第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１９３】
図１７のＡＭ変調信号受信回路は、差動入力アンプをプリアンプPAとして使用する、従来回路および第２〜９の実施の形態におけるＡＭ変調信号受信回路において、このプリアンプPAの入力バイアスを、アンテナコイルLに設けたセンタータップから供給する構成としている。
【０１９４】
［動作］
ＡＭ変調信号受信回路としての動作は、前述の各実施の形態と同様であるので説明を省略する。ＡＭ変調信号受信回路の入力最小感度を向上させるには、プリアンプPAを低雑音化する必要がある。従来回路のように、差動入力の双方にバイアス回路を設けバイアス供給する方法や、作動入力の一方側にバイアス回路を設け、他方はアンテナコイルを介してバイアスを供給する方法では、バイアス回路の発する熱雑音等をそのままプリアンプで増幅することになり、この雑音が混入する。
【０１９５】
アンテナコイルLのセンタータップより差動入力プリアンプPAの入力にバイアスを供給する方法では、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプPAの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９６】
以上説明したように、第１０の実施の形態によれば、第２〜９の実施の形態における効果に加えて、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９７】
［第１１の実施の形態］
［構成］
図１８（ａ）〜（ｄ）は、本発明の第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【０１９８】
第１１の実施の形態におけるＡＭ変調信号用検波回路は、従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路の検波回路SDetに対応する回路である。
【０１９９】
図１８（ａ）のＡＭ変調信号用検波回路は、前記従来回路、及び、第２〜第１０の実施の形態におけるＡＭ変調信号受信回路のAGC回路の出力信号Voからキャリア周波数成分を抽出し該周波数のクロックパルスCLを出力するタイミング抽出部と、このタイミング抽出部からのクロックパルスCLを受けてサンプリングクロックパルスSCLを出力するクロック生成部と、比較基準電圧VR2を出力する基準電圧設定部と、サンプリングクロックパルスSCLの入力時にAGC回路の出力信号Voと比較基準電圧VR2とをサンプリング比較して比較信号TCOを出力し次のサンプリングクロックパルスSCLが入力されるまで保持するサンプリング比較保持部とから構成される。
【０２００】
図１８（ｂ）のＡＭ変調信号用検波回路は、前記基準電圧設定部を、基準電圧発生回路で構成し、タイミング抽出部を、AGC回路の出力信号Voをリミット増幅するリミットアンプLIMと、このリミットアンプLIMの出力をトリガーとしてクロックパルスCL出力する第１のモノマルチバイブレータMM1とで構成し、クロック生成部を、第１のモノマルチバイブレータMM1のクロックパルスCLを受けてサンプリングクロックパルスSCLを発生する第２のモノマルチバイブレータMM2で構成し、サンプリング比較保持部を、一端をグランドに接続する保持容量Cと、サンプリングクロックパルスSCL入力時にＡＭ変調信号受信回路のAGC回路の出力Voと保持容量Cの他端とを導通状態にさせるトランスファゲートTGと、保持容量Cの他端電圧と比較基準電圧VR2とを比較する比較器Compとで構成している。
【０２０１】
第１のモノマルチバイブレータMM1は、タイミング位相を合わせるための所定の待ち時間をつくるものであり、遅延回路で構成してもよい。
【０２０２】
図１８（ｃ）のＡＭ変調信号用検波回路は、基準電圧設定部を、AGC回路内のピーク検出回路PDet(図示せず)の出力Vpを分圧して基準電圧VR2を出力する分圧回路で構成し、タイミング抽出部を、AGC回路の出力Voの位相を進相（遅相）させて出力Vo1を出力する第１の移相回路PS1と、AGC回路の出力Voの位相を遅相（進相）させて出力する第２の移相回路PS2と、この第２の移相回路PS2の出力をリミット増幅してクロックパルスCLを出力するリミットアンプLIMで構成し、クロック生成部を、クロックパルスCLを反転・遅延させる遅延回路Dtと、この遅延回路Dtの出力とクロックパルスCLをNOR或いはAND合成してサンプリングクロックパルスSCLとして出力する論理合成回路NOR/ANDとで構成し、サンプリング比較保持部を、差動入力に応じて出力信号TCOが決定され入力開放状態では開放直前の出力状態を保持するヒステリシス形比較器Compと、サンプリングクロックパルスSCLが入力された時に導通状態となって第１の移相回路PS1の出力Vo1と基準電圧VR2とをヒステリシス形比較器Compの差動入力に接続するトランスファゲートTGとで構成されている。
第１の移相回路PS1と、第２の移相回路PS2とは、リミットアンプLIMの遅延を含めて、図２９に示すように、位相がπ/2ずれた波形を得るためのものであり、第２の移相回路PS2による移相（遅相）と、リミットアンプLIMの遅延とで位相をπ/2ずらすことができる場合、第１の移相回路PS1を省略できる。
【０２０３】
図１８（ｄ）のＡＭ変調信号用検波回路は、サンプリング比較保持部を、第１の移相回路PS1の出力Vo1と基準電圧VR2とを比較して比較結果信号を出力する比較器Compと、この比較器Compの出力をデータ入力DとしサンプリングクロックパルスSCLをクロック入力CKとし論理出力QをＡＭ変調信号用検波回路の出力信号TCOとして出力するDタイプフリップフロップとより構成し、タイミング抽出部を、水晶振動子等を用いたタンク同調回路を含み出力CLのタイミングを安定化させる構成としている。
【０２０４】
図１８（ｂ）〜図１８（ｄ）の各部は、それぞれ機能が独立しており、図面間で入れ換えてもよい。
【０２０５】
前記クロックCL、或いは、前記サンプリングクロックパルスSCLを外部に取り出して、図示しない機器で受信信号からの再生クロックとして利用することもできる。
【０２０６】
［動作］
この実施の形態における検波回路の動作を説明する波形を、図２９に示す。前記従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路のAGC回路のＡＭ変調信号出力Voは、大振幅状態か、小振幅状態かの２状態のみをとる。(図２９の１段目の波形参照)
【０２０７】
図１８（ａ）の基本回路では、基準電圧設定部は、ＡＭ変調信号出力Voの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）との中間となる電圧を基準電圧値VR2として出力する。
【０２０８】
タイミング抽出部は、ＡＭ変調信号出力Voから、立ち上がりエッジ（又は立ち下がりエッジ）が、ＡＭ変調信号出力Voのピーク値近辺（又はボトム値近辺）にタイミングを合わせた（ＡＭ変調信号出力Voから位相がπ/2ずれる）キャリア周波数のクロックパルスCLを生成する。
【０２０９】
クロック生成部は、前記キャリア周波数クロックパルスCLから、ＡＭ変調信号出力Voのピーク値近辺（又はボトム値近辺）のタイミング時に、サンプリングクロックパルスSCLを出力する。
【０２１０】
サンプリング比較保持部は、前記サンプリングクロックパルスSCLが”H”（又は”L”）の時、ＡＭ変調信号出力Voと、基準電圧値VR2とをサンプリング比較して比較結果を信号TCOとして出力し、前記サンプリングクロックパルスSCLが”L”（又は”H”）の時、サンプリングクロックパルスSCLの変化直前の比較結信号TCOを保持する。
【０２１１】
以上の動作により、ＡＭ変調信号出力信号Voの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）を、サンプリングクロックパルスSCLのタイミングで抽出し、この包絡線にあたる信号が得られ、大振幅状態か小振幅状態かの２状態のＡＭ変調信号出力Voから、この状態に対応する２値の論理信号TCOを取り出すことができる。
【０２１２】
整流器Rec2とコンデンサC2と抵抗R2を用いた従来の検波回路SDetでは、標準電波タイムコード（図３５参照）の大振幅と小振幅の２状態のAM変調波形のキャリア周波数成分を除去すべくC2とR2の積で決まる時定数を大きくすると、大振幅状態から小振幅状態に移行する場合の包絡線に、いわゆる「ダレ」を生じ、その結果比較器Compの大振幅状態に相当する出力信号TCOの時間幅が広がってしまうことになる。(図３０参照)
【０２１３】
第１１の実施の形態に於ける検波回路では、各キャリア振幅のピーク値（又はボトム値）を次々にサンプリングしていくので、比較器Compの大振幅状態に相当する出力信号TCOの時間幅に前記のような「ダレ」を生じず、正確なTCOの時間幅が得られる。
【０２１４】
また、図１８（ｃ）や図１８（ｄ）に示すようなサンプリング比較保持部を用いれば、検波回路SDetのコンデンサC2のような容量素子を不要にでき、ＩＣ化に適している。
【０２１５】
ＡＭ変調信号出力信号Ｖｏから位相をπ/2ずらす移相回路例を図３１および図３２に示す。これら移相回路や、π/2相当の時間幅をつくるモノステーブルマルチバイブレーターに容量素子が必要になるが、これらは、キャリア周波数の１／４程度の時間領域に関係する値であり、小容量ですむのでＩＣ化できる可能性が高い。
【０２１６】
以上説明したように、第１１の実施の形態における検波回路によれば、以下の効果が得られる。
（１）大振幅と小振幅の2状態の時間幅で送信される標準電波タイムコードを受信する際に、従来の包絡線検波回路に比べて、正確な時間幅の検波出力が得られる。
（２）従来の包絡線検波回路に必要だった容量素子を不要にできる。
【０２１７】
［第１２の実施の形態］
［構成］
図１９（ａ），（ｂ）は、本発明の第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【０２１８】
第１２の実施の形態におけるＡＭ変調信号用検波回路は、第１１の実施の形態におけるサンプリング比較保持部を、基準電圧VR2とAGC回路の出力信号Vo（或いは前記第１の移相回路PS1の出力Vo1）とを比較し比較結果信号を出力する比較器Compと、この比較器Compの出力をデータDとし前記サンプリングクロックパルスSCLをクロックCKとする奇数ｎビットのシリアルインパラレルアウトのシフトレジスターSHRと、該シフトレジスターSHRのパラレル出力Q1〜Qnの”H”/”L”出力を多数決処理し”H”出力のビット数が多い場合は”H”を”H”出力のビット数が少ない場合は”L”を出力する多数決回路で構成する。
【０２１９】
［動作］
第１２の実施の形態における検波回路の動作は、多数決処理を除けば、第１１の実施の形態における検波回路と同様なので説明を省略する。
【０２２０】
サンプリングクロックパルスSCLのタイミングで前記ＡＭ変調信号出力信号Voに雑音が重畳されていると、比較器Compの出力が誤出力状態（TCO出力が、いわゆる歯抜け状態になる）となることがあるが、平均値を取ることでこの誤出力状態となることを防止、ないしは、軽減できる。
【０２２１】
また、ＡＭ変調信号出力Voの振幅が、AGC回路内の狭帯域バンドパスフィルタBPFの影響で緩やかに増大減小をしていれば、シフトレジスターSHRのパラレル出力の”H”/”L”の多数決判定が逆転するタイミングは、立ち上がり立ち下がり共に、パラレルビット数の１／２にサンプリング速度を乗じた時間だけ正確に遅れるので、シフトレジスターSHRのビット数を増やしても、時間補正をすることにより正確なＡＭ変調信号出力Voの変化点の時間が求められる。
【０２２２】
図３３に多数決回路例を示す。電波時計等では、前記論理出力TCOをマイコン等で取り込んで時刻情報に変換していく。マイコン等による論理出力取り込みを前提にするならば、図３４に示すように、直接に前記シフトレジスターSHRの並列ビット出力（あるいはシリアルビット出力）を取り込み処理するようにしてもよい。
【０２２３】
デジタルビットの多数決処理は、アナログ信号の平均化処理にも通じ、図１８（ｂ）の容量Cの前に、抵抗Rを接続してＣＲによる平均値回路（図１９（ｂ）参照）として、ＡＭ変調信号出力Voを平均化して基準電圧VR2と比較するようにしても良い。
【０２２４】
以上説明したように、第１２の実施の形態における検波回路においては、前記ＡＭ変調信号出力Voに雑音が重畳されている場合に、比較器Compの出力が誤出力状態となるのを防止、ないしは、軽減できる。
【０２２５】
図２０の回路は、第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えをプラスしたものであり、AGC回路内のピーク検出回路PDetの、整流器Rec1及び放電経路用抵抗R1を不要にでき、ピークホールド容量C1もＩＣに内蔵できる程度まで低容量化できる。
【０２２６】
外部電源VDDより前記各回路への電源供給を、制御信号PONにより制御（動作オン状態と待機スタンバイ状態の創出、或いは、供給電源電圧の定電圧化など）できる電源回路Regの使用は、前記第２〜１２の各実施の形態に適用し有効である。
【０２２８】
【発明の効果】
以上詳細に説明したように、本発明のＡＭ変調信号受信回路によれば、大振幅状態と小振幅状態の２状態のＡＭ変調信号Ｖｉを受信し該２状態を識別するＡＭ変調信号受信回路において、ピーク値入力端子からのピーク値電圧Ｖｐによりゲインが制御され前記入力ＡＭ変調信号Ｖｉを増幅して出力Ｖｏを出力するゲインコントロールアンプ部（ＧＣＡ−Ｂ）と、該ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを包絡線検波する包絡線検波回路（ＳＤｅｔ）と、該包絡線検波回路（ＳＤｅｔ）の出力と基準電圧ＶＲ２とを比較して論理信号ＴＣＯを出力する比較回路（Ｃｏｍｐ）と、該比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力として、比較回路（Ｃｏｍｐ）の出力信号が大振幅入力状態に対応する出力信号の時に前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力するピーク検出回路（ＰＤｅｔ）と、を備えた構成としているので、ピーク検出回路（ＰＤｅｔ）のピーク保持容量を低容量化でき、また、ＡＧＣ回路の追随特性を改善することが出来る。
【図面の簡単な説明】
【図１】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図２】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図３】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図４】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図５】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図６】従来のAGC用の可変ゲインアンプの具体例を示した回路図である。
【図７】従来の電波時計のRF受信部の基本構成例を示す回路図である。
【図８】第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【図９】第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１０】第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１１】第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１２】第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１３】第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１４】第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１５】第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１６】電波到来方向に対するアンテナコイルの角度θを示した図である。
【図１７】第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１８】第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【図１９】第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【図２０】第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えを付加した回路例を示す図である。
【図２１】第６及び第７の実施の形態における図１２，図１３の加算回路の具体例を示す図である。
【図２２】第８及び第９の実施の形態における図１４，１５のプリアンプPA2の極性切換を含む加算回路の具体例を示す図である。
【図２３】第８及び第９の実施の形態における図１４，１５のプリアンプPA2の極性切換を含む加算回路の具体例を示す図である。
【図２４】バイアス回路例を示す図である。
【図２５】第３の実施の形態における図９（ｃ），（ｅ）のＯＲ回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1、TG2の並列回路で置き換えた図である。
【図２６】第４の実施の形態における図１０（ａ），（ｃ）のAND回路とトランスファゲートTG1の回路を、２つのトランスファゲートTG1、TG2の直列回路で置き換えた図である。
【図２７】第４の実施の形態における図１０（ｂ）の詳細回路図である。
【図２８】第３の実施の形態における図１４のタイマー回路TMの具体例を示す図である。
【図２９】検波回路の各部の波形図である。
【図３０】大振幅状態における従来のComp出力波形と第１１の実施の形態におけるComp出力波形とを比較した図である。
【図３１】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３２】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３３】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３４】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３５】標準電波の波形図である。
【図３６】第５の実施の形態におけるゲインコントロールアンプ部GCA-B内のバンドパスフィルタBPFの入出力の波形例を模式的に示した図である。
【図３７】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３８】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３９】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４０】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４１】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４２】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【符号の説明】
T,T2 差動対をなすトランジスタ
RL1,RL2 付加抵抗
Is,Is1,Is2 吸い込み電流回路
T3,T4 トランジスタ
Vgc 制御電圧
GCA-B ゲインコントロールアンプ部
SDet 包絡線検波回路
Comp 比較回路
PDet ピーク検出回路
Rec1,Rec1a,Rec1b,Rec2a,REc2b 整流回路
TG1,TG2 トランスファゲート
TM タイマー回路
D 遅延回路
PA1,PA2 プリアンプ
Add 加算回路
GCAb 可変ゲインアンプ
BPF1,BPF2 バンドパスフィルタ
PS1,PS2 移相回路
LIM リミットアンプ
SHR シフトレジスタ
MM,MM1 モノマルチバイブレータ
Claims (10)
- 大振幅状態と小振幅状態の２状態のＡＭ変調信号Ｖｉを受信し該２状態を識別するＡＭ変調信号受信回路において、
ピーク値入力端子からのピーク値電圧Ｖｐによりゲインが制御され前記入力ＡＭ変調信号Ｖｉを増幅して出力Ｖｏを出力するゲインコントロールアンプ部（ＧＣＡ−Ｂ）と、
該ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを包絡線検波する包絡線検波回路（ＳＤｅｔ）と、
該包絡線検波回路（ＳＤｅｔ）の出力と基準電圧ＶＲ２とを比較して論理信号ＴＣＯを出力する比較回路（Ｃｏｍｐ）と、
該比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力として、比較回路（Ｃｏｍｐ）の出力信号が大振幅入力状態に対応する出力信号の時に前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部（ＧＣＡ−Ｂ）のピーク値入力端子に出力するピーク検出回路（ＰＤｅｔ）と、
を備えたことを特徴とするＡＭ変調信号受信回路。 - 請求項１に記載のＡＭ変調信号受信回路における前記ピーク検出回路（ＰＤｅｔ）を、
前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを整流する整流回路（Ｒｅｃ１）と、
該整流回路（Ｒｅｃ１）の出力とグランド間に接続した放電経路用抵抗Ｒ１と、
前記整流回路（Ｒｅｃ１）の出力に導通端子の一端を接続し、導通端子の他端を前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記ピーク値入力端子に接続し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力信号として該入力信号が大振幅動作に対応する信号の時に導通状態になり、該入力信号が小振幅入力状態に対応する信号に変化した時に非導通状態になるトランスファゲート（ＴＧ１）と、
該トランスファゲート（ＴＧ１）の導通端子の他端とグランド間に接続されるピークホールド容量Ｃ１と、
から構成したことを特徴とするＡＭ変調信号受信回路。 - 請求項１に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）を、
前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを整流する整流回路（Ｒｅｃ１）と、
該整流回路（Ｒｅｃ１）の出力とグランド間に接続するピークホールド容量Ｃ１と、
該整流回路（Ｒｅｃ１）の出力と前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記ピーク値入力端子とに一端が接続される放電経路用抵抗Ｒ１と、
該放電経路用抵抗Ｒ１の他端に導通端子の一端を接続し、導通端子の他端をグランドに接続し、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力信号として該入力信号が大振幅入力状態に対応する信号の時に導通状態になり、該入力信号が小振幅入力状態に対応する信号の時に非導通状態になるトランスファゲート（ＴＧ１）と、
から構成したことを特徴とするＡＭ変調信号受信回路。 - 請求項１に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）を、
前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の出力信号Ｖｏを整流する整流回路（Ｒｅｃ１）と、
該整流回路（Ｒｅｃ１）の出力とグランド間に接続するピークホールド容量Ｃ１と、
該整流回路（Ｒｅｃ１）の出力と前記ゲインコントロールアンプ部（ＧＣＡ−Ｂ）の前記ピーク値入力端子とに電流出力端子を接続し、グランド端子をグランドに接続し前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯを制御入力信号として、該入力信号が大振幅入力状態に対応する信号の時に定電流Ｉ１を電流出力端子に出力し、該入力信号が小振幅入力状態に対応する信号の時に該定電流Ｉ１をオフ状態にする制御入力付放電経路用定電流回路Ｉ１と、
から構成したことを特徴とするＡＭ変調信号受信回路。 - 請求項２に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）の、前記トランスファゲート（ＴＧ１）を、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯと外部制御信号ＨＳ−ＡＧＣとをＯＲ合成した信号により制御する構成としたことを特徴とするＡＭ変調信号受信回路。
- 請求項２に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）のピークホールド容量Ｃ１に充電された電荷を、外部制御信号ＲＥＳＥＴにより強制放電させる強制放電手段を付加したことを特徴とするＡＭ変調信号受信回路。
- 請求項２に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）の、前記トランスファゲートＴＧ１に対して、前記比較回路（Ｃｏｍｐ）の出力信号ＴＣＯが所定の時間、大振幅入力に対応する出力状態にならない場合に、強制導通させる制御手段を付加して構成したことを特徴とするＡＭ変調信号受信回路。
- 請求項２に記載のＡＭ変調信号受信回路において、前記ピーク検出回路（ＰＤｅｔ）のピークホールド容量Ｃ１への充放電を強制的にオフさせる手段を付加したことを特徴とするＡＭ変調信号受信回路。
- 請求項２に記載のＡＭ変調信号受信回路において、前記比較器（Ｃｏｍｐ）の出力信号ＴＣＯを遅延させる遅延回路Ｄと、該遅延回路Ｄの出力を受けて所定の時間幅のパルスを出力するモノステーブルマルチバイブレーター（ＭＭ）と、該モノステーブルマルチバイブレーター（ＭＭ）の出力と前記比較器（Ｃｏｍｐ）の出力信号ＴＣＯとを切り換えて前記ピーク検出回路（ＰＤｅｔ）のトランスファゲートＴＧ１の制御入力端子に入力する切り換えスイッチ（Ｓ）と、を備えたことを特徴とするＡＭ変調信号受信回路。
- 請求項２に記載のＡＭ変調信号受信回路において、前記比較器（Ｃｏｍｐ）の出力信号ＴＣＯを遅延させる遅延回路（Ｄ）と、該遅延回路（Ｄ）の出力を受けて所定の時間幅のパルスを出力するモノステーブルマルチバイブレーター（ＭＭ）と、該モノステーブルマルチバイブレーター（ＭＭ）の出力と前記比較器（Ｃｏｍｐ）の出力信号ＴＣＯとをＡＮＤ合成するＡＮＤ回路と、該ＡＮＤ回路の出力と前記比較器（Ｃｏｍｐ）の出力ＴＣＯとを切り換えて前記ピーク検出回路（ＰＤｅｔ）のトランスファゲートＴＧ１の制御入力端子に入力する切り換えスイッチ（Ｓ）と、を備えたことを特徴とするＡＭ変調信号受信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003139182A JP4054716B2 (ja) | 2003-05-16 | 2003-05-16 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
| US10/735,720 US20040229582A1 (en) | 2003-05-16 | 2003-12-16 | Variable gain amplifier, and AM-modulated signal reception circuit and detection circuit |
| US11/806,873 US7761071B2 (en) | 2003-05-16 | 2007-06-05 | Variable gain amplifier, and AM-modulated signal reception circuit and detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003139182A JP4054716B2 (ja) | 2003-05-16 | 2003-05-16 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005269433A Division JP4241700B2 (ja) | 2005-09-16 | 2005-09-16 | 検波回路 |
| JP2005269432A Division JP4144617B2 (ja) | 2005-09-16 | 2005-09-16 | Ａｍ変調信号受信回路 |
| JP2005269431A Division JP4093260B2 (ja) | 2005-09-16 | 2005-09-16 | Ａｍ変調信号受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004343539A JP2004343539A (ja) | 2004-12-02 |
| JP4054716B2 true JP4054716B2 (ja) | 2008-03-05 |
Family
ID=33410827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003139182A Expired - Fee Related JP4054716B2 (ja) | 2003-05-16 | 2003-05-16 | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040229582A1 (ja) |
| JP (1) | JP4054716B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004213754A (ja) * | 2002-12-27 | 2004-07-29 | Sanyo Electric Co Ltd | トラッキング信号処理回路 |
| JP4282566B2 (ja) * | 2004-08-03 | 2009-06-24 | セイコークロック株式会社 | 電波受信回路 |
| US7689195B2 (en) * | 2005-02-22 | 2010-03-30 | Broadcom Corporation | Multi-protocol radio frequency identification transponder tranceiver |
| DE102005027344A1 (de) * | 2005-06-13 | 2007-01-04 | Ifm Electronic Gmbh | Kapazitives Füllstandsmess- bzw. -erkennungsgerät |
| DE102005056483B3 (de) * | 2005-11-26 | 2007-01-11 | Atmel Germany Gmbh | Funkuhr und Verfahren zur Gewinnung von Zeitinformationen |
| JP2007174289A (ja) | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | センサ用アナログ多段増幅回路 |
| KR100714555B1 (ko) | 2006-07-10 | 2007-05-07 | 삼성전기주식회사 | 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변이득 증폭기 |
| JP4882561B2 (ja) * | 2006-07-12 | 2012-02-22 | セイコーエプソン株式会社 | 受信回路および電波修正時計 |
| JP2008147940A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 半導体集積回路 |
| US7471148B2 (en) * | 2007-05-21 | 2008-12-30 | Sekio Epson Corporation | Differential low noise amplifier (LNA) with common mode feedback and gain control |
| US8909333B2 (en) * | 2010-02-24 | 2014-12-09 | Stmicroelectronics S.R.L. | Device for measuring impedance of biologic tissues |
| US9510768B2 (en) | 2011-02-23 | 2016-12-06 | Stmicroelectronics S.R.L. | Device for measuring impedance of biologic tissues including an alternating current (AC) coupled voltage-to-current converter |
| EP3058380B1 (en) | 2013-10-18 | 2019-07-24 | NXP USA, Inc. | A mm-wave frequency peak detector |
| US10044313B2 (en) * | 2014-07-11 | 2018-08-07 | Kabushiki Kaisha Toshiba | Voltage control apparatus, motor unit, image forming apparatus and voltage control method |
| JP6471619B2 (ja) * | 2015-06-12 | 2019-02-20 | 株式会社デンソー | 電子装置 |
| US9680418B2 (en) | 2015-11-13 | 2017-06-13 | Qualcomm Incorporated | Variable gain amplifier with improved power supply noise rejection |
| CN109041353B (zh) * | 2018-09-13 | 2023-09-19 | 深圳茂硕电子科技有限公司 | 一种可变增益的电流环反馈补偿控制电路 |
| EP4312378A1 (en) * | 2022-07-28 | 2024-01-31 | STMicroelectronics S.r.l. | Threshold voltage generator circuit and corresponding receiver device |
| CN115940977B (zh) * | 2023-02-22 | 2023-06-02 | 上海芯浦科技有限公司 | 一种信号接收器唤醒电路 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3641450A (en) * | 1970-12-15 | 1972-02-08 | Motorola Inc | Gain controlled differential amplifier circuit |
| US3840756A (en) * | 1973-02-05 | 1974-10-08 | Honeywell Inf Systems | Gain control circuit using sample and hold feedback |
| US4344044A (en) * | 1980-04-23 | 1982-08-10 | Rca Corporation | Gain-controlled amplifier utilizing variable emitter degeneration and collector load impedance |
| US4345214A (en) * | 1980-04-23 | 1982-08-17 | Rca Corporation | Variable emitter degeneration gain-controlled amplifier |
| US4378528A (en) * | 1981-03-31 | 1983-03-29 | Rca Corporation | Gain-controlled amplifier system |
| JPH0695741B2 (ja) * | 1988-07-27 | 1994-11-24 | 三菱電機株式会社 | 自動利得制御回路 |
| EP0620639B1 (en) * | 1993-04-06 | 1999-02-10 | STMicroelectronics S.r.l. | Variable gain amplifier for low supply voltage systems |
| JPH07107024A (ja) | 1993-10-08 | 1995-04-21 | Fujitsu Ltd | ダイバシチ回路 |
| DE69624333T2 (de) * | 1995-07-21 | 2003-06-18 | Koninkl Philips Electronics Nv | Vorrichtung zur drahtlosen digitalen kommunikation und spitzenwertermittlung |
| JP3325469B2 (ja) * | 1996-09-18 | 2002-09-17 | 株式会社東芝 | 自動利得制御ループ回路 |
| JPH11234180A (ja) * | 1998-02-13 | 1999-08-27 | Sony Corp | 電灯線通信システム及び電灯線通信装置 |
| JP2000294378A (ja) | 1999-04-07 | 2000-10-20 | Toray Ind Inc | 有機電界発光装置 |
| JP2001272482A (ja) | 2000-01-18 | 2001-10-05 | Citizen Watch Co Ltd | 電波時計のアンテナ |
| US6414547B1 (en) * | 2000-09-29 | 2002-07-02 | International Business Machines Corporation | Variable gain RF amplifier |
| JP4785259B2 (ja) | 2001-03-09 | 2011-10-05 | セイコークロック株式会社 | 時刻情報受信装置および電波修正時計 |
| JP2002311167A (ja) | 2001-04-12 | 2002-10-23 | Rhythm Watch Co Ltd | 電波修正時計 |
| JP4208447B2 (ja) | 2001-09-26 | 2009-01-14 | 独立行政法人科学技術振興機構 | Ｓｏｇを用いた室温ナノ−インプリント−リソグラフィー |
| US6870425B2 (en) * | 2002-04-16 | 2005-03-22 | Research In Motion Limited | System and method of amplifier gain control by variable bias and degeneration |
| US6894563B1 (en) * | 2003-04-24 | 2005-05-17 | Atheros Communications, Inc. | Automatic control of amplifier gain using degeneration |
| US7034606B2 (en) * | 2004-05-07 | 2006-04-25 | Broadcom Corporation | VGA-CTF combination cell for 10 Gb/s serial data receivers |
| TWI366218B (en) * | 2004-06-01 | 2012-06-11 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
-
2003
- 2003-05-16 JP JP2003139182A patent/JP4054716B2/ja not_active Expired - Fee Related
- 2003-12-16 US US10/735,720 patent/US20040229582A1/en not_active Abandoned
-
2007
- 2007-06-05 US US11/806,873 patent/US7761071B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004343539A (ja) | 2004-12-02 |
| US20040229582A1 (en) | 2004-11-18 |
| US20070238432A1 (en) | 2007-10-11 |
| US7761071B2 (en) | 2010-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4054716B2 (ja) | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 | |
| JP4241700B2 (ja) | 検波回路 | |
| US6768376B2 (en) | Dual mode class D amplifiers | |
| US6975848B2 (en) | Method and apparatus for DC offset removal in a radio frequency communication channel | |
| EP1374439B1 (en) | Automatic gain control method for highly integrated communication receiver | |
| US7072427B2 (en) | Method and apparatus for reducing DC offsets in a communication system | |
| US7884670B2 (en) | Class D amplifier | |
| JP4093260B2 (ja) | Ａｍ変調信号受信回路 | |
| EP3514957A1 (en) | Analog switch for rf front end | |
| EP1981235A2 (en) | ASK demodulator with multiple operating modes | |
| US5930304A (en) | Wireless powered communication device with adaptive data detection and method | |
| CN102292703A (zh) | 被动无线接收器 | |
| US20080090545A1 (en) | Signal Processing Unit | |
| US8890580B2 (en) | Methods and circuits for reducing clock jitter | |
| US20220069866A1 (en) | Tuning an electromagnetic resonant circuit of a configuration interface of a participant of a communication system | |
| JPS59128837A (ja) | バ−スト信号用自動利得制御回路 | |
| US7184729B2 (en) | Digital automatic gain control for transceiver devices | |
| JP4144617B2 (ja) | Ａｍ変調信号受信回路 | |
| US20220060218A1 (en) | Efficient communication to configure sensor nodes | |
| JP4692577B2 (ja) | 受信機 | |
| US7336938B1 (en) | Phase-alternating mixer with alias and harmonic rejection | |
| US20140213208A1 (en) | Noise shaping for switching circuitry | |
| JP6684740B2 (ja) | 無線受信装置 | |
| US8838055B2 (en) | Dynamic sub-sampling radio frequency mixer systems and methods | |
| JP2007189290A (ja) | 標準電波受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4054716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |