JP7092612B2 - 電子制御装置 - Google Patents

Description

本開示は、一対の信号線により差動信号を伝送する伝送線路に接続されて、他の装置と通信する電子制御装置に関する。

伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような波形歪み、即ちリンギングが生じる問題がある。

例えば下記の特許文献１，２には、伝送線路で伝送される差動信号に生じるリンギングを抑制するリンギング抑制回路として、電源電圧が供給されることにより動作するリンギング抑制回路（以下、電源必要抑制回路）が記載されている。

また、例えば下記の特許文献３には、リンギング抑制回路として、電源電圧が供給されることなく、伝送線路を構成する一対の信号線間の電圧によって動作するリンギング抑制回路（以下、電源不要抑制回路）が記載されている。

電源必要抑制回路と電源不要抑制回路との何れも、基本的には、差動信号のレベルが変化すると一対の信号線間のインピーダンスを低下させることで、リンギングを抑制するように構成される。

しかし、電源不要抑制回路が抵抗、コンデンサ及びトランジスタ等のアナログ回路部品によって構成されるのに対し、電源必要抑制回路は、フリップフロップや論理ゲート回路やコンパレータ等、トランジスタ単体よりも複雑な動作が可能な部品も用いられて構成される。このため、電源必要抑制回路は、電源不要抑制回路と比較すると、より高度なリンギング抑制機能を有することができる。

例えば、特許文献１に記載の電源必要抑制回路では、差動信号のレベルが変化すると、一対の信号線間のインピーダンスを低下させる状態をフリップフロップによって固定する。そして、一定時間を計時した後にフリップフロップをリセットして、インピーダンス低下状態を解除する。このため、リンギング抑制動作、即ち、信号線間のインピーダンスを低下させる動作の実施時間を、一定とし易い。また例えば、特許文献２に記載の電源必要抑制回路は、送信データと受信データとの比較から調停勝ちを検出すると、通信フレームの送信終了までの間、伝送線路上の信号レベルがレセッシブとなる全期間について信号線間のインピーダンスを低下させる機能を有する。

特開２０１７－６３３９９号公報 特開２０１６－３４０８０公報 特開２０１２－２４４２２０号公報

発明者の詳細な検討の結果、下記の課題が見出された。
複数の電子制御装置が伝送線路を介して通信する通信システムにおいて、各電子制御装置に、リンギング抑制回路として、電源必要抑制回路を設けることが考えられる。この場合、各電子制御装置は、その電子制御装置に動作用電源が供給されている間、電源必要抑制回路に電源電圧が供給されるように構成することが考えられる。

ここで、動作用電源の供給期間が異なる電子制御装置が混在する通信システムの場合、複数の電子制御装置のうち、一部の電子制御装置への動作用電源が遮断された状態において、他の残りの電子制御装置が通信する、という状況が生じる。そして、こうした状況においては、先に動作用電源が遮断された電子制御装置の電源必要抑制回路が動作しなくなるため、その電源必要抑制回路によるリンギング抑制効果が無くなってしまう。

そこで、各電子制御装置に、電源必要抑制回路と電源不要抑制回路との、両方を設けることが考えられる。このようにすれば、動作用電源が遮断された電子制御装置であっても、電源不要抑制回路により、リンギング抑制に貢献することができる。

しかし、電子制御装置に電源必要抑制回路と電源不要抑制回路との両方を設けることで、新たな問題が生じる。つまり、電子制御装置に動作用電源が供給されている場合は、電源必要抑制回路と電源不要抑制回路との両方が動作することになるため、一対の信号線間のインピーダンスを低下させ過ぎて、信号伝送（即ち、通信）に支障が生じる可能性がある。

そこで、本開示の１つの局面は、動作用電源が供給される場合と、動作用電源が供給されない場合との、両方において、良好なリンギング抑制効果を得ることのできる電子制御装置を提供する。

本開示の１つの態様による電子制御装置は、一対の高電位側信号線（１Ｈ）及び低電位側信号線（１Ｌ）によりハイ及びローのレベルに変化する差動信号を伝送する伝送線路（１）に接続され、この伝送線路を介して他の少なくとも１つの装置と通信する。

そして、この電子制御装置は、差動信号の伝送に伴い発生するリンギングを抑制するための回路として、第１抑制回路（１１）と、第２抑制回路（１２）と、を備える。
第１抑制回路は、当該電子制御装置が動作するために当該電子制御装置に供給される動作用電源を用いて動作するように構成される。そして、第１抑制回路は、差動信号のレベルが変化すると前記一対の信号線間のインピーダンスを第１の一定時間低下させる機能を、少なくとも有するように構成される。

第２抑制回路は、前記一対の信号線間の電圧によって動作するように構成される。そして、第２抑制回路は、差動信号のレベルが変化すると前記一対の信号線間のインピーダンスを第２の一定時間低下させるように構成される。

更に、当該電子制御装置は、切替部（３１）を備える。切替部は、当該電子制御装置に動作用電源が供給されて当該電子制御装置が動作する場合には、第２抑制回路を前記一対の信号線から切り離し、当該電子制御装置に動作用電源が供給されない場合には、第２抑制回路を前記一対の信号線に接続する。

このような構成の電子制御装置によれば、動作用電源が供給される場合には、第１抑制回路と第２抑制回路とのうち、第１抑制回路が動作する。また、動作用電源が供給されない場合には、第１抑制回路と第２抑制回路とのうち、第２抑制回路が動作する。

このため、当該電子制御装置に動作用電源が供給されない場合においても、第２抑制回路によりリンギング抑制効果を発揮することができる。また、当該電子制御装置に動作用電源が供給される場合においては、第２抑制回路が一対の信号線から切り離されて動作しないため、一対の信号線間のインピーダンスが過剰に低下させられることが回避される。よって、動作用電源が供給される場合と、動作用電源が供給されない場合との、両方において、良好なリンギング抑制効果を得ることができる。

尚、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。

第１実施形態の電子制御装置の構成を示すブロック図である。 動作用電源と制御信号Ｖｏとの関係を説明する説明図である。 第１抑制回路の構成を示す回路図である。 第２抑制回路の構成を示す回路図である。 第２実施形態の電子制御装置の構成を示すブロック図である。 第２実施形態の制御部が行う切替制御処理のフローチャートである。 第３実施形態の制御部が行う切替制御処理のフローチャートである。 第４実施形態の制御部が行う切替制御処理のフローチャートである。 第５実施形態の制御部が行う切替制御処理のフローチャートである。 第６実施形態の電子制御装置の構成を示すブロック図である。 第６実施形態の制御部が行う切替制御処理のフローチャートである。

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．第１実施形態］
［１－１．構成］
図１に示す第１実施形態の電子制御装置（以下、ＥＣＵ）２１は、通信バスとしての伝送線路１に接続されている。ＥＣＵは、「Electronic Control Unit」の略である。

伝送線路１は、一対の信号線１Ｈ，１Ｌを備え、その一対の信号線１Ｈ，１Ｌにより、ハイ及びローのレベルに変化する差動信号を伝送する。つまり、伝送線路１は、差動伝送線路である。本実施形態では、信号線１Ｈが高電位側信号線であり、信号線１Ｌが低電位側信号線である。

伝送線路１には、ＥＣＵ２１と通信する他の１つ以上のＥＣＵも接続されている。以下では、他のＥＣＵとして、２つのＥＣＵ２２，２３があるものとして説明するが、他のＥＣＵの数は１または３以上でも良い。ＥＣＵ２１～２３及び伝送線路１によって構成される通信システムは、例えば自動車に搭載された車載通信システムである。

本実施形態では、伝送線路１が非ドライブ状態の場合に、信号線１Ｈと信号線１Ｌとの両方が、中間電圧として例えば１．５Ｖになる。そして、両方の信号線１Ｈ，１Ｌが１．５Ｖの場合、差動信号の電圧（即ち、差動電圧）は、ローレベルの電圧としての０Ｖになる。つまり、差動信号はローレベルとなる。本実施形態において、０Ｖは、ローレベルの差動電圧の標準値である。

また、各ＥＣＵ２１～２３に備えられた後述の送受信回路３２によって伝送線路１がドライブされると、信号線１Ｈは例えば２．５Ｖになり、信号線１Ｌは例えば０．５Ｖになる。このため、差動電圧は、ハイレベルの電圧としての２Ｖになる。つまり、差動信号はハイレベルになる。本実施形態において、２Ｖは、ハイレベルの差動電圧の標準値である。

尚、図示はされていないが、信号線１Ｈと信号線１Ｌとの両端は、例えば１２０Ωの抵抗素子により終端されている。また、通信システムにおける通信プロトコルは、例えば車載ＬＡＮのプロトコルの１つであるＣＡＮである。ＣＡＮは登録商標である。ＣＡＮにおいて、差動信号のローレベルは、レセッシブと呼ばれ、差動信号のハイレベルは、ドミナントと呼ばれる。また、通信プロトコルは、ＣＡＮ以外でも良い。

ＥＣＵ２１は、当該ＥＣＵ２１の通信動作を含む各動作を司る制御部３１と、伝送線路１に接続された送受信回路３２と、電源回路３４と、を備える。
送受信回路３２は、伝送線路１の差動信号をハイ又はローの受信信号に変換して制御部３１に出力する。また、送受信回路３２は、制御部３１から出力されるハイ又はローの送信信号に応じて、伝送線路１にハイ又はローの差動信号、即ち、ドミナント又はレセッシブの信号を出力する。

このため、制御部３１は、送受信回路３２を用いて他のＥＣＵ２２，２３と通信する。制御部３１が他のＥＣＵ２２，２３と通信することは、当該ＥＣＵ２１が他のＥＣＵ２２，２３と通信することに相当する。

制御部３１は、ＣＰＵと、例えばＲＡＭ又はＲＯＭ等の半導体メモリ（以下、メモリ）と、を有するマイクロコンピュータによって構成されている。制御部３１の各機能は、ＣＰＵが非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、上記メモリが、プログラムを格納した非遷移的実体的記録媒体に該当する。また、このプログラムが実行されることで、プログラムに対応する方法が実行される。

尚、制御部３１は、１つのマイクロコンピュータを備えても良いし、複数のマイクロコンピュータを備えても良い。また、制御部３１の各機能を実現する手法はソフトウェアに限るものではなく、その一部又は全部の機能は、一つあるいは複数のハードウェアを用いて実現されても良い。例えば、上記機能がハードウェアである電子回路によって実現される場合、その電子回路は、デジタル回路、又はアナログ回路、あるいはこれらの組合せによって実現されても良い。

ＥＣＵ２１には、車両に搭載されたバッテリ３６の電圧（以下、バッテリ電圧）ＶＢが、電源リレー３７を介して、動作用電源として供給される。
電源回路３４は、電源リレー３７を介して供給されるバッテリ電圧ＶＢから、ＥＣＵ２１における各部が動作するための電源電圧ＶＣＣ（例えば５Ｖ）を生成して出力する。ＥＣＵ２１において、制御部３１及び送受信回路３２は、電源回路３４からの電源電圧ＶＣＣによって動作する。よって、ＥＣＵ２１は、電源リレー３７がオンしている間、動作する。

このため、電源リレー３７は、ＥＣＵ２１の動作条件が成立している間、オンされる。例えば、電源リレー３７は、車両の電源スイッチがオン操作されるとオンされ、その後、車両の電源スイッチがオフ操作されてから、ＥＣＵ２１が実施予定の処理を全て終了すると、オフされる。車両の電源スイッチは、例えばイグニッションスイッチ又はパワースイッチである。

一方、他のＥＣＵ２２，２３には、バッテリ電圧ＶＢが動作用電源として常時供給される。このため、ＥＣＵ２２，２３は、電源リレー３７のオン／オフに関わらず、常時動作する。

更に、ＥＣＵ２１は、伝送線路１において差動信号の伝送に伴い発生するリンギングを抑制するための回路として、第１抑制回路１１と、第２抑制回路１２と、を備える。
第１抑制回路１１は、電源回路３４からの電源電圧ＶＣＣを用いて動作するように構成されている。電源電圧ＶＣＣの源は、ＥＣＵ２１に動作用電源として供給されるバッテリ電圧ＶＢであるため、第１抑制回路１１はＥＣＵ２１に供給される動作用電源を用いて動作する、と言える。

一方、第２抑制回路１２は、一対の信号線１Ｈ，１Ｌ間の電圧によって動作するように構成されている。そして、第２抑制回路１２は、ＥＣＵ２１に備えられたスイッチング素子であるＦＥＴ３３を介して、信号線１Ｈ，１Ｌ間に接続される。尚、ＦＥＴは、電界効果トランジスタの略である。

ＦＥＴ３３は、ＰチャネルＭＯＳＦＥＴである。ＦＥＴ３３のソースが信号線１Ｈに接続されており、ＦＥＴ３３のドレインが第２抑制回路１２に接続されている。また、信号線１Ｌと第２抑制回路１２は常時接続されている。このため、ＦＥＴ３３がオンすることで、第２抑制回路１２が、信号線１Ｈ，１Ｌ間に接続される。

ＦＥＴ３３のゲートには、制御部３１から出力される制御信号Ｖｏが供給される。
制御部３１は、図２に示すように、ＥＣＵ２１に動作用電源が供給されている間、即ち、電源回路３４から当該制御部３１に電源電圧ＶＣＣが供給されている間、制御信号Ｖｏをハイにする。制御信号Ｖｏがハイである場合、ＦＥＴ３３はオフするため、第２抑制回路１２は一対の信号線１Ｈ，１Ｌ（即ち、伝送線路１）から切り離される。

また、図２に示すように、ＥＣＵ２１に動作用電源が供給されなくなって、制御部３１に電源電圧ＶＣＣが供給されなくなると、制御部３１からＦＥＴ３３への制御信号Ｖｏがローになる。このため、ＦＥＴ３３がオンして、第２抑制回路１２が一対の信号線１Ｈ，１Ｌに接続される。

次に、第１抑制回路１１について説明する。
図３に示すように、第１抑制回路１１は、９つのＦＥＴ＿Ｎ０～Ｎ４，Ｎ６，Ｎ８，Ｐ１，Ｐ２を備える。尚、ＦＥＴと符号との間には、見やすくするために「＿」を挿入している。ＦＥＴ＿Ｎ０～Ｎ４，Ｎ６，Ｎ８は、ＮチャネルＭＯＳＦＥＴであり、ＦＥＴ＿Ｐ１，Ｐ２は、ＰチャネルＭＯＳＦＥＴである。

更に、第１抑制回路１１は、抵抗素子Ｒ０～Ｒ９，Ｒ１１，Ｒ１２と、コンデンサＣ２と、コンパレータＣＯＭＰ１，ＣＯＭＰ２と、インバータゲートＩＮＶ１～ＩＮＶ３と、バッファＢＵＦ１，ＢＵＦ２と、ノアゲートＮＯＲ１，ＮＯＲ２と、ＤフリップフロップＦＦ１，ＦＦ２と、を備える。コンパレータＣＯＭＰ１，ＣＯＭＰ２、インバータゲートＩＮＶ１～ＩＮＶ３、バッファＢＵＦ１，ＢＵＦ２、ノアゲートＮＯＲ１，ＮＯＲ２、及びＤフリップフロップＦＦ１，ＦＦ２の電源は、電源回路３４からの電源電圧ＶＣＣである。

信号線１Ｌには、５つのＦＥＴ＿Ｎ０～Ｎ４のソースが接続されている。線間スイッチング素子であるＦＥＴ＿Ｎ４のドレインは、信号線１Ｈに接続されている。ＦＥＴ＿Ｎ０のドレインは、抵抗素子Ｒ０を介して信号線１Ｈに接続されていると共に、ＦＥＴ＿Ｎ１，Ｎ３のゲートに接続されている。

電源電圧ＶＣＣが供給される電源線２には、ＦＥＴ＿Ｐ１，Ｐ２のソースが接続されており、ＦＥＴ＿Ｐ１のドレインは、抵抗素子Ｒ１を介してＦＥＴ＿Ｎ１のドレイン及びＦＥＴ＿Ｎ２のゲートに接続されている。ＦＥＴ＿Ｐ２のドレインは、抵抗素子Ｒ２を介してＦＥＴ＿Ｎ０のゲート、ＦＥＴ＿Ｎ２，Ｎ３のドレイン、並びにＦＥＴ＿Ｎ４のゲートに接続されている。

電源線２と信号線１Ｌとの間には、抵抗素子Ｒ３及びＦＥＴ＿Ｎ６の直列回路が接続されている。ＦＥＴ＿Ｎ６のゲートはＦＥＴ＿Ｎ０のゲートに接続されている。
また、電源線２とグランドとの間には、抵抗素子Ｒ４，Ｒ５の直列回路が接続されている。抵抗素子Ｒ４，Ｒ５同士の共通接続点はコンパレータＣＯＭＰ１の非反転入力端子に接続されている。コンパレータＣＯＭＰ１の反転入力端子は、ＦＥＴ＿Ｎ６のドレインに接続されている。

コンパレータＣＯＭＰ１の出力端子は、ＤフリップフロップＦＦ１のクロック端子Ｃに接続されている。抵抗素子Ｒ３～Ｒ５、ＦＥＴ＿Ｎ６及びコンパレータＣＯＭＰ１は、ＦＥＴ＿Ｎ４のオンを確認するためのオン確認回路３を構成している。

信号線１Ｈ，１Ｌの間には、抵抗素子Ｒ６～Ｒ８の直列回路が接続されている。抵抗素子Ｒ６，Ｒ７同士の共通接続点はコンパレータＣＯＭＰ２の非反転入力端子に接続され、抵抗素子Ｒ７，Ｒ８同士の共通接続点はコンパレータＣＯＭＰ２の反転入力端子に接続されている。コンパレータＣＯＭＰ２の出力端子は、バッファＢＵＦ１を介して、ＤフリップフロップＦＦ２のクロック端子Ｃに接続されている。抵抗素子Ｒ６～Ｒ７及びコンパレータＣＯＭＰ２は、比較回路４を構成している。

ＤフリップフロップＦＦ１の出力端子Ｑは、インバータゲートＩＮＶ２を介してＦＥＴ＿Ｎ８のゲートに接続されている。ＦＥＴ＿Ｎ８のソースはグランドに接続されている。ＦＥＴ＿Ｎ８のドレインはバッファＢＵＦ２を介してノアゲートＮＯＲ２の入力端子の一方に接続されている。電源線２とグランドとの間には、抵抗素子Ｒ１２及びコンデンサＣ２の直列回路が接続されている。そして、抵抗素子Ｒ１２及びコンデンサＣ２の共通接続点は、ＦＥＴ＿Ｎ８のドレインに接続されている。抵抗素子Ｒ１２及びコンデンサＣ２は、遅延回路６を構成している。

ノアゲートＮＯＲ２の入力端子の他方には、ハイアクティブのリセット信号ＲＳＴが与えられるようになっている。リセット信号ＲＳＴは、電源電圧ＶＣＣの出力開始に伴い制御部３１が起動すると、該制御部３１により所定時間だけハイにされる。ノアゲートＮＯＲ２の出力端子は、ＤフリップフロップＦＦ２の負論理のリセット端子ＲＢに接続されている。

ＤフリップフロップＦＦ２の出力端子Ｑは、ＦＥＴ＿Ｐ１のゲートに接続されていると共に、インバータゲートＩＮＶ１を介してＦＥＴ＿Ｐ２のゲートに接続されている。更に、ＤフリップフロップＦＦ２の出力端子Ｑは、インバータゲートＩＮＶ３を介してノアゲートＮＯＲ１の入力端子の一方に接続されている。ノアゲートＮＯＲ１の入力端子の他方には、リセット信号ＲＳＴが与えられるようになっている。ノアゲートＮＯＲ１の出力端子は、ＤフリップフロップＦＦ１の負論理のリセット端子ＲＢに接続されている。遅延回路６、ＤフリップフロップＦＦ１，ＦＦ２及びそれらの周辺回路は、ＦＥＴ＿Ｎ４のオンを一定時間保持するためのオン状態保持回路７を構成している。

以上のような第１抑制回路１１の動作については、特許文献１に詳しく説明されているため、ここでは簡単に説明する。
差動信号のロー（即ち、レセッシブ）からハイ（即ち、ドミナント）への変化が、比較回路４で検出されると、ＤフリップフロップＦＦ２がセット状態になり、ＤフリップフロップＦＦ２の出力端子Ｑがハイになることで、ＦＥＴ＿Ｎ４がオン可能になる。

そして、ＤフリップフロップＦＦ２の出力端子Ｑがハイである場合に、差動信号がハイからローに変化すると、ＦＥＴ＿Ｎ４がオフからオンする。ＦＥＴ＿Ｎ４がオンすることにより、信号線１Ｈ，１Ｌ間のインピーダンスが低下し、差動信号のレベル変化に伴うリンギングが抑制される。

また、ＦＥＴ＿Ｎ４がオンすると、オン確認回路３の出力がハイになり、ＤフリップフロップＦＦ１がセット状態になる。そして、ＤフリップフロップＦＦ１の出力端子Ｑがハイになると、ＦＥＴ＿Ｎ８がオフし、抵抗素子Ｒ１２及びコンデンサＣ２からなる遅延回路６において、コンデンサＣ２の充電が始まる。コンデンサＣ２の充電開始は、計時開始に相当する。その後、コンデンサＣ２の充電電圧がバッファＢＵＦ２にてハイと認識される電圧になる一定時間Ｔ１が経過すると、ＤフリップフロップＦＦ２がリセットされて、ＤフリップフロップＦＦ２の出力端子Ｑがローになり、ＦＥＴ＿Ｎ４がオフする。

よって、第１抑制回路１１は、差動信号がハイからローに変化すると、ＦＥＴ＿Ｎ４のオンにより信号線１Ｈ，１Ｌ間のインピーダンスを低下させてその状態を固定し、遅延回路６により一定時間Ｔ１を計時した後、ＦＥＴ＿Ｎ４のオンを解除する。尚、一定時間Ｔ１は通信信号の１ビット幅よりも短い。

このような第１抑制回路１１において、ＦＥＴ＿Ｎ４は、一対の信号線間に接続される線間スイッチング素子に相当する。そして、図３に示す回路構成のうち、ＦＥＴ＿Ｎ４を除く部分は、ＦＥＴ＿４のオン／オフを制御する制御部９に相当する。制御部９は、差動信号のレベルがハイからローに変化したことを検出すると、線間スイッチング素子をオンさせてその状態を固定し、一定時間Ｔ１を計時した後に前記オン状態を解除するように機能する。また、制御部９の構成要素のうち、ＤフリップフロップＦＦ２は、初期状態でリセットされている第１フリップフロップに相当する。ＤフリップフロップＦＦ１は、初期状態でリセットされており、セット状態になると第１フリップフロップをリセットするための信号を出力する第２フリップフロップに相当する。遅延回路６は、第２フリップフロップの出力端子と第１フリップフロップのリセット端子との間に配置される遅延回路に相当する。比較回路４は、差動信号のレベルがローからハイに変化したことを検出すると、第１フリップフロップをセットする信号を出力する第１セット信号出力部に相当する。オン確認回路３は、線間スイッチング素子がターンオンしたことを検出すると、第２フリップフロップをセットする信号を出力する第２セット信号出力部に相当する。ＦＥＴ＿Ｎ０～Ｎ３，Ｐ１，Ｐ２、インバータゲートＩＮＶ１及び抵抗素子Ｒ０は、第１フリップフロップがセットされると、線間スイッチング素子の導通制御端子（即ち、ゲート）をオンレベルにすることを可能にするオン設定部８に相当する。

次に、第２抑制回路１２について説明する。
図４に示すように、第２抑制回路１２は、３つのＦＥＴ＿Ｎ１０，Ｐ１０，Ｐ１１と、抵抗素子Ｒ２１，Ｒ２２と、コンデンサＣ２０と、を備える。ＦＥＴ＿Ｎ１０は、ＮチャネルＭＯＳＦＥＴであり、ＦＥＴ＿Ｐ１０，Ｐ１１は、ＰチャネルＭＯＳＦＥＴである。

ＦＥＴ＿Ｐ１０とＦＥＴ＿Ｎ１０は、ＦＥＴ３３のドレインと信号線１Ｌとの間に、ドレインを共通にして直列に接続されている。ＦＥＴ＿Ｐ１０のソースが、ＦＥＴ３３のドレインに接続され、ＦＥＴ＿Ｎ１０のソースが、信号線１Ｌに接続されている。

ＦＥＴ＿Ｐ１１のソースは、ＦＥＴ＿Ｐ１０のソースに接続されており、ＦＥＴ＿Ｐ１０のゲートは、信号線１Ｌに接続されている。そして、ＦＥＴ＿Ｐ１１のドレインは、ＦＥＴ＿Ｐ１０のゲートに接続されると共に、抵抗素子Ｒ２１を介してグランドに接続されている。

また、ＦＥＴ＿Ｎ１０のゲートは、抵抗素子Ｒ２０を介してＦＥＴ＿Ｐ１０，Ｐ１１のソースに接続されると共に、コンデンサＣ２０を介して信号線１Ｌに接続されている。そして、抵抗素子Ｒ２０及びコンデンサＣ２０の直列回路は、遅延回路１３を構成している。

以上のような第２抑制回路１２は、ＦＥＴ３３を介して、ＦＥＴ＿Ｐ１０，Ｐ１１のソースが信号線１Ｈに接続されることにより、信号線１Ｈ，１Ｌ間に接続される。
このような第２抑制回路１２の動作については、特許文献３に詳しく説明されているため、ここでは簡単に説明する。また、ここでは、ＦＥＴ３３がオンしている、として説明する。

差動信号がハイの場合、ＦＥＴ＿Ｐ１１がオンして、ＦＥＴ＿Ｐ１０がオフする。また、コンデンサＣ２０が充電されて、ＦＥＴ＿Ｎ１０はオンする。
差動信号がハイからローに変化すると、ＦＥＴ＿Ｐ１１がターンオフして、ＦＥＴ＿Ｐ１０がターンオンする。すると、ＦＥＴ＿Ｐ１０，Ｎ１０が両方ともオン状態となって、信号線１Ｈ，１Ｌ間のインピーダンスが低下し、差動信号のレベル変化に伴うリンギングが抑制される。

そして、差動信号がローになったことによりコンデンサＣ２０が抵抗素子Ｒ２０を介して放電され、コンデンサＣ２０の電圧がＦＥＴ＿Ｎ１０のオン閾値電圧を下回ると、ＦＥＴ＿Ｎ１０がターンオフする。

よって、第２抑制回路１２は、差動信号がローに変化してから、コンデンサＣ２０の電圧がＦＥＴ＿Ｎ１０のオン閾値電圧を下回るまでの一定時間Ｔ２の間、信号線１Ｈ，１Ｌ間のインピーダンスを低下させる。また、上記一定時間Ｔ２が経過するまでに、差動信号が変化前のレベル（即ち、ハイ）に戻ると、ＦＥＴ＿Ｐ１０がオフするため、信号線１Ｈ，１Ｌ間のインピーダンス低下は中止される。つまり、第２抑制回路１２は、差動信号がローに変化すると、信号線１Ｈ、Ｌ１間のインピーダンスを低下させる状態となり、一定時間Ｔ２が経過するか、その一定時間Ｔ２が経過するまでに差動信号が変化前のレベルに戻ると、インピーダンスを低下させることを止める。尚、一定時間Ｔ２は通信信号の１ビット幅よりも短い。

［１－２．効果］
以上詳述した第１実施形態によれば、以下の効果を奏する。
制御部３１は、ＥＣＵ２１に動作用電源が供給されてＥＣＵ２１が動作する場合には、ＦＥＴ３３への制御信号ＶｏをハイにしてＦＥＴ３３をオフさせることにより、第２抑制回路１２を一対の信号線１Ｈ，１Ｌから切り離す。また、制御部３１は、ＥＣＵ２１に動作用電源が供給されない場合には、電源電圧ＶＣＣが供給されず、制御信号Ｖｏをローにするため、ＦＥＴ３３をオンさせることになり、その結果、第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続することとなる。

このようなＥＣＵ２１によれば、動作用電源が供給される場合には、第１抑制回路１１と第２抑制回路１２とのうち、第１抑制回路１１が動作する。また、動作用電源が供給されない場合には、第１抑制回路１１と第２抑制回路１２とのうち、第２抑制回路１２が動作する。

このため、当該ＥＣＵ２１に動作用電源が供給されない場合においても、第２抑制回路１２によりリンギング抑制効果を発揮することができる。また、当該ＥＣＵ２１に動作用電源が供給される場合においては、第２抑制回路１２が一対の信号線１Ｈ，１Ｌから切り離されて動作しないため、一対の信号線１Ｈ，１Ｌ間のインピーダンスが過剰に低下させられることが回避される。よって、動作用電源が供給される場合と、動作用電源が供給されない場合との、両方において、良好なリンギング抑制効果を得ることができる。

尚、上記実施形態では、制御部３１が切替部に相当する。
［２．第２実施形態］
［２－１．第１実施形態との相違点］
第２実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

図５に示す第２実施形態のＥＣＵ２１は、第１実施形態のＥＣＵ２１と比較すると、下記〈２－１－１〉～〈２－１－３〉の点が異なる。
〈２－１－１〉
電源回路３４から第１抑制回路１１には、電源スイッチ３５を介して、電源電圧ＶＣＣが供給される。そして、電源スイッチ３５のオン／オフは、制御部３１によって制御される。電源スイッチ３５は、例えば１つ以上のＦＥＴによって構成されるアナログスイッチである。

〈２－１－２〉
図５において、点線の楕円及び矢印で示すように、制御部３１は、当該ＥＣＵ２１の消費電力を検出するように構成されている。

例えば、制御部３１は、電源リレー３７を介してＥＣＵ２１に供給されるバッテリ電圧ＶＢの値と、電源リレー３７からＥＣＵ２１に流れ込む電流（即ち、消費電流）の値とから、消費電力を算出する。また例えば、バッテリ電圧ＶＢが一定であると仮定するならば、制御部３１は、消費電流の値から消費電力を算出するように構成されても良い。

〈２－１－３〉
制御部３１は、ＥＣＵ２１の動作期間においても、第１抑制回路１１と第２抑制回路１２とを、択一的に動作させるようになっている。そして、制御部３１は、第１抑制回路１１と第２抑制回路１２とを切り替えて動作させるために、図６に示す切替制御処理を実行する。図６の切替制御処理は、例えば一定時間毎に実行される。

図６に示すように、制御部３１は、切替制御処理を開始すると、Ｓ１１０にて、ＥＣＵ２１の消費電力を検出すると共に、検出した消費電力が所定の閾値を超えたか否かを判定する。

制御部３１は、Ｓ１１０にて、消費電力が閾値を超えていないと判定した場合には、Ｓ１２０にて、ＦＥＴ３３への制御信号Ｖｏをハイにし、Ｓ１３０にて、第１抑制回路１１の電源スイッチ３５をオンにする。そして、その後、当該切替制御処理を終了する。

よって、消費電力が閾値を超えていない場合には、第１抑制回路１１に電源電圧ＶＣＣが供給されて第１抑制回路１１が動作する。また、第２抑制回路１２は、信号線１Ｈ，１Ｌから切り離された状態となる。

また、制御部３１は、上記Ｓ１１０にて、消費電力が閾値を超えたと判定した場合には、Ｓ１４０にて、ＦＥＴ３３への制御信号Ｖｏをローにし、Ｓ１５０にて、第１抑制回路１１の電源スイッチ３５をオフにする。そして、その後、当該切替制御処理を終了する。

よって、消費電力が閾値を超えた場合には、第１抑制回路１１への電源供給が遮断されて第１抑制回路１１の動作が強制停止させられる。また、第２抑制回路１２は、信号線１Ｈ，１Ｌに接続されて動作する。

［２－２．効果］
以上詳述した第２実施形態によれば、前述した第１実施形態の効果を奏し、更に、以下の効果を奏する。

制御部３１は、ＥＣＵ２１に動作用電源が供給されている場合であっても、ＥＣＵ２１の消費電力が閾値を超えたと判定した場合には、第１抑制回路１１への電源供給を遮断すると共に、第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続する。このため、ＥＣＵ２１の消費電力が大きくなった場合に、消費電力を抑制しながら、リンギング抑制機能を働かせることができる。

［３．第３実施形態］
［３－１．第１実施形態との相違点］
第３実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

第３実施形態のＥＣＵ２１は、第１実施形態のＥＣＵ２１と比較すると、更に、下記〈３－１－１〉～〈３－１－４〉の要件を備える。
〈３－１－１〉
第２実施形態のＥＣＵ２１と同様に、電源回路３４から第１抑制回路１１には、図５に示した電源スイッチ３５を介して、電源電圧ＶＣＣが供給される。電源スイッチ３５のオン／オフは、制御部３１によって制御される。

〈３－１－２〉
第２抑制回路１２が信号線１Ｈ，１Ｌ間のインピーダンスを低下させる一定時間Ｔ２は、第１抑制回路１１が信号線１Ｈ，１Ｌ間のインピーダンスを低下させる一定時間Ｔ１よりも、長い時間に設定されている。尚、一定時間Ｔ１は、第１の一定時間に相当し、一定時間Ｔ２は、第２の一定時間に相当する。また、以下では、リンギング抑制のために信号線１Ｈ，１Ｌ間のインピーダンスを低下させる時間のことを、リンギング抑制時間という。

〈３－１－３〉
ＥＣＵ２１がノードとなる通信システムの通信プロトコルは、通信フレーム中で通信速度を変化させるフレキシブルデータレート対応のＣＡＮ（即ち、ＣＡＮＦＤ）である。このため、伝送線路１上で伝送される通信フレームにおける各領域のうち、調停領域は、その後のデータ領域と比べて低速（例えば、５００ｋｂｐｓ）の通信速度とされる。

〈３－１－４〉
制御部３１は、ＥＣＵ２１の動作期間においても、第１抑制回路１１と第２抑制回路１２とを、択一的に切り替えて動作させるようになっている。そして、制御部３１は、第１抑制回路１１と第２抑制回路１２とを切り替えて動作させるために、図７に示す切替制御処理を実行する。図７の切替制御処理は、例えば制御部３１が通信フレームの開始を示すＳＯＦ（即ち、スタートオブフレーム）を検知すると、実行が開始される。

図７に示すように、制御部３１は、切替制御処理を開始すると、Ｓ２１０にて、通信フレームの調停領域が始まったか否かを判定する。例えば、制御部３１は、ＳＯＦからのビット数により調停領域の開始を判定する。

そして、制御部３１は、Ｓ２１０にて、調停領域が始まったと判定すると、Ｓ２２０にて、ＦＥＴ３３への制御信号Ｖｏをローにし、Ｓ２３０にて、第１抑制回路１１の電源スイッチ３５をオフにする。つまり、制御部３１は、ＦＥＴ３３をオンして第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続する一方、第１抑制回路１１への電源供給を遮断することにより第１抑制回路１１の動作を強制停止させる。

その後、制御部３１は、Ｓ２４０にて、通信フレームの調停領域が終了したか否かを判定する。例えば、制御部３１は、ＳＯＦからのビット数により調停領域の終了を判定する。

制御部３１は、Ｓ２４０にて、調停領域が終了したと判定すると、Ｓ２５０にて、ＦＥＴ３３への制御信号Ｖｏをハイにし、Ｓ２６０にて、第１抑制回路１１の電源スイッチ３５をオンにする。つまり、制御部３１は、第２抑制回路１２を信号線１Ｈ，１Ｌから切り離すと共に、第１抑制回路１１に電源電圧ＶＣＣを供給して第１抑制回路１１を動作させる。そして、その後、制御部３１は、当該切替制御処理を終了する。

［３－２．効果］
以上詳述した第３実施形態によれば、前述した第１実施形態の効果を奏し、更に、以下の効果を奏する。

ＣＡＮＦＤにおいて、通信フレームの調停領域はデータ領域と比べて低速なため、例えばデータ領域でのリンギングに合わせて設定されている第１抑制回路１１のリンギング抑制時間（即ち、一定時間Ｔ１）では、調停領域において、リンギングを十分に抑制するには短すぎる可能性がある。

そこで、制御部３１は、通信フレームの部分が調停領域であると判定すると、調停領域が終了したと判定するまでの間、第１抑制回路１１への電源供給を遮断し、第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続する。つまり、制御部３１は、調停領域については、リンギング抑制時間が第１抑制回路１１よりも長い時間に設定された第２抑制回路１２によって、リンギングを抑制するようにしている。このため、調停領域についてもリンギングを十分に抑制し易くなる。

尚、第２実施形態の制御部３１が、図７の切替制御処理を更に実行して良い。
この場合、制御部３１は、図６と図７の複数の切替制御処理を実行することになるが、例えば、制御信号Ｖｏのロー且つ電源スイッチ３５のオフは、各切替制御処理のオアで実施され、制御信号Ｖｏのハイ且つ電源スイッチ３５のオンは、各切替制御処理のアンドで実施されて良い。つまり、制御信号Ｖｏのロー且つ電源スイッチ３５のオフは、複数の切替制御処理の何れかによって「制御信号Ｖｏをローにし且つ電源スイッチ３５をオフする」と決定されれば、実施されるように構成して良い。そして、制御信号Ｖｏのハイ且つ電源スイッチ３５のオンは、複数の切替制御処理の全てによって「制御信号Ｖｏをハイにし且つ電源スイッチ３５をオンする」と決定されれば、実施されるように構成して良い。

［４．第４実施形態］
［４－１．第３実施形態との相違点］
第４実施形態は、基本的な構成は第３実施形態と同様であるため、相違点について以下に説明する。尚、第３実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。また、ＥＣＵ２１がノードとなる通信システムの通信プロトコルであるＣＡＮＦＤでは、エラーフレームも、通常の通信フレームにおける調停領域と同様に、データ領域と比べて低速の通信速度とされる。エラーフレームは、通信エラーが発生した際に送信されるフレームである。

第４実施形態のＥＣＵ２１は、第３実施形態のＥＣＵ２１と比較すると、制御部３１が、図７の切替制御処理に代えて、図８の切替制御処理を実行する点が異なる。
図８に示すように、制御部３１は、切替制御処理を開始すると、Ｓ３１０にて、エラーフレームが始まったか否かを判定する。例えば、制御部３１は、伝送線路１に流れるビット列の内容からエラーフレームの開始を判定する。

そして、制御部３１は、Ｓ３１０にて、エラーフレームが始まったと判定すると、Ｓ３２０にて、ＦＥＴ３３への制御信号Ｖｏをローにし、Ｓ３３０にて、第１抑制回路１１の電源スイッチ３５をオフにする。つまり、制御部３１は、ＦＥＴ３３をオンして第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続する一方、第１抑制回路１１への電源供給を遮断することにより第１抑制回路１１の動作を強制停止させる。

その後、制御部３１は、Ｓ３４０にて、エラーフレームが終了したか否かを判定する。例えば、制御部３１は、伝送線路１に流れるビット列の内容からエラーフレームの終了を判定する。

そして、制御部３１は、Ｓ４４０にて、エラーフレームが終了したと判定すると、Ｓ３５０にて、ＦＥＴ３３への制御信号Ｖｏをハイにし、Ｓ３６０にて、第１抑制回路１１の電源スイッチ３５をオンにする。つまり、制御部３１は、第２抑制回路１２を信号線１Ｈ，１Ｌから切り離すと共に、第１抑制回路１１に電源電圧ＶＣＣを供給して第１抑制回路１１を動作させる。そして、その後、制御部３１は、当該切替制御処理を終了する。

［４－２．効果］
以上詳述した第４実施形態によれば、前述した第１実施形態の効果を奏し、更に、以下の効果を奏する。

エラーフレームは通常の通信フレームにおけるデータ領域と比べて低速なため、例えばデータ領域でのリンギングに合わせて設定されている第１抑制回路１１のリンギング抑制時間（即ち、一定時間Ｔ１）では、エラーフレームについてリンギングを十分に抑制するには短すぎる可能性がある。

そこで、制御部３１は、伝送線路１において伝送されている通信フレームがエラーフレームであると判定すると、エラーフレームが終了したと判定するまでの間、第１抑制回路１１への電源供給を遮断し、第２抑制回路１２を一対の信号線１Ｈ，１Ｌに接続する。つまり、制御部３１は、エラーフレームについては、リンギング抑制時間が第１抑制回路１１よりも長い時間に設定された第２抑制回路１２によって、リンギングを抑制するようにしている。このため、エラーフレームについてもリンギングを十分に抑制し易くなる。

尚、第３実施形態の制御部３１が、図８の切替制御処理を更に実行して良い。また、第２実施形態の制御部３１が、図８の切替制御処理を更に実行するか、あるいは、図７と図８の各切替制御処理を更に実行して良い。制御部３１が複数の切替制御処理を実行する場合に、制御信号Ｖｏのロー且つ電源スイッチ３５のオフと、制御信号Ｖｏのハイ且つ電源スイッチ３５のオンとが、どのように実施されて良いかについては、前述した通りである。

［５．第５実施形態］
［５－１．第３実施形態との相違点］
第５実施形態は、基本的な構成は第３実施形態と同様であるため、相違点について以下に説明する。尚、第３実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

第５実施形態のＥＣＵ２１は、第３実施形態のＥＣＵ２１と比較すると、制御部３１が、図７の切替制御処理に代えて、図９の切替制御処理を実行する点が異なる。
図９の切替制御処理は、図７の切替制御処理と比較すると、Ｓ４１０，Ｓ４２０が追加されている。尚、図９において、図７と同じ処理については、同じステップ番号を付しているため、詳細な説明を省略する。

図９に示すように、制御部３１は、Ｓ２１０で調停領域が始まったと判定すると、Ｓ２２０でＦＥＴ３３への制御信号Ｖｏをローにし、Ｓ２３０で電源スイッチ３５をオフにする。そして、制御部３１は、Ｓ４１０に進み、前述した図８のＳ３１０と同様に、エラーフレームが始まったか否かを判定する。

制御部３１は、Ｓ４１０にて、エラーフレームが始まっていないと判定した場合には、Ｓ２４０に進み、通信フレームの調停領域が終了したか否かを判定する。そして、制御部３１は、Ｓ２４０で調停領域が終了していないと判定した場合には、Ｓ４１０に戻る。

また、制御部３１は、Ｓ２４０で調停領域が終了したと判定した場合には、Ｓ２５０にて、ＦＥＴ３３への制御信号Ｖｏをハイにし、Ｓ２６０にて、電源スイッチ３５をオンした後、当該切替制御処理を終了する。

また、制御部３１は、上記Ｓ４１０にて、エラーフレームが始まったと判定した場合には、Ｓ４２０に進み、エラーフレームが終了したか否かを判定して、エラーフレームが終了するまで待つ。そして、制御部３１は、Ｓ４２０でエラーフレームが終了したと判定すると、Ｓ２５０及びＳ２６０の処理を行い、その後、当該切替制御処理を終了する。

つまり、制御部３１は、調停領域の受信期間中にエラーフレームであることが分かると、調停領域か否かに関わらず、エラーフレームが終了するまでは、第１抑制回路１１を停止させ続けて、第２抑制回路１２を動作させる。

［５－２．効果］
以上詳述した第５実施形態によれば、第３実施形態について述べた効果と、第４実施形態について述べた効果との、両方を奏する。つまり、通常の通信フレームにおける調停領域とエラーフレームとについて、リンギングを十分に抑制し易くなる。

尚、第２実施形態の制御部３１が、図９の切替制御処理を更に実行して良い。
［６．第６実施形態］
［６－１．第１実施形態との相違点］
第６実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。尚、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。

図１０に示す第６実施形態のＥＣＵ２１は、第１実施形態のＥＣＵ２１と比較すると、更に、下記〈６－１－１〉～〈６－１－３〉の要件を備える。
〈６－１－１〉
第２実施形態のＥＣＵ２１と同様に、電源回路３４から第１抑制回路１１には、電源スイッチ３５を介して、電源電圧ＶＣＣが供給される。そして、電源スイッチ３５のオン／オフは、制御部３１によって制御される。

〈６－１－２〉
ＥＣＵ２１は、差動信号にノイズが重畳したことを検出するための検知部４０を備える。検知部４０は、信号線１Ｈと信号線１Ｌとの電圧差（即ち、差動電圧）を増幅して出力するオペアンプ４１と、オペアンプ４１の出力電圧と所定の閾値電圧Ｖｔｈとを比較するコンパレータ４２と、を備える。

オペアンプ４１の増幅度及び閾値電圧Ｖｔｈは、差動電圧が、当該差動電圧のハイ標準値（即ち、２Ｖ）とロー標準値（即ち、０Ｖ）との間の所定電圧（例えば１Ｖ）よりも大きい場合に、コンパレータ４２の出力がハイとなるように、設定されている。そして、コンパレータ４２の出力は、検知部４０の出力として、制御部３１に入力される。

〈６－１－３〉
制御部３１は、ＥＣＵ２１の動作期間においても、第１抑制回路１１と第２抑制回路１２とを、択一的に切り替えて動作させるようになっている。そして、制御部３１は、第１抑制回路１１と第２抑制回路１２とを切り替えて動作させるために、図１１に示す切替制御処理を実行する。図１１の切替制御処理は、例えば制御部３１が通信フレームの開始を示すＳＯＦを検知すると、実行が開始される。

図１１に示すように、制御部３１は、切替制御処理を開始すると、Ｓ５１０にて、伝送線路１上の差動信号にノイズが重畳したか否かを判定する。例えば、制御部３１は、検知部４０の出力にレベル変化が発生した間隔を計測し、その計測した間隔が、差動信号の正常なハイ時間又はロー時間よりも短ければ、ノイズあり、即ち、差動信号にノイズが重畳した、と判定する。

制御部３１は、Ｓ５１０にて、ノイズなし、即ち、差動信号にノイズが重畳していない、と判定した場合には、Ｓ５２０に進み、通信フレームが終了したか否かを判定する。例えば、制御部３１は、通信フレームの終了を示すＥＯＦ（即ち、エンドオブフレーム）を検知すると、通信フレームが終了したと判定する。

制御部３１は、上記Ｓ５２０にて、通信フレームが終了していないと判定した場合には、Ｓ５１０に戻る。また、制御部３１は、上記Ｓ５２０にて、通信フレームが終了したと判定した場合には、当該切替制御処理を終了する。

一方、制御部３１は、上記Ｓ５１０にて、ノイズありと判定した場合には、Ｓ５３０にて、ＦＥＴ３３への制御信号Ｖｏをローにし、Ｓ５４０にて、第１抑制回路１１の電源スイッチ３５をオフにする。その後、制御部３１は、Ｓ５５０にて、通信フレームが終了したか否かを判定し、通信フレームが終了したと判定すると、Ｓ５６０に進む。制御部３１は、Ｓ５６０にて、ＦＥＴ３３への制御信号Ｖｏをハイにし、次のＳ５７０にて、第１抑制回路１１の電源スイッチ３５をオンする。その後、制御部３１は、当該切替制御処理を終了する。

つまり、制御部３１は、伝送されている通信フレームの差動信号にノイズが重畳したと判定すると、通信フレームが終了したと判定するまでの間、第１抑制回路１１への電源供給を遮断すると共に、第２抑制回路１２を一対の信号線１Ｈ、Ｍ１Ｌに接続する。

［６－２．効果］
以上詳述した第６実施形態によれば、前述した第１実施形態の効果を奏し、更に、以下の効果を奏する。

第１抑制回路１１は、差動信号のレベルが変化すると、ＦＥＴ＿Ｎ４のオンにより信号線１Ｈ，１Ｌ間のインピーダンスを低下させてその状態を一定時間Ｔ１だけ固定するように構成されているため、リンギング抑制時間を常に一定とし易い利点がある。

しかし、差動信号に重畳した瞬間的なノイズに第１抑制回路１１が反応すると、送信データに基づく差動信号のレベル変化ではなく、ノイズによるレベル変化が発生した時から、一定時間Ｔ１だけ、信号線１Ｈ，１Ｌ間のインピーダンスが低下させられてしまう。すると、差動信号のハイが正しく出現しにくくなり、例えば受信する側にてビットの誤判定を招く可能性が高くなる。

一方、第２抑制回路１２は、差動信号のレベルが変化して、信号線１Ｈ，１Ｌ間のインピーダンスを低下させる状態になっても、一定時間Ｔ２が経過するまでに差動信号が変化前のレベルに戻れば、インピーダンスの低下を止めるように構成されている。このため、仮に第２抑制回路１２がノイズに反応したとしても、信号線１Ｈ，１Ｌ間のインピーダンスが低下させられる時間は、ノイズの時間幅よりも短く、零または殆ど零と見なせる時間となり、通信への影響は、第１抑制回路１１がノイズに反応する場合よりも小さい。

そこで、制御部３１は、差動信号にノイズが重畳したと判定すると、通信フレームが終了したと判定するまでの間、第１抑制回路１１は動作させず、第２抑制回路１２を一対の信号線１Ｈ、Ｍ１Ｌに接続する。つまり、制御部３１は、差動信号にノイズが重畳した場合には、第２抑制回路１２によってリンギングを抑制する。このため、差動信号にノイズが頻繁に重畳するような環境において、通信エラーの発生を抑制することができる。

［７．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

第１抑制回路１１は、図３に示した回路に限らず、例えば特許文献２に記載された機能及び構成を有する回路であっても良い。また、第２抑制回路１２も、図４に示した回路に限らず、例えば、信号線１Ｈ，１Ｌ間に設けられた１つのトランジスタがオンすることによって信号線１Ｈ，１Ｌ間のインピーダンスを低下させるように構成されても良い。また、第１抑制回路１１と第２抑制回路１２は、差動信号がローからハイに変化した場合に、信号線１Ｈ，１Ｌ間のインピーダンスを低下させるように構成されても良い。

また、上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしても良い。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしても良い。また、上記実施形態の構成の一部を省略しても良い。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換しても良い。尚、特許請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。

また、上述したＥＣＵ２１の他、当該ＥＣＵ２１を構成要素とする通信システム、当該ＥＣＵ２１としてコンピュータを機能させるためのプログラム、このプログラムを記録した半導体メモリ等の非遷移的実態的記録媒体、リンギング抑制方法など、種々の形態で本開示を実現することもできる。

１…伝送線路、１Ｈ…高電位側信号線、１Ｌ…低電位側信号線、１１…第１抑制回路、１２…第２抑制回路、３１…制御部

Claims (5)

1. 一対の高電位側信号線（１Ｈ）及び低電位側信号線（１Ｌ）によりハイ及びローのレベルに変化する差動信号を伝送する伝送線路（１）に接続され、前記伝送線路を介して他の少なくとも１つの装置と通信する電子制御装置であって、
   前記差動信号の伝送に伴い発生するリンギングを抑制するための回路として、第１抑制回路（１１）と、第２抑制回路（１２）と、を備え、
   前記第１抑制回路は、
   当該電子制御装置が動作するために当該電子制御装置に供給される動作用電源を用いて動作するように構成されると共に、前記差動信号のレベルが変化すると前記一対の信号線間のインピーダンスを第１の一定時間低下させる機能を、少なくとも有するように構成され、
   前記第２抑制回路は、
   前記一対の信号線間の電圧によって動作するように構成されると共に、前記差動信号のレベルが変化すると前記一対の信号線間のインピーダンスを第２の一定時間低下させるように構成され、
   更に、当該電子制御装置は、
   当該電子制御装置に前記動作用電源が供給されて当該電子制御装置が動作する場合には、前記第２抑制回路を前記一対の信号線から切り離し、当該電子制御装置に前記動作用電源が供給されない場合には、前記第２抑制回路を前記一対の信号線に接続するように構成された切替部（３１）、を備える、
   電子制御装置。
2. 請求項１に記載の電子制御装置であって、
   前記切替部は、
   当該電子制御装置に前記動作用電源が供給されている場合に、当該電子制御装置の消費電力が閾値を超えたか否かを判定し、前記消費電力が前記閾値を超えたと判定した場合には、当該電子制御装置に前記動作用電源が供給されている場合であっても、前記第１抑制回路への電源供給を遮断して前記第１抑制回路の動作を強制停止させると共に、前記第２抑制回路を前記一対の信号線に接続するように構成されている（Ｓ１１０～Ｓ１５０）、
   電子制御装置。
3. 請求項１に記載の電子制御装置であって、
   前記第２の一定時間は、前記第１の一定時間よりも長い時間に設定されており、
   前記切替部は、
   当該電子制御装置に前記動作用電源が供給されている場合に、前記伝送線路において伝送されている通信フレームの部分が調停領域であるか否かを判定し、前記通信フレームの部分が調停領域であると判定すると、当該電子制御装置に前記動作用電源が供給されている場合であっても、前記調停領域が終了したと判定するまでの間、前記第１抑制回路への電源供給を遮断して前記第１抑制回路の動作を強制停止させると共に、前記第２抑制回路を前記一対の信号線に接続するように構成されている（Ｓ２１０～Ｓ２６０）、
   電子制御装置。
4. 請求項１に記載の電子制御装置であって、
   前記第２の一定時間は、前記第１の一定時間よりも長い時間に設定されており、
   前記切替部は、
   当該電子制御装置に前記動作用電源が供給されている場合に、前記伝送線路において伝送されている通信フレームがエラーフレームであるか否かを判定し、前記通信フレームがエラーフレームであると判定すると、当該電子制御装置に前記動作用電源が供給されている場合であっても、前記エラーフレームが終了したと判定するまでの間、前記第１抑制回路への電源供給を遮断して前記第１抑制回路の動作を強制停止させると共に、前記第２抑制回路を前記一対の信号線に接続するように構成されている（Ｓ３１０～Ｓ３６０，Ｓ２２０，Ｓ２３０，Ｓ４１０，４２０，Ｓ２５０，Ｓ２６０）、
   電子制御装置。
5. 請求項１に記載の電子制御装置であって、
   前記第１抑制回路は、
   前記機能として、前記差動信号のレベルが変化すると、前記一対の信号線間のインピーダンスを低下させてその状態を固定し、前記第１の一定時間を計時した後に、前記インピーダンスを低下させる状態を解除する機能を有し、
   前記第２抑制回路は、
   前記差動信号のレベルが変化すると、前記一対の信号線間のインピーダンスを低下させる状態となり、前記第２の一定時間が経過するか、前記第２の一定時間が経過するまでに前記差動信号が変化前のレベルに戻ると、前記インピーダンスを低下させることを止めるように構成されており、
   前記切替部は、
   当該電子制御装置に前記動作用電源が供給されている場合に、前記差動信号にノイズが重畳したか否かを判定し、前記差動信号にノイズが重畳したと判定すると、当該電子制御装置に前記動作用電源が供給されている場合であっても、前記伝送線路において伝送されている通信フレームが終了したと判定するまでの間、前記第１抑制回路への電源供給を遮断して前記第１抑制回路の動作を強制停止させると共に、前記第２抑制回路を前記一対の信号線に接続するように構成されている（Ｓ５１０～Ｓ５７０）、
   電子制御装置。

Images