CN114650032B - 用于高速数字接收器的阻抗匹配系统 - Google Patents

用于高速数字接收器的阻抗匹配系统 Download PDF

Info

Publication number
CN114650032B
CN114650032B CN202111443718.4A CN202111443718A CN114650032B CN 114650032 B CN114650032 B CN 114650032B CN 202111443718 A CN202111443718 A CN 202111443718A CN 114650032 B CN114650032 B CN 114650032B
Authority
CN
China
Prior art keywords
impedance
resistor
termination
line
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111443718.4A
Other languages
English (en)
Other versions
CN114650032A (zh
Inventor
杨黎
吴卿乐
刘楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN114650032A publication Critical patent/CN114650032A/zh
Application granted granted Critical
Publication of CN114650032B publication Critical patent/CN114650032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

提供了一种数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。该数字差分线路接收器包括差分信号至单端转换放大器，其被耦接以接收差分信号的数据线和数据补充线；第一终端电阻器，其耦接到差分信号的数据线；第二终端电阻器，其耦接到差分信号的数据补充线；第一阻抗调整晶体管，其耦接在第一终端电阻器与共模线之间；第二阻抗调整晶体管，其耦接在第二终端电阻器与共模线之间；控制电压发生器，其被耦接以感测共模线并提供控制电压，控制电压发生器被配置为将控制电压调整到电压水平，使得第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器和第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。

Description

用于高速数字接收器的阻抗匹配系统
技术领域
本发明涉及一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。
背景技术
众所周知，信号线、信号接收器和信号发射器之间的阻抗不匹配会导致信号线上的信号反射和振铃。振铃是不期望的，因为它可能导致信号在接收器处超过数字信号阈值，这些信号会被检测为额外的转变，这会导致通过信号线传输的数据或时钟信号的数据损坏。
随着信号带宽的增加，以及PC板面积的减小，在发送或接收高速信号的集成电路上提供终端电阻器以匹配信号线阻抗是期望的。如果要防止信号线上的反射和振铃，这些电阻器必须与信号线的特性阻抗匹配。
随着信号带宽的增加，集成电路的输入键合焊盘处的电容还可能引起问题，因为高频下的损耗随着电容的增大成比例地增大。
由于工艺变化使得难以提供具有足够接近信号线特性阻抗的值以抑制反射和振铃的简单片上电阻器，在现有系统中，这样的片上电阻器已被设计为具有多个支路(leg)；测试它们的电阻值，并通过从电路中移除或添加零个、多个支路中的一个或多个来微调电阻器。这种多部件电阻器的每个支路都有相关联的寄生电容，如果总电容要保持在限制范围内，则限制支路数量。由于支路很少，很难将片上电阻器的电阻与信号线阻抗进行足够精确的匹配。
当使用非常高速的信号(诸如4.5千兆位/秒或更快的差分信号)时，特别需要将终端电阻器与信号线阻抗匹配。
发明内容
本发明提供了一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器和一种调整差分线路接收器的输入端处的阻抗的方法。
在一方面，一种数字差分接收器，包括：差分信号至单端转换放大器，其被耦接以接收差分信号的数据线和数据补充线；第一终端电阻器，其耦接到差分信号的数据线；第二终端电阻器，其耦接到差分信号的数据补充线；第一阻抗调整晶体管，其耦接在第一终端电阻与共模线之间；第二阻抗调整晶体管，其耦接在第二终端电阻器与共模线之间；控制电压发生器，其被耦接以感测共模线并提供控制电压，控制电压发生器被配置为将控制电压调整到电压水平(voltage level)，使得第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器和第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。
在一些实施方案中，所述特定阻抗是向所述数字差分线路接收器提供所述数据线和所述数据补充线的传输线的特性阻抗。
在一些实施方案中，所述第一终端电阻器和所述第二终端电阻器的组合阻抗是所述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的所述组合阻抗的至少百分之八十。
在一些实施方案中，所述控制电压发生器包括可微调电阻器和基准阻抗器或基准阻抗元件，所述基准阻抗器进一步包括基准阻抗电阻器和基准阻抗晶体管，所述基准阻抗电阻器的电阻为所述第一终端电阻器的电阻的N倍，所述基准阻抗晶体管的宽度为所述第一阻抗调整晶体管的宽度的1/N倍；耦接到所述基准阻抗器和所述可微调电阻器的节点被耦接到差分放大器的反相输入端，所述差分放大器被耦接以提供所述控制电压，并且所述差分放大器的非反相输入端耦接到与所述差分信号的共模电压匹配的电压。
在另一方面，一种调整差分线路接收器的输入端处的阻抗的方法，包括：电子地微调基准电阻器；提供终端阻抗器或终端阻抗元件，每个所述终端阻抗器包括电阻器和阻抗调整晶体管，所述电阻器和阻抗调整晶体管串联耦接；提供终端阻抗模型，所述终端阻抗模型包括与晶体管串联的电阻器，所述基准电阻器和终端阻抗模型在模型共模节点处串联耦接；驱动电流通过所述基准电阻器和所述终端阻抗模型；使用差分放大器产生施加到所述终端阻抗模型的所述晶体管的控制电压，使得所述终端阻抗模型的阻抗与所述基准电阻器的电阻匹配；以及将所述控制电压施加到所述终端阻抗器的所述阻抗调整晶体管。
在一些实施方案中，所述基准电阻器的电阻被微调为所述终端阻抗器的期望阻抗的N倍，其中N是一个数字；其中每个所述终端阻抗器的所述电阻器的值RBASE小于每个所述终端阻抗器的所述期望阻抗的值，并且其中所述终端阻抗模型的所述电阻器的值为RBASE的N倍，其中每个终端阻抗器的所述阻抗调整晶体管的宽度为TTRIM，并且所述终端阻抗模型的所述晶体管的宽度为TTRIM/N。
附图说明
图1是图示使用主动终端的高速数字通信系统的框图。
图2是图示用于图1的高速数字通信系统的接收器的示意图。
图3是图示控制电压发生器的单独电阻器如何可以由具有开关晶体管的多个单独电阻支路形成使得每个电阻器的总电阻值可被调整的示意图。
图4是图示控制差分线路的片上终端阻抗的方法的流程图。
具体实施方式
在高速数字通信系统100(图1)中，具有阻抗ZOUT的发射器102在信号线104上提供具有真实数据的差分信号，并在信号线106上提供补充数据，信号线104、106形成耦接到集成电路的差分线路接收器110的传输线108的导体。差分线路接收器110包括差分到单端转换器112以及第一和第二终端阻抗器114、116。终端阻抗器114包括具有值RBASE的多晶硅电阻器118以及第一阻抗调整晶体管120的源极-漏极阻抗器，而终端阻抗器116包括具有与多晶硅电阻器118的RBASE匹配的值的多晶硅电阻器122和第二阻抗调整晶体管124的源极-漏极阻抗器；终端阻抗器114和116的总阻抗由控制电压VCTRL 128配置。第一终端阻抗器114从真实数据信号线104耦接到公共节点126，而第二终端阻抗器116从补充数据信号线106耦接到具有电压VCM的公共节点126。终端阻抗器的阻抗调整晶体管120、124的阻抗由控制电压VCTRL 128控制。控制电压发生器130从公共节点126接收电压VCM并提供控制电压VCTRL 128。可以提供滤波电容器132以平滑在VCM公共节点126上的噪声。在一些实施方案中，控制电压发生器130为多个差分线路接收器110所共有的，而终端阻抗调整晶体管120、124、差分至单端转换器112和多晶硅电阻器118、122对于每个差分线路接收器是重复的。
调整VCTRL 128以控制终端阻抗器114和116的总阻抗以匹配传输线108的阻抗。
在一个特定的实施方案中，如图2所示，控制电压发生器包括在非反相输入端上从公共节点126接收VCM的差分放大器202，而放大器202的反相输入端耦接到节点204的中点电压VMID。放大器202的输出驱动基准源极跟随器206，该基准源极跟随器206驱动电子可微调电阻器208、210、212、214的基准电阻器栈；而电阻器210、212被微调到终端阻抗器114、116的期望阻抗的N倍的可变值，并且电阻器208、214被微调到终端阻抗器114、116的期望阻抗的N倍的二分之一的值。为了减少在差分线路接收器中消耗的功率，N被选择为大于1并且在实施方案中在2至12的范围内。与电阻器210、212并联的是模型阻抗器218，模型阻抗器218与另一个电子可微调电阻器216串联，耦接到模型阻抗218和可微调电阻器216两者的节点223具有电压VCMTUNE。模型阻抗器218由与晶体管220串联的多晶硅电阻器222形成。多晶硅电阻器222的电阻是终端阻抗器114、116的多晶硅电阻器118、122中的每个电阻器的电阻的N倍。晶体管220的宽度与终端阻抗器114、116的终端阻抗调整晶体管120、124的宽度的1/N倍成比例，且晶体管220的沟道长度与晶体管120、124的沟道长度相同。为了准确地模拟终端阻抗器114、116，还将电子可微调电阻器216微调为终端阻抗器114、116的期望阻抗的N倍。
差分放大器202通过源极跟随器206起作用，以将节点204的电压VMID维持在差分输入信号104、106的共模输入电压。
在一个替代的实施方案中，通过仔细注意布局来匹配基准电阻器栈的电阻器210、212，电阻器208、210、212、214不是电子可微调的，但电阻器216是电子可微调的，如前所描述的。在另一个替代的实施方案中，电阻器210、212中的一个(但不是两个)是电子可微调的。
模型阻抗器218和电阻器216耦接到产生控制电压VCTRL 128的第二差分放大器224的非反相输入端，控制电压VCTRL还耦接到模型阻抗器218的晶体管220的栅极。差分放大器224基本上调整控制电压VCTRL以强制模型阻抗器218的阻抗是终端阻抗器114、116的期望阻抗的N倍，因此模型阻抗器218与可微调电阻器216的电阻匹配。由于终端阻抗器114、116包括成比例的晶体管和电阻器，VCTRL还控制终端阻抗器114、116以具有可微调电阻器216的电阻的1/N倍的阻抗，且因此具有与传输线108的阻抗匹配的阻抗。
在实施方案中，可微调电阻器208、210、212、214、216是可调整的多晶硅电阻器。在特定的实施方案中，这些多晶硅电阻器300(图3)中的每一个均由多个支路形成，诸如电阻支路302、304、308，其中大部分或所有电阻支路中的每一个均具有与如图3所示的电阻支路串联的开关晶体管306、310，支路可根据电阻调整配置通过导通零个、一个或多个开关晶体管306、310来选择性地并联耦接。在特定的实施方案中，在每个单独的集成电路测试期间确定每个可微调电阻器的电阻调整配置并将其编程到集成电路中。由于可微调电阻器208、210、212、214、216不直接连接到集成电路的键合焊盘，它们和它们的开关晶体管可以根据内部设计规则来布局，并且不需要遵守与键合焊盘相关联的静电放电设计规则；因此，与将类似的可微调电阻器被用作直接地耦接到集成电路的输入键合焊盘以直接地耦接和接收差分信号104、106的终端阻抗器相比，可微调电阻器可以大幅减少在集成电路上所需要的布局面积。这减少了键合焊盘上的寄生电容，并由此利用由电子微调电阻器118、122调整的阻抗来改善接收器上高频的终端阻抗，而无需提供阻抗调整晶体管120、124。
在需要从差分线路接收器的低功率关断状态快速恢复的一些实施方案中，提供升压晶体管230(图2)，在特定的实施方案中，仅当需要从低功率关断恢复时才短暂地将升压晶体管230切换到电路中。
根据图4中所示的方法400操作终端阻抗器。该方法开始于将基准电阻器216电子地微调402到期望终端阻抗的N倍，其中N是一个数字。该方法包括提供404终端阻抗器114、116，每个终端阻抗器114、116包括具有值RBASE的电阻器118、122和大小为宽度TTRIM的终端阻抗调整晶体管120、124，电阻器和终端阻抗调整晶体管串联耦接，并提供406N倍终端阻抗模型218，该终端阻抗模型218包括与宽度为1/N倍TTRIM的晶体管220串联的N倍RBASE的电阻器222，其中基准电阻器216和N倍阻抗模型218在模型共模节点223处串联耦接。
该方法包括驱动408电流通过基准电阻器216和终端阻抗模型218；并且使用410差分放大器224产生施加到终端阻抗模型218的晶体管220的控制电压，使得终端阻抗模型218的阻抗与基准电阻器216的电阻匹配；以及将控制电压施加412到终端阻抗器114、116的终端阻抗调整晶体管120、124。
组合
一种指定为A的数字差分线路接收器，包括差分信号至单端转换放大器，其被耦接以接收差分信号的数据线和数据补充线；第一终端电阻器，其耦接到差分信号的数据线；第二终端电阻器，其耦接到差分信号的数据补充线；第一阻抗调整晶体管，其耦接在第一终端电阻器与共模线之间；第二阻抗调整晶体管，其耦接在第二终端电阻器与共模线之间；控制电压发生器，其被耦接以感测共模线并提供控制电压，控制电压发生器被配置为将控制电压调整到电压水平，使得第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器与第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。
指定为AA的数字差分线路接收器，包括指定为A的数字差分线路接收器，其中特定阻抗是向数字差分线路接收器提供数据线和数据补充线的传输线的特性阻抗。
指定为AB的数字差分线路接收器，包括指定为A或AB的数字差分线路接收器，其中第一终端电阻器和第二终端电阻器的组合阻抗是第一终端电阻器、第一阻抗调整晶体管、第二终端电阻器和第二阻抗调整晶体管的组合阻抗的至少百分之八十。
指定为AC的数字差分线路接收器，包括指定为A、AA或AB的数字差分线路接收器，其中控制电压发生器包括可微调电阻器和基准阻抗器，该基准阻抗器进一步包括电阻为第一终端电阻器的电阻的N倍的基准阻抗电阻器和宽度为第一阻抗调整晶体管的宽度的1/N倍的基准阻抗晶体管；耦接到基准阻抗器和可微调电阻器的节点被耦接到差分放大器的反相输入端，该差分放大器被耦接以提供控制电压，以及差分放大器的非反相输入端耦接到与差分信号的共模电压匹配的电压。
一种指定为B的调整差分线路接收器的输入端处的阻抗的方法，包括电子地微调基准电阻器；提供终端阻抗器，每个终端阻抗器包括电阻器和终端阻抗调整晶体管，电阻器和终端阻抗调整晶体管串联耦接；提供终端阻抗模型，终端阻抗模型包括与晶体管串联的电阻器，基准电阻器和阻抗模型在模型共模节点处串联耦接；驱动电流通过基准电阻和终端阻抗模型；使用差分放大器产生施加到终端阻抗模型的晶体管的控制电压，使得终端阻抗模型的阻抗与基准电阻器的电阻匹配；以及将控制电压施加到终端阻抗器的终端阻抗调整晶体管。
指定为BA的调整差分线路接收器的输入端处的阻抗的方法，包括指定为B的方法，其中将基准电阻器的电阻微调为终端阻抗器的期望阻抗的N倍，其中N是一个数字；其中每个终端阻抗器的电阻器的值RBASE小于终端阻抗器的期望阻抗的值，并且终端阻抗模型的电阻器具有N倍于RBASE的值，其中每个终端阻抗器的阻抗调整晶体管的宽度为TTRIM，并且终端阻抗模型的晶体管的宽度为TTRIM/N。
在不脱离本文范围的情况下，可以对以上方法和系统进行改变。因此应注意，在以上说明书中包含的内容或者附图所示的内容应被解释为说明性的而非限制性的。以下权利要求旨在覆盖这里描述的所有通用和特定特征，以及本发明方法和系统范围的所有陈述，就语言而言，可以说其是介于两者之间。

Claims (6)

1.一种适于接收差分信号的数据线和数据补充线的数字差分线路接收器，包括：
差分信号至单端转换放大器，其被耦接以接收所述差分信号的所述数据线和所述数据补充线；
第一终端电阻器，其耦接到所述差分信号的所述数据线；
第二终端电阻器，其耦接到所述差分信号的所述数据补充线；
第一阻抗调整晶体管，其耦接在所述第一终端电阻器与共模线之间；
第二阻抗调整晶体管，其耦接在所述第二终端电阻器与所述共模线之间；
控制电压发生器，其被耦接以感测所述共模线并提供控制电压，所述控制电压发生器被配置为将所述控制电压调整到电压水平，使得所述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的组合阻抗与特定阻抗匹配。
2.根据权利要求1所述的数字差分线路接收器，其中所述特定阻抗是向所述数字差分线路接收器提供所述数据线和所述数据补充线的传输线的特性阻抗。
3.根据权利要求1所述的数字差分线路接收器，其中所述第一终端电阻器和所述第二终端电阻器的组合阻抗是所述第一终端电阻器、所述第一阻抗调整晶体管、所述第二终端电阻器和所述第二阻抗调整晶体管的所述组合阻抗的至少百分之八十。
4.根据权利要求1所述的数字差分线路接收器，其中所述控制电压发生器包括可微调电阻器和基准阻抗器，所述基准阻抗器进一步包括基准阻抗电阻器和基准阻抗晶体管，所述基准阻抗电阻器的电阻为所述第一终端电阻器的电阻的N倍，所述基准阻抗晶体管的宽度为所述第一阻抗调整晶体管的宽度的1/N倍；耦接到所述基准阻抗器和所述可微调电阻器的节点被耦接到差分放大器的反相输入端，所述差分放大器被耦接以提供所述控制电压，并且所述差分放大器的非反相输入端耦接到与所述差分信号的共模电压匹配的电压。
5.一种调整差分线路接收器的输入端处的阻抗的方法，包括：
电子地微调基准电阻器；
提供终端阻抗器，每个所述终端阻抗器包括电阻器和阻抗调整晶体管，所述电阻器和阻抗调整晶体管串联耦接；
提供终端阻抗模型，所述终端阻抗模型包括与晶体管串联的电阻器，所述基准电阻器和终端阻抗模型在模型共模节点处串联耦接；
驱动电流通过所述基准电阻器和所述终端阻抗模型；
使用差分放大器产生施加到所述终端阻抗模型的所述晶体管的控制电压，使得所述终端阻抗模型的阻抗与所述基准电阻器的电阻匹配；以及
将所述控制电压施加到所述终端阻抗器的所述阻抗调整晶体管。
6.根据权利要求5所述的方法，其中所述基准电阻器的电阻被微调为所述终端阻抗器的期望阻抗的N倍，其中N是一个数字；其中每个所述终端阻抗器的所述电阻器的值RBASE小于每个所述终端阻抗器的所述期望阻抗的值，并且其中所述终端阻抗模型的所述电阻器的值为RBASE的N倍，其中每个终端阻抗器的所述阻抗调整晶体管的宽度为TTRIM，并且所述终端阻抗模型的所述晶体管的宽度为TTRIM/N。
CN202111443718.4A 2020-12-17 2021-11-30 用于高速数字接收器的阻抗匹配系统 Active CN114650032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/125,605 2020-12-17
US17/125,605 US11184196B1 (en) 2020-12-17 2020-12-17 Impedance matching system for high speed digital receivers

Publications (2)

Publication Number Publication Date
CN114650032A CN114650032A (zh) 2022-06-21
CN114650032B true CN114650032B (zh) 2022-12-06

Family

ID=78703649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111443718.4A Active CN114650032B (zh) 2020-12-17 2021-11-30 用于高速数字接收器的阻抗匹配系统

Country Status (3)

Country Link
US (1) US11184196B1 (zh)
CN (1) CN114650032B (zh)
TW (1) TWI841893B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US12113532B2 (en) * 2022-12-30 2024-10-08 Novatek Microelectronics Corp. Pseudo resistor with autotune function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
CN1625875A (zh) * 2002-02-01 2005-06-08 英特尔公司 用于具有匹配阻抗的差分线路的终端对
CN101594158A (zh) * 2008-05-30 2009-12-02 株式会社电装 经由传输线路接收差分信号的信号接收器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358816B2 (en) * 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
US8633765B2 (en) * 2011-05-17 2014-01-21 Infineon Technologies Ag Input common mode circuit for a fully differential amplifier
EP2611028A1 (en) * 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
CN108536628B (zh) * 2017-03-03 2021-09-17 联发科技（新加坡）私人有限公司 阻抗匹配电路与接口电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
CN1625875A (zh) * 2002-02-01 2005-06-08 英特尔公司 用于具有匹配阻抗的差分线路的终端对
CN101594158A (zh) * 2008-05-30 2009-12-02 株式会社电装 经由传输线路接收差分信号的信号接收器

Also Published As

Publication number Publication date
TWI841893B (zh) 2024-05-11
US11184196B1 (en) 2021-11-23
TW202226749A (zh) 2022-07-01
CN114650032A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
CN114650032B (zh) 用于高速数字接收器的阻抗匹配系统
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US8295336B2 (en) High bandwidth programmable transmission line pre-emphasis method and circuit
US7633354B2 (en) Multistage tuning-tolerant equalizer filter with improved detection mechanisms for lower and higher frequency gain loops
US6992501B2 (en) Reflection-control system and method
US7564899B2 (en) Multistage tuning-tolerant equalizer filter
US6683472B2 (en) Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
KR100618716B1 (ko) 라인 드라이버 장치 및 라인 드라이버에 독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드 전압을 제공하는 방법
CN108736906B (zh) 具有用于限制通过阻抗失配的损失的装置的传输线
CN1862973B (zh) 集成电路芯片
JPH07297678A (ja) Ｃｍｏｓ終端抵抗回路
JPH08501674A (ja) 適応出力インピーダンスを備えたラインドライバ
JP2020522931A (ja) 差動入力レシーバを実現するための回路および方法
US7649409B1 (en) All-pass termination network with equalization and wide common-mode range
US20060217079A1 (en) Low voltage differential signaling transceiver
US8138851B2 (en) High bandwidth programmable transmission line equalizer
US20060013295A1 (en) Multistage tuning-tolerant equalizer filter
JP4237402B2 (ja) 対称送信ライン駆動用出力バッファ
US10700652B2 (en) Ethernet line driver
US7224189B1 (en) AC/DC coupling input network with low-power common-mode correction for current-mode-logic drivers
US6944239B2 (en) CMOS receiver for simultaneous bi-directional links
EP4109752A1 (en) Wideband signal attenuator
US5614873A (en) Electronic circuit
TWI749401B (zh) 回音消除電路
Richter et al. Low power fast ethernet equalizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant