CN1862973B

CN1862973B - 集成电路芯片

Info

Publication number: CN1862973B
Application number: CN2006100799448A
Authority: CN
Inventors: 凯文·T·查恩
Original assignee: Zyray Wireless Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2005-04-27
Filing date: 2006-04-26
Publication date: 2011-04-13
Anticipated expiration: 2026-04-26
Also published as: CN1862973A; EP1720306A2; EP1720306B1; US7301365B2; US20060244480A1; US20080129332A1; TWI339783B; DE602006015252D1; US20090302926A1; TW200710628A; EP1720306A3; US7576587B2; US7884639B2

Abstract

本发明公开了一种集成电路芯片。通信系统包括有具有片上源端的集成电路芯片。所述片上源端可为非精密电阻，例如非硅化物多晶电阻，或任何其他适当的终端。与片外源端相比，片上源端可降低IC芯片内的和/或连接至IC芯片的负载处的电压剧增和/或电压过冲。所述IC芯片可进一步包括提供电流源的线路驱动器，还可包括有偏流生成器，向所述线路驱动器提供偏置电流。所述偏流生成器可包括耦合于片外电阻的第一电流源，以及耦合于片上电阻的第二电流源。所述IC芯片的输出电压可通过片外电阻的微调控制和/或片上电阻的微调控制进行调整。

Description

集成电路芯片

技术领域

本发明涉及通信系统，更具体地说，涉及通信系统中的源端。

背景技术

通信系统中的设备通常包括通过电导介质如传输线发射信息的发送器。例如，第一设备中的发送器可传输信息至第二设备中的接收器，而第二设备中的发送器可传输信息至第一设备中的接收器。设备的发射和接收功能通常使用收发器结合在一起。

耦合于发送器的通信设备的各部件被视为发送器的负载。负载具有负载阻抗，发送器具有源阻抗。负载阻抗和源阻抗通常相匹配以实现功率从发送器到负载的传递。

源端可使源阻抗和负载阻抗相匹配，和/或吸收连接源端的传输线的反射。然而，为了实现精密的输出电压振幅、更好的线性和/或更大的带宽，现有的源端都位于芯片外部。例如，源端通常为耦合于包括发送器的集成电路(IC)芯片的离散精密电阻。芯片和片外源端间的寄生效应(parasitics)可导致双向通信系统中出现混合电路残留(hybrid residual)。片外源端可导致发送器内和/或负载侧的电压出现剧增或电压过冲。片外源端的回程损耗性能在较高频率下充分降低。例如，在大于400MHz的频率下，与片外源端相关的回程损耗可小于5dB。

因此，需要一种能解决前述传统源端的一个或多个缺陷的源端。

发明内容

本发明提供一种包括有片上源端的集成电路芯片。所述片上源端可以是非精密电阻，如非硅化物的多晶电阻(unsilicided poly resistor)，或任何适终端。所述片上源端可实现所述IC芯片的源阻抗与连接于所述IC芯片的负载的负载阻抗之间的匹配。所述片上源端可吸收所述IC芯片连接的传输线的反射。与片外源端相比较，所述片上源端可降低IC晶片内的和/或连接至所述IC芯片的负载侧的电压剧增和/或电压过冲。

在本发明的一个实施例中，所述IC芯片进一步包括与所述片上源端连接的线路驱动器以提供源电流。偏流生成器可提供偏置电流至所述线路驱动器。例如，所述源电流以所述偏置电流为基准。

在本发明的另一个实施例中，所述偏流生成器将基于片外电阻的第一电流与基于片上电阻的第二电流相结合以提供所述偏置电流。所述偏流生成器包括耦合于所述片外电阻的第一电流源和耦合于所述片上电阻的第二电流源。所述第一电流源放大流过所述片外电阻的电流以提供所述第一电流。所述第一电流源具有第一可调电流增益。所述第二电流源放大流过所述片上电阻的电流以提供所述第二电流。所述第二电流源具有第二可调电流增益。

所述第一电流源可包括能够控制流经所述片外电阻的电流的第一晶体管。所述第二电流源可包括能够控制流流经所述片上电阻的电流的第二晶体管。所述偏流生成器可进一步包括第一运算放大器以控制所述第一晶体管，以及第二运算放大器以控制所述第二晶体管。例如，所述第一运算放大器可位于所述第一晶体管的反馈内，所述第二运算放大器可位于所述第二晶体管的反馈内。

在本发明的另一个实施例中，所述IC芯片具有输出电压，该输出电压的等式为V_OUT＝K·M·β_EXT·V_REF＝K·N·β_INT·V_REF。参照所述等式，K为所述线路驱动器的电流增益，M为所述第一电流源的电流增益，N为所述第二电流源的电流增益。β_EXT等于所述负载的阻抗除以所述片外电阻的阻抗。β_INT等于所述片上源端的阻抗除以所述片上电阻的阻抗。V_REF为提供给所述第一运算放大器和所述第二运算放大器的参考电压。

在本发明的另一个实施例中，所述IC芯片为以太网发射器。例如，所述IC芯片可在至少125MHz的频率下工作。另一个例子中，所述IC芯片可在至少为1GHz的频率下操作。所述IC芯片可具有满足IEEE Std.802.3ab和/或IEEE Std.802.3an要求的回程损耗。关于IEEE Std.802.3的信息可在 http://www.ieee802.org/3/an/index.html找到。

在本发明的一个实施例中，一种调整所述IC芯片的输出电压的方法包括调整所述片上电阻的微调控制(trim control)和/或所述片外电阻的微调控制。所述负载可与所述IC芯片分离，和/或所述第一电流源可被禁用。所述片上电阻的微调控制可进行调整以设置所述IC芯片的输出电压。例如，可响应所述负载的分离和/或所述第一电流源的禁用而调整所述片上电阻的微调控制。所述第一电流源的禁用可通过设置所述第二微调控制接近零和/或将所述片外电阻与所述IC芯片分离来实现。

所述负载连接至所述IC芯片，所述第一电流源被激活。所述片外电阻的微调控制可被调整以设置所述IC芯片的输出电压以响应所述负载的连接以及所述第一电流源的激活。所述片上电阻的微调控制和所述片外电阻的微调控制可按比例地调整以响应调整所述片外电阻的微调控制以设置输出电压。

根据本发明的一个方面，提供一种集成电路芯片，包括：

线路驱动器，用以提供源电流；

片上源端，耦合于所述线路驱动器以吸收所述IC芯片接收的反射信号；

偏流生成器，用以提供偏置电流至所述线路驱动器。

优选地，所述IC芯片为可以在125MHz频率下工作的以太网发送器。

优选地，所述IC芯片为可以在1GHz频率下工作的以太网发送器。

优选地，所述IC芯片具有满足IEEE Std.802.3ab的要求的回程损耗。

优选地，所述IC芯片具有满足IEEE Std.802.3an的要求的回程损耗。

优选地，所述偏流生成器控制所述线路驱动器基于所述片上源端提供精密的输出电压振幅。

优选地，所述偏流生成器将基于片外电阻的第一电流与基于片上电阻的第二电流相结合以提供所述偏置电流。

优选地，所述偏流生成器包括：

耦合于所述片外电阻的第一电流源，其中所述第一电流源放大流过所述片外电阻的电流以提供所述第一电流；

耦合于所述片上电阻的第二电流源，其中所述第二电流源放大流过所述片上电阻的电流以提供所述第二电流。

优选地，所述偏流生成器包括：

产生所述第一电流的第一电流源，所述第一电流源包括可与所述片外电阻分离的第一晶体管；

产生所述第二电流的第二电流源，所述第二电流源包括可与所述片上电阻分离的第二晶体管。

优选地，所述第一电流源具有第一可调电流增益，且所述第二电流源具有第二可调电流增益。

优选地，所述偏流生成器进一步包括：

第一运算放大器，用以控制所述第一晶体管；

第二运算放大器，用以控制所述第二晶体管。

优选地，所述IC芯片具有遵循以下等式的输出电压：V_OUT＝K·M·β_EXT·V_REF＝K·N·β_INT·V_REF，其中K为所述线路驱动器的电流增益，M为所述第一电流源的电流增益，N为所述第二电流源的电流增益，β_EXT等于连接在所述IC的输出端的负载的阻抗除以所述片外电阻的阻抗，β_INT等于所述片上源端的阻抗除以所述片上电阻的阻抗，V_REF为提供给所述第一运算放大器和所述第二运算放大器的参考电压。

根据本发明的一个方面，提供一种调整集成电路芯片的输出电压的方法，所述集成电路芯片包括耦合于片外电阻的第一电流源和耦合于片上电阻的第二电流源，所述方法包括：

调整所述片上电阻的微调控制以设置所述IC芯片的输出电压；

连接负载至所述IC芯片；

激活所述第一电流源；

响应连接所述负载以及激活所述第一电流源，调整所述片外电阻的微调控制以设置所述IC芯片的所述输出电压。

优选地，所述方法进一步包括将所述负载从所述IC芯片分离，并调整所述片上电阻的微调控制以响应所述负载的分离。

优选地，所述方法进一步包括禁用所述第一电流源，并调整所述片上电阻的微调控制以响应所述第一电流源的禁用。

优选地，所述禁用第一电流源包括设置所述片外电阻的微调控制接近零。

优选地，所述禁用第一电流源包括将所述片外电阻从所述IC芯片分离。

优选地，所述方法进一步包括响应所述片外电阻的微调控制的调整，按比例地调整所述片上电阻的微调控制和所述片外电阻的微调控制以设置所述输出电压。

优选地，所述方法进一步包括：

将来自第一电流源的第一电流与来自第二电流源的第二电流相结合以提供偏置电流至所述IC芯片的线路驱动器；

使用所述线路驱动器放大所述偏置电流以提供源电流。

优选地，所述方法进一步包括：

使用第一运算放大器控制所述第一电流源的第一晶体管；

使用第二运算放大器控制所述第二电流源的第二晶体管。

优选地，所述调整片外电阻的微调控制包括设置遵循以下等式的输出电压：V_OUT＝K·M·β_EXT·V_REF＝K·N·β_INT·V_REF，其中K为所述线路驱动器的电流增益，M为所述片外电阻的微调控制，N为所述片上电阻的微调控制，β_EXT等于所述负载的阻抗除以所述片外电阻的阻抗，β_INT等于所述IC芯片的片上源端的阻抗除以所述片上电阻的阻抗，V_REF为提供给所述第一运算放大器和所述第二运算放大器的参考电压。

本发明的进一步的特征和优点，以及本发明各个实施例的结构和操作，将在下面结合附图进行详细的描述。需要注意的是，本发明不限于本说明书中描述的各个具体实施例。本说明书中提供的实施例仅用于解释本发明的目的。基于本申请的教导，对于本领域的技术人员来说，显而易见还存在其他各种实施例。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中相似的引用标号代表相同或功能相似的部件。此外，引用标号最左边的位表示该引用标号第一次出现的附图号。

图1是根据本发明一个实施例的集成电路封装的示意图；

图2是根据本发明另一个实施例的倒装晶片(flip chip)集成电路封装的示意图；

图3是包括现有的片外源端的通信系统的示意图；

图4是根据本发明一个实施例包括片上源端的通信系统的示意图；

图5是根据本发明一个实施例图3中通信系统的IC芯片的第一交流频率响应与图4中通信系统的IC芯片的第二交流频率响应的对比示意图；

图6是根据本发明一个实施例图3中通信系统的负载处的第三交流频率响应与图4中通信系统的负载处的第四交流频率响应的对比示意图；

图7是根据本发明一个实施例图3中通信系统的IC芯片的第一阶跃响应与图4中通信系统的IC芯片的第二阶跃响应的对比示意图；

图8是根据本发明一个实施例图3中通信系统的负载处的第三阶跃响应与图4中通信系统的负载处的第四阶跃响应的对比示意图；

图9是图3中通信系统的关于频率的回程损耗的示意图；

图10是根据本发明一个实施例的图4中通信系统的关于频率的回程损耗的示意图；

图11是根据本发明一个实施例的具有85欧姆未调整非硅化物聚合终端电阻的图4中通信系统的回程损耗的示意图；

图12是根据本发明一个实施例的具有115欧姆未调整非硅化物聚合终端电阻的图4中通信系统的回程损耗的示意图；

图13是根据本发明一个实施例的有源源终端的示意图；

图14是根据本发明一个实施例的可编程源终端的示意图；

图15是根据本发明一个实施例的包括偏流生成器的通信系统的示意图；

图16是根据本发明一个实施例的图15中的偏流生成器的示意图；

图17是根据本发明一个实施例的图15中的线路驱动器的示意图；

图18是根据本发明一个实施例的调整集成电路芯片的传输电压的方法的流程图。

具体实施方式

尽管本发明描述的实施例提到并以包括以太网发送器的以太网系统为例，对本领域的普通技术人员来说，显而易见本发明也可用于其它通信系统，包括但不限于串行器/解串行器系统(SerDes)、光系统、电缆系统、数字用户线路(DSL)系统和/或上述任何系统的组合。例如，以太网发射器也可以是以太网收发器。同样对于本领域普通技术人员显而易见的是，本发明可应用于任何需要精确传输电压的通信系统。

1.0集成电路(IC)封装

图1所示为根据本发明一个实施例的集成电路封装100。IC封装100包括IC芯片110、接合线115和基片120。IC芯片110可通过粘合剂如环氧树脂连接在基片120上。接合线115将IC芯片110与基片120电连接。例如，接合线115可连接在IC芯片110表面的一个或多个接合焊盘(bond pad)与基片120表面的一个或多个接合焊盘之间。基片120可以是任何适当类型的基片，包括但不限于BT树脂(Bismaleimide Triazine)、陶瓷、FR4、玻璃、有机基片、塑胶、载带(tape)和特氟纶(Teflon)。在图1中，基片120通过焊锡球140(图中为示例)连接印刷线路板(PWB)130。

图2所示为根据本发明另一个实施例的倒装晶片式IC封装200。倒装晶片式IC封装200包括倒装式IC芯片210，通过焊接凸点215连接增强板225。增强板225连接至基片120以提供结构上的支持，但是本发明的范围不限于此。例如，不是必须需要增强板225来支持基片120。在图2中，基片120通过焊锡球140连接至印刷电路板(PCB)230。

2.0源端

图3是包括有现有的片外源端(Rs)350的通信系统300的示意图。通信系统300进一步包括IC芯片110、210，具有与电容330并联的线路驱动器320(图中仅为示例)。线路驱动器320产生源电流。电容330表示与IC芯片110、210相关的寄生电容(例如，7pF)。

在图3的实施例中，感应器340连接在线路驱动器320和片外源端350 之间。感应器340表示与IC芯片100、200相关的寄生电感(例如，7nH)。例如，该寄生电感可包括图1中与IC封装100的接合线115相关的电感或图2中与IC封装200的焊接凸点215相关的电感。

如图所示，片外源端350与电容360以及负载370并联连接。电容360表示IC封装100、200连接的电路/线路板的寄生电容(例如，1pF)。例如，电容360可表示与图1中PWB 130或图2中PCB 230相关的寄生电容。

片外源端350的阻抗和负载370的阻抗可近似相等。例如，片外源端350和负载370均可具有50欧姆或100欧姆的阻抗。片外源端350和负载370可具有任何合适的阻抗，并且两者的阻抗值不是必须相同。穿过负载370的电压(V_L)又称为传输电压或输出电压(V_OUT)，取决于片外源端350的阻抗。V_L 与线路驱动器320产生的源电流成比例。

图4是根据本发明一个实施例包括有片上源端(Rs)450的通信系统400的示意图。片上源端450可以是非精密电阻，如非硅化物多晶电阻，但是本发明的范围不限于此。片上源端450可以是任何合适的终端。与图3中的片外源端350相比，图4中的片上源端包含在IC芯片110、210内。如图所示，片上源端450与线路驱动器320以及电容330并联连接。图4所示的实施例中，电感340连接在片上源端450和负载370之间。

2.1片上源端与片外源端的比较

如图5-图8所示，与通信系统300内的片外终端350相比较，通信系统400内的片上源端450可减少电压剧增和/或电压过冲。如图5和图7所示，片上源端450可减少IC芯片110、210内的电压剧增和/或电压过冲现象。如图6和图8所示，片上源端450可减少负载370处的电压剧增和/或电压过冲。根据本发明的一个实施例，通信系统400可包括有完全没有电压剧增和/或电压过冲的片上源端450。

图5是根据本发明一个实施例图3所示的通信系统300内的IC芯片110、210的第一交流(AC)频率响应510与图4中通信系统400内的IC芯片110、210的第二交流频率响应520的对比图500。对比图500示出了以mVdB为单位，在10MHz值10GHz频率范围内，通信系统300和400的IC芯片110、 210内部的电压的半对数曲线图。如图5所示，在大约900MHz处，与第二AC频率响应520相比，第一AC频率响应510的变化大于6mVdB。

图6是根据本发明一个实施例图3中通信系统300的负载370的第三交流频率响应610与图4中通信系统400的负载370的第四交流频率响应620的对比图600。对比图600示出了以mVdB为单位，在10MHz至10GHz的频率范围内，通信系统300和400的负载电压(V_L)的半对数曲线图。在图6中，在大约900MHz处，与第四AC频率响应620相比，第三AC频率响应610的变化约为2mVdB。

图7是根据本发明一个实施例图3中通信系统300的IC芯片110、210的第一阶跃响应710与图4中通信系统400的IC芯片110、210的第二阶跃响应720的对比图700。对比图700示出了以V为单位，在9.0ns至17.0ns的时间周期内，通信系统300和400的IC芯片110、210内部的电压的笛卡尔曲线图。

在图7中，与第二阶跃响应720相比，第一阶跃响应710在其上升和下降沿的剧变约为400mV。换言之，与第二阶跃响应720相比，第一阶跃响应710具有大约40％的电压过冲。

图8是根据本发明一个实施例图3中通信系统300的负载370的第三阶跃响应810与图4中通信系统400的负载370的第四阶跃响应820的对比图800。

如图8所示，与第四阶跃响应820相比，第三阶跃响应810在其上升和下降沿的剧变约为200mV。换言之，与第四阶跃响应820相比，第三阶跃响应具有大约20％的电压过冲。

电压剧增，如第一AC频率响应510或第三AC频率响应610所示，或者电压过冲，如第一阶跃响应710或第三阶跃响应810所示，可在双向通信系统中产生混合残留，其实质上就是误差信号。例如，该混合残留会导致从包括发送信号和接收信号的复合信号中减去发送信号不完全。如果发送信号未从该复合信号中完全去除，结果产生的信号将可能是接收信号和混合残留信号的结合。

如图4所示，通信系统400可包括有从复合信号中减去发送信号的电路。混合残留因该用于充分地预测电压剧增或电压过冲或补偿电压剧增或电压过冲的电路失效而产生。例如，该电路可为自适应性电子传输信号消除电路，在申请日为1999年10月29日的美国专利No.6,259,745中有相关的介绍，并在此处引用该专利全文。

图9是图3中通信系统300的关于频率的回程损耗的示意图900。图中所示为回程损耗以dB为单位在0Hz至大于600MHz的频率范围内的示意图。图中示出了多种技术中的回程损耗要求。图9中的回程损耗要求分别对应10Mb(10BT)、100Mb(100BT)、1Gb(1GBT)和10Gb(10GBT)以太网技术。第一回程损耗曲线910所示为具有85欧姆的终端阻抗(Z₀)的通信系统300的回程损耗。第二回程损耗曲线920所示为具有115欧姆的终端阻抗的通信系统300的回程损耗。

85欧姆和115欧姆的终端阻抗仅仅是示例，用于表示片外源端350可具有偏差为±15％的100欧姆的标称阻值。第一和第二回程损耗曲线910和920分别示出了片外源端350具有-15％和+15％的误差的通信系统300的回程损耗。曲线930表示10Gb以太网(又称为10GHz以太网)的回程损耗要求。

如图9所示，在大于约350MHz的频率下，具有片外源端350的通信系统300未超过10Gb以太网回程损耗要求930。

图10是图4中通信系统400的关于频率的回程损耗的示意图1000。在图10所示的实施例中，片上源端450是非硅化物多晶电阻，具有偏差为±15％的100欧姆的标称电阻。因此，该非硅化物多晶电阻的阻值可为85欧姆至115欧姆范围之间的任何值。

如图所示，除10GHz以太网回程损耗要求之外，曲线1010和1020分别示出了具有Z₀＝85欧姆和Z₀＝115欧姆的通信系统400的回程损耗。在图10中，对于高于至少600MHz的频率，具有±15％误差的片上源端450(即Z₀＝85欧姆和Z₀＝115欧姆)的通信系统400的回程损耗满足10GHz以太网的回程损耗要求930。

图11和图12所示分别是图4中通信系统400在片上源端450为85欧姆或115欧姆的非硅化物多晶电阻的情况下的回程损耗1100和1200的示意图。85欧姆和115欧姆的阻值仅用于示例，因为该未调整的非硅化物多晶电阻可具有±15％的误差。该误差是多数技术的回程损耗要求可以接受的误差，例如100-Tx要求发送器阻抗误差不大于±15％。然而，通信系统400具有误差为±15％的片上源端450，不能满足比±15％更严格的传输振幅精确度要求。例如，100-Tx要求传输振幅精确到±5％。

片上源端450可进行调节以减少通信系统400的传输振幅误差。例如，可使用运算放大器和/或切换装置控制片上源端450的阻值。多个源端可串联或并联连接，这样便可以使用该切换装置将该多个源端中的一个或多个源端分离或短路。所述切换装置可以是晶体管或开关，例如可编程开关。

2.2调节源端

图13是有源源端1300的示意图。有源源端1300包括第一和第二源端1350a和1350b、电流源1380、运算放大器1390以及第一和第二晶体管1395a和1395b。如图所示，有源源端1300与负载370连接。

运算放大器1390在其正输入端接收参考电压(V_REF)，在其负输入端接收电压(V_S)。运算放大器1390放大由V_REF和V_S之间的差定义的差分信号以提供输出电压给第一和第二晶体管1395a和1395b的栅极。电流源1380提供设置第一源端1350a的电压的电流(I_CNTL)。电流I_CNTL与V_REF/R_L成比例。

如图13所示，IC封装100、200包括连接在运算放大器1390的负输入端与电流源1380和第一源端1350a之间标记为V_S的节点之间的反馈网络。运算放大器1390的反馈网络、第一晶体管1395a和第一源端1350a导致运算放大器1390驱动第一晶体管1395a和第一源端1350a，因此电压V_S约等于V_REF。该反馈网络使得第一源端1350a和第一晶体管1395a在节点V_S处的合成阻抗等于V_REF除以I_CNTL。该合成阻抗是负载370的电阻R_L的直接函数。该反馈使得第一晶体管1395a在三级管区域内工作。

第二源端1350b和第二晶体管1395b是经比例调整后的第一源端1350a和第一晶体管1395a。因为运算放大器1390以控制第一晶体管1395a的栅极的同样方式控制第二晶体管1395b的栅极，在三级真空管区域内工作的第二晶体管1395b的阻抗是经比例调节后的第一晶体管1395a的阻抗。比例因子可进行选择，以使第二源端1350b和第二晶体管1395b的结合可向负载370提供匹配的源阻值(R_SOURCE)。

有源源端1300的源阻值(R_SOURCE)包括第二源端1350b和第二晶体管1395b的阻值(即R_SOURCE＝R_S2+R_MOS2)。调节R_MOS2可改进R_SOURCE在某一技术的准确度要求的范围内的可能性。第一和第二晶体管1395a和1395b的大小(例如，栅极宽度、栅极长度、栅极指叉(gate finger)的数量等)取决于R_S1 和/或R_S2的变化或潜在变化。有源源端1300的线性度或动态范围可基于第二晶体管1395b的电压摆动进行限制。

图14是可编程源端1400的示意图。可编程源端1400包括第一、第二和第三源端1450a-c和第一、第二和第三开关1495a-c。可编程源端1400可包括任何数量的源端1450和/或开关1495。如图所示，出于解释的目的，可编程源端1400连接至负载370。

源端1450彼此并联连接。每个开关1495具有第一端子和第二端子。每个源端1450连接在图3中的线路驱动器320和对应的开关1495的第一端子之间。对应开关1495的第二端子连接至参考电势，如接地。开关1495可单独地开启和/或关闭以提供满足某一技术的源阻值要求或传输振幅要求的源阻值。

如图14所示，可编程源端1400的补偿源端1450的阻值的各种变化的能力是基于包括在可编程源端1400内的源端1450的数量的。更多的源端1450可允许可编程源端1400补偿更宽范围的源端1450的阻值变化。

开关1495的电性能将影响可编程源端1400的操作。例如，开关1495的寄生现象可影响源端1450的带宽。另一个例子中，被激活(即打开)的开关1495在其端口具有非零阻抗。该非零阻抗可限制可编程源端1400的线性度和/或动态范围。

图15是根据本发明一个实施例的包括有偏流生成器1502的通信系统1500的示意图。通信系统1500进一步包括线路驱动器320和片上源端450。出于示例说明的目的，通信系统1500连接至负载370。

偏流生成器1502包括第一电流源1504和第二电流源1506。第一电流源1504提供第一电流I₁。第二电流源1506提供第二电流I₂。I₁和I₂在元件1508相结合以提供偏置电流I_BIAS。例如，元件1508可为偏流生成器1502的节点。

在图15的实施例中，偏流生成器1502包括2个电流源1504和1506以允许I_BIAS和I_SOURCE可在片外进行调节以提供更稳定的传输电压V_L，这一点将在下面详细描述。

线路驱动器320通过因子K放大I_BIAS以提供源电流，I_SOURCE＝K×I_BLAS。I_SOURCE可通过偏流生成器1502进行调节以实现精确的传输电压，而不是调整片上源端450。对比通信系统1300或1400，不调整片上源端450可改进线性度，增加动态范围，和/或提高通信系统1500的带宽。例如，通信系统1500可具有9位、10位、11位或12位线性度。通信系统1500可具有至少60dB的谐波失真。通信系统1500的带宽至少为500MHz。

通信系统1500在不要求片上源端具有小于±15％的误差的情况下，可满足较±15％更严格的传输振幅准确度要求。例如，即使片上源端450的阻值变化为±15％，通信系统1500仍可满足±5％的传输振幅准确度要求。

图16是根据本发明一个实施例图15中的偏流生成器1502的示意图。偏流生成器1502包括晶体管1610a-f、外部电阻(R_EXT)1620、内部电阻(R_INT)1630和运算放大器1640a和1640b(以下记作1640)。

如图16所示，运算放大器1640a具有正输入端(+)、负输入端(-)和输出端。运算放大器1640a通过其正输入端接收参考电压(V_REF)。晶体管1610c具有栅极、源极和漏极。晶体管1610c的栅极连接至运算放大器1640a的输出端。晶体管1610c的源极连接至运算放大器1640a的负输入端以及外部电阻1620。如图16所示，外部电阻1620未包括在IC芯片110、210内。运算放大器1640a控制晶体管1610c，因此运算放大器1640a的负输入端(-)的电压趋向V_REF。因此，流过外部电阻1620的电流I₃可表示为I₃＝V_REF/R_EXT。

晶体管1610c的漏极连接至晶体管1610a的栅极以及晶体管1610b的栅极。晶体管1610a是二极管连接的，使得晶体管1610a的栅极和漏极被连接。因此，在图16中，晶体管1610c的漏极同时与晶体管1610a的栅极和漏极连接。晶体管1610a的栅极和漏极处于完全相同的电压/电位。晶体管1610a和1610b的源极被连接至电压源。

流过外部电阻1620的电流I₃也流过晶体管1610a。晶体管1610a的大小与晶体管1610b的大小的比例为1∶M。图15中的第一电流源1504具有可调电流增益，等于M。因此，I₁＝M×I₃＝M×V_REF/R_EXT。M可看作是第一微调控制、R_EXT的微调控制或外部微调控制。

在图16中，运算放大器1640b具有正输入端(+)、负输入端(-)和输出端。运算放大器1640b在其正输入端接收参考电压(V_REF)。晶体管1610f具有栅极、源极和漏极。晶体管1610f的栅极连接至运算放大器1640b的输出端。晶体管1610f的源极连接至运算放大器1640b的负输入端以及外部电阻1620。如图16所示，内部电阻1630被包括在IC芯片110、210内。运算放大器1640b控制晶体管1610f，使得运算放大器1640b的负输入端(-)的电压趋向V_REF。因此，流过内部电阻1630的电流I₄可表示为I₄＝V_REF/R_INT。

晶体管1610f的漏极连接至晶体管1610d的栅极以及晶体管1610e的栅极。晶体管1610d是二极管连接的，这样使得晶体管1610d的栅极和晶体管1610d的漏极相连接。因此，在图16中，晶体管1610f的漏极同时与晶体管1610d的栅极以及晶体管1610d的漏极连接。晶体管1610d的栅极和漏极处于完全相同的电压/电位。晶体管1610d和1610e的源极与电压源连接。

流过内部电阻1630的电流I₄也流过晶体管1610d。晶体管1610d的大小与晶体管1610e的大小的比例为1∶N。图15中的第二电流源1506具有可调电流增益，等于N。因此，I₂＝N×I₄＝N×V_REF/R_INT。N可看作是第二微调控制、R_INT 微调控制或内部微调控制。

I₁和I₂在偏流生成器1502中组合以提供I_BIAS，其中：

I_{BIAS} = I_{1} + I_{2} = M \frac{V_{REF}}{R_{EXT}} + N \frac{V_{REF}}{R_{INT}} = \frac{M \cdot R_{INT} + N \cdot R_{EXT}}{R_{INT} \cdot R_{EXT}} \cdot V_{REF} .

在图16的实施例中，除了外部电阻1630外，偏流生成器1502生产时设置在芯片上。IC芯片110、210包括有晶体管1610a-f、内部电阻1630和运算放大器1640。例如，外部电阻1620可为耦合于IC芯片110、210的外部表面的离散电阻。外部电阻1620可具有较内部电阻1630更准确的阻值。例如，外部电阻1620可具有±1％的精确度，以及内部电阻1630可具有±15％的精确度。

图17是根据本发明一个实施例图15中所示的线路驱动器320的示意图 1700。但是，示意图1700仅为示例目的而提供，并不是对本发明的范围的限制。线路驱动器320可具有多种配置。

在图17中，示意图1700示出了连接至片上源端450的线路驱动器320的通用模式部分。线路驱动器320包括第一晶体管1710、第二晶体管1720、第三晶体管1730和第四晶体管1740。每个晶体管1710、1720、1730和1740包括漏极、栅极和源极。第一晶体管1710的漏极接收来自图15所示的偏流生成器1502的I_BIAS。第一晶体管1710的源极接地。第一晶体管1710是二极管连接的，这样使得第一晶体管1710的漏极和栅极之间电连接。

第二晶体管1720的栅极与第一晶体管1710的栅极连接。第二晶体管1720的源极接地。第二晶体管1720的漏极与第三晶体管1730的源极以及第四晶体管1740的源极连接。第三晶体管1730的栅极和第四晶体管1740的栅极之间提供有差分信号。第三晶体管1730的漏极可连接至电压源，但本发明的范围不限于此。例如，第三晶体管1730的漏极还可连接其他电路。第四晶体管1740的漏极与片上源端450以及负载370连接。

第一晶体管1710的大小与第二晶体管1720的大小的比例为1∶K。线路驱动器320具有电流增益，值等于K。因此，I_SOURCE＝K×I_BIAS。

如图15-图17，R_EXT和R_L均在IC芯片110、210的外部。R_EXT和R_L互相追踪。例如，R_EXT的阻值的变化对应R_L阻值近似的变化，反之亦然。如果

β_{EXT} = \frac{R_{L}}{R_{EXT}},

β_EXT可保持充分的稳定以响应R_L和/或R_EXT阻值的变化。

R_INT和R_S均包括在IC芯片110、210内。R_INT和R_S互相追踪。例如，R_INT 的阻值的变化对应R_S阻值近似的变化，反之亦然。如果

β_{INT} = \frac{R_{s}}{R_{INT}},

β_INT可保持充分的稳定以响应R_S和/或R_INT阻值的变化。使用上面提供的β_EXT和β_INT的等式，穿过负载370的电压可按下面计算：

V_{L} = I_{SOURCE} \cdot R_{OUT}

= K \cdot I_{BIAS} \cdot (R_{L} | | R_{S})

= K \cdot (\frac{M \cdot R_{INT} + N \cdot R_{EXT}}{R_{INT} \cdot R_{EXT}}) \cdot (\frac{R_{S} \cdot R_{L}}{R_{S} + R_{L}}) \cdot V_{REF} - - - (1)

= K \cdot (β_{INT} \cdot β_{EXT}) \cdot (\frac{M \cdot R_{INT} + N \cdot R_{EXT}}{β_{INT} \cdot R_{INT} + β_{EXT} \cdot R_{EXT}}) \cdot VREF

如果M·β_EXT＝N·β_INT (2)

那么V_L＝K·M·β_EXT·V_REF (3)

＝K·N·β_INT·V_REF (4)

因此，与具有传统源端的通信系统相比，R_L、R_EXT、R_S、R_INT或其任何组合的阻值变化对通信系统1500的V_L产生的影响更小。例如，V_L比R_L、R_EXT、R_S、R_INT的变化更小。

R_EXT和负载(R_L)可具有±1％的允许误差。R_INT和片上源端(R_S)450可具有±15％的允许误差。例如，R_INT和R_S可为非硅化物多晶电阻。在这个例子中，非硅化物电阻R_INT和R_S的比率(即

β_{INT} = \frac{R_{S}}{R_{INT}}

)可在小于±5％的范围内变化，以响应温度和/或用于制造R_INT和R_S的处理的变化。如果第一微调控制M被调整为约等于第二微调控制N，如等式(2)提供的，那么，等式(3)和(4)中的传输电压V_L不取决于R_INT和R_S的绝对值。相反，V_L取决于

β_{INT} = \frac{R_{S}}{R_{INT}}

的比率。

图18是根据本发明一个实施例调整集成电路(IC)芯片的传输电压的方法的流程图1800。例如，所述IC芯片可包括在IC封装内(例如，IC封装100、200)。然而，本发明不限于流程图1800所提供的描述。对于本领域普通技术人员来说，很明显根据本申请的教导可知，还可以有其它功能流程图亦属于本发明的精神实质和范围内。

流程图1800通过结合图15-17中的通信系统1500进行描述。例如，流程图1800所示的方法可用于调整图15和16中的偏流生成器1502的第一微调控制以满足上面提供的等式(2)。然而，本发明不限于图15-17提供的实施例。

如图18所示，尽管负载370不是必须被分离，可在步骤1810中，负载370可从IC芯片110、210分离。例如，负载370初始情况下可未连接至IC芯片110、210。尽管第一电流源不是必须被禁用，可在步骤1820中，第一电流源1504可被禁用。例如，第一电流源1504初始情况下可不激活。步骤1810和/或1820通过设定第一微调控制M为0，或通过将R_EXT从IC芯片110、210 分离来执行。

第二微调控制N在步骤1830被调整以设置IC芯片110、210的输出电压(V_OUT)。例如，可增加或减少N来调整V_OUT为想要的传输电压。负载370在步骤1840中被连接至IC封装100、200。第一电流源1504在步骤1850被激活。

执行步骤1840和/或1850可导致V_OUT偏离期望的传输电压。第一微调控制M在步骤1860中被调整以调节V_OUT。例如，可增加或减少M以重新调节V_OUT至想要的传输电压。第一微调控制M和第二微调控制N可在步骤1870按比例调整。例如，可通过按比例改变M和N进一步调节V_OUT。

例如，可使用保险丝调整M和/或N。调整M或N不会调整负载370。相反的，调整M或N将调整IC芯片110、210的偏置电流。IC芯片110、210或通信系统1500的信号带宽和/或信号质量不受调整M或N的负面影响。

在维持高传输振幅准确度的同时，流程图1800所示的方法允许传输振幅(例如，V_OUT的振幅)在大的范围内调整。V_OUT对温度、提供给IC芯片110、210的电压或用于制造片上源端450的处理过程的变化不敏感。与在源端内具有有源电路或可编程开关的方法相比，所述方法可提供更高的线性度、动态范围和/或带宽特性。所述方法适用于高速和/或高精度收发器/发送器，但本发明的范围不限于此。所述方法适用于各种技术，如使用无屏蔽双绞线(UTP)的1G以太网或10G以太网。本领域的技术人员可以理解，所述方法适用于任何恰当的通信系统。

上面已经对本发明的方法、系统和部件的若干实施例进行了阐述，但是需要注意的是，这些实施例仅仅是对本发明的举例说明，不是对本发明的限制。本发明还可以有其他实施例，且这些实施例对于本领域的普通技术人员来说是显而易见的。因此，本发明的范围仅根据权利要求和其等效替换来定义。

Claims

1.一种集成电路芯片，包括：

线路驱动器，用以提供源电流；

偏流生成器；其中，

所述偏流生成器包括：第一运算放大器(1640a)、第二运算放大器(1640b)、第一晶体管(1610a)、第二晶体管(1610b)、第三晶体管(1610c)、第四晶体管(1610d)、第五晶体管(1610e)、第六晶体管(1610f)、片外电阻(1620)、片内电阻(1630)，

第一运算放大器(1640a)的正输入端和第二运算放大器(1640b)的正输入端分别接收参考电压，第三晶体管(1610c)的栅极连接至第一运算放大器(1640a)的输出端，第三晶体管(1610c)的源极连接至第一运算放大器(1640a)的负输入端及片外电阻(1620)，第三晶体管(1610c)的漏极连接第一晶体管(1610a)的栅极以及第二晶体管(1610b)的栅极，第一晶体管(1610a)的栅极和漏极相连，第一晶体管(1610a)的源极和第二晶体管(1610b)的源极连接至电压源，

第六晶体管(1610f)的栅极连接至第二运算放大器(1640b)的输出端，第六晶体管(1610f)的源极连接至第二运算放大器(1640b)的负输入端及片内电阻(1623)，第六晶体管(1610f)的漏极连接第四晶体管(1610d)的栅极以及第五晶体管(1610e)的栅极，第四晶体管(1610d)的栅极和漏极相连，第四晶体管(1610d)的源极和第五晶体管(1610e)的源极连接至电压源，第二晶体管(1610b)的漏极和第五晶体管(1610e)的漏极连接。

2.如权利要求1所述的集成电路芯片，其特征在于，所述IC芯片为可以在125MHz频率下工作的以太网发送器。

3.如权利要求1所述的集成电路芯片，其特征在于，所述IC芯片为可以在1GHz频率下工作的以太网发送器。

4.如权利要求1所述的集成电路芯片，其特征在于，所述IC芯片具有满足IEEE Std.802.3ab的要求的回程损耗。

5.如权利要求1所述的集成电路芯片，其特征在于，所述IC芯片具有满足IEEE Std.802.3an的要求的回程损耗。

6.如权利要求1所述的集成电路芯片，其特征在于，所述偏流生成器控制所述线路驱动器基于所述片上源端提供精密的输出电压振幅。