TWI393346B - 負載匹配電路 - Google Patents

負載匹配電路 Download PDF

Info

Publication number
TWI393346B
TWI393346B TW098119603A TW98119603A TWI393346B TW I393346 B TWI393346 B TW I393346B TW 098119603 A TW098119603 A TW 098119603A TW 98119603 A TW98119603 A TW 98119603A TW I393346 B TWI393346 B TW I393346B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage source
load
voltage
matching circuit
Prior art date
Application number
TW098119603A
Other languages
English (en)
Other versions
TW201044780A (en
Inventor
Min Sheng Kao
Yu Hao Hsu
Jen Ming Wu
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW098119603A priority Critical patent/TWI393346B/zh
Priority to US12/695,773 priority patent/US7863929B1/en
Publication of TW201044780A publication Critical patent/TW201044780A/zh
Application granted granted Critical
Publication of TWI393346B publication Critical patent/TWI393346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Lasers (AREA)

Description

負載匹配電路
本發明是有關於一種負載匹配電路，特別是有關於一種直流耦合(DC-coupled)之主動式負載匹配電路。
光纖通訊傳輸技術是目前高速通訊網路的主流，而光纖通訊傳輸技術的中距離訊號傳輸，通常使用直調式(direct modulation)分佈式回授(distributed feedback,DFB)雷射光源，長距離則使用外調式(external modulation)分佈式回授雷射光源。另以傳輸速度而言，目前系統業者成熟的網路技術，主要為粗式波長分割多工轉換(Coarse Wavelength Division Multiplexing，簡稱：CWDM)技術，其技術規範主要為OC48(2.488Gb/s)~OC192(9.953Gb/s)，並逐步往OC768(39.812Gb/s)前進。
傳統的雷射驅動器採用開集(open-col lectr)技術，在晶片外部設計匹配電路來驅動雷射，然隨著工作速度的提升，阻抗的不匹配造成嚴重的反射現象，使得傳輸性能的劣化。為了解決這個問題，在一習知技術中，使用內部的被動式負載匹配(internal passive back-termination)，然此種設計因內部電阻(Rint)而浪費50%驅動電流。另一習知技術(US 6667661)使用內部交流耦合主動式負載匹配(internal AC-coupled active back-termination)，然此設計藉由電容耦合的方式來做匹配，但在晶片製成時，很難設計出高頻特性的電容，其容值不夠大，且佔據很 大的晶片面積。
有鑑於上述習知技藝之問題，本發明之目的就是在提供一種負載匹配電路，以解決輸出級電路阻抗匹配的問題。
根據本發明之其中一目的，提出一種負載匹配電路，其包含：第一電阻、第一電晶體、第二電阻和第二電晶體。第一電阻係具有第一端點和第二端點。第一電晶體係具有第一源極、第一閘極和第一汲極，第一閘極和第一汲極連接於第二端點上，使第一電阻和第一電晶體相互串接形成第一匹配單元，且第一源極係連接VTT之工作電壓。第二電阻係具有第三端點和第四端點。第二電晶體係具有第二源極、第二閘極和第二汲極，第二源極係連接第四端點上，使第二電阻和第二電晶體相互串接形成第二匹配單元，且第二閘極和第二汲極係相連接VTT之工作電壓。其中，藉由第一端點和第三端點相連接至電路，使第一匹配單元和第二匹配單元相並聯至電路。其中，第一端點和第三端點係連接電壓源，第一電晶體或第二電晶體因電壓源偏壓不同，使該第一匹配單元及該第二匹配單元依該電壓源動態改變阻抗以與一負載匹配。
其中，電壓源為正半週之週期時，電壓源驅動第一匹配單元，電壓源為負半週之週期時，電壓源驅動第二匹配單元。
其中，電壓源以VTT之工作電壓為振幅原點輸出高準位電壓(VOH)或低準位電壓(VOL)。
其中，電壓源輸出VTT之工作電壓時，無直流電流(DC current)損失。
其中，負載為雷射二極體(Laser Diode,LD)或電光吸收調變雷射(Elector-absorption Modulated Laser,EML)。
其中，電壓源輸出高準位電壓(VOH)或低準位電壓(VOL)時，第一電晶體或第二電晶體因偏壓不同，以提供匹配之阻抗。
根據本發明之另一目的，提出一種負載匹配電路，其包含：第一電阻、第一電晶體、第二電阻和第二電晶體。第一電阻係具有第一端點和第二端點。第一電晶體係具有第一源極、第一閘極和第一汲極，第一汲極連接於第二端點上，使第一電阻和第一電晶體相互串接形成第一匹配單元，且第一源極係連接VTT之工作電壓，第一閘極係連接外部電壓源。第二電阻係具有第三端點和第四端點。第二電晶體係具有第二源極、第二閘極和第二汲極，第二源極係連接第四端點上，使第二電阻和第二電晶體相互串接形成第二匹配單元，且第二汲極係連接VTT之工作電壓，第二閘極係連接外部電壓源。其中，藉由第一端點和第三端點相連接至一電路，使第一匹配單元和第二匹配單元相並聯至電路。其中，第一端點和第三端點係連接電壓源，第一電晶體或第二電晶體因電壓源和外部電壓源而產生偏壓，此時第一電晶體和第二電晶體係為可變電阻，以動態阻抗匹配負載。
其中，電壓源為正半週之週期時，電壓源驅動第一匹配單元，電壓源為負半週之週期時，電壓源驅動第二匹配單元。
其中，電壓源以VTT之工作電壓為振幅原點輸出高準位電壓(VOH)或低準位電壓(VOL)。
其中，電壓源輸出VTT之工作電壓時，無直流電流(DC current)損失。
其中，負載為雷射二極體(Laser Diode,LD)或電光吸收調變雷射(Elector-absorption Modulated Laser,EML)。
其中，電壓源輸出高準位電壓(VOH)或低準位電壓(VOL)時，第一電晶體或第二電晶體因為偏壓不同，以提供匹配之阻抗。
承上所述，依本發明之負載匹配電路，其可具有一或多個下述優點：
(1)此負載匹配電路驅動效率高於被動式負載匹配電路。
(2)此負載匹配電路不需要透過電容耦合的方式達成阻抗匹配，因此不因設置電容而佔據晶片之面積。
(3)當電壓源輸出VTT之工作電壓時，此負載匹配電路不需要消耗直流電流。
1、3‧‧‧負載匹配電路
11、31‧‧‧第一匹配單元
111、311‧‧‧第一電阻
1111、3111‧‧‧第一端點
1112、3112‧‧‧第二端點
112、312‧‧‧第一電晶體
12、32‧‧‧第二匹配單元
121、321‧‧‧第二電阻
1211、3211‧‧‧第三端點
1212、3212‧‧‧第四端點
122、322‧‧‧第二電晶體
2‧‧‧輸出級電路
第1圖係為本發明之負載匹配電路之示意圖；第2圖係為本發明之電壓源為弦波之示意圖；第3圖係為本發明之負載匹配電路之第一實施例示意圖；第4圖係為本發明之第一匹配單元第一實施例史密斯圖；第5圖係為本發明之第二匹配單元第一實施例史密斯圖；第6圖係為本發明之負載匹配電路之第二實施例示意圖；第7圖係為本發明之第一匹配單元第二實施例史密斯圖；第8圖係為本發明之第二匹配單元第二實施例史密斯圖；第9圖係為本發明之負載匹配電路之第三實施例示意圖；第10圖本發明之負載匹配電路之第三實施例史密斯圖；第11圖係為本發明之負載匹配電路之第四實施例示意圖；第12圖係為本發明之負載匹配電路之第四實施例史密斯圖；第13圖係本發明之另一負載匹配電路之示意圖；第14圖係習知技術之被動式負載匹配輸出緩衝電路匹配25ohm負載端之眼圖；第15圖係本發明之負載匹配電路連接於輸出級電路匹配25ohm負載端之眼圖； 第16圖係習知技術之被動式負載匹配輸出緩衝電路匹配50ohm負載端之眼圖；以及第17圖係本發明之負載匹配電路連接於輸出級電路匹配50ohm負載端之眼圖。
請參閱第1圖，其係為本發明之負載匹配電路之示意圖。圖中，負載匹配電路1包含第一匹配單元11和第二匹配單元12。第一匹配單元11包含第一電阻111、第一電晶體112。第一電阻111係具有第一端點1111和第二端點1112。第一電晶體112係具有第一源極、第一閘極和第一汲極，第一閘極和第一汲極連接於第二端點1112上，使第一電阻111和第一電晶體112相互串接，且第一源極連接VTT之工作電壓。
第二匹配單元12包含第二電阻121和第二電晶體122。第二電阻121係具有第三端點1211和第四端點1212。第二電晶體122係具有第二源極、第二閘極和第二汲極，第二源極係連接第四端點1212上，使第二電阻121和第二電晶體122相互串接，且第二閘極和第二汲極係連接VTT之工作電壓。
藉由第一端點1111和第三端點1211相連接，使第一匹配單元11和第二匹配單元12相並聯。當第一端點1111和第三端點1211連接電壓源時，第一電晶體112或第二電晶體122因電壓源而產生導通，當輸入不同偏壓至第一電晶體112和第二電晶體122時，則導致電阻值不同，因此第一電晶體112和第二電晶體122可視為可變電阻，以動態阻抗匹配負載。第一電晶體112或第二電晶體122可為N型金氧半導體(NMOS)、P型金氧半導體(PMOS)或雙極接面電晶體(BJT)，但不以此為限。
電壓源可為週期波，例如弦波、方波或三角波。當電壓源為弦波時，可參閱第2圖，其係為弦波之電壓源示意圖。電壓源可以VTT之工作電壓為振幅 原點以輸出高準位電壓(VOH)或低準位電壓(VOL)。當電壓源為正半週之週期時，則電壓源驅動第一匹配單元11。當電壓源為負半週之週期時，則電壓源驅動第二匹配單元12。
請參閱第3圖，其係為本發明之負載匹配電路之第一實施例示意圖。請參閱第4圖，其係為本發明之第一匹配單元第一實施例史密斯圖。請參閱第5圖，其係為本發明之第二匹配單元第一實施例史密斯圖。當電壓源輸出高準位電壓，如電壓值為5V，且操作頻率約為1GHz時，第一匹配單元11之第一電晶體112或第二匹配單元12之第二電晶體122因偏壓影響，可得出第一匹配單元之阻抗為82ohm，第二匹配單元之阻抗為356ohm。
請參閱第6圖，其係為本發明之負載匹配電路之第二實施例示意圖。請參閱第7圖，其係為本發明之第一匹配單元第二實施例史密斯圖。請參閱第8圖，其係為本發明之第二匹配單元第二實施例史密斯圖。當電壓源輸出低準位電壓，如電壓值為2V，且操作頻率約為1GHz時，第一匹配單元11之第一電晶體112或第二匹配單元12之電晶體122因偏壓影響，可得出第一匹配單元之阻抗為363ohm，第二匹配單元之阻抗為83ohm。
根據上述兩實施例，當電壓源為高準位電壓時，可得到第一匹配單元之阻抗為82ohm，第二匹配單元之阻抗為356ohm。當電壓源為低準位電壓時，可得到第一匹配單元之阻抗為363ohm，第二匹配單元之阻抗為83ohm。高低準位下，整組提供之並聯阻抗為相近的，其分別為66.65ohm及67.56ohm。
當電壓源為VTT工作電壓，如電壓值為3.5V，且第一匹配單元11之第一電晶體112之第一源極連接VTT工作電壓時，在兩端為相等電位的條件下，因此無直流電流損失。同理，第二匹配單元12之第二電晶體122亦無直流電流損失。
請參閱第9圖，其係為本發明之負載匹配電路之第三實施例示意圖。本實施例中，將負載匹配電路1連接於輸出級電路2，以匹配負載端。當負載為雷射二極體(Laser Diode,LD)時，其為25ohm的驅動系統，因此可使用四組負載匹配電路，以匹配雷射二極體。
請參閱第10圖，其係為本發明之負載匹配電路之第三實施例史密斯圖。藉由操作不同的頻率，如1GHz、5GHz、6.04GHz、7.09GHz、8.07GHz、9.05GHz和10.39GHz，可得到其阻抗值依序為30.6945ohm、29.7445ohm、29.2975ohm、28.8262ohm、28.3755ohm、27.9182ohm和27.2871ohm，其阻抗值相互接近，因此可藉由本發明之負載匹配電路達成阻抗匹配的效果。
請參閱第11圖，其係為本發明之負載匹配電路之第四實施例示意圖。本實施例中，將負載匹配電路1連接於輸出級電路2，以匹配負載端。當負載為電光吸收調變雷射(Elector-absorption Modulated Laser,EML)時，其為50ohm的驅動系統，因此可使用兩組負載匹配電路，以匹配電光吸收調變雷射。
請參閱第12圖，其係為本發明之負載匹配電路之第四實施例史密斯圖。藉由操作不同的頻率，如1GHz、5GHz、6.04GHz、7.09GHz、8.07GHz、9.05GHz和10.39GHz，可得到其阻抗值依序為61.2828ohm、56.7781ohm、54.8778ohm、52.9571ohm、51.1932ohm、49.4708ohm和47.1961ohm。在不同的頻率下，其值相互接近，因此亦可藉由本發明之負載匹配電路達成阻抗匹配的效果。
本發明之負載匹配電路可根據負載端，以調整負載匹配電路的組數，負載端可為25、50、75或100ohm之驅動系統，但不以此為限。
請參閱第13圖，其係本發明之另一負載匹配電路之示意圖。圖中，負載匹配電路3包含第一匹配單元31和第二匹配單元32。第一匹配單元31包含第一電阻311、第一電晶體312。第一電阻311係具有第一端點3111和第二端點3112。第一電晶體312係具有第一源極、第一閘極和第一汲極，第一汲極連接於第二端點3112上，使第一電阻311和第一電晶體312相互串接，且第一源極連接VTT之工作電壓，第一閘極連接外部電壓源。
第二匹配單元32包含第二電阻321和第二電晶體322。第二電阻321係具有第三端點3211和第四端點3212。第二電晶體322係具有第二源極、第二閘極和第二汲極，第二源極係連接第四端點3212上，使第二電阻321和第二電晶體322相互串接，且第二汲極係連接VTT之工作電壓，第二閘極連接外部電壓源。
藉由第一端點3111和第三端點3211相連接，使第一匹配單元31和第二匹配單元32相並聯。當第一端點3111和第三端點3211連接電壓源時，第一電晶體312或第二電晶體322因電壓源和外部電壓源而產生導通，當輸入不同偏壓至第一電晶體312和第二電晶體322時，則導致電阻值不同，因此第一電晶體312和第二電晶體322可視為可變電阻，以動態阻抗匹配負載，其負載可為雷射二極體(Laser Diode,LD)或電光吸收調變雷射(Elector-absorption Modulated Laser,EML)。
電壓源可為週期波，例如弦波、方波或三角波，可以VTT之工作電壓為振幅原點輸出高準位電壓(VOH)或低準位電壓(VOL)。當電壓源為正半週之週期時，則電壓源驅動第一匹配單元31。當電壓源為負半週之週期時，則電壓源驅動第二匹配單元32。當電壓源為VTT之工作電壓時，由於兩端等電位，而無直流電流(DC current)損失。
此負載匹配單元3亦可連接於輸出級電路2，同第9圖和第11圖，此時，將負 載匹配單元3取代負載匹配單元1。透過外部電壓源的使用，並將外部電壓源連接於第一電晶體312之第一閘極和第二電晶體322之第二閘極，第一電晶體312和第二電晶體322將於不同偏壓下產生對應之阻抗值，更能動態阻抗匹配負載端。
請參閱第14圖，其係習知技術之被動式負載匹配輸出緩衝電路匹配25ohm負載端之眼圖。請參閱第15圖，其係本發明之負載匹配電路連接於輸出級電路匹配25ohm負載端之眼圖。習知之振幅擺盪幅度為-0.55至0.55之間，而本發明之振幅擺盪幅度為-0.84至0.83之間，可得知本發明之擺盪的幅度大於習知技術的幅度，亦表示其操作電壓的範圍較寬，可得到較佳的驅動效率，且具有良好的波型品質。
請參閱第16圖，其係習知技術之被動式負載匹配輸出緩衝電路匹配50ohm負載端之眼圖。請參閱第17圖，其係本發明之負載匹配電路連接於輸出級電路匹配50ohm負載端之眼圖。習知之振幅擺盪幅度為-1.159至1.053之間，而本發明之振幅擺盪幅度為-1.429至1.481之間，可得知本發明之擺盪的幅度大於習知技術的幅度，亦表示其操作電壓的範圍較寬，可得到較佳的驅動效率，且具有良好的波型品質。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1‧‧‧負載匹配電路
11‧‧‧第一匹配單元
111‧‧‧第一電阻
1111‧‧‧第一端點
1112‧‧‧第二端點
112‧‧‧第一電晶體
12‧‧‧第二匹配單元
121‧‧‧第二電阻
1211‧‧‧第三端點
1212‧‧‧第四端點
122‧‧‧第二電晶體

Claims (22)

  1. 一種負載匹配電路，其包含：一第一電阻，係具有一第一端點和一第二端點；一第一電晶體，係具有一第一源極、一第一閘極和一第一汲極，該第一閘極和該第一汲極連接於該第二端點上，使該第一電阻和該第一電晶體相互串接形成一第一匹配單元，且該第一源極係連接一VTT之工作電壓；一第二電阻，係具有一第三端點和一第四端點；以及一第二電晶體，係具有一第二源極、一第二閘極和一第二汲極，該第二源極係連接該第四端點上，使該第二電阻和該第二電晶體相互串接形成一第二匹配單元，且該第二閘極和該第二汲極係相連接該VTT之工作電壓；其中，藉由該第一端點和該第三端點相連接至一電路，使該第一匹配單元和該第二匹配單元相並聯至該電路；其中，該第一端點和該第三端點係連接一電壓源，該第一電晶體或該第二電晶體因該電壓源而產生偏壓，使該第一匹配單元及該第二匹配單元依該電壓源動態改變阻抗以與一負載匹配。
  2. 如申請專利範圍第1項所述之負載匹配電路，其中該電路係為一輸出級(output stage)電路。
  3. 如申請專利範圍第1項所述之負載匹配電路，其中該電壓源係為一週期波。
  4. 如申請專利範圍第3項所述之負載匹配電路，其中該週期波係為一弦波、方波或三角波。
  5. 如申請專利範圍第1項所述之負載匹配電路，其中當該電壓源係為正半週 之週期時，該電壓源驅動該第一匹配單元，當該電壓源係為負半週之週期時，該電壓源驅動該第二匹配單元。
  6. 如申請專利範圍第1項所述之負載匹配電路，其中該電壓源係以該VTT之工作電壓為振幅原點輸出一高準位電壓(VOH)或一低準位電壓(VOL)。
  7. 如申請專利範圍第1項所述之負載匹配電路，其中該電壓源輸出該VTT之工作電壓時，無直流電流(DC current)損失。
  8. 如申請專利範圍第6項所述之負載匹配電路，其中該電壓源輸出該高準位電壓(VOH)或該低準位電壓(VOL)時，該第一電晶體或該第二電晶體因為偏壓不同，以提供匹配之阻抗。
  9. 如申請專利範圍第1項所述之負載匹配電路，其中該負載係為一雷射二極體(Laser Diode,LD)或一電光吸收調變雷射(Elector-absorption Modulated Laser,EML)。
  10. 如申請專利範圍第1項所述之負載匹配電路，其中該第一電晶體或該第二電晶體係為N型金氧半導體(NMOS)、P型金氧半導體(PMOS)或雙極接面電晶體(BJT)。
  11. 如申請專利範圍第1項所述之負載匹配電路，其中該負載匹配電路與另一負載匹配電路並聯，以改變匹配之等效阻抗。
  12. 一種負載匹配電路，其包含：一第一電阻，係具有一第一端點和一第二端點；一第一電晶體，係具有一第一源極、一第一閘極和一第一汲極，該第一汲極連接於該第二端點上，使該第一電阻和該第一電晶體相互串接形成一第一匹配單元，且該第一源極係連接一VTT之工作電壓，該第一閘極係連接一外部電壓源；以及一第二電阻，係具有一第三端點和一第四端點；一第二電晶體，係具有一第二源極、一第二閘極和一第二汲極，該第二 源極係連接該第四端點上，使該第二電阻和該第二電晶體相互串接形成一第二匹配單元，且該第二汲極係連接該VTT之工作電壓，該第二閘極係連接該外部電壓源；其中，藉由該第一端點和該第三端點相連接至一電路，使該第一匹配單元和該第二匹配單元相並聯至該電路；其中，該第一端點和該第三端點係連接一電壓源，該第一電晶體或該第二電晶體因該電壓源和該外部電壓源而產生偏壓，使該第一匹配單元及該第二匹配單元依該電壓源動態改變阻抗以與一負載匹配。
  13. 如申請專利範圍第12項所述之負載匹配電路，其中該電路係為一輸出級(output stage)電路。
  14. 如申請專利範圍第12項所述之負載匹配電路，其中該電壓源係為一週期波。
  15. 如申請專利範圍第14項所述之負載匹配電路，其中該週期波係為一弦波、一方波或一三角波。
  16. 如申請專利範圍第12項所述之負載匹配電路，其中當該電壓源係為正半週之週期時，該電壓源驅動該第一匹配單元，該電壓源係為負半週之週期時，該電壓源驅動該第二匹配單元。
  17. 如申請專利範圍第12項所述之負載匹配電路，其中該電壓源係以該VTT之工作電壓為振幅原點輸出一高準位電壓(VOH)或一低準位電壓(VOL)。
  18. 如申請專利範圍第12項所述之負載匹配電路，其中該電壓源輸出該VTT之工作電壓時，而無直流電流(DC current)損失。
  19. 如申請專利範圍第17項所述之負載匹配電路，其中該電壓源輸出該高準位電壓(VOH)或該低準位電壓(VOL)時，該第一電晶體和該第二電晶體因為偏壓不同，以提供匹配之阻抗。
  20. 如申請專利範圍第12項所述之負載匹配電路，其中該負載係為一雷射二 極體(Laser Diode,LD)或一電光吸收調變雷射(Elector-absorption Modulated Laser,EML)。
  21. 如申請專利範圍第12項所述之負載匹配電路，其中該第一電晶體或該第二電晶體係為N型金氧半導體(NMOS)、P型金氧半導體(PMOS)或雙極接面電晶體(BJT)。
  22. 如申請專利範圍第12項所述之負載匹配電路，其中該負載匹配電路與另一負載匹配電路並聯，以改變匹配之等效阻抗。
TW098119603A 2009-06-11 2009-06-11 負載匹配電路 TWI393346B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098119603A TWI393346B (zh) 2009-06-11 2009-06-11 負載匹配電路
US12/695,773 US7863929B1 (en) 2009-06-11 2010-01-28 Active back-end termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098119603A TWI393346B (zh) 2009-06-11 2009-06-11 負載匹配電路

Publications (2)

Publication Number Publication Date
TW201044780A TW201044780A (en) 2010-12-16
TWI393346B true TWI393346B (zh) 2013-04-11

Family

ID=43305920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119603A TWI393346B (zh) 2009-06-11 2009-06-11 負載匹配電路

Country Status (2)

Country Link
US (1) US7863929B1 (zh)
TW (1) TWI393346B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125174A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Access transmission gate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542008B1 (en) * 2000-11-28 2003-04-01 Agere Systems Inc. System and method for providing an impedance match of an output buffer to a transmission line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034551A (en) * 1997-04-18 2000-03-07 Adaptec, Inc. Low voltage differential dual receiver
US6667661B1 (en) * 2001-05-04 2003-12-23 Euvis, Inc. Laser diode driver with high power efficiency
US7301365B2 (en) * 2005-04-27 2007-11-27 Broadcom Corporation On-chip source termination in communication systems
US7312662B1 (en) * 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542008B1 (en) * 2000-11-28 2003-04-01 Agere Systems Inc. System and method for providing an impedance match of an output buffer to a transmission line

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Morley, S.; , "A 3 V 10.7 Gb/s differential laser diode driver with active back-termination output stage," Solid-State Circuits Conference, 2005. Digest of Technical Papers. ISSCC. 2005 IEEE International , vol., no., pp.220-594 Vol. 1, 10-10 Feb. 2005 *
Ransijn, H.; Salvador, G.; Daugherty, D.; Gaynor, K.; , "A 10 Gb/s, 120/60 mA laser/modulator driver IC with dual-mode actively matched output buffer," GaAs IC Symposium, 2000 *
Ransijn, H.; Salvador, G.; Daugherty, D.D.; Gaynor, K.D., II; , "A 10-Gb/s laser/modulator driver IC with a dual-mode actively matched output buffer," Solid-State Circuits, IEEE Journal of , vol.36, no.9, pp.1314-1320, Sep 2001 *

Also Published As

Publication number Publication date
TW201044780A (en) 2010-12-16
US20100315176A1 (en) 2010-12-16
US7863929B1 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
US10164713B2 (en) Optical transmitter, optical modulator module, and optical transmission system
Webster et al. Low-power MOS-capacitor based silicon photonic modulators and CMOS drivers
Cignoli et al. 22.9 A 1310nm 3D-integrated silicon photonics Mach-Zehnder-based transmitter with 275mW multistage CMOS driver achieving 6dB extinction ratio at 25Gb/s
JP2016021458A (ja) 駆動回路及びそれを含む光通信装置
US10234705B2 (en) Mach-zehnder modulator driver
JP6701115B2 (ja) 光送信機
Qi et al. A 25gb/s, 520mw, 6.4 Vpp silicon-photonic Mach-Zehnder modulator with distributed driver in CMOS
JP2013106010A (ja) 駆動回路および光送信装置
JP2015076839A (ja) シャントスイッチ
US9153936B2 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
US12095421B2 (en) Tunable driver
CN106575965A (zh) 具有高频信号峰化的宽带发射机
Hwang et al. A 32 Gb/s, 201 mW, MZM/EAM cascode push–pull CML driver in 65 nm CMOS
JP2013239952A (ja) 進行波型増幅器
Li et al. A 30 Gb/s CMOS driver integrated with silicon photonics MZM
JP6852302B2 (ja) 周波数特性調整回路、これを用いた光送信器、及び光トランシーバ
TWI393346B (zh) 負載匹配電路
Giuglea et al. Comparison of segmented and traveling-wave electro-optical transmitters based on silicon photonics Mach-Zehnder modulators
JP2018198261A (ja) 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル
Li et al. 10-Gb/s modulator drivers with local feedback networks
JP2009099803A (ja) レーザダイオード駆動回路
US9018984B2 (en) Driver for high speed electrical-optical modulator interface
Hong et al. A 4-channel 6.25-Gb/s/ch VCSEL driver for HDMI 2.0 active optical cables
JP7491378B2 (ja) 分布型増幅器
Li et al. A 3.6 Gb/s 60 mW 4: 1 multiplexer in 0.35-µm CMOS

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees