JP2009099803A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP2009099803A JP2009099803A JP2007270504A JP2007270504A JP2009099803A JP 2009099803 A JP2009099803 A JP 2009099803A JP 2007270504 A JP2007270504 A JP 2007270504A JP 2007270504 A JP2007270504 A JP 2007270504A JP 2009099803 A JP2009099803 A JP 2009099803A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- cathode
- signal
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制すること。
【解決手段】このLD駆動回路1は、定電流源7の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタ5a,5bを含み、2つの出力端子8a,8bに相補的な出力信号を出力する差動回路2と、2つの出力端子8a,8bにアノード及びカソードが接続されたLD4とを有する駆動回路であって、差動回路2は、LD4のカソードに出力する印加電圧Voが、LD4のアノードに出力する印加電圧Viが反転された信号に対して位相が遅れるように構成されている。
【選択図】図1
【解決手段】このLD駆動回路1は、定電流源7の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタ5a,5bを含み、2つの出力端子8a,8bに相補的な出力信号を出力する差動回路2と、2つの出力端子8a,8bにアノード及びカソードが接続されたLD4とを有する駆動回路であって、差動回路2は、LD4のカソードに出力する印加電圧Voが、LD4のアノードに出力する印加電圧Viが反転された信号に対して位相が遅れるように構成されている。
【選択図】図1
Description
本発明は、レーザダイオード駆動回路に関するものである。
従来から、光通信において発光素子としてのレーザダイオード(以下、LDという)を駆動するための駆動回路が用いられている。これまでの駆動回路の方式としては、駆動方式の単純さを考慮してシリーズ駆動が一般的に用いられていた。このシリーズ駆動は、2つの互いに並列に接続されたトランジスタを含む差動回路において、一方のトランジスタの負荷としてトランジスタに対して直列にLDを接続し、差動回路を排他的にスイッチングさせてLDをオン/オフする方式である(例えば、下記特許文献1参照)。また、その他の駆動方式として、1つのトランジスタに直列にLDを接続し、このトランジスタをスイッチングさせてLDをオン/オフするような単純な方式も用いられている(下記特許文献2参照)。
このような駆動回路において、高速光伝送に対応すべくLDを立ち上がり、立ち下がりの早い信号で駆動する際には、LDの緩和振動に留意しなければならない。緩和振動とは、LDの活性層にキャリアが注入されてから実際にコヒーレント光が放出されるまでの時間遅れに起因する現象である。この現象により、LDは半導体接合によって形成されていながらも高周波領域においては誘導性の素子とみなされる。この種の誘導性素子を高周波で、すなわち、立ち上がり及び立ち下がりの早いパルス信号で駆動する際には、リンギング(オーバシュート、アンダーシュート)が必然的に生じるため、このリンギングを抑制することが必要である。
下記特許文献1では、差動増幅回路の2つの出力が差動回路の2つのトランジスタに接続された構成において、差動増幅回路の出力の一方に容量素子を接続することによりLD駆動電流の立ち上がり時間と立ち下がり時間を個別に設定することが記載されている。また、下記特許文献2では、容量素子と抵抗又はダイオードのいずれかとの組み合わせからなる分流回路がLDと並列に接続され、この分流回路がLDに流れる高周波電流を吸収することでLD駆動電流を調整し、レーザ出力波形を整形することが記載されている。
特許第2910279号公報
特公平07−007855号公報
上述した差動回路を用いた駆動方式においては、電源とグランドの間にLD、差動対トランジスタ、及び変調電流源用トランジスタの少なくとも三素子が直列に挿入される必要がある。各素子を定常状態で動作させるには所定のバイアス電圧を与えなければならないので、これらの三素子のバイアス電圧を積算すると3Vを超えてしまい、昨今の低電力化の要請を満足することが困難になっている。このような要請に応えるための駆動方式として、差動回路の2つのトランジスタの出力間にLDを接続する方式が採用され始めている。これによって、電源とグランドの間で少なくともLDに対するバイアス分だけ電源電圧を低電圧化することが可能になる。
しかしながら、このような接続方式においては、LDを駆動するのに必要なバイアス電流と変調電流の供給方法が従来のものと大きく異なり、その結果、従来方法では緩和振動を抑制することは困難である。また、緩和振動は電気信号の立ち上がり部で主に生じるが
、単に積分フィルタ等をLDに対して並列に接続する従来方式では、立ち上がり部はexp関数で変化するので、立ち上がりの瞬間については必ずしも補正されていない。立ち上がりの瞬間を補正するためにはexp関数による変化率を大きくしないとならないが、この場合は信号の裾引きも大きくなってしまいLD及び駆動回路の動作速度に影響を与えてしまう。
、単に積分フィルタ等をLDに対して並列に接続する従来方式では、立ち上がり部はexp関数で変化するので、立ち上がりの瞬間については必ずしも補正されていない。立ち上がりの瞬間を補正するためにはexp関数による変化率を大きくしないとならないが、この場合は信号の裾引きも大きくなってしまいLD及び駆動回路の動作速度に影響を与えてしまう。
そこで、本発明は、かかる課題に鑑みて為されたものであり、低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制することが可能なレーザダイオード駆動回路を提供することを目的とする。
上記課題を解決するため、本発明のレーザダイオード駆動回路は、電流源の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタを含み、2つの出力端子に相補的な出力信号を出力する差動回路と、2つの出力端子にアノード及びカソードが接続されたレーザダイオードとを有するレーザダイオード駆動回路であって、差動回路は、レーザダイオードのカソードに出力する出力信号が、レーザダイオードのアノードに出力する出力信号が反転された信号に対して位相が遅れるように構成されている。
このようなレーザダイオード駆動回路によれば、差動回路の一対のトランジスタが排他的に切り替えられることによって、その差動回路の2つの出力端子に接続されたLDのアノード−カソード間に交互にLDの光出力をオン/オフするような駆動信号が印加される。このとき、LDのカソードに出力される出力信号は、アノードに出力される出力信号が反転された信号に対して位相が遅れているので、アノード−カソード間に印加される駆動信号の立ち上がりの初期を緩やかにすることができる。その結果、LDや回路の動作速度に影響を及ぼすことなく緩和振動を効果的に抑制することができる。
差動回路は、カソードと2つの出力端子のうちの一方の出力端子との間を接続する配線経路の長さが、アノードと2つの出力端子のうちの他方の出力端子との間を接続する配線経路の長さと異なるように構成されていることが好ましい。
この場合、差動回路の出力端子からの配線経路の長さを、LDのカソードとアノード間で異ならせることで、カソードに与えられる出力信号において、アノードに与えられる出力信号の反転信号に対して容易に位相差を持たせることができる。
また、差動回路は、一対のトランジスタの少なくともいずれか一方に対して直列又は並列に接続された抵抗素子を有し、2つの出力端子の出力信号の振幅が異なるように構成されていることも好ましい。
かかる構成を採れば、LDのカソード及びアノードに出力されるパルス信号間でそれらの振幅が異なるように調整される。例えば、位相の進んでいるアノードの出力信号の振幅を相対的に小さくすることでLDの駆動信号の全体的な立ち上がり時間及び立ち下がり時間の増大を最小限にしつつ、立ち上がり初期の駆動信号の変化を緩慢にすることができる。その結果、LD出力のアイ開口を損なうことなく緩和振動を抑制することができる。
本発明のレーザダイオード駆動回路によれば、低電力化された回路方式において動作速度に影響を与えることなく緩和振動を十分に抑制することができる。
以下、図面を参照しつつ本発明に係るLD駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
図1は、本発明の好適な一実施形態にかかるLD駆動回路1を示す回路図である。同図に示すように、LD駆動回路1は、光通信用の光トランシーバに内蔵され、光トランシーバに接続される光ファイバ(図示せず)に対して光信号を出力するLD(発光素子)を駆動するための回路である。LD駆動回路1は、LD4の両端に接続される差動回路2及びバイアス電流生成回路3を備える。差動回路2は、回路外部から差動増幅回路等を経由して与えられたパルス信号である入力信号SD、及び入力信号SDに対して相補的な信号である入力信号SD *に応じて、LD4に駆動信号を出力するための回路部である。ここで、入力信号SDは、送信すべきデータに応じてパルス状に変化するように生成された電気信号であり、入力信号SD *は、入力信号SDを反転させた電気信号である。また、バイアス電流生成回路3は、LD4に定常的にバイアス電流を供給するための回路部である。
差動回路2は、トランジスタ5aとトランジスタ5aの一方の電流端子に直列に接続された抵抗6aとから成る直列回路2aと、トランジスタ5bとトランジスタ5bの一方の電流端子に直列に接続された抵抗6bとから成る直列回路2bと、電流Imを生成する定電流源7とによって構成されている。2つの直列回路2a,2bは互いに並列に接続され、トランジスタ5a,5bの一方の電流端子には抵抗素子6a,6bを挟んで共通にバイアス電源VCCが接続され、他方の電流端子には共通に定電流源7が接続されている。また、差動回路2には、抵抗6aとトランジスタ5aとの間の接続点に出力端子8aが設けられ、抵抗6bとトランジスタ5bとの間の接続点に出力端子8bが設けられている。
バイアス電流生成回路3は、インダクタ11a,11b及び電流Ibを生成する定電流源12によって構成される。詳細には、バイアス電流生成回路3は、2つの出力端子10a,10bを有し、出力端子10aには、交流遮断用のインダクタ11aを介してバイアス電源VCCが接続され、出力端子10bには、交流遮断用のインダクタ11bを介して定電流源12が接続されている。また、それぞれの出力端子10a,10bは、直流遮断用のカップリングコンデンサ9a,9bを介して差動回路2の出力端子8a,8bに接続されている。
LD4は、そのアノードが配線経路13aを経由してバイアス電流生成回路3の出力端子10aに接続され、カソードが配線経路13bを経由してバイアス電流生成回路3の出力端子10bに接続されている。その結果、LD4のアノードは配線経路13a及びカップリングコンデンサ9aを介して差動回路2の出力端子8aと接続され、LD4のカソードは、配線経路13b及びカップリングコンデンサ9bを介して差動回路2の出力端子8bと接続される。
上記構成の差動回路2においては、定電流源7からの出力電流Imの流路が、その電流を受けるトランジスタ5a,5bによって入力信号SD,SD *に応じて互いに排他的に切り替えられる。その結果、差動回路2の出力端子8a,8bにおいて相補的な出力信号が生成され、その出力信号が駆動信号としてLD4に印加される。
以下、LD駆動回路1からLD4に印加される駆動信号の波形について詳細に考察する。図2及び図3は、それぞれ、トランジスタ5b,5aが排他的にオン/オフされた場合のLD駆動回路1の等価回路を示す図である。ここでは、トランジスタ5a,5bの負荷抵抗をRL及びaRL(aは正数)とし、インダクタ11aのインピーダンスをZとする。“RL//Z”は負荷抵抗RLとインダクタZとが並列に接続された負荷を示す。また、電流源12とLD4との間に挿入されたインダクタ11b及びトランジスタ5a,5bの内部抵抗は、電流源に直列に挿入されているインピーダンス成分であるので無視している。これらの図に示すように、トランジスタ5b,5aの排他的な切り替えによって、変調電流をLD4から引き込む役割を有する電流源Imが、LD4のカソード及びアノードに交互に接続されるように切り替えられることにより、カソード及びアノードのそれぞれに駆動信号Vo,Viが印加されることになる。
このとき、LD4がオンされてより大きな電流が流れるモード(図2)のときのLD電流Ion、アノード電位(駆動信号)Vion、及びカソード電位(駆動信号)Voonは、LD4の動作時の内部抵抗をRdとすると、下記式(1)〜(3)で表される。この状態のときには、カソードに接続されたトランジスタ5bがオンされ、アノードに接続されたトランジスタ5aがオフされている。
Ion=aRL・(Ib+Im)/A(a) …(1)
Vion=VCC−(Ib+Im)・aRL・(RL//Z)/A(a) …(2)
Voon=VCC−(Ib+Im)・aRL・(RL//Z+Rd)/A(a) …(3)
上記式(1)〜(3)中、“RL//Z”及び“A(a)”は、下記式(4)及び(5)で計算されるパラメータである。
RL//Z=RL・Z/(RL+Z) …(4)
A(a)=RL//Z+Rd+aRL …(5)
Ion=aRL・(Ib+Im)/A(a) …(1)
Vion=VCC−(Ib+Im)・aRL・(RL//Z)/A(a) …(2)
Voon=VCC−(Ib+Im)・aRL・(RL//Z+Rd)/A(a) …(3)
上記式(1)〜(3)中、“RL//Z”及び“A(a)”は、下記式(4)及び(5)で計算されるパラメータである。
RL//Z=RL・Z/(RL+Z) …(4)
A(a)=RL//Z+Rd+aRL …(5)
同様に、LD4がオフされてより小さな電流が流れるモード(図3)のときのLD電流Ioff、アノード電位(駆動信号)Vioff、及びカソード電位(駆動信号)Vooffは、下記式(6)〜(8)で表される。この状態のときには、カソードに接続されたトランジスタ5bがオフされ、アノードに接続されたトランジスタ5aがオンされている。
Ioff={Ib・aRL−Im・(RL//Z)}/A(a) …(6)
Vioff=VCC−{Ib・aRL+Im・(Rd+aRL)}・(RL//Z)/A(a) …(7)
Vooff=VCC−[Ib・{(RL//Z)+Rd}+Im・(RL//Z)]・aRL/A(a) …(8)
Ioff={Ib・aRL−Im・(RL//Z)}/A(a) …(6)
Vioff=VCC−{Ib・aRL+Im・(Rd+aRL)}・(RL//Z)/A(a) …(7)
Vooff=VCC−[Ib・{(RL//Z)+Rd}+Im・(RL//Z)]・aRL/A(a) …(8)
従って、LD駆動回路1の出力端子8a,8bからLD4のアノード及びカソードに印加される駆動信号Vi,Vo間において、入力信号SD,SD *に対する位相のずれに関する不均衡が生じていない場合は、アノード電位Vi及びカソード電位Voの信号波形は図4のようになる。同図におけるアノード電位Vi及びカソード電位Voの変化幅ΔVi,ΔVoは、式(2)、(3)、(7)、(8)を用いて、下記式(9)及び(10)により計算される。
ΔVi=Im・Rd・(RL//Z)/A(a) …(9)
ΔVo=−Im・aRL・Rd/A(a) …(10)
また、LD4がオンされた場合のLD4の印加電圧ΔVon、及びLD4がオフされた場合のLD4の印加電圧ΔVoffは、下記式(11)及び(12)により求めることができる。
ΔVon=(Ib+Im)・aRL・Rd/A(a) …(11)
ΔVoff={Ib・aRL−Im・(RL//Z)}・Rd/A(a) …(12)
すなわち、LD4のカソード電位Voの変化幅ΔViは変調電流Imにのみ依存し、バイアス電流Ibの影響を受けないことがわかる。
ΔVi=Im・Rd・(RL//Z)/A(a) …(9)
ΔVo=−Im・aRL・Rd/A(a) …(10)
また、LD4がオンされた場合のLD4の印加電圧ΔVon、及びLD4がオフされた場合のLD4の印加電圧ΔVoffは、下記式(11)及び(12)により求めることができる。
ΔVon=(Ib+Im)・aRL・Rd/A(a) …(11)
ΔVoff={Ib・aRL−Im・(RL//Z)}・Rd/A(a) …(12)
すなわち、LD4のカソード電位Voの変化幅ΔViは変調電流Imにのみ依存し、バイアス電流Ibの影響を受けないことがわかる。
ここで、2つのトランジスタ5a,5bの負荷抵抗が等しくa=1であり、インピーダンスZがトランジスタ5a,5bの負荷抵抗RLよりも十分大きいときには、式(9)〜(12)は下記式(13)〜(16)のように置き換えられる。
ΔVi=Im・Rd・RL/A(1) …(13)
ΔVo=−Im・RL・Rd/A(1) …(14)
ΔVon=(Ib+Im)・RL・Rd/A(1) …(15)
ΔVoff=(Ib−Im)・RL・Rd/A(1) …(16)
これにより、LD4のアノード電位とカソード電位の変化幅が等しく互いに逆方向であり、LD4がオン状態及びオフ状態における両端に印加されるバイアス電圧の差ΔVon−ΔVoffも変調電流Imにのみ依存することが分かる。
ΔVi=Im・Rd・RL/A(1) …(13)
ΔVo=−Im・RL・Rd/A(1) …(14)
ΔVon=(Ib+Im)・RL・Rd/A(1) …(15)
ΔVoff=(Ib−Im)・RL・Rd/A(1) …(16)
これにより、LD4のアノード電位とカソード電位の変化幅が等しく互いに逆方向であり、LD4がオン状態及びオフ状態における両端に印加されるバイアス電圧の差ΔVon−ΔVoffも変調電流Imにのみ依存することが分かる。
上述したようなLDに印加される駆動信号の特性を考慮して、LD出力における動作速度に影響を極力少なくしながら緩和振動を抑制するために、LD駆動回路1においては、LDのアノード及びカソードに印加される駆動信号間に位相差を持たせることを可能にしている。すなわち、LD駆動回路1は、LD4のカソードに印加するカソード電位Voを、アノード電位Viが反転された信号に対して位相が遅れるように生成可能に構成されている。具体的には、LD4のカソードと差動回路2とを接続する配線経路13bが、LD4のアノードと差動回路2とを接続する配線経路13aよりも長くなるように形成されている。
このような配線経路13a,13bは、LD駆動回路1とLD4との間の駆動信号の伝搬材質の誘電率、形状等により決定される特性波長に基づいて、必要とされる遅延時間分だけ配線長を調整して設定される。例えば、LD4とLD駆動回路1とが誘電率約4.7の一般的なプリント基板上で接続され、そのプリント基板上の配線によって50psecの位相差を持たせようとする場合は、配線経路13a,13bの配線長の差を約7mmに設定すればよい。この50psecの位相差は、ビットレートが2.5Gbpsの場合の1bit分の時間の1/8に相当する。また、ビットレート1GHzでLD4と駆動回路1とが同軸線によって接続される場合は、同軸ケーブルによって構成される配線経路13a,13bの配線長の差に対する遅延量は約1nsec/20cmとなる。さらに、適切な誘電率の配線部材を使用すれば、配線長の差に対する遅延量は数nsec/cmとすることも可能である。
図5(a)には、上記構成のLD駆動回路1が出力するアノード電位Vi及びカソード電位Voの信号波形、図5(b)には、LD駆動回路1がLD4に印加するバイアス電圧Vi−Voの信号波形を示す。これらの信号波形に示すように、カソード電位Voがアノード電位Viに対して位相が遅れるように生成されることによって、LDのバイアス電圧のオフからオンへと遷移する立ち上がりの初期P1において、変化が緩やかにされていることがわかる。それに対して、LDのバイアス電圧における立ち上がり及び立ち下がりの全体の時間幅はそれほど長くなっておらず、LDの光出力におけるアイ開口は劣化していないこともわかる。
以上説明したLD駆動回路1によれば、差動回路2のトランジスタ5a,5bが排他的に切り替えられることによって、その差動回路2の2つの出力端子8a,8bに接続されたLD4のアノード−カソード間に交互にLD4の光出力をオン/オフするような駆動信号が印加される。このとき、LD4のカソードに出力される出力信号Voは、アノードに出力される出力信号Viが反転された信号に対して位相が遅れているので、アノード−カソード間に印加されるバイアス電圧の立ち上がりの初期を緩やかにすることができる。その結果、LDや回路の動作速度に影響を及ぼすことなく緩和振動を効果的に抑制することができる。
なお、本発明は、前述した実施形態に限定されるものではない。例えば、LD駆動回路1の差動回路2においては、トランジスタ5a,5bの負荷抵抗6a,6bの抵抗値を異なる値に設定することもできる。負荷抵抗6a,6bの抵抗値をそれぞれRL、aRL(a≠1)と設定すると、既に述べたように、アノード電位Vi及びカソード電位Voの変化幅ΔVi,ΔVoは式(9)及び(10)により、LD4がオンされた場合のLD4の印加電圧ΔVon、及びLD4がオフされた場合のLD4の印加電圧ΔVoffは、式(11)及び(12)により求めることができる。この場合、係数aに依存してカソード電位の変化幅ΔVoの絶対値が大きくなる一方、アノード電位の変化幅ΔViは大きくは変化しない。これは、カソード側の負荷抵抗の値が変わることになるからである。
LD4のオン/オフ時にLD4の両端に印加されるバイアス電圧の差ΔVon−ΔVoffをスイング振幅とすると、この値は係数aに対して単調増加する。また、印加電圧ΔVoffは、係数a=(RL//Z)・Im/(RL・Ib)の時にはゼロとなり、係数aがこの値よりも小さいと反転し、LDのオフ時に逆バイアスが印加されてしまうことになる。LDを高速で変調するには常に正バイアスを印加しなければならないので、上記値が係数aの下限値となる。ただし、実際にはLD4に閾値電流以上を常に流す必要があるため、係数aはこの下限値よりも大きくしなければならない。このことから、負荷アンバランス因子である係数aについて1以外の値を設定しても、アンバランスが適当な範囲にあって下限値に近づくことがなければ、LD駆動についてその動作点には大きな影響を与えないことが理解される。従って、負荷をアンバランスに設定した場合のLD駆動回路の動作については、その速度面のみを主に考慮すればよい。
このようにLD駆動回路1の負荷抵抗値を、係数a>1としてアンバランスに設定した場合において、図6(a)は、LD駆動回路1が出力するアノード電位Vi及びカソード電位Voの信号波形、図5(b)には、LD駆動回路1がLD4に印加するバイアス電圧の信号波形を示す。これらの信号波形に示すように、カソード電位Voの振幅がアノード電位Viの振幅に対して相対的に大きくなるように設定されることによって、バイアス電圧の全体波形において立ち上がりの初期P2の変化がより一層緩やかにされていることがわかる。その結果、LDや回路の動作速度へ影響を及ぼすことなく緩和振動をより一層抑制することができる。
また、LD4に印加するアノード電位Vi及びカソード電位Voの変化幅ΔVi,ΔVoを不均衡に設定するためには、差動回路2のトランジスタ5bに対して並列に抵抗素子RSを接続して、トランジスタ5aを流れる電流の一部を抵抗素子RSを介してグランドに分流してもよい(図7)。また、図1の抵抗素子6a又は図7の抵抗素子RSに並列に、容量、若しくは容量と抵抗との直列回路を接続することにより、LD駆動信号における立ち上がり初期を緩やかにすることもできる。
1…LD駆動回路、2…差動回路、4…LD、5a,5b…トランジスタ、6a,6b,RS…抵抗素子、7…定電流源(電流源)、8a,8b…出力端子、13a,13b…配線経路。
Claims (3)
- 電流源の出力電流を受けて該出力電流を互いに排他的に切り替える一対のトランジスタを含み、2つの出力端子に相補的な出力信号を出力する差動回路と、前記2つの出力端子にアノード及びカソードが接続されたレーザダイオードとを有するレーザダイオード駆動回路であって、
前記差動回路は、
前記レーザダイオードのカソードに出力する出力信号が、前記レーザダイオードのアノードに出力する出力信号が反転された信号に対して位相が遅れるように構成されている、
ことを特徴とするレーザダイオード駆動回路。 - 前記差動回路は、
前記カソードと前記2つの出力端子のうちの一方の出力端子との間を接続する配線経路の長さが、前記アノードと前記2つの出力端子のうちの他方の出力端子との間を接続する配線経路の長さと異なるように構成されている、
ことを特徴とする請求項1記載のレーザダイオード駆動回路。 - 前記差動回路は、前記一対のトランジスタの少なくともいずれか一方に対して直列又は並列に接続された抵抗素子を有し、前記2つの出力端子の出力信号の振幅が異なるように構成されている、
ことを特徴とする請求項1又は2記載のレーザダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270504A JP2009099803A (ja) | 2007-10-17 | 2007-10-17 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270504A JP2009099803A (ja) | 2007-10-17 | 2007-10-17 | レーザダイオード駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099803A true JP2009099803A (ja) | 2009-05-07 |
Family
ID=40702517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270504A Pending JP2009099803A (ja) | 2007-10-17 | 2007-10-17 | レーザダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009099803A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437506A (zh) * | 2011-10-13 | 2012-05-02 | 索尔思光电(成都)有限公司 | 一种用于激光二极管的差分驱动电路 |
US8228962B2 (en) | 2009-01-23 | 2012-07-24 | Iptronics A/S | Low power drive circuit |
WO2012107994A1 (ja) * | 2011-02-07 | 2012-08-16 | 三菱電機株式会社 | レーザダイオード駆動回路 |
US8767785B2 (en) | 2012-04-16 | 2014-07-01 | Sumitomo Electric Device Innovations, Inc. | Method to drive semiconductor laser diode and method to assemble optical transceiver implemented with the same |
-
2007
- 2007-10-17 JP JP2007270504A patent/JP2009099803A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8228962B2 (en) | 2009-01-23 | 2012-07-24 | Iptronics A/S | Low power drive circuit |
WO2012107994A1 (ja) * | 2011-02-07 | 2012-08-16 | 三菱電機株式会社 | レーザダイオード駆動回路 |
JP5306547B2 (ja) * | 2011-02-07 | 2013-10-02 | 三菱電機株式会社 | レーザダイオード駆動回路 |
CN103348544A (zh) * | 2011-02-07 | 2013-10-09 | 三菱电机株式会社 | 激光二极管驱动电路 |
US8831059B2 (en) | 2011-02-07 | 2014-09-09 | Mitsubishi Electric Corporation | Laser diode driver circuit |
CN102437506A (zh) * | 2011-10-13 | 2012-05-02 | 索尔思光电(成都)有限公司 | 一种用于激光二极管的差分驱动电路 |
US8767785B2 (en) | 2012-04-16 | 2014-07-01 | Sumitomo Electric Device Innovations, Inc. | Method to drive semiconductor laser diode and method to assemble optical transceiver implemented with the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6900663B1 (en) | Low voltage differential signal driver circuit and method | |
US8660158B2 (en) | Semiconductor laser drive circuit and semiconductor laser apparatus | |
US9161403B2 (en) | Driving circuit having a dummy load connected to one output node of a differential pair | |
JP6405681B2 (ja) | 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ | |
JP2016021458A (ja) | 駆動回路及びそれを含む光通信装置 | |
JP2007305762A (ja) | レーザダイオードの駆動回路 | |
JP2017028043A (ja) | レーザ駆動回路 | |
JP4566692B2 (ja) | 発光ダイオード駆動装置及びそれを備えた光伝送装置 | |
JP2009099803A (ja) | レーザダイオード駆動回路 | |
US8301033B2 (en) | LD driver with an improved falling edge of driving signal and optical transmitter providing the same | |
US6792019B2 (en) | Driver with tail currents in discrete subranges | |
JP2014160176A (ja) | 駆動回路 | |
JP2019135740A (ja) | レーザ駆動回路及び光送信器 | |
JP6582640B2 (ja) | レーザ駆動回路 | |
JP2008235701A (ja) | レーザダイオード駆動回路 | |
JP2006246389A (ja) | 光送信器 | |
JP4790306B2 (ja) | レーザダイオード駆動回路 | |
KR100810328B1 (ko) | 전류 구동형 광원 구동 회로 | |
JP2010171460A (ja) | レーザ駆動回路および光通信装置 | |
US10667342B2 (en) | Configurable light source driver device | |
JP2004296674A (ja) | レーザダイオードの駆動回路 | |
JP2011198865A (ja) | ゲート回路およびレーザ駆動回路 | |
US20160315713A1 (en) | Method and circuit to reduce power consumption of optical transmitter | |
JP2006222263A (ja) | 光半導体装置 | |
US9905995B2 (en) | Adjustable termination circuit for high speed laser driver |