JP2017028043A - レーザ駆動回路 - Google Patents
レーザ駆動回路 Download PDFInfo
- Publication number
- JP2017028043A JP2017028043A JP2015143666A JP2015143666A JP2017028043A JP 2017028043 A JP2017028043 A JP 2017028043A JP 2015143666 A JP2015143666 A JP 2015143666A JP 2015143666 A JP2015143666 A JP 2015143666A JP 2017028043 A JP2017028043 A JP 2017028043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- drive
- current
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
- H04B10/504—Laser transmitters using direct modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06213—Amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】レーザ駆動回路を線形増幅動作させる必要がある場合であっても、光信号の波形の劣化を抑えることができるレーザ駆動回路を提供する。
【解決手段】レーザ駆動回路22は、差動回路33及び駆動回路35を備える。差動回路33は、一方の直列回路のトランジスタ33a及び電流源33eの間のノードN3と、他方の直列回路のトランジスタ33b及び電流源33fの間のノードN4との間において互いに並列に接続された可変抵抗素子33h及び可変容量素子33kを有し、正相信号INP及び逆相信号INNをトランジスタ33a,33bの各制御端子に受け、抵抗33dにおける電圧降下から生成される駆動信号Vmodを出力する。駆動回路35は、レーザダイオード23のカソード側に直列接続され、駆動信号Vmodを駆動電流に変換し、レーザダイオード23に駆動電流を流す。
【選択図】図2
【解決手段】レーザ駆動回路22は、差動回路33及び駆動回路35を備える。差動回路33は、一方の直列回路のトランジスタ33a及び電流源33eの間のノードN3と、他方の直列回路のトランジスタ33b及び電流源33fの間のノードN4との間において互いに並列に接続された可変抵抗素子33h及び可変容量素子33kを有し、正相信号INP及び逆相信号INNをトランジスタ33a,33bの各制御端子に受け、抵抗33dにおける電圧降下から生成される駆動信号Vmodを出力する。駆動回路35は、レーザダイオード23のカソード側に直列接続され、駆動信号Vmodを駆動電流に変換し、レーザダイオード23に駆動電流を流す。
【選択図】図2
Description
本発明は、レーザ駆動回路に関するものである。
特許文献1には、レーザ駆動回路を内蔵した光送信モジュールが記載されている。この文献に記載されたレーザ駆動回路は、相補的な差動信号を受けて動作する一対のトランジスタを有し、該一対のトランジスタの一方を流れる電流を抵抗素子により電圧に変換して、駆動信号を生成する。半導体レーザ素子のカソード側に別のトランジスタが直列接続されており、このトランジスタは、エミッタフォロワを介して上記駆動信号を制御端子に受ける。
光通信システムに用いられる光送信器は、例えば、信号再生回路(クロックデータリカバリ、CDR)を搭載するプリント基板(PCB)と、半導体レーザ素子及びレーザ駆動回路を含む光送信用サブアセンブリ(TOSA)と、プリント基板及びTOSAを相互に接続するフレキシブルプリント基板(FPC)とを備える。CDRは、光送信器の外部から与えられた差動信号(正相信号、逆相信号)に含まれる伝送信号波形を再生する。波形再生後の差動信号は、PCB及びFPCを経て、TOSAのレーザ駆動回路に到達する。レーザ駆動回路は、この差動信号に基づいて、半導体レーザ素子を流れる電流を変調する。これにより、伝送信号波形に応じて変調された光信号が半導体レーザ素子から出力される。
近年、光通信の高速化に伴い、半導体レーザ素子の変調レートは例えば28Gb/sといった速度にまで高速化されている。従って、レーザ駆動回路に提供される差動信号も高速化される。しかし、差動信号を伝送するPCBやFPCでは導体損や誘電体損等による高周波損失が生じるので、外部から光送信器に与えられる差動信号は、光送信器の外部だけでなくその内部でレーザ駆動回路に到達するまでの間にも波形が劣化する場合が増えている。CDRはそのような劣化した波形を受けて、劣化する前の差動信号の波形を再生する。しかしながら、例えば従来の10Gb/sよりも高速な28G/s以上の高速な差動信号の場合には、CDRにて再生された伝送信号波形は、レーザ駆動回路に到達するまでに再び劣化し、この伝送信号波形に基づく光信号の波形も劣化してしまう。
入力される差動信号がHighレベル及びLowレベルの二値のみを含む信号である場合には、例えば、レーザ駆動回路の線形増幅範囲を超えるように差動信号の振幅を設定することにより、伝送信号波形のHighレベル及びLoレベルが各々一定値に制限されるので、伝送信号波形を改善することができる。しかしながら、例えば入力される差動信号が多値振幅変調信号(PAM:Pulse Amplitude Modulation)である場合など、レーザ駆動回路を線形増幅範囲内で動作させる必要がある場合には、そのような方式を適用することはできない。そのような場合、高周波損失の影響が累積し、光信号の波形が著しく劣化してしまうおそれがある。
なお、特許文献1に記載された光送信モジュールは、レーザ駆動回路の前段にプリアンプを搭載し、このプリアンプを線形動作させることにより、利得を高めている。しかしながら、高周波における利得が低周波における利得とほぼ等しいので、高周波損失による伝送信号波形の劣化を改善することは困難である。
本発明は、このような問題点に鑑みてなされたものであり、レーザ駆動回路を線形増幅範囲内で動作させる必要がある場合であっても、光信号の波形の劣化を抑えることができるレーザ駆動回路を提供することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係るレーザ駆動回路は、差動信号を受けて半導体レーザ素子の駆動電流を生成するレーザ駆動回路であって、互いに直列に接続された抵抗、トランジスタ、及び電流源をそれぞれ含む一対の直列回路と、一対の直列回路のトランジスタの他方の電流端子間にて互いに並列に接続された可変抵抗素子及び可変容量素子と、を有し、一対の直列回路それぞれのトランジスタの制御端子で差動信号を受け、トランジスタの一方の電流端子から駆動信号を出力する差動回路と、半導体レーザ素子のカソードに直列に接続されており、駆動信号を駆動電流に変換し、半導体レーザ素子に駆動電流を流す駆動回路と、を備える。
本発明によるレーザ駆動回路によれば、レーザ駆動回路を線形増幅範囲内で動作させる必要がある場合であっても、光信号の波形の劣化を抑えることができる。
[本願発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係るレーザ駆動回路は、差動信号を受けて半導体レーザ素子の駆動電流を生成するレーザ駆動回路であって、互いに直列に接続された抵抗、トランジスタ、及び電流源をそれぞれ含む一対の直列回路と、一対の直列回路のトランジスタの他方の電流端子間にて互いに並列に接続された可変抵抗素子及び可変容量素子と、を有し、一対の直列回路それぞれのトランジスタの制御端子で差動信号を受け、トランジスタの一方の電流端子から駆動信号を出力する差動回路と、半導体レーザ素子のカソードに直列に接続されており、駆動信号を駆動電流に変換し、半導体レーザ素子に駆動電流を流す駆動回路と、を備える。
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係るレーザ駆動回路は、差動信号を受けて半導体レーザ素子の駆動電流を生成するレーザ駆動回路であって、互いに直列に接続された抵抗、トランジスタ、及び電流源をそれぞれ含む一対の直列回路と、一対の直列回路のトランジスタの他方の電流端子間にて互いに並列に接続された可変抵抗素子及び可変容量素子と、を有し、一対の直列回路それぞれのトランジスタの制御端子で差動信号を受け、トランジスタの一方の電流端子から駆動信号を出力する差動回路と、半導体レーザ素子のカソードに直列に接続されており、駆動信号を駆動電流に変換し、半導体レーザ素子に駆動電流を流す駆動回路と、を備える。
このレーザ駆動回路において、差動信号(正相信号、逆相信号)が差動回路に入力されると、この差動信号は一対の直列回路それぞれに含まれるトランジスタを動作させる。そして、直列回路の抵抗に生じる電圧降下により、差動回路から駆動信号が出力される。これにより、差動信号に基づいて半導体レーザ素子を好適に駆動することができる。
また、このレーザ駆動回路では、差動回路に設けられた可変抵抗素子の抵抗値と電流源の電流値との積が大きくなるほど、トランジスタのトランスコンダクタンス利得が低下し、増幅率が小さくなる。逆に、上記積が小さくなるほど、トランジスタのトランスコンダクタンス利得が増加し、増幅率が大きくなる。このように、可変抵抗素子の抵抗値と電流源の電流値との積を変化させることにより、差動回路の増幅率を、差動信号の振幅に応じた適切な大きさに調整することができる。
また、このレーザ駆動回路では、差動信号の周波数が高くなるほど、可変容量素子の作用により、一方の直列回路のトランジスタの他方の電流端子と、他方の直列回路のトランジスタの他方の電流端子との間のインピーダンスが低下する。従って、差動回路の周波数特性は、或る周波数ωp1までは利得が一定若しくは増加し、或る周波数ωp2を境に利得が減少に転じるような特性となる。そして、周波数ωp2は、直列回路におけるトランジスタのトランスコンダクタンスが大きいほど大きくなる。例えば、差動信号がHighレベルからLowレベルに立ち下がるとき、逆相信号はLowレベルからHighレベルへの立ち上がりとなるので、逆相信号を入力する直列回路のトランジスタを流れる電流が大きくなり、トランスコンダクタンスが大きくなる。従って、上記周波数ωp2が大きくなり、利得の帯域が広くなるので、駆動電圧の立ち下がり時間を短くする作用が生じる。逆に、差動信号がLowレベルからHighレベルに立ち上がるとき、逆相信号はHighレベルからLowレベルへの立ち下がりとなるので、逆相信号を入力する直列回路のトランジスタを流れる電流が小さくなり、トランスコンダクタンスが小さくなる。従って、上記周波数ωp2が小さくなり、利得の帯域が狭くなるので、駆動電圧の立ち上がり時間を長くする作用が生じる。
ここで、上記のレーザ駆動回路では、駆動回路が、半導体レーザ素子のカソードに直列に接続されている。このような場合、順方向電流が小さいほど半導体レーザ素子における緩和振動周波数が減少し、利得の帯域が狭くなる。このことは、半導体レーザ素子を流れる電流の立ち上がり時間が長くなり、立ち下がり時間が短くなるように作用する。従って、上述した差動回路の特性と半導体レーザ素子の特性とを互いに相殺させ、光信号の立ち上がり速度と立ち下がり速度とを適切にバランスさせて、光信号の波形の劣化を抑えることができる。
上記のレーザ駆動回路では、可変抵抗素子がFETであり、該FETの電流端子間の抵抗値が、該FETの制御端子に与えられる第1の電圧によって設定され、可変容量素子がそれぞれの一端が互いに接続された2つのバラクタダイオードを有し、該2つのバラクタダイオードの他端間の静電容量が、該2つのバラクタダイオードの互いに接続された一端に与えられる第2の電圧によって設定されてもよい。これにより、可変抵抗素子及び可変容量素子を簡易に構成できる。
上記のレーザ駆動回路において、差動回路は、差動信号を線形増幅した信号を駆動信号として出力してもよい。これにより、例えば差動信号が多値振幅変調信号である場合など、レーザ駆動回路を線形動作範囲内で動作させる必要がある場合であっても、そのような差動信号に基づいて半導体レーザ素子を好適に駆動することができる。
上記のレーザ駆動回路において、駆動回路は、駆動信号を制御端子に受け、駆動信号に応じて半導体レーザ素子から一方の電流端子に駆動電流を引き込む駆動トランジスタを有してもよい。これにより、駆動回路を好適に構成できる。
上記のレーザ駆動回路において、差動信号に対する駆動信号の利得の周波数特性は、駆動信号がボトム値であるときの帯域が、駆動信号がピーク値であるときの帯域よりも広くてもよい。
上記のレーザ駆動回路は、参照電位を生成する参照電位回路と、一対の直列回路に直列に接続された別の可変抵抗素子、及び駆動信号の中間電位を検出する検出回路を有し、該別の可変抵抗素子によって中間電位を参照電位に一致させる調整回路とを更に備えてもよい。この場合、調整回路が、駆動信号の中間電位(駆動信号のHighレベルとLowレベルとの中間の電位。コモン電位ともいう)と参照電位との差が小さくなるように、別の可変抵抗素子の抵抗値を制御する。これにより、中間電位を一定値(参照電位)に保持できるので、駆動回路において多値振幅変調信号を好適に増幅することができる。この場合、参照電位は、駆動信号のボトム値が駆動トランジスタのベース・エミッタ間電圧よりも高くなるように設定されてもよい。
上記のレーザ駆動回路は、駆動回路に並列に接続され、駆動回路と共に半導体レーザ素子のカソードに接続されるバイアス電流源を更に備えてもよい。これにより、駆動回路を流れる電流量を低減し、駆動回路を高速に動作させることができる。
上記のレーザ駆動回路において、一対の直列回路は、ぞれぞれのトランジスタの制御端子で差動信号を受け、差動信号に応じて抵抗を流れる差動電流を増減させ、該差動電流によって抵抗に生じる電圧降下を駆動信号として出力してもよい。
[本願発明の実施形態の詳細]
本発明の実施形態に係るレーザ駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
本発明の実施形態に係るレーザ駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る光送信器1Aの内部構成の概略を示す。図1に示されるように、本実施形態の光送信器1Aは、筐体11と、それぞれ筐体11内に収容されたプリント基板12、フレキシブルプリント基板13、及び光送信用サブアセンブリ(Transmitter Optical SubAssembly;TOSA)14を備える。筐体11内において、プリント基板12とフレキシブルプリント基板13の一端側とは、端子17a〜17dを介して互いに電気的に接続されている。また、フレキシブルプリント基板13の他端側と光送信用サブアセンブリ14とは、端子18a〜18dを介して互いに電気的に接続されている。フレキシブルプリント基板13の内部において、端子17a〜17dと端子18a〜18dとは、配線19a〜19dを介してそれぞれ電気的に接続されている。
プリント基板12は、CDR15、カップリングコンデンサ16a及び16bを有する。CDR15は、光送信器1Aの外部から入力された差動信号対である正相側送信信号(以下、正相信号という)INP及び逆相側送信信号(以下、逆相信号という)INNを、一対の入力端子15a,15bより入力する。CDR15は、これら正相信号INP及び逆相信号INNの波形整形を行い、整形後の正相信号INP及び逆相信号INNを一対の出力端子15c,15dから出力する。CDR15の出力端子15c,15dは、カップリングコンデンサ16a及び16bの一方の電極にそれぞれ電気的に接続されている。カップリングコンデンサ16a及び16bの他方の電極は、端子17b,17cにそれぞれ電気的に接続されている。整形後の正相信号INP及び逆相信号INNは、端子17b,17c、配線19b,19c、及び端子18b,18cを介して、光送信用サブアセンブリ14のレーザ駆動回路22(後述)に提供される。なお、CDR15とレーザ駆動回路22とを結ぶ配線要素は、高周波信号を伝送するための伝送線路21を構成している。
端子17aは、プリント基板12に含まれる電源配線に接続されている。端子17a、配線19a及び端子18aを介して、光送信用サブアセンブリ14のレーザ駆動回路22に電源電圧が供給される。端子17dは、プリント基板12に含まれる基準電位線(GND線)に接続されている。端子17d、配線19d及び端子18dを介して、光送信用サブアセンブリ14のレーザ駆動回路22に基準電位が供給される。
光送信用サブアセンブリ14は、レーザ駆動回路22及びレーザダイオード(半導体レーザ素子)23を有する。レーザ駆動回路22は、レーザダイオード23を駆動する。具体的には、レーザ駆動回路22は、差動回路33、駆動回路35、調整回路38、及び参照電位回路37を含む。差動回路33は、例えばリニア・イコライザ(Continuous Time Linear Equalizer;CTLE)によって構成されており、端子18b,18cから正相信号INP及び逆相信号INNを受け、逆相信号INNに基づく駆動信号を生成する。駆動回路35は、レーザダイオード23に対して直列に接続されており、差動回路33からの駆動信号を受け、レーザダイオード23を駆動するための出力電流を駆動信号に基づいて生成する。調整回路38は、差動回路33から出力される駆動信号の中間電位(コモン電位)を、参照電位回路37により生成される参照電位に近づけることにより一定に保つ。なお、前述したように、レーザ駆動回路22は、端子18a,18dを介して電源電圧及びGND電位の提供を受ける。
レーザダイオード23は、レーザ駆動回路22の電源配線に電気的に接続されたアノードと、駆動回路35の出力端に電気的に接続されたカソードとを有する。そして、駆動回路35の出力端を流れる電流によって、レーザダイオード23において光信号Lsが生成される。生成された光信号Lsは、光送信用サブアセンブリ14に接続された光ファイバを通じて、光送信器1Aの外部へ出力される。
図2は、レーザ駆動回路22の回路図を示す。図2に示されるように、レーザ駆動回路22は、一対の終端抵抗31a,31bと、一対の入力側エミッタフォロワ回路32a,32bと、差動回路33と、出力側エミッタフォロワ回路34と、駆動回路35と、フィルタ回路36と、参照電位回路37と、調整回路38と、バイアス電流源39と、コンデンサ40とを有する。
終端抵抗31aは、端子18aから延びる電源配線30aと、端子18bから延びる正相信号INPの配線30bとの間に接続されている。終端抵抗31bは、電源配線30aと、端子18cから延びる逆相信号INNの配線30cとの間に接続されている。終端抵抗31a及び31bそれぞれは、正相信号配線30b及び逆相信号配線30cを介して到達した正相信号INP及び逆相信号INNのエネルギーを消費して各信号に含まれる高周波成分が反射するのを抑制するために設けられる。また、終端抵抗31a及び31bは、プリント基板12及びフレキシブルプリント基板13の伝送線路の特性インピーダンスと整合する為に、一例では50Ωといった抵抗値を有する。
入力側エミッタフォロワ回路32a,32bは、次段の差動回路33の入力容量負荷を正相信号配線30b及び逆相信号配線30cから分離して、正相信号INP及び逆相信号INNの電気的な反射を抑制するために設けられる。一例では、入力側エミッタフォロワ回路32aはトランジスタ32a1及び定電流源32a2を含む。トランジスタ32a1は、例えばnpn型のバイポーラトランジスタである。トランジスタ32a1の制御端子(ベース)は正相信号配線30bに接続され、一方の電流端子(コレクタ)は電源配線30aに接続され、他方の電流端子(エミッタ)は定電流源32a2の一端に接続されている。定電流源32a2の他端は、端子18dから延びる基準電位線30dに接続されている。入力側エミッタフォロワ回路32bもまた同様に、トランジスタ32b1及び定電流源32b2を含む。トランジスタ32b1は、例えばnpn型のバイポーラトランジスタである。トランジスタ32b1の制御端子(ベース)は逆相信号配線30cに接続され、一方の電流端子(コレクタ)は電源配線30aに接続され、他方の電流端子(エミッタ)は定電流源32b2の一端に接続されている。定電流源32b2の他端は基準電位線30dに接続されている。
差動回路33は、入力側エミッタフォロワ回路32a,32bから差動信号(正相信号INP及び逆相信号INN)を受けて、該差動信号を線形増幅した信号(駆動信号Vmod)を出力する。そのために、差動回路33は、互いに直列に接続された抵抗33c、トランジスタ33a、及び電流源33eを含む直列回路と、抵抗33d、トランジスタ33b、及び電流源33fを含む直列回路とが互いに並列接続されてなる並列回路を有する。電流源33e,33fは、それぞれが属する各直列回路を流れる電流量を規定する。一例では、電流源33e,33fによって規定される各電流量は互いに等しい。トランジスタ33a,33bは、例えばnpn型のバイポーラトランジスタである。
具体的には、トランジスタ33aの制御端子(ベース)は、入力側エミッタフォロワ回路32aの出力端、すなわちトランジスタ32a1の他方の電流端子(エミッタ)と定電流源32a2との間のノードに接続されており、入力側エミッタフォロワ回路32aを経た正相信号INPを受ける。また、トランジスタ33bの制御端子(ベース)は、入力側エミッタフォロワ回路32bの出力端、すなわちトランジスタ32b1の他方の電流端子(エミッタ)と定電流源32b2との間のノードに接続されており、入力側エミッタフォロワ回路32bを経た逆相信号INNを受ける。トランジスタ33a,33bの一方の電流端子(コレクタ)は、それぞれ抵抗33c,33dの各一端に接続されている。抵抗33c,33dの他端は互いに短絡されており、後述する調整回路38の可変抵抗素子(トランジスタ38a)を介して電源配線30aに接続されている。なお、一例では、抵抗33c、33dの抵抗値は互いに等しい。また、抵抗33c,33dの他端と電源配線30aとの間には、トランジスタ38aと並列に、バイパスコンデンサ33mが更に接続されている。これにより、抵抗33c,33dの他端は、交流的に電源配線30aに接地される。トランジスタ33a,33bの他方の電流端子(エミッタ)は、それぞれ電流源33e,33fの各一端に接続されるとともに、固定抵抗33gを介して互いに接続されている。電流源33e,33fの各他端は、基準電位線30dに接続されている。
差動回路33は、抵抗33dにおける電圧降下から生成される駆動信号Vmodを出力する。そのため、差動回路33の出力端は、トランジスタ33bの一方の電流端子(コレクタ)と抵抗33dとの間のノードN2に設定されている。なお、抵抗33cにおける電圧降下から、駆動信号Vmodと位相が180°異なる相補信号が生成される。
差動回路33は、互いに並列に接続された可変抵抗素子33h及び可変容量素子33kを更に有する。可変抵抗素子33h及び可変容量素子33kの一端は、一方の直列回路のトランジスタ33a及び電流源33eの間のノードN3に接続されており、他端は、他方の直列回路のトランジスタ33a及び電流源33eの間のノードN4に接続されている。可変抵抗素子33hは、例えばFETによって好適に構成され得る。その場合、FETの電流端子間の抵抗値は、FETの制御端子に与えられる電圧(第1の電圧)によって任意に設定される。本実施形態では、FETの制御端子は可変電圧源41aに接続されている。なお、FETのソースがノードN3に、ドレインがノードN4にそれぞれ接続されてもよく、その逆でもよい。
可変容量素子33kは、ノードN3とノードN4との間において、可変抵抗素子33hに対して並列に接続されている。可変容量素子33kは、例えばバラクタダイオードによって好適に構成され得る。例えば、可変容量素子33kは、それぞれの一端が互いに接続された2つのバラクタダイオードを有してもよい。その場合、該2つのバラクタダイオードの他端間の静電容量が、該2つのバラクタダイオードの互いに接続された一端に与えられる電圧(第2の電圧)によって設定される。
本実施形態の可変容量素子33kは、2つのFET33i,33jがバラクタダイオードを構成するように接続されて成る。具体的には、FET33iのゲートがノードN3に接続され、FET33iのソース及びドレインが、互いに短絡されるとともに可変電圧源41bに接続されている。同様に、FET33jのゲートがノードN4に接続され、FET33jのソース及びドレインが、互いに短絡されるとともに可変電圧源41bに接続されている。可変電圧源41bの電圧(第2の電圧)を制御することにより、ノードN3とノードN4との間の容量値を変更できる。
出力側エミッタフォロワ回路34は、次段の駆動回路35の入力容量負荷を差動回路33の出力端から分離する。一例では、出力側エミッタフォロワ回路34はトランジスタ34a及び定電流源34bを含む。トランジスタ34aは、例えばnpn型のバイポーラトランジスタである。トランジスタ34aの制御端子(ベース)は、差動回路33の出力端すなわちノードN2に接続されている。トランジスタ34aの一方の電流端子(コレクタ)は電源配線30aに接続され、他方の電流端子(エミッタ)は定電流源34bの一端に接続されている。定電流源34bの他端は基準電位線30dに接続されている。
駆動回路35は、レーザダイオード23のカソード側においてレーザダイオード23と直列に接続され、駆動信号Vmodを駆動電流に変換し、レーザダイオード23に駆動電流を流す。一例では、駆動回路35は、駆動信号Vmodを制御端子に受け、駆動信号Vmodに応じてレーザダイオード23から一方の電流端子に駆動電流を引き込む駆動トランジスタ35aと、駆動トランジスタ35aに対して直列に接続された負帰還のための抵抗35bとを含む。駆動トランジスタ35aは、例えばnpn型のバイポーラトランジスタである。駆動トランジスタ35aの制御端子(ベース)はトランジスタ34aの他方の電流端子(エミッタ)と定電流源34bとの間のノードに接続され、駆動トランジスタ35aの一方の電流端子(コレクタ)すなわち駆動回路35の出力端子はレーザダイオード23のカソードに接続され、他方の電流端子(エミッタ)は抵抗35bを介して基準電位線30dに接続されている。抵抗35bは、駆動トランジスタ35aの入出力特性を線形化する。
フィルタ回路36は、レーザダイオード23に対して並列に、且つ駆動回路35に対して直列に接続されている。一例では、フィルタ回路36は抵抗36a及びコンデンサ36bを含む。抵抗36aの一端は電源配線30aに接続され、他端はコンデンサ36bの一方の電極に接続されている。コンデンサ36bの他方の電極は、レーザダイオード23のカソードと駆動トランジスタ35aとの間のノードに接続されている。なお、フィルタ回路36は、上述の抵抗36aとコンデンサ36bとの位置を互いに入れ替えて構成されてもよい。
バイアス電流源39は、レーザダイオード23のカソード側においてレーザダイオード23と直列に接続されるとともに、駆動回路35と並列に接続されている。バイアス電流源39は、レーザダイオード23に対し、直流のバイアス電流を供給する。このバイアス電流の大きさをIbiasとし、駆動回路35の出力電流の大きさをIoutとしたとき、レーザダイオード23を流れる電流の大きさはIbias+Ioutとなる。
コンデンサ40の一方の電極は電源配線30aに接続され、他方の電極は基準電位線30dに接続されている。コンデンサ40は、駆動回路35およびレーザダイオード23を流れる電流の高周波成分が基準電位線30dへ戻るための経路を構成する。
参照電位回路37は、参照電位Vtgtを生成する。一例では、参照電位回路37は、可変電流源37aと、駆動トランジスタ35a及びトランジスタ34aをそれぞれ模擬するダイオード接続トランジスタ37b及び37cと、抵抗35bを模擬する抵抗37dとを有する。可変電流源37a、ダイオード接続トランジスタ37b及び37c、並びに抵抗37dは、電源配線30aと基準電位線30dとの間において互いに直列に接続されている。参照電位Vtgtは、ダイオード接続トランジスタ37b及び37c、並びに抵抗37dにおける降下電圧を含んで生成され、可変電流源37aとトランジスタ37bとの間のノードから出力される。ダイオード接続トランジスタ37bとしてはトランジスタ34aと同一の電気的特性を有するものが用いられ、ダイオード接続トランジスタ37cとしては駆動トランジスタ35aと同一の電気的特性を有するものが用いられる。ここでいう電気的特性とは、ベース電圧(ベース−エミッタ間電圧)に対するベース電流(ベース−エミッタ間電流)や、特定のベース電流(ベース−エミッタ間電流)のときのコレクタ電圧に対するコレクタ電流といった、特にバイポーラトランジスタとしての基本的な電気的特性を意味する。なお、例えば、ダイオード接続トランジスタ37bとトランジスタ34aとは、サイズが互いに等しい場合にほぼ同じ電気的特性を有することが好ましいが、後述するように、実際に使用されるときのそれぞれのトランジスタのサイズは、可変電流源37aによって供給される電流の大きさに応じて決定される。或るトランジスタが或るトランジスタを模擬するとは、それら2つのトランジスタの間において、それぞれの特性にそのような同一性あるいは類似性があることを意味する。
調整回路38は、可変抵抗素子(トランジスタ)38a、オペアンプ38b、抵抗38c及び38dを含む。トランジスタ38aは、差動回路33を構成する並列回路と直列に接続された可変抵抗の一例である。トランジスタ38aは、例えばpMOS型のFETである。これにより、可変抵抗を簡易な構成により実現できる。トランジスタ38aの制御端子(ゲート)はオペアンプ38bの出力端に接続され、一方の電流端子(ドレイン)は電源配線30aに接続され、他方の電流端子(ソース)は差動回路33の一対の抵抗33c,33dの他端に接続されている。このトランジスタ38aの一方の電流端子(ドレイン)と他方の電流端子(ソース)との間の抵抗値は、オペアンプ38bからの出力電圧に応じて変化する。
抵抗38c及び38dは、トランジスタ33aのコレクタ電位と、トランジスタ33bのコレクタ電位との中間電位を検出する検出回路を構成する。2つの抵抗38c及び38dの各一端は互いに短絡されており、これら一端間のノードはオペアンプ38bの非反転入力端に接続されている。そして、抵抗38cの他端は、トランジスタ33aと抵抗33cとの間のノードN1に接続されており、トランジスタ33aの一方の電流端子(コレクタ)と同電位となる。また、抵抗38dの他端は、トランジスタ33bと抵抗33dとの間のノードN2に接続されており、トランジスタ33bの一方の電流端子(コレクタ)と同電位となる。抵抗38c,38dの抵抗値が互いに等しい場合、オペアンプ38bの非反転入力端には、トランジスタ33aのコレクタ電位と、トランジスタ33bのコレクタ電位との中間の電位(すなわち駆動信号VmodのHighレベルとLowレベルとの中間の電位Vcom)が入力される。この中間の電位VcomはノードN1とノードN2とに出力される差動信号の平均値と一致し、時間に対して常に一定であり、コモン電位と呼ばれる。なお、差動信号がPAM−4信号の場合でも、それぞれの隣接するシンボル(論理レベル)間が均等であり、各シンボルの発生割合が等しい場合には、中間電位(コモン電位)はピーク値(最大シンボル)とボトム値(最小シンボル)との平均値となる。抵抗38c,38dの値は、例えば10kΩである。また、オペアンプ38bの反転入力端には、参照電位Vtgtが入力される。このような回路構成により、調整回路38は、オペアンプ38bに入力される中間電位Vcomと参照電位Vtgtとが一致するように、トランジスタ38aの両電流端子間の抵抗値を制御する。一般的にオペアンプのオープンループ利得は105以上であり、実施において、中間電位Vcomが参照電位Vtgtにほぼ等しくなるように調整回路を構成することができる。なお、参照電位Vtgtは、駆動信号Vmodのボトム値が駆動トランジスタ35aのベース・エミッタ間電圧よりも高くなるように設定されることが好ましい。
以上に説明した、本実施形態のレーザ駆動回路22の動作を説明する。多値信号(例えばPAM−4信号)を含む差動信号(正相信号INP及び逆相信号INN)は、CDR15及びカップリングコンデンサ16a,16bを通過したのち、レーザ駆動回路22の入力側エミッタフォロワ回路32a,32bにそれぞれ入力される。これらの電流増幅率は、定電流源32a2,32b2により設定される電流の大きさによって定まり、電圧増幅率はほぼ1倍となる。従って、正相信号INPおよび逆相信号INNは、振幅はそのままでトランジスタ32a1、32b1のベース−エミッタ間電圧分だけレベルシフトされ、それぞれの入力側エミッタフォロワ回路から出力される。
レベルシフト後の正相信号INPは、トランジスタ33aのオン/オフを切り替える。また、増幅後の逆相信号INNは、トランジスタ33aに対して相補的なタイミングでトランジスタ33bのオン/オフを切り替える。トランジスタ33aがオフ状態且つトランジスタ33bがオン状態になると、電流源33e、33fによって規定される電流が抵抗33d及びトランジスタ33bを流れ、抵抗33dにおいて電圧降下が生じ、ノードN2の電位が低下する。逆に、トランジスタ33aがオン状態且つトランジスタ33bがオフ状態になると、電流源33e、33fによって規定される電流が抵抗33c及びトランジスタ33aを流れ、抵抗33cにおいて電圧降下が生じ、ノードN1の電位が低下するとともに、ノードN2の電位は上昇する。このように、ノードN2の電位は、トランジスタ33a,33bの動作に応じて上昇と下降とを繰り返し、その信号論理は、正相信号INPの論理と同じとなる。このようなノードN2の電位が、駆動信号Vmodとして差動回路33から出力される。
なお、トランジスタ33a及び33bは、一方がオンするときには他方がオフし、一方がオフするときには他方がオンするというように互いに相補的に動作する。その相補動作は、正相信号INPおよび逆相信号INNのそれぞれの電位の大小関係によって決まる。すなわち、正相信号INPの電位が逆相信号INNの電位よりも高いときにはトランジスタ33aがオンするとともにトランジスタ33bはオフし、逆に、正相信号INPの電位が逆相信号INNの電位よりも低いときにはトランジスタ33aがオフするとともにトランジスタ33bはオンする。
本実施形態では、差動信号(正相信号INP及び逆相信号INN)は線形増幅範囲内の振幅を有するので、駆動信号Vmodの振幅は、差動信号の振幅に比例する大きさとなる。なお、差動信号がPAM−4の場合、振幅方向に4つの論理レベル(シンボル)を有するために、振幅の大きさは3種類となる。すなわち、最小シンボル(ボトム値)と最大シンボル(ピーク値)との間を信号が遷移するときの振幅(これが振幅の最大値となる)、隣接する2つのシンボル間を信号が遷移するときの振幅(これが振幅の最小値となる)、および或るシンボルとそのシンボルから2つ離れたシンボルとの間を信号が遷移するときの振幅(これは、振幅の最大値と振幅の最小値との間の中間の値となる)が存在する。線形増幅動作において、それぞれの大きさの振幅が同じ値(増幅率)で互いの相対的な比率を保ったまま増幅されて駆動電圧として出力される。
差動回路33から出力された駆動信号Vmodは、出力側エミッタフォロワ回路34に入力される。これにより、出力側エミッタフォロワ回路34からは増幅(レベルシフト)された駆動信号Vmodが出力される。その電流増幅率は、定電流源34bにより設定される電流の大きさによって定まり、電圧増幅率はほぼ1倍となる。従って、駆動信号Vmodは、振幅はそのままでトランジスタ34aのベース−エミッタ間電圧分だけレベルシフトされて出力側エミッタフォロワ回路34から出力される。
増幅された駆動信号Vmodは、駆動回路35の駆動トランジスタ35aのオン/オフを切り替える。駆動トランジスタ35aがオン状態になると、出力電流Ioutが増えてHighレベルとなり、レーザダイオード23を流れる電流量が増加し、レーザダイオード23の発光量(光出力パワー)はHighレベルとなる。また、駆動トランジスタ35aがオフ状態になると、出力電流Ioutが減ってLowレベルとなり、レーザダイオード23を流れる電流量が減少し、レーザダイオード23の発光量はLowレベルとなる。このような変調動作により、レーザダイオード23から差動信号に対応する光信号Lsが出力される。なお、駆動トランジスタ35aの制御端子に入力される駆動信号Vmodは、多値信号が歪まないように、多値信号の最大振幅の1/2以上の電圧を直流バイアス成分(すなわち中間電位Vcom)として含む。この直流バイアス成分は、前述したように参照電位Vtgtにより調整され得る。参照電位Vtgtは、駆動信号Vmodのボトム値が駆動トランジスタ35aのベース・エミッタ間電圧よりも高くなるように設定されることが好ましい。
また、上記の動作の際、フィルタ回路36は、レーザダイオード23を流れる電流に対し、高周波且つ交流的なダンピングを付与する。すなわち、フィルタ回路36は、高周波成分をバイパスし、レーザダイオード23を流れる電流の周波数特性を補正し、最適な光波形を得るために用いられる。フィルタ回路36の構成や、フィルタ回路36のキャパシタ及び抵抗等の回路定数は、レーザダイオード23が有する緩和振動周波数等の動的な特性を考慮して決められる。
図3のグラフG11は、レーザダイオード23を流れる電流(レーザ電流)の大きさと、レーザダイオード23の発光量(光出力パワー)との関係を示す。また、図3のグラフG12は、入力される差動信号がPAM−4信号である場合の、光出力波形の例を示す。図3に示されるように、レーザ電流の大きさが或る閾値を超えるまでは、レーザダイオード23の発光量は僅かである。そして、レーザ電流の大きさが或る閾値電流Ithを超えると、レーザ発振が生じ、レーザダイオード23の発光量はレーザ電流の大きさに比例して増大する。なお、図3は駆動回路によるレーザダイオード23の駆動動作を説明するための模式的な図であって、実際には発光量とレーザ電流とは比例しない場合がある。
また、図3には、3本の矢印A1〜A3が示されている。矢印A1はバイアス電流Ibiasの大きさを表す。矢印A2は出力電流Ioutの直流成分Iout(DC)の大きさを示しており、矢印A3は出力電流Ioutの変調成分Iout(mod)の変動範囲を示している。すなわち、駆動回路35を流れる出力電流Ioutは、Iout=Iout(DC)+Iout(mod)と表され、変調成分Iout(mod)の振幅(peak to peak値)をImodとすると、変調成分Iout(mod)の変動範囲は、次の数式によって表される。
−Imod/2 ≦ Iout(mod) ≦ Imod/2
従って、光出力波形の歪みを抑えるためには、直流成分Iout(DC)及び振幅Imodは次式を満たす必要がある。
Iout(DC) ≧ Imod/2
なお、レーザ電流ILD及び平均光出力パワーPaveは、それぞれ下記の式によって表される。以下の式において、SLDはグラフG11の比例係数(傾き)である。
ILD=Ibias+Iout=Ibias+Iout(DC)+Iout(mod)
Pave=SLD(Ibias+Iout(DC)−Ith)
−Imod/2 ≦ Iout(mod) ≦ Imod/2
従って、光出力波形の歪みを抑えるためには、直流成分Iout(DC)及び振幅Imodは次式を満たす必要がある。
Iout(DC) ≧ Imod/2
なお、レーザ電流ILD及び平均光出力パワーPaveは、それぞれ下記の式によって表される。以下の式において、SLDはグラフG11の比例係数(傾き)である。
ILD=Ibias+Iout=Ibias+Iout(DC)+Iout(mod)
Pave=SLD(Ibias+Iout(DC)−Ith)
ここで、本実施形態の差動回路33の動作について詳細に説明する。前述したように、差動回路33に入力される差動信号(正相信号INP及び逆相信号INN)の信号振幅は、差動回路33の線形増幅範囲内に設定される。図4は、差動信号電圧(正相信号INPの電圧と逆相信号INNの電圧との差)と、トランジスタ33a,33bのコレクタ電流(規格化値)との関係を示すグラフである。ここで、固定抵抗33g及び可変抵抗素子33hの合成抵抗値をREXとし、電流源33eの電流値をIdとしたとき、図中に示されるグラフG21〜G26は、REXとIdとの積VREXがそれぞれ0mV,50mV,100mV,150mV,200mV,及び250mVである場合の、トランジスタ33aのコレクタ電流と差動信号電圧との関係を表す。また、グラフG31〜G36は、積VREXがそれぞれ0mV,50mV,100mV,150mV,200mV,及び250mVである場合の、トランジスタ33aのコレクタ電流と差動信号電圧との関係を表す。
図4に示されるように、積VREXが大きくなると、トランスコンダクタンス利得の減少とともに比例定数が低下する。言い換えれば、積VREXが大きいほど増幅率が小さく、積VREXが小さいほど増幅率が大きい。例えば、差動信号電圧の振幅を600mVppd以下と設定した場合、150mV以上のVREXを確保すれば、所定の線形性(完全スイッチング状態から20%バックオフ)を保つことができる。
ここで、差動回路33の利得(ゲイン)の周波数特性について説明する。差動回路33のゲインA(s)は、次の数式によって表される。但し、gmはトランジスタ33a,33bのトランスコンダクタンス、CCはノードN2に寄生する寄生容量値、RCは抵抗33cの抵抗値、REは固定抵抗33gの抵抗値、REXは固定抵抗33g及び可変抵抗素子33hの合成抵抗値、CEX=CE/2(CEはバラクタダイオード33i,33jそれぞれの容量値)である。
また、図5は、上の数式によって表される差動回路33の利得(ゲイン)の周波数特性を表すグラフである。図5において、横軸は周波数、縦軸は差動回路33の利得を示している。図5に示されるように、差動回路33のゲインは、ゼロ点周波数ωzまでは一定であり、ゼロ点周波数ωzを超えると上昇し、第1の極周波数ωp1(>ωz1)から第2の極周波数ωp2(>ωp1)までの区間では再び一定となる。そして、第2の極周波数ωp2を超えると、周波数の増加に従ってゲインは次第に減少する。これは、低周波領域ではノードN3とノードN4との間のインピーダンスは固定抵抗33g及び可変抵抗素子33hの合成抵抗によって定まるが、高周波領域では、可変容量素子33kによって該インピーダンスが低下することに因る。上の数式から、ゼロ点周波数ωz、第1の極周波数ωp1、及び第2の極周波数ωp2の値は以下の数式によってそれぞれ求められる。
なお、一例では、RC=REX=75Ω、RE=8Ω、gm=0.125、CEX=80fF、CC=45fFとして、ωz=26.5GHz、ωp1=47GHz、ωp2=150GHzとなる。
なお、一例では、RC=REX=75Ω、RE=8Ω、gm=0.125、CEX=80fF、CC=45fFとして、ωz=26.5GHz、ωp1=47GHz、ωp2=150GHzとなる。
上の数式から明らかなように、第2の極周波数ωp2の値は、トランジスタ33a,33bのトランスコンダクタンスgmにほぼ比例する。従って、トランジスタ33a,33bを流れる電流量が増すと、トランスコンダクタンスgmが増大するので、第2の極周波数ωp2が大きくなり、差動回路33の利得の帯域が広がる。逆に、トランジスタ33a,33bを流れる電流量が減ると、トランスコンダクタンスgmが減少するので、第2の極周波数ωp2が小さくなりゼロ点周波数ωzに近づく。故に、差動回路33の利得の帯域が狭くなる。
以下の説明において、主に差動信号がHighレベルあるいはLowレベルの場合について説明するが、これは差動信号を二値信号としてのみ考えている訳では無く、例えば、差動信号がPAM−4信号の場合にHighレベルを最大シンボル(ピーク値)、Lowレベルを最小シンボル(ボトム値)としても、本実施形態のレーザ駆動回路の動作は基本的に同じとなる。
差動回路33を構成するトランジスタ33bのコレクタ電流は、差動信号がHighレベル(すなわち逆相信号INNがLowレベル)のときに小さくなり、差動信号がLowレベル(すなわち逆相信号INNがHighレベル)のときに大きくなる。従って、トランジスタ33bのコレクタ側に位置するノードN2の電位が入力されるトランジスタ34aでは、差動信号がHighレベルのときにベース電位が大きくなり、差動信号がLowレベルのときにベース電位が小さくなる。
このことから、トランジスタ34aのベース電位がHighレベルに変動する際(すなわち発光時)には、トランジスタ33bのコレクタ電流が減少するので、トランジスタ33bのトランスコンダクタンスgmが小さくなる。従って、差動回路33の利得A(s)の帯域が狭くなり、トランジスタ34aのベース電位は緩やかに変動する。また、トランジスタ34aのベース電位がLowレベルに変動する際(すなわち消光時)には、トランジスタ33bのコレクタ電流が大きくなるので、トランジスタ33bのトランスコンダクタンスgmが大きくなる。従って、差動回路33の利得A(s)の帯域が広くなり、トランジスタ34aのベース電位は急速に変動する。更に、ピーキング量も大きくなるため、オーバーシュートが生じ易くなる。
差動回路33が上記のような特性を有するのに対し、レーザダイオード23は、以下に説明するような特性を有する。すなわち、本実施形態の駆動回路35は、レーザダイオード23のカソード側に直列に接続されている。従って、レーザダイオード23のアノードが電源配線30aに接続される。そして、レーザダイオード23においては、順方向電流が小さいほど緩和振動周波数が減少する。言い換えれば、出力電流IoutがLowレベルに変動する際には緩和振動周波数が小さくなり、利得の帯域が狭くなる。また、出力電流IoutがHighレベルに変動する際には緩和振動周波数が大きくなり、利得の帯域が広くなる。
このように、本実施形態では、差動信号がHighレベルに変動する際(すなわち出力電流IoutがHighレベルに変動する際)に、差動回路33の利得の帯域が狭くなり、その一方でレーザダイオード23の利得の帯域が広くなる。また、差動信号がLowレベルに変動する際(すなわち出力電流IoutがLowレベルに変動する際)に、差動回路33の利得の帯域が広くなり、その一方でレーザダイオード23の利得の帯域が狭くなる。従って、差動回路33の利得特性とレーザダイオード23の利得特性とが互いに相殺し合い、Highレベル変動時の利得特性と、Lowレベル変動時の利得特性とを互いにバランスさせることができる。故に、光信号Lsの立ち上がり速度と立ち下がり速度とを適切にバランスさせて、光信号Lsの波形の劣化を抑えることができる。
図6〜図8は、上述した本実施形態の効果を視覚的に説明するためのグラフである。図6は、本実施形態のレーザ駆動回路22における(a)差動回路33単独での周波数−利得特性、(b)レーザダイオード23単独での周波数−利得特性、及び(c)差動回路33とレーザダイオード23とを組み合わせた周波数−利得特性、をそれぞれ示す。また、図7は、第1の比較例として、差動回路33に固定抵抗33g、可変抵抗素子33h、及び可変容量素子33kを備えない場合の(a)差動回路単独での周波数−利得特性、(b)レーザダイオード23単独での周波数−利得特性、及び(c)差動回路とレーザダイオード23とを組み合わせた周波数−利得特性、をそれぞれ示す。また、図8は、第2の比較例として、駆動回路の出力端がレーザダイオード23のアノード側に接続された(すなわち、駆動回路がレーザダイオード23と並列に接続された)場合の(a)差動回路33単独での周波数−利得特性、(b)レーザダイオード23単独での周波数−利得特性、及び(c)差動回路33とレーザダイオード23とを組み合わせた周波数−利得特性、をそれぞれ示す。なお、これらの各図において、実線はHighレベルへの遷移時(発光時)の特性を示し、破線はLowレベルへの遷移時(消光時)の特性を示す。
本実施形態のレーザ駆動回路22では、差動回路33に固定抵抗33g、可変抵抗素子33h、及び可変容量素子33kが設けられたことにより、図6(a)に示されるように、発光時、消光時共に高周波領域においてピーキングが生じ、利得の帯域が広くなる。そして、特に消光時において大きなピーキング及び広帯域特性が得られる。また、レーザダイオード23の特性としては、前述したように、レーザ電流が大きいほど緩和振動周波数が大きくなり、ピーキング量が減少する。従って、レーザダイオード23のカソード側に駆動回路35が直列に接続された場合、図6(b)に示されるように、発光時の方が消光時よりも広帯域となり、ピーキングが小さくなる。従って、レーザ駆動回路22とレーザダイオード23とを組み合わせた場合、その総合的な周波数特性としては、図6(c)に示されるように、発光時及び消光時の双方において、差動回路33の特性とレーザダイオード23の特性が互いに相殺され、バランスされる。これにより、発光時と消光時とで帯域差が小さく抑えられる。なお、実際には、消光時には発光時と較べて僅かに狭帯域となる。
これに対し、第1の比較例のように固定抵抗33g、可変抵抗素子33h、及び可変容量素子33kを備えない場合には、高周波領域においてピーキングが生じない。このため、トランジスタ33bでは電流が多く流れるほど帯域が広くなるので、図7(a)に示されるように、消光時に広帯域となり、発光時に狭帯域となるが、図6(a)と比較すると、発光時、消光時共に帯域は狭い。また、図7(b)に示されるレーザダイオード23の特性は、図6(b)に示された特性と同一である。従って、このレーザ駆動回路とレーザダイオード23とを組み合わせた場合、その総合的な周波数特性としては、図7(c)に示されるように、発光時及び消光時の双方において、図6(c)に示された特性よりも狭帯域となる。
また、第2の比較例のように駆動回路がレーザダイオード23のアノード側に接続されている場合、図8(a)に示されるように、発光時、消光時共に高周波領域においてピーキングが生じ、利得の帯域が広くなる。そして、特に発光時において大きなピーキング及び広帯域特性が得られる。また、図8(b)に示されるレーザダイオード23の特性は、図6(b)に示された特性と同一である。従って、レーザ駆動回路22とレーザダイオード23とを組み合わせた場合、その総合的な周波数特性としては、図8(c)に示されるように、発光時において非常に広帯域となり、消光時には狭帯域となる。従って、本実施形態の場合(図6(c))と比較して、発光時と消光時とで帯域差が極めて大きくなってしまう。すなわち、バランスが悪くなり、悪い方の特性に制限されて光信号の信号波形が劣化してしまう。
続いて、上述した本実施形態の効果を、図9〜図11に示された信号波形を参照しながら説明する。図9は本実施形態のレーザ駆動回路22、図10は前述した第1の比較例、図11は前述した第2の比較例による、信号波形(アイパターン)をそれぞれ示す。各図において、(a)は入力差動信号(PAM−4信号)、(b)は差動回路33から出力される駆動信号Vmod、(c)は駆動トランジスタ35aのベース電圧、(d)はレーザ電流ILD、及び(e)は光信号(但し縦軸は光信号強度に対応する電圧値)、のアイパターンをそれぞれ示す。
前述したように、レーザ駆動回路22に入力される差動信号のアイ開口は、プリント基板12、フレキシブルプリント基板13、カップリングコンデンサ16a,16b等において生じる高周波損失の影響を受けて劣化する。第1の比較例では固定抵抗33g、可変抵抗素子33h、及び可変容量素子33kが設けられないので、図10(b)に示されるように、差動回路からの出力(駆動信号Vmod)は、入力差動信号とほぼ同じ形となる。更に、図10(c)に示されるように、駆動トランジスタ35aのベース電圧も入力差動信号とほぼ同じ形となる。このため、図10(d)に示されるレーザ電流ILDは、レーザダイオード23の電気帯域の影響を受けてフィルタリングされ、アイ開口が潰れてしまう。なお、このレーザ電流ILDがレーザダイオード23を流れた際に生じる光信号の強度波形(図10(e))では、辛うじてPAM−4信号のアイ開口が得られている。このアイ開口は、レーザダイオード23自体が有する緩和振動によるピーキングによって形成される。
また、第2の比較例では、差動回路33に固定抵抗33g、可変抵抗素子33h、及び可変容量素子33kが設けられることにより、図11(b)に示されるように、差動回路33からの出力(駆動信号Vmod)におけるPAM−4信号波形は大きく改善する。図11(c)に示されるように、駆動トランジスタ35aのベース電圧においても、駆動信号Vmodとほぼ同じ形が得られる。しかしながら、駆動回路がレーザダイオード23のアノード側に接続されているので、図11(d)に示されるように、レーザ電流ILDの波形は、発光側への立ち上がりが速く、消光側への立ち下がりが遅い波形となる。その結果、図11(e)に示されるように、光信号波形は、立ち上がりが速く、立ち下がりが遅い非対称なPAM−4信号波形となる。
通常、PAM4光波形を受信回路で判別する場合、各シンボル毎に最適な位相で判別するようなことはしない。そのため、全シンボルで同一位相(同一時刻)で判定しなければならず、アイ開口が非対称になっている波形では、特定のシンボルで誤り率が最良となるように調整しても、他のシンボルで誤り率が劣化してしまう結果、総合誤り率が低下してしまう問題がある。これは、それぞれのシンボルのアイ開口が横軸(時間)方向に揃っていないために生じる。
以上の比較例に対し、本実施形態のレーザ駆動回路22では、第2の比較例と同様に駆動信号VmodにおけるPAM−4信号波形が大きく改善するが(図9(b))、駆動回路35がレーザダイオード23のカソード側に直列に接続されているので、図9(d)に示されるように、レーザ電流ILDの発光側への立ち上がりの速さ、及び消光側への立ち下がりの遅さがそれぞれ緩和される。その結果、図9(e)に示されるように、光信号波形の立ち上がりの速さと立ち下がりの速さとのバランスが改善され、PAM−4信号波形の対称性が大きく改善される。また、アイ開口も改善し、図10(e)及び図11(e)と比べてS/N比の良い光波形が得られる。
以上に説明したように、本実施形態のレーザ駆動回路22によれば、差動回路33の特性とレーザダイオード23の特性とを互いに相殺させ、光信号Lsの立ち上がり速度と立ち下がり速度とを適切にバランスさせることにより、プリント基板12、フレキシブルプリント基板13、カップリングコンデンサ16a,16b等において生じる高周波損失の影響を抑制し、光信号Lsの波形の劣化を抑えることができる。
また、前述したように、本実施形態のレーザ駆動回路22では、駆動信号Vmodの振幅が、トランジスタ33a,33bの線形増幅動作によって、差動信号の振幅にほぼ比例する。これにより、例えば差動信号が多値信号(一例ではPAM−4信号)である場合など、レーザ駆動回路22を線形増幅範囲内で動作させる必要がある場合であっても、そのような差動信号に基づいてレーザダイオード23を好適に駆動することができる。
また、前述したように、本実施形態のレーザ駆動回路22では、差動回路33に設けられた可変抵抗素子33hのインピーダンスと電流源33e,33fの電流値との積VREXが大きくなるほど、トランジスタ33a,33bのトランスコンダクタンス利得が低下し、増幅率が小さくなる。逆に、積VREXが小さくなるほど、トランジスタ33a,33bのトランスコンダクタンス利得が増加し、増幅率が大きくなる。このように、積VREXを変化させることにより、差動回路33の増幅率を、差動信号の振幅に応じた適切な大きさに調整することができる。
また、本実施形態のように、可変容量素子33kはバラクタダイオード33i,33jによって構成されてもよい。これにより、容量値の制御が容易な可変容量素子33kを好適に実現することができる。
また、本実施形態のように、可変抵抗素子33hはFETによって構成されてもよい。これにより、抵抗値の制御が容易な可変抵抗素子33hを好適に実現することができる。
また、本実施形態のように、レーザ駆動回路22は、レーザダイオード23のカソード側においてレーザダイオード23と直列に接続されるとともに、駆動回路35と並列に接続されたバイアス電流源39を備えてもよい。これにより、駆動回路35を流れる電流量を低減し、駆動回路35を高速に動作させることができる。
ここで、駆動信号Vmodの中間電位(コモン電位)の安定化について説明する。PAM−4信号の入力に対して駆動トランジスタ35aを線形増幅させる為には、適切なバイアス電位を駆動トランジスタ35aのベースに与えることが望まれる。つまり、駆動トランジスタ35aのベース電位の平均値を保持するために、駆動信号Vmodの中間電位を適切な大きさに制御することが望まれる。また、駆動信号Vmodの中間電位は、電源配線30aの電圧変動の影響を受けないように制御されることが望まれる。そこで、本実施形態では、レーザ駆動回路22に参照電位回路37及び調整回路38が設けられている。調整回路38は、駆動信号Vmodの中間電位Vcomが参照電位Vtgtに一致するように、可変抵抗(トランジスタ38a)の抵抗値を制御する。
本実施形態の参照電位回路37は、可変電流源37aと、トランジスタ34aを模擬するダイオード接続トランジスタ37bと、駆動トランジスタ35aを模擬するダイオード接続トランジスタ37cと、抵抗35bを模擬する抵抗37dとが、電源配線30aと基準電位線30dとの間において互いに直列に接続されて成る。そして、参照電位Vtgtは、少なくともダイオード接続トランジスタ37b、37c及び抵抗37dにおける降下電圧を含んで生成される。このような参照電位回路37の構成によれば、駆動回路35の動作特性に合致した参照電位Vtgtを簡易な構成により発生させることができる。
一例では、参照電位回路37の可変電流源37aによって規定される電流量は、出力電流Ioutの直流電流成分Iout(DC)の1/m倍(mは実数。好ましくは、mは1より大きい)とされる。この場合、抵抗37dの抵抗値は抵抗35bのm倍とされる。これにより、ダイオード接続トランジスタ37cと抵抗37dとの間の電位Ve2を、駆動トランジスタ35aと抵抗35bとの間の電位Ve1に近づける(好ましくは、略等しくする)ことができる。
また、ダイオード接続トランジスタ37b,37cの電圧降下は、それぞれ対応するトランジスタ34a,35aの電圧降下と同程度となるが、厳密には僅かに異なる。その場合、可変電流源37aにより規定される電流量を微調整することにより、参照電位Vtgtを精度良く得ることができる。なお、トランジスタ34a,35a,37b,及び37cのベース−エミッタ間電圧Vbeがおおよそ一致しているとすると、参照電位Vtgtは、以下の数式(1)によって与えられる。
Vtgt≒2×Vbe+Iout(DC)/RE
≒2×Vbe+Iout(DC)/m’×m×RE ・・・(1)
Vtgt≒2×Vbe+Iout(DC)/RE
≒2×Vbe+Iout(DC)/m’×m×RE ・・・(1)
調整回路38において、駆動信号Vmodの中間電位Vcomがオペアンプ38bの非反転入力端子に入力され、上記の参照電位Vtgtがオペアンプ38bの反転入力端子に入力されると、オペアンプ38bは、これらの差電圧を増幅して出力する。この増幅された差電圧はトランジスタ38aの制御端子に入力される。pMOS型FETであるトランジスタ38aは、可変抵抗として3極管領域で動作する。すなわち、制御端子の電位(ゲート電位)が他方の電流端子(ソース)の電位に対して下がると、両電流端子間(ドレイン−ソース間)の抵抗値が低下し、駆動信号Vmodの中間電位Vcomが上昇する。逆に、制御端子の電位(ゲート電位)が他方の電流端子(ソース)の電位に対して上昇すると、両電流端子間(ドレイン−ソース間)の抵抗値が増加し、駆動信号Vmodの中間電位Vcomが低下する。このような中間電位Vcomの増減を利用することにより、中間電位Vcomを一定値(参照電位)に保つことができるので、駆動回路35において多値信号を歪ませること無く好適に増幅することができる。
本発明によるレーザ駆動回路は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態において、CDR15に代えて、NRZ(Non Return to Zero)信号から多値信号を生成する信号処理ICが設けられてもよい。また、上述した実施形態ではトランジスタ32a1,32b1,33a,33b,34a,35a,37b,37cとしてバイポーラトランジスタを例示しているが、これらのトランジスタは必要に応じて適宜FETに置き換えられてもよい。その場合、制御端子はゲート、一方の電流端子はドレイン、他方の電流端子はソースとなる。
1A…光送信器、11…筐体、12…プリント基板、13…フレキシブルプリント基板、14…光送信用サブアセンブリ、21…伝送線路、22…レーザ駆動回路、23…レーザダイオード、30a…電源配線、30b…正相信号配線、30c…逆相信号配線、30d…基準電位線、31a,31b…終端抵抗、32a,32b…入力側エミッタフォロワ回路、33…差動回路、33h…可変抵抗素子、33i,33j…バラクタダイオード、33k…可変容量素子、34…出力側エミッタフォロワ回路、35…駆動回路、36…フィルタ回路、37…参照電位回路、38…調整回路、39…バイアス電流源、40…コンデンサ、Ibias…バイアス電流、Iout…出力電流、Ls…光信号、N1〜N4…ノード、Vcom…中間電位、Vmod…駆動信号、Vtgt…参照電位。
Claims (9)
- 差動信号を受けて半導体レーザ素子の駆動電流を生成するレーザ駆動回路であって、
互いに直列に接続された抵抗、トランジスタ、及び電流源をそれぞれ含む一対の直列回路と、前記一対の直列回路の前記トランジスタの他方の電流端子間にて互いに並列に接続された可変抵抗素子及び可変容量素子と、を有し、前記一対の直列回路それぞれの前記トランジスタの制御端子で前記差動信号を受け、前記トランジスタの一方の電流端子から駆動信号を出力する差動回路と、
前記半導体レーザ素子のカソードに直列に接続されており、前記駆動信号を前記駆動電流に変換し、前記半導体レーザ素子に前記駆動電流を流す駆動回路と、
を備えるレーザ駆動回路。 - 前記可変抵抗素子はFETであり、該FETの電流端子間の抵抗値は、該FETの制御端子に与えられる第1の電圧によって設定され、
前記可変容量素子はそれぞれの一端が互いに接続された2つのバラクタダイオードを有し、該2つのバラクタダイオードの他端間の静電容量は、該2つのバラクタダイオードの互いに接続された前記一端に与えられる第2の電圧によって設定される、請求項1に記載のレーザ駆動回路。 - 前記差動回路は、前記差動信号を線形増幅した信号を前記駆動信号として出力する、請求項1または2に記載のレーザ駆動回路。
- 前記駆動回路は、前記駆動信号を制御端子に受け、前記駆動信号に応じて前記半導体レーザ素子から一方の電流端子に前記駆動電流を引き込む駆動トランジスタを有する、請求項1〜3のいずれか一項に記載のレーザ駆動回路。
- 前記差動信号に対する前記駆動信号の利得の周波数特性は、前記駆動信号がボトム値であるときの帯域が、前記駆動信号がピーク値であるときの帯域よりも広い、請求項1〜4のいずれか一項に記載のレーザ駆動回路。
- 参照電位を生成する参照電位回路と、
前記一対の直列回路に直列に接続された別の可変抵抗素子、及び前記駆動信号の中間電位を検出する検出回路を有し、該別の可変抵抗素子によって前記中間電位を前記参照電位に一致させる調整回路と、
を更に備える、請求項1〜5のいずれか一項に記載のレーザ駆動回路。 - 参照電位を生成する参照電位回路と、
前記一対の直列回路に直列に接続された別の可変抵抗素子、及び前記駆動信号の中間電位を検出する検出回路を有し、該別の可変抵抗素子によって前記中間電位を前記参照電位に一致させる調整回路と、を更に備え、
前記参照電位は、前記駆動信号のボトム値が前記駆動トランジスタのベース・エミッタ間電圧よりも高くなるように設定される、請求項4に記載のレーザ駆動回路。 - 前記駆動回路に並列に接続され、前記駆動回路と共に前記半導体レーザ素子のカソードに接続されるバイアス電流源を更に備える、請求項1〜7のいずれか一項に記載のレーザ駆動回路。
- 前記一対の直列回路は、ぞれぞれの前記トランジスタの制御端子で前記差動信号を受け、前記差動信号に応じて前記抵抗を流れる差動電流を増減させ、該差動電流によって前記抵抗に生じる電圧降下を前記駆動信号として出力する、請求項1〜8のいずれか一項に記載のレーザ駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143666A JP2017028043A (ja) | 2015-07-21 | 2015-07-21 | レーザ駆動回路 |
US15/208,310 US20170025816A1 (en) | 2015-07-21 | 2016-07-12 | Laser driver with variable resistor and variable capacitance element, and optical transmitter including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143666A JP2017028043A (ja) | 2015-07-21 | 2015-07-21 | レーザ駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017028043A true JP2017028043A (ja) | 2017-02-02 |
Family
ID=57836644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015143666A Pending JP2017028043A (ja) | 2015-07-21 | 2015-07-21 | レーザ駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170025816A1 (ja) |
JP (1) | JP2017028043A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018148976A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社三洋物産 | 遊技機 |
JP2020161594A (ja) * | 2019-03-26 | 2020-10-01 | 日本電信電話株式会社 | Dmlドライバ |
US11126017B2 (en) | 2019-11-07 | 2021-09-21 | Sumitomo Electric Industries, Ltd. | Driving circuit for optical device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10148464B1 (en) * | 2016-07-22 | 2018-12-04 | Adtran, Inc. | Systems and methods for equalizing a laser drive signal |
JP6981041B2 (ja) * | 2017-05-17 | 2021-12-15 | 富士通株式会社 | 駆動回路、これを用いた光送信モジュール及び光伝送装置 |
FR3067532B1 (fr) * | 2017-06-12 | 2019-06-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Emetteur a modulation m-pam pour systeme de communication optique sans fil |
US10505542B2 (en) * | 2018-03-20 | 2019-12-10 | Texas Instruments Incorporated | Integrated circuit with level shifter |
WO2019226705A1 (en) * | 2018-05-21 | 2019-11-28 | Macom Technology Solutions Holdings, Inc. | Apparatus and method for automated tuning of optical power, extinction ratio, and crossing of multi-channel eye diagrams simultaneously |
WO2020161769A1 (ja) * | 2019-02-04 | 2020-08-13 | 三菱電機株式会社 | レーザダイオード駆動回路及び通信装置 |
US11650436B2 (en) | 2019-09-06 | 2023-05-16 | Ii-Vi Delaware, Inc. | Optical communication device |
CN113193244B (zh) * | 2021-04-28 | 2022-09-20 | 歌尔股份有限公司 | 电池装置及头戴显示设备 |
CN117353825B (zh) * | 2023-12-04 | 2024-02-09 | 成都英思嘉半导体技术有限公司 | 集单端焊接fpc与驱动的高速光发射系统及控制方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5932209A (ja) * | 1982-08-16 | 1984-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
JPS63175510A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 半導体回路 |
JPH04345305A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | チューナ用半導体装置およびチューナ |
JP2000022256A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 光半導体素子駆動回路及び光送受信モジュール |
JP2009231362A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
JP2009290682A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 増幅器 |
US20100092184A1 (en) * | 2008-10-09 | 2010-04-15 | Finisar Corporation | Active Linear Amplifier Inside Transmitter Module |
JP2012074982A (ja) * | 2010-09-29 | 2012-04-12 | Hitachi Information & Communication Engineering Ltd | 通信装置 |
JP2013502189A (ja) * | 2009-08-14 | 2013-01-17 | クゥアルコム・インコーポレイテッド | 線形性を改善するために可変マッチング回路を有する増幅器 |
JP2013153087A (ja) * | 2012-01-25 | 2013-08-08 | Fujikura Ltd | Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法 |
US20130207722A1 (en) * | 2012-02-14 | 2013-08-15 | International Business Machines Corporation | Peaking amplifier with capacitively-coupled parallel input stages |
WO2014038239A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | 光通信モジュール、宅側装置および発光素子の制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3323070A (en) * | 1964-05-12 | 1967-05-30 | Tektronix Inc | Variable gain amplifier having constant frequency band pass |
EP0632583B1 (en) * | 1993-06-30 | 1997-09-03 | STMicroelectronics S.r.l. | Variable gain amplifier |
US5848044A (en) * | 1995-08-18 | 1998-12-08 | Kabushiki Kaisha Toshiba | Semiconductor laser driving circuit, semiconductor laser device, image recording apparatus, and optical disk apparatus |
JP3414382B2 (ja) * | 2001-01-09 | 2003-06-09 | 日本電気株式会社 | Pll回路及びその制御方法 |
US7804356B2 (en) * | 2008-04-21 | 2010-09-28 | Broadcom Corporation | Amplifier with automatic gain profile control and calibration |
-
2015
- 2015-07-21 JP JP2015143666A patent/JP2017028043A/ja active Pending
-
2016
- 2016-07-12 US US15/208,310 patent/US20170025816A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5932209A (ja) * | 1982-08-16 | 1984-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路 |
JPS63175510A (ja) * | 1987-01-16 | 1988-07-19 | Hitachi Ltd | 半導体回路 |
JPH04345305A (ja) * | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | チューナ用半導体装置およびチューナ |
JP2000022256A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 光半導体素子駆動回路及び光送受信モジュール |
JP2009231362A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
JP2009290682A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | 増幅器 |
US20100092184A1 (en) * | 2008-10-09 | 2010-04-15 | Finisar Corporation | Active Linear Amplifier Inside Transmitter Module |
JP2013502189A (ja) * | 2009-08-14 | 2013-01-17 | クゥアルコム・インコーポレイテッド | 線形性を改善するために可変マッチング回路を有する増幅器 |
JP2012074982A (ja) * | 2010-09-29 | 2012-04-12 | Hitachi Information & Communication Engineering Ltd | 通信装置 |
JP2013153087A (ja) * | 2012-01-25 | 2013-08-08 | Fujikura Ltd | Dc結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法 |
US20130207722A1 (en) * | 2012-02-14 | 2013-08-15 | International Business Machines Corporation | Peaking amplifier with capacitively-coupled parallel input stages |
WO2014038239A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | 光通信モジュール、宅側装置および発光素子の制御方法 |
Non-Patent Citations (2)
Title |
---|
BELFIORE, GUIDO ET AL.: "Design of a 56 Gbit/s 4-level pulse-amplitude-modulation inductor-less vertical-cavity surface-emitt", IET CIRCUITS, DEVICES & SYSTEMS, vol. Vol.9, Issue 3, JPN6019013299, 11 May 2015 (2015-05-11), pages 213 - 220, ISSN: 0004131645 * |
DAWEI, ZAI ET AL.: "Design of a 10 Gb/s Laser Diode Voltage Driver in 0.18 um CMOS technology", 2012 IEEE MTT-S INTERNATIONAL MICROWAVE WORKSHOP SERIES ON MILLIMETER WAVE WIRELESS TECHNOLOGY AND A, JPN6019013300, 18 September 2012 (2012-09-18), ISSN: 0004015818 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018148976A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社三洋物産 | 遊技機 |
JP2020161594A (ja) * | 2019-03-26 | 2020-10-01 | 日本電信電話株式会社 | Dmlドライバ |
JP7215282B2 (ja) | 2019-03-26 | 2023-01-31 | 日本電信電話株式会社 | Dmlドライバ |
US11126017B2 (en) | 2019-11-07 | 2021-09-21 | Sumitomo Electric Industries, Ltd. | Driving circuit for optical device |
Also Published As
Publication number | Publication date |
---|---|
US20170025816A1 (en) | 2017-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017028043A (ja) | レーザ駆動回路 | |
JP6413265B2 (ja) | 光変調器駆動回路 | |
US9161403B2 (en) | Driving circuit having a dummy load connected to one output node of a differential pair | |
JP5768551B2 (ja) | 外部変調型レーザ素子の駆動回路 | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
JP6405681B2 (ja) | 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ | |
US10484213B2 (en) | DC offset cancellation and crosspoint control circuit | |
US20070263685A1 (en) | Laser diode drive circuit | |
US9590741B2 (en) | Current-mode driver | |
KR101995872B1 (ko) | 선형 변조에 기초한 고속 광 통신용 led 드라이버 | |
KR20130126528A (ko) | 오디오 시스템 및 그 안에 클래스 d 증폭기를 가지는 집적 회로 칩 | |
US10642076B2 (en) | Drive circuit | |
US8358172B2 (en) | Peaking circuit, method for adjusting peaking circuit, differential amplifier installing peaking circuit, laser diode driving circuit installing peaking circuit, and data processing unit installing peaking circuit | |
JP2015211376A (ja) | 受信回路 | |
US9496963B2 (en) | Current-mode driver with built-in continuous-time linear equalization | |
JP6582640B2 (ja) | レーザ駆動回路 | |
US20100102884A1 (en) | Driver circuit and driver ic | |
US9860086B1 (en) | Equalizer circuit and optical module | |
JP2009099803A (ja) | レーザダイオード駆動回路 | |
US8018286B2 (en) | Low power integrated circuit | |
WO2023032144A1 (ja) | Dmlドライバ | |
US20080074156A1 (en) | Current driving type light source driving circuit | |
JP2010205747A (ja) | レーザダイオード駆動回路 | |
JP2008243875A (ja) | 発光素子駆動回路 | |
JP5971366B1 (ja) | ドライバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191015 |