JP2010205747A - レーザダイオード駆動回路 - Google Patents

Abstract

【課題】広帯域での安定した出力振幅、及び高い設計自由度を実現すること。
【解決手段】このレーザダイオード駆動回路３は、互いに相補的な入力信号をベース端子に受けて、該入力信号に応じた駆動信号を出力端子Ｔ_３，Ｔ_４にそれぞれ生成するトランジスタ６，７と、出力端子Ｔ_３，Ｔ_４とトランジスタ６，７とのそれぞれの間において、トランジスタ６，７に対して直列接続されたトランジスタ８，９と、出力端子Ｔ_３，Ｔ_４とトランジスタ８，９のベース端子とのそれぞれの間に接続されて、駆動信号をトランジスタ８，９のベース端子にフィードバックさせる帰還抵抗１１，１２，１３，１４と、出力端子Ｔ_３，Ｔ_４とトランジスタ９，８のベース端子との間にそれぞれ接続されたコンデンサ１５，１６と、を備える。
【選択図】図１

Description

本発明は、光通信用のレーザダイオードを駆動するレーザダイオード駆動回路に関するものである。

光通信に使用される半導体レーザダイオード（以下、「ＬＤ」ともいう）を駆動するための駆動回路の構成としては、下記特許文献１，２に記載のものが知られている。

特許文献１に記載された駆動回路では、２つの差動信号出力にカスケード接続された２つのトランジスタをそれぞれ有し、差動信号に応じて出力端子側のトランジスタのベース電位を変化させている。これにより、出力電圧がカスケード接続された２つのトランジスタで分圧されるため、駆動回路に使用されるトランジスタに印加されるコレクタ−エミッタ間電圧ＶＣＥを低減することができ、トランジスタの耐圧（ブレークダウン電圧）を超える出力振幅が実現される。ここで、出力端子側のトランジスタのベース電位は出力信号からのフィードバックにより生成される。このとき、トランジスタのベース−コレクタ寄生容量によるオーバシュートを抑制するため、抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４による直流（ＤＣ）フィードバックに加えて、容量素子Ｃｃｂ１，Ｃ１，Ｃｃｂ２，Ｃ２による交流（ＡＣ）フィードバックを設けている。

また、特許文献２に記載された駆動回路では、入力信号に応じてカスケード接続されたトランジスタＱ２のベース電位を変化させている。この駆動回路には、トランジスタＱ１をパスとする信号と、トランジスタＱ３をパスとする信号の位相を合わせるための容量Ｃｈが備えられている。

米国特許第６，９５８，８４０号 米国特許第７，３２１，２４２号

しかしながら、上述した特許文献１に記載の構成では、出力信号のオーバシュートを完全に抑制するには、抵抗値Ｒ１と容量値Ｃｃｂ１の積と、抵抗値Ｒ２と容量値Ｃ１の積とが同じ、かつ、抵抗値Ｒ３と容量値Ｃｃｂ２の積と、抵抗値Ｒ４と容量値Ｃ２の積とが同じになるように回路定数を設定する必要があり、その点で設計自由度が低くなる傾向にある。また、上述した特許文献２に記載の構成では、２つのパスの信号位相を広帯域に渡って厳密に合わせることは困難であり、高速動作に限界がある。

そこで、本発明は、かかる課題に鑑みて為されたものであり、広帯域での安定した出力振幅、及び高い設計自由度を実現するレーザダイオード駆動回路を提供することを目的とする。

上記課題を解決するため、本発明のレーザダイオード駆動回路は、互いに相補的な入力信号を制御端子に受けて、該入力信号に応じた駆動信号を第１及び第２の出力端子にそれぞれ生成する第１及び第２のトランジスタと、第１及び第２の出力端子と第１及び第２のトランジスタとのそれぞれの間において、第１及び第２のトランジスタに対して直列接続された第３及び第４のトランジスタと、第１及び第２の出力端子と第３及び第４のトランジスタの制御端子とのそれぞれの間に接続されて、駆動信号を第３及び第４のトランジスタの制御端子にフィードバックさせる第１及び第２の帰還抵抗と、第１及び第２の出力端子と第４及び第３のトランジスタの制御端子との間にそれぞれ接続された第１及び第２の容量素子と、を備える。

このようなレーザダイオード駆動回路によれば、入力信号に応じた駆動信号が生成される際に、第１及び第２のトランジスタと、駆動信号が制御端子にフィードバックされる第３及び第４のトランジスタとによって駆動信号が分圧されることになるので、トランジスタの耐圧を超える出力振幅が得られる。このとき、第１及び第２の容量素子の存在により、第３及び第４のトランジスタの制御端子を基準にして、第１及び第２の容量素子の端子電位と第３及び第４のトランジスタの寄生容量の端子電位とが逆位相で変化するため、制御信号におけるオーバシュートが抑制され、各トランジスタのＶＣＥ波形のオーバシュートも抑制される。そのため、広帯域でより大きな出力振幅を実現することができる。さらに、第３及び第４のトランジスタに接続される第１及び第２の帰還抵抗は、第１及び第２の容量素子の容量値に関係なくその抵抗値を設定できるため、設計自由度も高くすることができる。

ここで、第１及び第２の帰還抵抗は、それぞれ、電圧源と第３及び第４のトランジスタの制御端子との間に接続された抵抗素子と、第１及び第２の出力端子と第３及び第４のトランジスタの制御端子との間に接続された抵抗素子とを有する、ことが好ましい。この場合、駆動信号と電圧源の出力との間の電位差が、２つの抵抗素子で分圧されてから第３及び第４のトランジスタの制御端子に印加されるので、駆動信号をその電圧値に応じて第１及び第２のトランジスタと第３及び第４のトランジスタとに安定して振り分けることができる。その結果、駆動信号の出力振幅を効率的に大きくすることができる。

本発明のレーザダイオード駆動回路によれば、広帯域での安定した出力振幅、及び高い設計自由度を実現することができる。

本発明の好適な一実施形態にかかる光送信器の構成を示す回路図である。 図１のＬＤＤにおける信号波形のシミュレーション結果を示す図である。 図１の光送信器のＬＤを流れる電流波形を示す図である。 本発明の比較例にかかる光送信器の構成を示す回路図である。 図４のＬＤＤにおける信号波形のシミュレーション結果を示す図である。 図４のＬＤＤの要部を示す回路図である。 図４のＬＤＤにおけるトランジスタのベース電位の周波数応答を示すグラフである。 図４の光送信器のＬＤを流れる電流波形を示す図である。

以下、図面を参照しつつ本発明に係るレーザダイオード駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。

図１は、本発明の好適な一実施形態にかかる光送信器１の構成を示す回路図である。同図に示す光送信器１は、光通信において用いられ、データ信号に応じた光信号を生成するための装置であり、光信号生成部としての光送信サブアッセンブリ（以下、「ＴＯＳＡ：Transmitter Optical Sub Assembly」という）２と、ＴＯＳＡ２内のレーザダイオードを駆動するためのレーザダイオード駆動回路（以下、「ＬＤＤ」という）３と、ＴＯＳＡ２とＬＤＤ３との間を電気的に接続する伝送線路４とによって構成されている。このＬＤＤ３は、差動増幅器５、トランジスタ６，７（第１及び第２のトランジスタ）、トランジスタ８，９（第３及び第４のトランジスタ）、電流源１０、抵抗素子１１，１２（第１の帰還抵抗）、抵抗素子１３，１４（第２の帰還抵抗）、コンデンサ１５（第１の容量素子）、コンデンサ１６（第２の容量素子）、及び定電圧源１７によって構成されている。

データ信号は、互いに相補的な入力電圧信号として、ＬＤＤ３の入力端子Ｔ_１，Ｔ_２にそれぞれ入力され、これらの入力電圧信号は差動増幅器５を経由して増幅される。増幅された入力電圧信号は、電流源１０に共通に接続された差動対を構成する２つのトランジスタ６，７にそれぞれ入力される。この２つのトランジスタ６，７は、例えば、ＮＰＮトランジスタであり、それぞれのベース端子（制御端子）が差動増幅器５の２つの出力に接続されて入力電圧信号を受け、エミッタ端子が電流源１０を介して接地されおり、それぞれのコレクタ端子が、トランジスタ８，９を経由して出力端子Ｔ_３，Ｔ_４に接続されている。このような構成により、トランジスタ６，７がデータ信号に応じてスイッチングされることにより、ＬＤＤ３のそれぞれの出力端子Ｔ_３，Ｔ_４にデータ信号に応じた駆動信号が、生成され、伝送線路４を介してＴＯＳＡ２に供給される。

ＴＯＳＡ２は、半導体レーザダイオード（以下、「ＬＤ」という）１８と、ＬＤ１８に接続された直列抵抗１９，２０及びインダクタ２１，２２を含んで構成され、ＴＯ−ＣＡＮパッケージやバタフライパッケージ等の光通信用のパッケージ内に実装されている。なお、抵抗１９，２０及びインダクタ２１，２２はパッケージの外に実装されてもよい。

このＴＯＳＡ２の入力端子Ｔ_５が直列抵抗１９を介してＬＤ１８のアノードに接続され、入力端子Ｔ_６が直列抵抗２０を介してＬＤ１８のカソードに接続されている。この２つの入力端子Ｔ_５，Ｔ_６を通じてＬＤ１８のアノードとカソードとがＬＤＤ３から駆動信号を受ける。さらに、ＬＤ１８は、そのアノードにインダクタ２１を介してバイアス電圧ＶＣＣが印加され、そのカソードにインダクタ２２を介してバイアス電流源２３が接続されることにより、バイアス電流が供給される。これにより、ＬＤ１８がデータ信号に応じた光信号を生成する。なお、このバイアス電流源２３はインダクタ２１側に配置されていてもよく、この場合、インダクタ２２は直接接地される。

また、ＬＤＤ３の出力端子Ｔ_３，Ｔ_４と、ＴＯＳＡ２の入力端子Ｔ_５，Ｔ_６との間には、それぞれ、ＬＤＤ３とＴＯＳＡ２とを電気的に接続する２本の伝送線路２５，２６が接続されている。この伝送線路２５には直流遮断用のキャパシタ２７が直列に接続され、伝送線路２６には直流遮断用のキャパシタ２８が直列に接続されている。このような構成によって、伝送線路２５，２６上に伝送される信号から直流成分が分離され、ＬＤＤ３からの高周波信号（駆動信号）のみが伝送線路２５，２６及び直列抵抗１９，２０を介してＬＤ１８に伝送される。

さらに、伝送線路２５，２６とＬＤＤ３の出力端子Ｔ_３，Ｔ_４との間には、それぞれ、インダクタ２９，３０を介してバイアス電圧ＶＣＣが印加されている。これにより、ＬＤＤ３のトランジスタ６，７のコレクタ端子に直流電流が供給される。

ここで、ＴＯＳＡ２の直列抵抗１９，２０は、伝送線路４とＴＯＳＡ２とのインピーダンスマッチングのための抵抗であるが、低速のデータ信号を扱う場合完全なインピーダンスマッチングは不要であり、ＬＤＤ３の効率を考慮して抵抗１９，２０の抵抗値は比較的小さな値（場合によっては０Ω）を用いる。これに対して、高速の信号を扱う場合、インピーダンスマッチングによる反射波の影響を抑制するため、抵抗１９，２０を大きく設定する。例えば、基板上のマイクロストリップラインで構成する伝送線路２５，２６の特性インピーダンスをＺ_０とした場合、抵抗１９，２０の抵抗値をＺ_０−ＲＬＤ／２（ＲＬＤはＬＤ１８の直列抵抗）と設定すると抵抗１９，２０の端子での反射は抑制される。マイクロストリップラインの特性インピーダンスは、ラインの線幅を考慮すると実質的にあまり小さくできないため例えば２５Ω程度であり、この場合の抵抗１９，２０の抵抗値は２０〜２５Ωに設定する。

従って、ＬＤ１８を変調するのに必要な電流が８０ｍＡである場合、ＬＤＤ３は差動で約４Ｖ（＝（抵抗１９の抵抗値＋抵抗２０の抵抗値＋ＲＬＤ）×８０ｍＡ）の電圧振幅を出力する必要がある。トランジスタのエミッタ−ベース間のブレークダウン電圧（ＢＶＣＥＲ）はトランジスタが高速動作するほど低くなる傾向にあり、例えば遮断周波数ｆｔが１５０ＧＨｚを超えるようなトランジスタではブレークダウン電圧が２Ｖ以下になる場合もある。これに対処するためには、トランジスタ６，７としてブレークダウン電圧の大きな低速トランジスタを使用するか、抵抗１９，２０の抵抗値を小さくしてインピーダンスミスマッチングを許容することも考えられるが、それでは高速動作が困難になってしまう。そこで、ＬＤＤ３には、トランジスタ６，７に対して直列接続されたトランジスタ８，９が備えられている。

詳細には、トランジスタ８は、出力端子Ｔ_３とトランジスタ６との間に接続され、そのコレクタ端子が出力端子Ｔ_３に、そのエミッタ端子がトランジスタ６のコレクタ端子に接続されている。さらに、このトランジスタ８のベース端子には、ＬＤＤ３が出力する駆動信号に応じて動的にベース電位を変化させるために、ベース端子に駆動信号をフィードバックさせる抵抗素子（帰還抵抗）１１，１２が設けられている。抵抗素子１１は、出力端子Ｔ_３とトランジスタ８のベース端子との間に接続され、抵抗素子１２は、定電圧源１７とトランジスタ８のベース端子との間に接続されている。

また、トランジスタ９は、出力端子Ｔ_４とトランジスタ７との間に接続され、そのコレクタ端子が出力端子Ｔ_４に、そのエミッタ端子がトランジスタ７のコレクタ端子に接続されている。さらに、このトランジスタ９のベース端子には、ＬＤＤ３が出力する駆動信号に応じて動的にベース電位を変化させるために、ベース端子に駆動信号をフィードバックさせる抵抗素子（帰還抵抗）１３，１４が設けられている。抵抗素子１３は、出力端子Ｔ_４とトランジスタ９のベース端子との間に接続され、抵抗素子１４は、定電圧源１７とトランジスタ９のベース端子との間に接続されている。

これらの抵抗素子１１，１２，１３，１４により、駆動電圧が大きくなるとトランジスタ８、９のベース電位も合わせて大きくなるため、駆動電圧をトランジスタ６とトランジスタ８、及びトランジスタ７とトランジスタ９で分圧することが可能になる。

なお、トランジスタ８，９にはベース−コレクタ寄生容量（Ｃ_ｃｂ）が存在し、駆動信号が高周波信号であるために、過渡的にどちらかのトランジスタにより大きな電圧が印加されてしまう、すなわち、駆動信号の波形にオーバシュートが発生してしまうという問題が存在していた。この問題を回避するために、ＬＤＤ３には、コンデンサ１５，１６が内蔵されている。

このコンデンサ１５は、一端がトランジスタ９のベース端子に接続され、他端が出力端子Ｔ_３に接続されている。また、コンデンサ１６は、一端がトランジスタ８のベース端子に接続され、他端が出力端子Ｔ_４に接続されている。このようなコンデンサ１５，１６は、トランジスタ８，９の寄生容量Ｃ_ｃｂを補償（キャンセル）する役割を有する。

以上説明したＬＤＤ３によれば、データ信号に応じた駆動信号が生成される際に、トランジスタ６，７と、駆動信号がベース端子にフィードバックされるトランジスタ８，９とによって駆動信号が分圧されることになるので、トランジスタの耐圧を超える出力振幅が得られる。このとき、コンデンサ１５，１６の存在により、トランジスタ８，９のベース端子を基準にして、コンデンサ１５，１６の端子電位とトランジスタ８，９の寄生容量Ｃ_ｃｂの端子電位とが逆位相で変化するため駆動信号におけるオーバシュートが抑制される。その結果、波形のオーバシュートの分だけ出力振幅を小さくする必要が無くなり、広帯域でより大きな出力振幅を実現することができる。さらに、トランジスタ８，９に接続される抵抗素子１１，１３は、コンデンサ１５，１６の容量値に関係なくその抵抗値を設定できるため、設計自由度も高くすることができる。また、２つの信号パスを合成する必要が無いため位相調整が不要であり、高速動作が期待できる。

以下、本実施形態における具体的効果を比較例と対比しつつ説明する。

本発明の比較例として、図４に示す光送信器５０１のように、光送信器１からコンデンサ１５，１６を取り除いた構成を想定する。図５には、電源電圧ＶＣＣを２．５Ｖ、定電圧源１７の出力電圧を２．３Ｖ、抵抗素子１１，１２，１３，１４の抵抗値を５０Ω、直列抵抗１９，２０の抵抗値を２１．５Ω、ＬＤ１８の直列抵抗ＲＬＤを７Ωに設定した場合のＬＤＤ５０３における信号波形のシミュレーション結果を示す。図５（ａ）がＬＤＤ５０３の出力波形、図５（ｂ）がトランジスタ８，９のベース電圧波形、図５（ｃ）がトランジスタ６，７のエミッタ−コレクタ電圧（ＶＣＥ）波形、図５（ｄ）がトランジスタ８，９のエミッタ−コレクタ電圧（ＶＣＥ）波形である。

この結果より、過渡的にトランジスタ８，９のベース電位がオーバシュートしており、そのためトランジスタ６，７，８，９の電圧ＶＣＥが過渡的に高くなっている。図４の回路ではこの波形オーバシュートの分だけ出力振幅を小さくせざるを得ず、逆に波形オーバシュートを抑制することができれば、動的にバイアスが変化するカスコード接続の効果を最大限に活用することができることになる。

次に、図６及び図７を参照して、波形オーバシュートの原因について考察する。図６は、ＬＤＤ５０３の一部を示す回路図である。同図に示すように、トランジスタ８のベース電子は抵抗素子１１，１２により分圧されて決定されるが、実際にはトランジスタ８のベース−コレクタ寄生容量Ｃ_ｃｂにより高周波的には帰還量が変化する。図６の右下に示されるように、トランジスタ８のベース電位Ｖ_ＢＢは、出力端子Ｔ_３の電圧Ｖ_ＯＵＴＰを用いて、下記式（１）；
Ｖ_ＢＢ＝Ｖ_ＯＵＴＰ×｛Ｒ_２（１＋ｊωＣ_ｃｂＲ_１）｝／（Ｒ_１＋Ｒ_２＋ｊωＣ_ｃｂＲ_１Ｒ_２）
…（１）
で与えられる。ここで、Ｒ_１，Ｒ_２は、それぞれ、抵抗素子１１，１２の抵抗値である。

図７には、Ｒ_１，Ｒ_２＝５０Ω、Ｃ_ｃｂ＝４０ｆＦとしたとき（Ｇ_１）と、Ｒ_１，Ｒ_２＝２５Ω、Ｃ_ｃｂ＝４０ｆＦとしたとき（Ｇ_２）のベース電位Ｖ_ＢＢの周波数応答を示すグラフである。このように、寄生容量Ｃ_ｃｂは周波数応答において零点を形成し、ベース電位Ｖ_ＢＢへのフィードバックにおいて高周波成分が強調されてしまい、結果としてＶ_ＢＢ波形がオーバシュートしてしまう。抵抗値Ｒ_１，Ｒ_２を同時に小さくすることでフィードバック利得を維持しつつ零点の効果を抑制することは可能になるが、抵抗素子１１，１２はＬＤＤにおいて終端抵抗としての役割も果たすため、あまり小さくすると無効電流が流れてしまい、ドライバとしての効率が低下してしまうという問題がある（駆動電流の一部が終端抵抗を流れてしまい、その分、ＬＤに流れる電流が減る。）。

図２には、本実施形態に係るＬＤＤ３における信号波形のシミュレーション結果を示している。回路定数は図５の場合と同じとし、コンデンサ１５，１６の容量値を８０ｆＦとした。図２（ａ）がＬＤＤ３の出力波形、図２（ｂ）がトランジスタ８，９のベース電圧波形、図２（ｃ）がトランジスタ６，７のエミッタ−コレクタ電圧（ＶＣＥ）波形、図２（ｄ）がトランジスタ８，９のエミッタ−コレクタ電圧（ＶＣＥ）波形である。

図２を図５と比較して分かるように、コンデンサ１５，１６を備えることにより、トランジスタ８，９のベース電圧波形（図２（ｂ））のオーバシュートが大幅に抑制され、トランジスタ６，７及びトランジスタ８，９の電圧ＶＣＥが２Ｖ以下に抑えられている（図２（ｃ）、（ｄ））。また、図３はＴＯＳＡ２のＬＤを流れる電流波形であるが、コンデンサ１５，１６が無い場合（図８）と比較して波形の劣化がほとんど見られない。このように、寄生容量補償用のコンデンサを追加することにより、ＬＤを駆動する波形にほとんど影響を与えることなく、ＶＣＥ波形の過渡的なオーバシュートが抑制され、トランジスタの耐圧を超える出力振幅が実現されている。

１…光送信器、３…レーザダイオード駆動回路、６，７…トランジスタ（第１及び第２のトランジスタ）、８，９…トランジスタ（第３及び第４のトランジスタ）、１１，１２…抵抗素子（第１の帰還抵抗）、１３，１４…抵抗素子（第２の帰還抵抗）、１５…コンデンサ（第１の容量素子）、１６…コンデンサ（第２の容量素子）。

Claims (2)

1. 互いに相補的な入力信号を制御端子に受けて、該入力信号に応じた駆動信号を第１及び第２の出力端子にそれぞれ生成する第１及び第２のトランジスタと、
   前記第１及び第２の出力端子と前記第１及び第２のトランジスタとのそれぞれの間において、前記第１及び第２のトランジスタに対して直列接続された第３及び第４のトランジスタと、
   前記第１及び第２の出力端子と前記第３及び第４のトランジスタの制御端子とのそれぞれの間に接続されて、前記駆動信号を前記第３及び第４のトランジスタの制御端子にフィードバックさせる第１及び第２の帰還抵抗と、
   前記第１及び第２の出力端子と前記第４及び第３のトランジスタの制御端子との間にそれぞれ接続された第１及び第２の容量素子と、
   を備えることを特徴とするレーザダイオード駆動回路。
2. 前記第１及び第２の帰還抵抗は、それぞれ、電圧源と前記第３及び第４のトランジスタの制御端子との間に接続された抵抗素子と、前記第１及び第２の出力端子と前記第３及び第４のトランジスタの制御端子との間に接続された抵抗素子とを有する、
   ことを特徴とする請求項１記載のレーザダイオード駆動回路。

Images