WO2018074410A1 - 直接変調レーザ駆動回路 - Google Patents

直接変調レーザ駆動回路 Download PDF

Info

Publication number
WO2018074410A1
WO2018074410A1 PCT/JP2017/037345 JP2017037345W WO2018074410A1 WO 2018074410 A1 WO2018074410 A1 WO 2018074410A1 JP 2017037345 W JP2017037345 W JP 2017037345W WO 2018074410 A1 WO2018074410 A1 WO 2018074410A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
circuit
drive circuit
laser drive
current control
Prior art date
Application number
PCT/JP2017/037345
Other languages
English (en)
French (fr)
Inventor
俊樹 岸
宗彦 長谷
慎介 中野
宏明 桂井
正史 野河
秀之 野坂
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US16/343,349 priority Critical patent/US10637207B2/en
Priority to EP17862664.4A priority patent/EP3531516B1/en
Priority to JP2018546320A priority patent/JP6683825B2/ja
Priority to CN201780064961.0A priority patent/CN109891690B/zh
Publication of WO2018074410A1 publication Critical patent/WO2018074410A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06213—Amplitude modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06216—Pulse modulation or generation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H01S5/0687—Stabilising the frequency of the laser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/504—Laser transmitters using direct modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/54—Intensity modulation

Definitions

  • the present invention relates to a shunt-type LD driving technique used when driving a DML (Directly Modulated Laser) that directly modulates the light intensity of an LD (Laser Diode).
  • DML Directly Modulated Laser
  • Ethernet registered trademark
  • 10 GbE and 40 GbE standardization of Ethernet has been completed for 10 GbE and 40 GbE, and standardization of 100 GbE aimed at further increase in capacity is being completed.
  • a portion surrounded by a broken line is a shunt type LD driver unit.
  • a shunt-type LD driver part in parallel to the LD, it is possible to turn on / off the switch of the LD driver part and put information as shown in FIGS. 20A, 20B, 20C, and 20D ( Non-Patent Document 1: FIG. 4).
  • the shunt type LD driver since the shunt type LD driver has a high output resistance, it is integrated monolithically with the LD or mounted in the same package as the LD. Therefore, it is not necessary to match impedance, and high speed operation is possible with low power consumption.
  • the driver portion is directly loaded by DC coupling to the anode of the LD as shown in FIG. 21, when the CMOS process is used for the driver, the voltage applied to the anode of the LD and the voltage applied to the drain of the transistor are common. .
  • the breakdown voltage of the transistor tends to decrease. Therefore, in the related shunt type LD driver as shown in FIG. 21, the voltage applied between the drain and source of the transistor exceeds the breakdown voltage. There was a problem of being destroyed. Further, there is a resonance-like peak in the EO response in relaxation oscillation frequency f r of the LD, the resonance-like peak overshoot and distortion in the optical waveform had a problem that occurs.
  • the present invention is intended to solve such a problem, and an object thereof is to provide a DML driving technique capable of avoiding the destruction of a transistor.
  • a DML drive circuit is provided with a power supply circuit that supplies a drive current to a laser diode and a modulation signal that is connected in parallel to the laser diode and input.
  • a driver circuit for bypassing the drive current wherein the driver circuit is a plurality of cascode-connected NMOS transistors, and the lowest transistor located at the lowest stage of the NMOS transistors is The modulation signal is applied to the gate terminal, and the upper stage transistor located above the lowest stage among the NMOS transistors is the smallest of the transistors located immediately below the upper stage transistor with respect to the gate terminal. Consists of the sum of the gate-source voltage and the maximum drain-source voltage Bias potential for stage is applied.
  • the drain-source voltage V DS when the transistor of the drive circuit is turned off is suppressed so as not to exceed the maximum voltage V DSmax , so that the transistor generated when V DS exceeds the breakdown voltage is suppressed. It becomes possible to avoid destruction.
  • FIG. 1 is a circuit diagram showing a configuration of the DML drive circuit according to the first embodiment.
  • FIG. 2 is a graph showing IV characteristics of the cascode configuring transistor according to the first embodiment.
  • FIG. 3 is an example of a derived circuit configuration of the DML drive circuit of FIG.
  • FIG. 4 is a circuit diagram showing the configuration of the DML drive circuit according to the second embodiment.
  • FIG. 5 is a graph showing IV characteristics of the current control transistor according to the second embodiment.
  • FIG. 6 is a derivative circuit configuration example of the DML drive circuit of FIG.
  • FIG. 7 shows another derivative circuit configuration example of the DML drive circuit of FIG.
  • FIG. 8 is a circuit diagram showing the configuration of the DML drive circuit according to the third embodiment.
  • FIG. 9 is a graph showing the EO response of the LD according to FIG.
  • FIG. 10A is a graph showing the influence ( ILD waveform) of the resonance peak on the optical waveform.
  • FIG. 10B is a graph showing the influence (optical waveform) of the resonance peak on the optical waveform.
  • FIG. 11 is a graph showing the compensation operation of the EO response.
  • FIG. 12 is a circuit diagram showing a configuration of a DML drive circuit according to the fourth embodiment.
  • FIG. 13 is a graph showing the frequency characteristics of the drive current according to the fourth embodiment.
  • FIG. 14 is a derivative circuit configuration example of the DML drive circuit of FIG.
  • FIG. 15 shows another derivative circuit configuration example of the DML drive circuit of FIG.
  • FIG. 16 is a graph showing the EO response of the LD according to FIG.
  • FIG. 17 is an example of a large signal light waveform at the relaxation oscillation frequency (in the case of driving with a single LD).
  • FIG. 17 is an example of a large signal light waveform at the relaxation oscillation frequency (in the case of LD driving by the DML driving circuit 10 of FIG. 15).
  • FIG. 18 is a configuration example of a 100 GBase-LR4 / ER4 optical transmission system.
  • FIG. 19 is a configuration example of a transmission front end using a shunt type LD driver.
  • FIG. 21 is a configuration example of a transmission front end using a related shunt type LD driver
  • the DML driving circuit 10 is used when driving a DML (Directly Modulated Laser) that directly modulates the light intensity of an LD (Laser Diode) in the transmission front end of the optical transmission system.
  • DML Directly Modulated Laser
  • LD Laser Diode
  • This is a shunt type LD drive circuit.
  • a configuration example of a current source load type will be described.
  • the DML drive circuit 10 is driven in accordance with a power supply circuit 12 that supplies a drive current to the LD and a modulation signal that is connected in parallel to the LD and input.
  • the driver circuit 11 is configured to bypass a current, and the transistor of the driver circuit 11 includes two transistors that are cascode-connected.
  • the driver circuit 11 is disposed in the lower of the cascode connection, the modulation signal V GN1 is applied to the gate terminal, the lowermost transistor T N1 of the NMOS source terminal is connected to the ground potential GND, and among cascoded
  • An upper NMOS transistor T N2 which is arranged in the upper stage, has an upper bias potential V GN2 applied to the gate terminal, a source terminal connected to the drain terminal of T N1, and a drain terminal connected to the anode terminal of the LD. It is composed of
  • the power supply circuit 12 is constituted by a constant current source I S connected between the constant voltage source V CV and LD, LD has an anode terminal connected to the constant current source I S, the cathode terminal Is connected to GND.
  • the transmission front end 1 is configured to directly load the drain terminal of T N2 constituting the driver circuit 11 to the anode terminal of the LD.
  • the maximum value and the minimum value of V GN1 applied to T N1 are V GN1max and V GN1min , respectively, when V GN1 becomes V GN1min , the anode-cathode voltage V LD of the LD becomes the maximum value V LDmax .
  • V GN2 the gate voltage of T N2 needs to satisfy the following equation (1).
  • V GSmax , V GSbias , and V GSmin are the maximum value, bias value, and minimum value of the gate-source voltage V GS of the transistor, respectively, and I DNmax , I DNbias , and I DNmin are the maximum currents of I DN , respectively.
  • V DSmax indicates the withstand voltage value of the drain-source voltage of the transistor.
  • I DN is At I DNmin
  • the dotted line in FIG. 2 represents the IV characteristics of the transistor when the driver is configured by only the lower transistor without cascode connection.
  • V DS when the transistor is turned off exceeds V DSmax , but by using the cascode configuration, the voltage applied to the lower transistor is divided, and the I -V characteristics.
  • V DS when the transistor is turned off is suppressed so as not to exceed V DSmax , it is possible to avoid the breakdown of the transistor that occurs when the voltage applied between the drain and source exceeds the withstand voltage. It becomes.
  • the upper transistor T N2 As a derivative circuit configuration example of the DML drive circuit of FIG. 1, there is a multi-stage connection example related to the upper transistor as shown in FIG.
  • the upper transistor T N2 By forming the upper transistor T N2 in a cascode configuration with a plurality of transistors T N2 to T Nn connected in multiple stages, it is possible to reduce the voltage applied to T N1 as compared to the two-stage configuration.
  • the voltage applied to the transistors at each stage can be reduced to 1 / n of the anode-cathode voltage of the LD.
  • the DML drive circuit 10 includes a PMOS current control transistor T P1 connected to a constant current source I S of a power supply circuit 12 between a constant voltage source V SS and LD. Is replaced.
  • a bias potential V GP1 for current control is applied to the gate terminal of T P1 , the source terminal is connected to the constant voltage source V ss , and the drain terminal is connected to the anode terminal of the LD.
  • I DP1 I DN + I LD .
  • V GP1 and V SS are DC voltages
  • the gate-source voltage of T P1 is V GP1 ⁇ V SS. It becomes the curve shown by V GP1S .
  • I DP1max and I DP1min are the maximum current value and the minimum current value, respectively.
  • In V DSP1max in I DP1min
  • V DSP1max the LD is in an OFF state
  • V DSP1min the LD is in an ON state.
  • T P1 has a cascode configuration with a plurality of PMOS transistors T P1 to T Pn connected in multiple stages, so that the voltage applied to T P1 is divided and the operation exceeds the breakdown voltage. It is possible to prevent destruction.
  • a multi-stage connection example of the upper transistors shown in FIG. 3 may be applied, and the same effect as described above can be obtained.
  • an upper decoupling circuit (upper decoupler) 13 for removing a high frequency noise component is connected between the upper bias potential V GN2 and the gate terminal of the upper transistor T N2 as compared with FIG. ing.
  • a power supply decoupling circuit (power supply decoupler) 14 for removing high frequency noise components is connected between the current control bias potential V GP1 and the gate terminal of the current control transistor T P1 .
  • the upper-stage decoupling circuit 13 and the power supply decoupling circuit 14 include an RC low-pass filter including a resistance element R dec and a capacitance element C dec . Further, a decoupling capacitor C dec is connected between the drain terminal of T N2 and GND. Note that a resistance element is not added to the source terminal of T P1 because the band deteriorates.
  • the upper decoupling circuit 13 and the power supply decoupling circuit 14 have the frequency characteristics of a low-pass filter having a cutoff frequency f C as shown in the following equation (4).
  • the high-frequency component superimposed on V GN2 and V GP1 is reduced by the upper-stage decoupling circuit 13 and the power-supply decoupling circuit 14, and power supply resonance due to the high-frequency component can be suppressed.
  • the DML drive circuit 10 is obtained by replacing the constant current source I S of the power supply circuit 12 with a constant voltage source V SS and a high frequency choke coil L C as compared with FIG. As shown in FIG. 8, one end of L C is connected to V SS and the other end is connected to the anode terminal of the LD.
  • L C can be regarded as a short circuit when a DC bias is applied, and can be regarded as open when a high frequency signal is applied.
  • a DC bias from V SS is applied to the driver circuit 11 and the LD.
  • the bypass (extraction) I DN is modulated by the modulation current I AMP in accordance with the voltage amplitude applied to V GN1 .
  • the modulation current of I LD is equal to I AMP .
  • the influence of the resonance peak on the optical waveform is such that when I LD is a pulsed current waveform, the rise time of the optical waveform becomes earlier and An optical waveform with a shoot and distortion. Further, the fall time is delayed.
  • the optical waveform has a steep rise time and a slow fall time, accompanied by overshoot and distortion. It becomes a waveform.
  • the driver circuit 11 drives the LD based on the IL characteristics that cancel each other out of the resonance peak of the EO response of the LD alone, thereby relaxing the LD.
  • the influence on the optical waveform due to the resonant peak at the vibration frequency is reduced.
  • the dotted line shows the EO response of the LD alone
  • the solid line shows the frequency characteristics of the I LD when the LD is driven by the driver of the present embodiment that compensates the EO response of the LD alone.
  • the thick line is the EO response after compensation.
  • the compensated EO response band is not deteriorated as compared with the EO response of the LD alone, so that the band compensation is performed in the high frequency region.
  • the DML drive circuit 10 of FIG. 12 includes a series circuit 15 of a resistance element R E and an inductor L E between the source terminal of the lowermost NMOS transistor T N1 and the ground potential GND.
  • a capacitor CE is added in parallel with the series circuit 15.
  • a high pass filter 16 is added to the gate terminal of T N1 and the gate terminal of the current control transistor T P1 .
  • High-pass filter 16 a current controlling bias potential V GP1 is applied to one end, while the gate terminals of the T N1 of the input resistance element R 1, T P1 connected to the gate terminal of the other end T P1
  • the capacitor C 1 is connected, and the series circuit of the resistor R in and the inductor L in is connected between the gate terminal of T N1 and GND.
  • the impedance Z RL is expressed by the following equation (5).
  • the impedance of the series circuit 15 increases as the frequency increases, so that the gain of I LD decreases as shown by the effect A.
  • the impedance of the series circuit 15 can be lowered and the gain can be increased in the high frequency region as shown in the effect B.
  • the impedance Z RLC that combines the configuration of the series circuit 15 and C E is expressed by the following equation (6).
  • the high-pass filter 16 can be regarded as a high-pass filter by the configuration of C 1 and R 1 when viewed from the V GN1 side to the V GP1 side.
  • the transfer characteristic of the high-pass filter 16 is expressed by the following equation (7 ) And formula (8).
  • the frequency f C becomes the cut-off frequency, and as shown by the effect B in FIG. To increase.
  • the value of the input impedance changes in the high frequency region only with the terminating resistor in the input impedance of V GN1 . Therefore, in this embodiment, adjustment is made so that the input impedance is matched in a desired frequency range by adding an inductance L in in series to the input termination resistor R in .
  • the following equation (9) is the input impedance Z in viewed from V GN1 . For example, when the input line is a 50 ⁇ system, it is necessary to set L in so that Z in becomes 50 ⁇ in a desired frequency range.
  • V GP1 is an RF input signal having the same phase as V GN1
  • the DC applied voltage to T P1 is V GP1
  • the transfer characteristic and cut-off frequency of the high-pass filter 17 are expressed by the following equations (10) and (11).
  • the input impedance value changes in the high frequency region only with the terminating resistor R in1 in the input impedance of V GP1 . Therefore, in FIG. 14, adjustment is made so that the input impedance is matched in a desired frequency range by adding an inductance L in1 in series with the input termination resistor R in1 .
  • the following equation (9) is the input impedance Z in viewed from V GP1 . For example, when the input line is a 50 ⁇ system, it is necessary to set L in1 so that Z in becomes 50 ⁇ in a desired frequency range.
  • an upper-stage decoupling circuit 13 a power supply decoupling circuit 14, and a decoupling capacitor Cdec are added. That is, an upper decoupling circuit 13 and a power decoupling circuit 14 for suppressing power source resonance are connected between the gate terminals of V GN2 and V GP1 and T N2 and T P1 to which a DC voltage is applied. ing. Further, a decoupling capacitor C dec is connected to the source terminal of T P1 in order to perform similar suppression.
  • the newly added capacitor C dec of the decoupling function unit has a very large value, and therefore the input impedance Z in is expressed by the above-described equation (9).
  • FIG. 17A shows an optical waveform simulation result in the case of driving with an LD alone
  • FIG. 17B shows optical waveform simulation degradation in the case of LD driving by the DML driving circuit 10 in FIG. Show.
  • FIGS. 17A and 17B it can be seen that driving with the DML drive circuit 10 of FIG. 15 reduces the overshoot of the optical waveform and makes the eye opening clear.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Lasers (AREA)
  • Plasma & Fusion (AREA)

Abstract

ドライバ回路１１が、カスコード接続された複数のＮＭＯＳトランジスタであり、これらＮＭＯＳトランジスタのうちの最下段に位置する最下段トランジスタＴN1は、ゲート端子に対して変調信号ＶGN1が印加されており、ＮＭＯＳトランジスタのうちの最下段より上段に位置する上段トランジスタＴN2は、ゲート端子に対して、自己の直下段に位置するトランジスタ（ＴN1）の最小ゲート－ソース間電圧ＶGN1minと最大ドレイン－ソース間電圧ＶDS1maxとの和からなる上段用バイアス電位ＶGN2が印加されている。

Description

直接変調レーザ駆動回路
　本発明は、ＬＤ（Laser Diode）の光強度を直接変調するＤＭＬ（Directly Modulated Laser：直接変調レーザ）を駆動する際に用いられるシャント型ＬＤ駆動技術に関する。
　近年、通信トラヒックの増大に伴い、光ファイバを利用した光通信ネットワークの大容量化が求められている。特に、通信ネットワークの主要な規格要素であるＥｔｈｅｒｎｅｔ（登録商標）の大容量化が進みつつある。このような大容量化に伴って、Ｅｔｈｅｒｎｅｔの標準規格は、１０ＧｂＥおよび４０ＧｂＥの標準化が完了しており、さらなる大容量化を目指した１００ＧｂＥの標準化が完了しつつある。
　１００ＧＢａｓｅ－ＬＲ４／ＥＲ４光伝送システムの構成例では、図１８に示すように、破線で囲まれた送信フロントエンドにおいて、低消費電力で高速動作可能なＬＤドライバとして、シャント型回路構成を用いたＬＤドライバが報告されている。
　また、シャント型ＬＤドライバを用いた送信フロントエンドの構成例では、図１９に示すように、破線で囲まれた部分がシャント型ＬＤドライバ部である。ＬＤに対して並列にシャント型ＬＤドライバ部を付加することでＬＤドライバ部のスイッチをＯＮ／ＯＦＦさせて図２０Ａ，図２０Ｂ，図２０Ｃ，図２０Ｄのように情報を載せることが可能である（非特許文献１：Ｆｉｇ．４）。また、シャント型ＬＤドライバは出力抵抗が高いため、ＬＤとモノリシックに集積されるか、もしくはＬＤと同一のパッケージ内に実装される。そのため、インピーダンス整合を取る必要がなく、低消費電力で高速動作可能である。
A. Moto, T. Ikagawa, S. Sato, Y. Yamasaki, Y. Onishi, and K. Tanaka，"A low power quad 25.78-Gbit/s 2.5 V laser diode driver using shunt-driving in 0.18 mm SiGe-BiCMOS"，Compound Semiconductor Integrated Circuit Symposium，2013
　図２１に示すような、ＬＤのアノードにドライバ部をＤＣ結合で直接負荷された構成において、ドライバにＣＭＯＳプロセスを用いた場合、ＬＤのアノードにかかる電圧とトランジスタのドレインにかかる電圧が共通になる。
　しかしながら、近年のＣＭＯＳプロセスの微細化に伴いトランジスタの耐圧が低下する傾向にあるため、図２１に示すような関連するシャント型ＬＤドライバでは、トランジスタのドレイン－ソース間にかかる電圧が耐圧を超えて破壊されてしまうという問題点があった。また、ＬＤの緩和振動周波数ｆrにおいてＥＯ　ｒｅｓｐｏｎｓｅに共振状のピークがあり、この共振状のピークにより、光波形にオーバーシュートや歪みが生じてしまうという問題点もあった。
　本発明はこのような課題を解決するためのものであり、トランジスタの破壊を回避できるＤＭＬ駆動技術を提供することを目的としている。
　このような目的を達成するために、本発明にかかるＤＭＬ駆動回路は、レーザダイオードに駆動電流を供給する電源回路と、前記レーザダイオードに対して並列的に接続されて入力された変調信号に応じて前記駆動電流をバイパスさせるドライバ回路とを備えるＤＭＬ駆動回路であって、前記ドライバ回路は、カスコード接続された複数のＮＭＯＳトランジスタであり、前記ＮＭＯＳトランジスタのうちの最下段に位置する最下段トランジスタは、ゲート端子に対して前記変調信号が印加されており、前記ＮＭＯＳトランジスタのうちの最下段より上段に位置する上段トランジスタは、ゲート端子に対して、前記上段トランジスタの直下段に位置するトランジスタの最小ゲート－ソース間電圧と最大ドレイン－ソース間電圧との和からなる上段用バイアス電位が印加されている。
　本発明によれば、ドライブ回路のトランジスタがＯＦＦした際のドレイン－ソース間電圧ＶDSが最大電圧ＶDSmaxを超えないよう抑制されるため、ＶDSが耐圧を超えた際に発生する、トランジスタの破壊を回避することが可能となる。
図１は、第１の実施の形態にかかるＤＭＬ駆動回路の構成を示す回路図である。 図２は、第１の実施の形態にかかるカスコード構成用トランジスタのＩ－Ｖ特性を示すグラフである。 図３は、図１のＤＭＬ駆動回路の派生回路構成例である。 図４は、第２の実施の形態にかかるＤＭＬ駆動回路の構成を示す回路図である。 図５は、第２の実施の形態にかかる電流制御トランジスタのＩ－Ｖ特性を示すグラフである。 図６は、図４のＤＭＬ駆動回路の派生回路構成例である。 図７は、図４のＤＭＬ駆動回路の他の派生回路構成例である。 図８は、第３の実施の形態にかかるＤＭＬ駆動回路の構成を示す回路図である。 図９は、図８によるＬＤのＥＯ　ｒｅｓｐｏｎｓｅを示すグラフである。 図１０Ａは、共振状ピークの光波形への影響（ＩLD波形）を示すグラフである。 図１０Ｂは、共振状ピークの光波形への影響（光波形）を示すグラフである。 図１１は、ＥＯ　ｒｅｓｐｏｎｓｅの補償動作を示すグラフである。 図１２は、第４の実施の形態にかかるＤＭＬ駆動回路の構成を示す回路図である。 図１３は、第４の実施の形態にかかる駆動電流の周波数特性を示すグラフである。 図１４は、図１２のＤＭＬ駆動回路の派生回路構成例である。 図１５は、図１２のＤＭＬ駆動回路の他の派生回路構成例である。 図１６は、図１５によるＬＤのＥＯ　ｒｅｓｐｏｎｓｅを示すグラフである。 図１７は、緩和振動周波数における大信号光波形例（ＬＤ単体での駆動の場合）である。 図１７は、緩和振動周波数における大信号光波形例（図１５のＤＭＬ駆動回路１０によるＬＤ駆動の場合）である。 図１８は、１００ＧＢａｓｅ－ＬＲ４／ＥＲ４光伝送システムの構成例である。 図１９は、シャント型ＬＤドライバを用いた送信フロントエンドの構成例である。 図２０Ａは、図１９の送信フロントエンドの回路例（ＳＷ＝ＯＦＦ）である。 図２０Ｂは、図１９の送信フロントエンドの動作例（ＳＷ＝ＯＦＦ）である。 図２０Ｃは、図１９の送信フロントエンドの回路例（ＳＷ＝ＯＮ）である。 図２０Ｄは、図１９の送信フロントエンドの動作例（ＳＷ＝ＯＮ）である。 図２１は、関連するシャント型ＬＤドライバを用いた送信フロントエンドの構成例である。
　次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
　まず、図１を参照して、本発明の第１の実施の形態にかかるＤＭＬ駆動回路１０について説明する。
　本実施の形態にかかるＤＭＬ駆動回路１０は、光伝送システムの送信フロントエンドにおいて、ＬＤ（Laser Diode）の光強度を直接変調するＤＭＬ（Directly Modulated Laser：直接変調レーザ）を駆動する際に用いられるシャント型ＬＤ駆動回路である。本実施の形態では、電流源負荷型の構成例について説明する。
　本実施の形態にかかるＤＭＬ駆動回路１０は、図１に示すように、ＬＤに駆動電流を供給する電源回路１２と、ＬＤに対して並列的に接続されて入力された変調信号に応じて駆動電流をバイパスさせるドライバ回路１１とから構成されており、このドライバ回路１１のトランジスタがカスコード接続された２つのトランジスタから構成されていることを特徴とする。
　ドライバ回路１１は、カスコード接続のうち下段に配置されて、ゲート端子に変調信号ＶGN1が印加され、ソース端子が接地電位ＧＮＤに接続されているＮＭＯＳの最下段トランジスタＴN1と、カスコード接続のうち上段に配置されて、ゲート端子に上段用バイアス電位ＶGN2が印加され、ソース端子がＴN1のドレイン端子に接続され、ドレイン端子がＬＤのアノード端子に接続されているＮＭＯＳの上段トランジスタＴN2とから構成されている。
　一方、電源回路１２は、定電圧源ＶCVとＬＤの間に接続された定電流源ＩSから構成されており、ＬＤは、アノード端子が定電流源ＩSに接続されており、カソード端子がＧＮＤに接続されている。
　すなわち、この送信フロントエンド１は、ドライバ回路１１を構成するＴN2のドレイン端子をＬＤのアノード端子に直接負荷する構成である。ＴN1に印加されるＶGN1の最大値および最小値をそれぞれＶGN1maxおよびＶGN1minとすると、ＶGN1がＶGN1minとなる時、ＬＤのアノード－カソード間電圧ＶLDが最大値ＶLDmaxとなる。
　この際、ＴN1およびＴN2のドレイン－ソース間電圧ＶDS1およびＶDS2が、それぞれＶDS1max、ＶDS2maxであるものとし、これらがＶDS1max＝ＶDS2max＝ＶLDmax／２を満たすように分圧されるためには、ＴN1およびＴN2のトランジスタサイズが等しいことが望ましく、またＴN2のゲート電圧ＶGN2が次の式（１）を満たす必要がある。ＶGN2が式（１）を満たすことで、ＴN1およびＴN2がそれぞれＯＦＦする際のゲート－ソース間電圧が等しくなり、ＶDS1max＝ＶDS2max＝ＶLDmax／２となる。
Figure JPOXMLDOC01-appb-M000001
　なお、ＴN1のゲート端子とＧＮＤとの間に接続された抵抗素子Ｒmは入力整合用の抵抗であり、５０Ω系の入力伝送線路である場合、Ｒmは５０Ωとなる。また、ＩSから供給される定電流をＩCCとし、ＤＭＬ駆動回路１０へ流れるバイパス（引き抜き）電流をＩDNとし、ＬＤへ流れる駆動電流をＩLDとした場合、ＩCC＝ＩDN＋ＩLDとなる。
　図２において、ＶGSmax、ＶGSbias、ＶGSminがそれぞれトランジスタのゲート－ソース間電圧ＶGSの最大値、バイアス値、最小値であり、ＩDNmax、ＩDNbias、ＩDNminがそれぞれＩDNの最大電流、バイアス電流、最小電流である。また、ＶDSmaxはトランジスタのドレイン－ソース間電圧の耐圧値を示している。
　図２に示すように、第１の実施の形態にかかるカスコード構成用トランジスタのＩ－Ｖ特性では、ＩDNがＩDNmaxの時、ＩLDは最小電流値（＝ＩLDmin）となり、ＩDNがＩDNminの時、ＩLDは最大電流値（＝ＩLDmax）となる。図２のうち点線がカスコード接続をせずに下段トランジスタのみでドライバが構成された際のトランジスタのＩ－Ｖ特性である。下段トランジスタのみで構成されている際は、トランジスタがＯＦＦした際のＶDSがＶDSmaxを超えてしまうが、カスコード構成を用いることで、下段のトランジスタにかかる電圧を分圧し、破線で示したＩ－Ｖ特性となる。
　このように、トランジスタがＯＦＦした際のＶDSがＶDSmaxを超えないよう抑制されるため、ドレイン－ソース間にかかる電圧が耐圧を超えた際に発生する、トランジスタの破壊を回避することが可能となる。
　図１のＤＭＬ駆動回路の派生回路構成例として、図３に示すような、上段トランジスタに関する多段接続例がある。上段トランジスタＴN2を、多段接続された複数のトランジスタＴN2～ＴNnでカスコード構成にすることで、ＴN1にかかる電圧を２段の構成に比べて減少させることが可能である。例えば、ｎ段のカスコード構成にすることで各段のトランジスタにかかる電圧はＬＤのアノード－カソード間電圧の１／ｎまで低減することができる。
［第２の実施の形態］
　次に、図４を参照して、本発明の第２の実施の形態にかかるＤＭＬ駆動回路１０について説明する。本実施の形態では、ＰＭＯＳ負荷型の構成例について説明する。
　本実施の形態にかかるＤＭＬ駆動回路１０は、図１と比較して、電源回路１２の定電流源ＩSを、定電圧源ＶSSとＬＤの間に接続されたＰＭＯＳの電流制御トランジスタＴP1に置換したものである。
　図４に示すように、ＴP1のゲート端子には、電流制御用のバイアス電位ＶGP1が印加されており、ソース端子が定電圧源Ｖssに接続され、ドレイン端子がＬＤのアノード端子に接続されている。ＴP1に流れる電流をＩDP1とすると、ＩDP1＝ＩDN＋ＩLDとなる。
　図５に示すように、第２の実施の形態にかかる電流制御トランジスタのＩ－Ｖ特性において、ＶGP1、ＶSSが直流電圧であるためＴP1のゲート－ソース間電圧はＶGP1－ＶSSとなり、ＶGP1Sで示す曲線となる。ＩDP1max、ＩDP1minがそれぞれ最大電流値、最小電流値である。また、ＩDP1maxにおける｜ＶDS｜はＶDSP1maxで、ＩDP1minにおける｜ＶDS｜はＶDSP1minである。ＶDSP1maxの時、ＬＤはＯＦＦ状態で、ＶDSP1minの時、ＬＤはＯＮ状態となる。ＬＤのＯＮ／ＯＦＦ状態におけるＩDP1、ＩDN、ＩLDは、次の式（２）および式（３）の関係式を満たす。
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
　図４のＤＭＬ駆動回路の派生回路構成例として、図６に示すような、電流制御トランジスタＴP1に関する多段接続例がある。ＰＭＯＳトランジスタにおいても、微細化プロセスに伴って、耐圧の低下が進行している。そこで、図６に示すように、ＴP1を、多段接続された複数のＰＭＯＳトランジスタＴP1～ＴPnでカスコード構成にすることで、ＴP1にかかる電圧を分圧して、耐圧を超えた動作による破壊を防ぐことが可能である。この際、図３に示した上段トランジスタの多段接続例を適用してもよく、前述と同様な効果を得ることができる。
　図４のＤＭＬ駆動回路の他の派生回路構成例として、図７に示すような、電源共振の抑制構成例がある。この構成例では、図４と比較して、上段用バイアス電位ＶGN2と上段トランジスタＴN2のゲート端子の間に、高周波ノイズ成分を除去する上段用デカップリング回路（上段用デカップラ）１３が接続されている。また、電流制御用バイアス電位ＶGP1と電流制御トランジスタＴP1のゲート端子との間に、高周波ノイズ成分を除去する電源用デカップリング回路（電源用デカップラ）１４が接続されている。
　これら上段用デカップリング回路１３および電源用デカップリング回路１４は、抵抗素子Ｒdecと容量素子ＣdecのＲＣローパスフィルタからなる。また、ＴN2のドレイン端子とＧＮＤとの間にデカップリングキャパシタＣdecが接続されている。なお、帯域が劣化するため、ＴP1のソース端子に抵抗素子は付加していない。
　これら上段用デカップリング回路１３および電源用デカップリング回路１４は、次の式（４）に示すような、カットオフ周波数ｆCからなるローパスフィルタの周波数特性を持っている。これにより、ＶGN2やＶGP1とに重畳する高周波成分が、上段用デカップリング回路１３および電源用デカップリング回路１４により低減されて、高周波成分による電源共振を抑制することが可能である。
Figure JPOXMLDOC01-appb-M000004
［第３の実施の形態］
　次に、図８を参照して、本発明の第３の実施の形態にかかるＤＭＬ駆動回路１０について説明する。本実施の形態では、高周波チョークコイル負荷型の構成例について説明する。
　本実施の形態にかかるＤＭＬ駆動回路１０は、図１と比較して、電源回路１２の定電流源ＩSを、定電圧源ＶSSと高周波チョークコイルＬCとに置換したものである。
　図８に示すように、ＬCの一端がＶSSに接続され、他端がＬＤのアノード端子に接続されている。
　ＬCは、ＤＣバイアス印加時において短絡とみなすことができ、高周波信号印加時にはオープンとみなすことができる。ＶSSからのＤＣバイアスがドライバ回路１１とＬＤに印加される。また、ＶGN1に印加される電圧振幅に対応してバイパス（引き抜き）ＩDNは変調電流ＩAMPだけ変調される。ＩLDの変調電流はＩAMPと等しくなる。ＤＣバイアス印加時からＮＭＯＳトランジスタＴN1がＯＮする方向へ、変調信号ＶGN1の電圧が変化した時、ＩLDはＩLD_biasから減少する。逆にＤＣバイアス印加時からＴN1がＯＦＦする方向へＶGN1に変調信号ＶGN1の電圧が変化した時、ＩLDはＩLD_biasから増加する。
　図８によるＬＤのＥＯ　ｒｅｓｐｏｎｓｅは、図９に示すように、緩和振動周波数ｆrにおいてＥＯ　ｒｅｓｐｏｎｓｅに共振状のピークがあり、共振状のピークはＬＤへのバイアス電流ＩLD_biasが小さくなるにつれて大きくなる。この共振状のピークにより、光波形にオーバーシュートや歪みが生じる。
　共振状ピークの光波形への影響は、図１０ＡのＩLD波形および図１０Ｂの光波形に示すように、ＩLDがパルス状の電流波形である場合、光波形の立ち上がり時間は早くなり、オーバーシュートと歪みのある光波形となる。また、立下り時間に関しては、遅くなる。このように共振状ピークが大きい、低バイアス電流の条件で大信号振幅のパルス電流がＬＤに注入された際、光波形は立ち上がり時間が急峻で立下り時間が遅い、オーバーシュートおよび歪みを伴った波形となる。
　本実施の形態では、図１１に示すように、ＬＤ単体のＥＯ　ｒｅｓｐｏｎｓｅ　が持つ共振状のピークに対して打ち消し合うようなＩLD特性に基づいて、ドライバ回路１１によりＬＤを駆動することにより、緩和振動周波数での共振状ピークによる光波形への影響を低減させている。図１１のうち、点線がＬＤ単体のＥＯ　ｒｅｓｐｏｎｓｅを示し、実線がＬＤ単体のＥＯ　ｒｅｓｐｏｎｓｅを補償する本実施の形態のドライバでＬＤを駆動した際のＩLDの周波数特性である。そして、太線が補償後のＥＯ　ｒｅｓｐｏｎｓｅである。
　また、本実施の形態のドライバ回路１１によるＩLDの周波数特性に関して、補償後のＥＯ　ｒｅｓｐｏｎｓｅの帯域がＬＤ単体のＥＯ　ｒｅｓｐｏｎｓｅよりも劣化しないために、高周波領域で帯域補償を行う。
［第４の実施の形態］
　次に、図１２を参照して、本発明の第４の実施の形態にかかるＤＭＬ駆動回路１０について説明する。本実施の形態では、ＤＭＬ駆動回路１０において、共振状ピークによる光波形歪みを補償する構成例について説明する。
　図１２のＤＭＬ駆動回路１０には、図４と比較して、最下段ＮＭＯＳトランジスタＴN1のソース端子と接地電位ＧＮＤの間に、抵抗素子ＲEおよびインダクタＬEの直列回路１５が追加されており、この直列回路１５と並列的にキャパシタＣEが追加されている。また、ＴN1のゲート端子および電流制御トランジスタＴP1のゲート端子にハイパスフィルタ１６が追加されている。
　ハイパスフィルタ１６は、一端に電流制御用バイアス電位ＶGP1が印加され、他端がＴP1のゲート端子に接続された入力抵抗素子Ｒ1、ＴP1のゲート端子とＴN1のゲート端子の間に接続された容量素子Ｃ1、およびＴN1のゲート端子とＧＮＤの間に接続された、抵抗素子ＲinおよびインダクタＬinの直列回路とを有している。
　直列回路１５は、ＲEおよびＬEの直列接続からなるため、そのインピーダンスＺRLは、次の式（５）で表される。
Figure JPOXMLDOC01-appb-M000005
 　図１３に示すように、直列回路１５のインピーダンスは、周波数の増加につれて高くなるため、効果Ａに示すようにＩLDの利得が低下する。直列回路１５と並列してＣEを付加することで、効果Ｂに示すように高周波領域において直列回路１５のインピーダンスを低下でき、利得を増加させることができる。直列回路１５とＣEの構成を合わせたインピーダンスＺRLCは以下の（６）式で表される。
Figure JPOXMLDOC01-appb-M000006
　このように、直列回路１５とＣEの両方の構成を適用した場合、任意の周波数までは、直列回路１５の効果が支配的になり、ＩLD　ｒｅｓｐｏｎｓｅの利得が下がるが、任意の周波数を超えるとＣEの効果が支配的になり、利得が増加する。
　また、ハイパスフィルタ１６については、ＶGN1側からＶGP1側を見た場合、Ｃ1とＲ1の構成によりハイパスフィルタと見なすことができ、このハイパスフィルタ１６の伝達特性は、次の式（７）および式（８）で表される。
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
　これら式（７）および式（８）に示すように、ＩLDの利得に関して、周波数ｆCがカットオフ周波数となり、図１３の効果Ｂで示したように、ハイパスフィルタ１６により高周波領域で利得が増加する。また、Ｃ1とＲ1を付加することでＶGN1の入力インピーダンスにおいて終端抵抗のみでは、高周波領域で入力インピーダンスの値が変化してしまう。
　そこで、本実施の形態では、入力終端抵抗Ｒinに対して直列にインダクタンスＬinを付加することで、所望の周波数範囲で入力インピーダンスが整合されるように調整している。次の式（９）が、ＶGN1から見た入力インピーダンスＺinである。例えば、入力線路が５０Ω系である場合、Ｚinが所望の周波数範囲で５０ΩとなるようにＬinを設定する必要がある。
Figure JPOXMLDOC01-appb-M000009
　図１２のＤＭＬ駆動回路の派生回路構成例として、図１４に示すような、ハイパスフィルタ１６に代えてハイパスフィルタ１７を用いた光波形補償例がある。
　ハイパスフィルタ１７は、一端に変調信号ＶGN1の同相信号ＶGP1が印加され、他端が電流制御トランジスタＴP1のゲート端子に接続された入力容量素子Ｃ1、容量素子Ｃ1の一端と接地電位ＧＮＤの間に接続された抵抗素子Ｒin1およびインダクタＬin1の直列回路、および電流制御用バイアス電位ＶGP1DCと入力容量素子Ｃ1の他端の間に接続された抵抗素子Ｒ1から構成されている。
　図１２と比較して、ＶGP1はＶGN1と同相のＲＦ入力信号であり、ＴP1へのＤＣ印加電圧がＶGP1であったのに対し、ＶGP1DCから与えられている。図１２と同様に、ハイパスフィルタ１７の伝達特性とカットオフ周波数は、次の式（１０）および式（１１）で表される。
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
　また、図１２と同様、Ｃ1とＲ1を付加することでＶGP1の入力インピーダンスにおいて終端抵抗Ｒin1のみでは、高周波領域で入力インピーダンスの値が変化してしまう。
　そこで、図１４では、入力終端抵抗Ｒin1に対して直列にインダクタンスＬin1を付加することで所望の周波数範囲で入力インピーダンスが整合されるように調整している。次の式（９）が、ＶGP1から見た入力インピーダンスＺinである。例えば、入力線路が５０Ω系である場合、Ｚinが所望の周波数範囲で５０ΩとなるようにＬin1を設定する必要がある。
Figure JPOXMLDOC01-appb-M000012
　図１２のＤＭＬ駆動回路の他の派生回路構成例として、図１５に示すような構成例がある。図１２に比較して、図７の上段用デカップリング回路１３、電源用デカップリング回路１４、およびデカップリングキャパシタＣdecが追加されている。
　すなわち、直流電圧が印加されているＶGN2，ＶGP1とＴN2，ＴP1のゲート端子間に、それぞれ電源共振を抑制するための上段用デカップリング回路１３および電源用デカップリング回路１４が接続されている。また、ＴP1のソース端子には同様な抑制を施すためにデカップリングキャパシタＣdecが接続されている。
　入力インピーダンスＺinに関して、新たに付加されたデカップリング機能部のキャパシタＣdecは非常に大きい値であるため、入力インピーダンスＺinは前述した式（９）で表される。
　ＬＤへのバイアス電流値が同じになるように、図１５のＤＭＬ駆動回路１０を駆動した場合、図１５によるＬＤのＥＯ　ｒｅｓｐｏｎｓｅは、図１６に示すグラフとなる。このように、図１５のＤＭＬ駆動回路１０によれば、緩和振動周波数における共振状のピークが低減されることが分かる。
　緩和振動周波数における大信号光波形例について、図１７ＡがＬＤ単体での駆動の場合の光波形シミュレーション結果を示し、図１７Ｂが図１５のＤＭＬ駆動回路１０によるＬＤ駆動の場合の光波形シミュレーション劣化を示している。図１７Ａおよび図１７Ｂに示すように、図１５のＤＭＬ駆動回路１０で駆動することで、光波形のオーバーシュートが低減され、アイ開口が明瞭になることが分かる。
［実施の形態の拡張］
　以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
　１０…ＤＭＬ駆動回路、１１…ドライバ回路、１２…電源回路、１３…上段用デカップリング回路、１４…電源用デカップリング回路、１５…直列回路、１６，１７…ハイパスフィルタ、ＬＤ…レーザダイオード、ＴN1…最下段トランジスタ、ＴN2～ＴNn…上段トランジスタ、ＩS…定電流源、ＴP1～ＴPn…電流制御トランジスタ、ＬC…高周波チョークコイル。

Claims (8)

  1. 　レーザダイオードに駆動電流を供給する電源回路と、
    　前記レーザダイオードに対して並列的に接続されて入力された変調信号に応じて前記駆動電流をバイパスさせるドライバ回路とを備え、
    　前記ドライバ回路は、カスコード接続された複数のＮＭＯＳトランジスタであり、
    　前記ＮＭＯＳトランジスタのうちの最下段に位置する最下段トランジスタは、ゲート端子に対して前記変調信号が印加されており、
    　前記ＮＭＯＳトランジスタのうちの最下段より上段に位置する上段トランジスタは、ゲート端子に対して、前記上段トランジスタの直下段に位置するトランジスタの最小ゲート－ソース間電圧と最大ドレイン－ソース間電圧との和からなる上段用バイアス電位が印加されている
    　ことを特徴とする直接変調レーザ駆動回路。
  2. 　請求項１に記載の直接変調レーザ駆動回路において、
    　前記電源回路は、定電圧源と前記レーザダイオードの間に接続された定電流源であることを特徴とする直接変調レーザ駆動回路。
  3. 　請求項１に記載の直接変調レーザ駆動回路において、
    　前記電源回路は、定電圧源と前記レーザダイオードの間に接続された高周波チョークコイルを含むことを特徴とする直接変調レーザ駆動回路。
  4. 　請求項１に記載の直接変調レーザ駆動回路において、
    　前記電源回路は、定電圧源と前記レーザダイオードとの間に接続されて、電流制御用バイアス電位に基づいて前記駆動電流を一定に制御するＰＭＯＳの電流制御トランジスタを含むことを特徴とする直接変調レーザ駆動回路。
  5. 　請求項４に記載の直接変調レーザ駆動回路において、
    　前記上段用バイアス電位と前記上段トランジスタのゲート端子の間に接続されて、高周波ノイズ成分を除去するＲＣローパスフィルタを含む上段用デカップリング回路と、
    　前記電流制御用バイアス電位と前記ＰＭＯＳの電流制御トランジスタのゲート端子との間に接続されて、高周波ノイズ成分を除去するＲＣローパスフィルタを含む電源用デカップリング回路と、
    　前記上段トランジスタのドレイン端子と接地電位との間に接続されたデカップリングキャパシタと
    　をさらに備えることを特徴とする直接変調レーザ駆動回路。
  6. 　請求項４に記載の直接変調レーザ駆動回路において、
    　前記最下段トランジスタのソース端子と接地電位の間に接続された、抵抗素子およびインダクタの直列回路と、
    　前記最下段トランジスタのソース端子と前記接地電位の間に接続されたキャパシタと、
    　一端に電流制御用バイアス電位が印加され、他端が前記電流制御トランジスタのゲート端子に接続された入力抵抗素子、前記電流制御トランジスタのゲート端子と前記最下段トランジスタのゲート端子の間に接続された容量素子、および前記最下段トランジスタのゲート端子と前記接地電位の間に接続された、抵抗素子およびインダクタの直列回路とを含むハイパスフィルタと
    　をさらに備えることを特徴とする直接変調レーザ駆動回路。
  7. 　請求項６に記載の直接変調レーザ駆動回路において、
    　前記上段用バイアス電位と前記上段トランジスタのゲート端子の間に接続されて、高周波ノイズ成分を除去するＲＣローパスフィルタを含む上段用デカップリング回路と、
    　前記電流制御用バイアス電位と前記入力抵抗素子の一端との間に接続されて、高周波ノイズ成分を除去するＲＣローパスフィルタを含む電源用デカップリング回路と
    　をさらに備えることを特徴とする直接変調レーザ駆動回路。
  8. 　請求項４に記載の直接変調レーザ駆動回路において、
    　前記最下段トランジスタのソース端子と接地電位の間に接続された、抵抗素子およびインダクタの直列回路と、
    　前記最下段トランジスタのソース端子と前記接地電位の間に接続されたキャパシタと、
    　一端に前記変調信号の同相信号が印加され、他端が前記電流制御トランジスタのゲート端子に接続された入力容量素子、前記容量素子の一端と前記接地電位の間に接続された抵抗素子およびインダクタの直列回路、および前記電流制御用バイアス電位と前記容量素子の他端の間に接続された抵抗素子を含むハイパスフィルタと
    　をさらに備えることを特徴とする直接変調レーザ駆動回路。
PCT/JP2017/037345 2016-10-20 2017-10-16 直接変調レーザ駆動回路 WO2018074410A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/343,349 US10637207B2 (en) 2016-10-20 2017-10-16 Directly modulated laser drive circuit
EP17862664.4A EP3531516B1 (en) 2016-10-20 2017-10-16 Directly modulated laser drive circuit
JP2018546320A JP6683825B2 (ja) 2016-10-20 2017-10-16 直接変調レーザ駆動回路
CN201780064961.0A CN109891690B (zh) 2016-10-20 2017-10-16 直接调制激光器驱动电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-205702 2016-10-20
JP2016205702 2016-10-20

Publications (1)

Publication Number Publication Date
WO2018074410A1 true WO2018074410A1 (ja) 2018-04-26

Family

ID=62019233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/037345 WO2018074410A1 (ja) 2016-10-20 2017-10-16 直接変調レーザ駆動回路

Country Status (5)

Country Link
US (1) US10637207B2 (ja)
EP (1) EP3531516B1 (ja)
JP (1) JP6683825B2 (ja)
CN (1) CN109891690B (ja)
WO (1) WO2018074410A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10778207B1 (en) 2019-05-02 2020-09-15 Semtech Corporation Passive dynamic biasing for MOSFET cascode
JP2020161594A (ja) * 2019-03-26 2020-10-01 日本電信電話株式会社 Ｄｍｌドライバ
JPWO2021205533A1 (ja) * 2020-04-07 2021-10-14
WO2022163643A1 (ja) * 2021-01-28 2022-08-04 パナソニックＩｐマネジメント株式会社 レーザ発振器及びそれを備えたレーザ加工装置
WO2022203058A1 (ja) * 2021-03-25 2022-09-29 日本電信電話株式会社 送信インターフェースおよび送信装置
WO2023032144A1 (ja) * 2021-09-03 2023-03-09 日本電信電話株式会社 Ｄｍｌドライバ
WO2023032143A1 (ja) * 2021-09-03 2023-03-09 日本電信電話株式会社 Ｄｍｌドライバ
WO2023199372A1 (ja) * 2022-04-11 2023-10-19 日本電信電話株式会社 Ｄｍｌドライバ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401103B (zh) * 2019-07-26 2021-03-23 光梓信息科技（上海）有限公司 脉冲激光驱动器
CN114356131A (zh) * 2021-12-20 2022-04-15 深圳市汇顶科技股份有限公司 驱动电路及相关电子装置
US11901697B2 (en) 2022-04-05 2024-02-13 Silanna Asia Pte Ltd Single-FET pulsed laser diode driver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958840B2 (en) * 2003-10-16 2005-10-25 Industrial Technology Research Institute Driving circuit for optical modulator
JP2009111168A (ja) * 2007-10-30 2009-05-21 Sumitomo Electric Ind Ltd 半導体レーザ駆動回路
JP2010205747A (ja) * 2009-02-27 2010-09-16 Sumitomo Electric Ind Ltd レーザダイオード駆動回路
JP2013239641A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 発光素子駆動回路
JP2013251375A (ja) * 2012-05-31 2013-12-12 Toshiba Corp 光送信回路及び光送受信回路モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01237807A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体集積回路装置
KR950002137A (ko) * 1993-06-30 1995-01-04 세끼사와 다까시 모듈레이터 직접 분포형 귀환 레이저 다이오드 모듈 및 이를 사용한 장치
DE69528917T2 (de) * 1994-03-18 2004-10-28 Fujitsu Ltd., Kawasaki Steuerschaltung eines optischen Halbleitermodulators
US7187227B2 (en) * 2002-08-07 2007-03-06 Nippon Telegraph And Telephone Corporation Driver circuit
US7609734B2 (en) * 2006-03-01 2009-10-27 Intersil Americas Inc. Switched gate current driver
US7737790B1 (en) * 2009-04-09 2010-06-15 Mediatek Inc. Cascode amplifier and method for controlling current of cascode amplifier
JP2011023474A (ja) * 2009-07-14 2011-02-03 Sumitomo Electric Ind Ltd 半導体レーザ駆動回路
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US8861560B2 (en) * 2012-11-06 2014-10-14 Fujitsu Limited Vertical-cavity surface-emitting laser driver with improved output impedance
JP6230429B2 (ja) * 2014-01-21 2017-11-15 シャープ株式会社 駆動回路及びタッチパネル装置
JP2015216476A (ja) * 2014-05-09 2015-12-03 日本電信電話株式会社 ドライバ回路
CN104617483B (zh) * 2015-01-27 2017-06-16 东南大学 一种带宽补偿的超高速激光驱动器电路和驱动器芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958840B2 (en) * 2003-10-16 2005-10-25 Industrial Technology Research Institute Driving circuit for optical modulator
JP2009111168A (ja) * 2007-10-30 2009-05-21 Sumitomo Electric Ind Ltd 半導体レーザ駆動回路
JP2010205747A (ja) * 2009-02-27 2010-09-16 Sumitomo Electric Ind Ltd レーザダイオード駆動回路
JP2013239641A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 発光素子駆動回路
JP2013251375A (ja) * 2012-05-31 2013-12-12 Toshiba Corp 光送信回路及び光送受信回路モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3531516A4 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215282B2 (ja) 2019-03-26 2023-01-31 日本電信電話株式会社 Ｄｍｌドライバ
JP2020161594A (ja) * 2019-03-26 2020-10-01 日本電信電話株式会社 Ｄｍｌドライバ
EP3734840A1 (en) * 2019-05-02 2020-11-04 Semtech Corporation Passive dynamic biasing for mosfet cascode
US10778207B1 (en) 2019-05-02 2020-09-15 Semtech Corporation Passive dynamic biasing for MOSFET cascode
CN111884042B (zh) * 2019-05-02 2022-03-18 升特股份有限公司 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置
CN111884042A (zh) * 2019-05-02 2020-11-03 升特股份有限公司 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置
JPWO2021205533A1 (ja) * 2020-04-07 2021-10-14
WO2021205533A1 (ja) * 2020-04-07 2021-10-14 日本電信電話株式会社 Ｄｍｌドライバ
JP7380850B2 (ja) 2020-04-07 2023-11-15 日本電信電話株式会社 Ｄｍｌドライバ
WO2022163643A1 (ja) * 2021-01-28 2022-08-04 パナソニックＩｐマネジメント株式会社 レーザ発振器及びそれを備えたレーザ加工装置
WO2022203058A1 (ja) * 2021-03-25 2022-09-29 日本電信電話株式会社 送信インターフェースおよび送信装置
WO2023032144A1 (ja) * 2021-09-03 2023-03-09 日本電信電話株式会社 Ｄｍｌドライバ
WO2023032143A1 (ja) * 2021-09-03 2023-03-09 日本電信電話株式会社 Ｄｍｌドライバ
WO2023199372A1 (ja) * 2022-04-11 2023-10-19 日本電信電話株式会社 Ｄｍｌドライバ

Also Published As

Publication number Publication date
US10637207B2 (en) 2020-04-28
CN109891690A (zh) 2019-06-14
JP6683825B2 (ja) 2020-04-22
US20190245624A1 (en) 2019-08-08
EP3531516B1 (en) 2021-08-18
EP3531516A1 (en) 2019-08-28
CN109891690B (zh) 2021-02-05
JPWO2018074410A1 (ja) 2019-02-28
EP3531516A4 (en) 2020-07-08

Similar Documents

Publication Publication Date Title
JP6683825B2 (ja) 直接変調レーザ駆動回路
US20160013614A1 (en) Laser driver and optical module including same
JP5337886B2 (ja) Ｄｃ結合型レーザ駆動回路、及び、半導体レーザ素子の駆動方法
US7339437B2 (en) Ultra-wideband constant gain CMOS amplifier
US8823458B2 (en) Circuit and power amplifier
US9825603B2 (en) Active drain terminated distributed amplifier
US8604873B2 (en) Ground partitioned power amplifier for stable operation
US10931242B2 (en) Error amplifier
JP7215282B2 (ja) Ｄｍｌドライバ
US20040239373A1 (en) Semiconductor laser driving circuit and optical communication apparatus
US8737442B2 (en) Driver circuit for laser diode outputting pre-emphasized signal
WO2019221175A1 (ja) 増幅回路
US10348255B1 (en) Wideband transimpedance amplifier circuit
CA2885911A1 (en) Microwave amplifier device
JP2011124711A (ja) 光受信器
JP6426030B2 (ja) 駆動回路
CN112042115A (zh) 放大电路
US9543902B2 (en) Power amplifier
WO2021205533A1 (ja) Ｄｍｌドライバ
WO2018230229A1 (ja) 増幅器
CN110661494A (zh) 高频放大电路及半导体设备
EP4106190A1 (en) Attenuation circuitry
JP3463754B2 (ja) 光送信器
JP2005032808A (ja) 電気光変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018546320

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17862664

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017862664

Country of ref document: EP

Effective date: 20190520