CN111884042B - 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置 - Google Patents

金属氧化物半导体场效应晶体管共源共栅的无源动态偏置 Download PDF

Info

Publication number
CN111884042B
CN111884042B CN202010317093.6A CN202010317093A CN111884042B CN 111884042 B CN111884042 B CN 111884042B CN 202010317093 A CN202010317093 A CN 202010317093A CN 111884042 B CN111884042 B CN 111884042B
Authority
CN
China
Prior art keywords
transistor
coupled
circuit
bias
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010317093.6A
Other languages
English (en)
Other versions
CN111884042A (zh
Inventor
J·E·纳特根斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengte Co ltd
Original Assignee
Shengte Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengte Co ltd filed Critical Shengte Co ltd
Publication of CN111884042A publication Critical patent/CN111884042A/zh
Application granted granted Critical
Publication of CN111884042B publication Critical patent/CN111884042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/61—Indexing scheme relating to amplifiers the cascode amplifier has more than one common gate stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Lasers (AREA)

Abstract

驱动电路具有共源共栅排列的多个晶体管。无源偏置电路耦合到多个晶体管的第一晶体管的栅极端子。无源偏置电路具有耦合到电路节点以提供第一偏置信号的第一电阻器、耦合在电路节点和供电导体之间的第一电容器、耦合在电路节点和第一晶体管的漏极端子之间的第二电阻器、以及耦合在电路节点和第一晶体管的源极端子之间的第三电阻器。第二晶体管具有耦合用于接收控制光学器件的数据信号的栅极端子。

Description

金属氧化物半导体场效应晶体管共源共栅的无源动态偏置
技术领域
本发明通常涉及驱动电路，更具体地说，涉及用于共源共栅的金属氧化物半导体场效应晶体管的无源动态偏置电路。
背景技术
驱动电路通常用于提供电流或电压以引起致动器或发射器件中的功能。例如，激光驱动电路可用于控制激光二极管的光的发射。光通信是指通过发送调制光源(通常是通过光缆)使信息从一个地方到另一个地方的发射。激光二极管通常用于通过电信网络以数字形式发射数据。光形成一个载波，对该载波进行调制以携带信息。激光二极管需要来自驱动电路的高压振荡。
激光驱动在共源共栅结构中可使用金属氧化物半导体场效应晶体管(MOSFET)或互补金属氧化物半导体(CMOS)处理高压振荡。高共源共栅MOSFET的源极与低共源共栅MOSFET的漏极相连，流过两个MOSFET的电流基本相同。在差分结构中，驱动电路具有互补输出，互补输出具有响应于差分数据信号而在两个输出之间被交替控制的恒定电流(IMOD)。调制电流IMOD可以相对较大(可达100mA或更大)。千兆驱动电路的开关速度必须很快(例如几十皮秒)。因此，在电流的开关转换期间中，驱动输出的电流变化率(dI/dt)非常大。
激光二极管的直流(DC)电阻通常很小(通常小于10欧姆)。然而，驱动和激光二极管之间的物理布线倾向于具有寄生电感元件Lp，这增加了高频下负载的有效阻抗，并在电流的开关转换期间在驱动输出(V＝Lp*dI/dt)处产生大峰值的瞬态电压峰值。电压峰值的大小可能会损坏、缩短寿命或以其他不利的方式影响MOSFET的可靠性。
在现有技术中，MOSFET采用厚栅极氧化物来实现，以耐受高电压峰值。然而，由于更长的最小信道长度、更大的宽长比，厚氧化MOSFET本质上比几何形状小、薄氧化MOSFET慢，从而实现给定的跨导以及更高的必须在每个操作周期中充电和放电的电容。厚栅极氧化MOSFET在高速应用上常常是不令人满意的。
附图说明
图1示出了用于光数据传输的功能块；
图2示出了用于光发射器的差分驱动电路；
图3示出了包括用于共源共栅的MOSFET的无源偏置单元的简化驱动电路；
图4示出了包括用于共源共栅的MOSFET的无源偏置单元的差分驱动电路；
图5示出了具有提供偏置信号的偏置电路的无源偏置单元的进一步细节；
图6a-6b示出偏置电路的替代实施例；以及
图7示出了沿共源共栅的MOSFET的电压振荡的波形图。
具体实施方式
在下面的描述中，参照附图在一个或多个实施例中描述本发明，其中相同的数字表示相同或相似的元件。虽然根据实现本发明的目的的最佳模式来描述本发明，但是本领域技术人员将理解，该描述旨在涵盖替代方案、修改、以及可包括在所附权利要求所限定的本发明的精神和范围内的等同物，以及由以下公开和附图支持的权利要求的等同物。
图1示出了光数据发射器10沿光缆12向光数据接收器14发射光。光发射器10使用激光二极管驱动电路根据传输的数据来调制发光二极管(LED)、垂直腔面发射激光器(VCSEL)或激光二极管，以产生携带光信号的数据。
图2示出了光发射机10中的简化概念性激光二极管驱动电路20。驱动电路20适用于其他类型的负载。驱动电路20分别在端子22和24处接收差分信号数据及其互补数据，以将差分信号数据及其互补数据调制成光信号进行发射。晶体管26的栅极耦合到端子22，晶体管28的栅极耦合到端子24。晶体管26和28的源极通常耦合到与在接地电位下工作的供电导体32连接的电流源30。电流源30传导调制电流IMOD。当数据大于其补码数据时，晶体管28传导调制电流IMOD。当数据小于其补码数据时，晶体管26传导调制电流IMOD。端子40和42是光负载电路44的激光驱动电路输出端子。RF隔离扼流圈50耦合在端子40和以正电位工作的电源导体52之间。RF隔离扼流圈54耦合在端子42和与在地电位下工作的电源导体58连接的电流源56之间。电流源56传导偏置电流IBIAS。电感60和62是寄生布线电感。激光二极管64根据数据信号发射光。
图3示出了光发射器10中激光二极管驱动电路20的更详细的部分，该部分被连接以替代晶体管26和28。共源共栅电路70在晶体管72的栅极处接收数据信号中的其中之一。晶体管74与晶体管72共源共栅，即晶体管74的源极耦合到晶体管72的漏极。晶体管74的栅极接收偏置信号VBIAS0。在共源共栅排列中，大致相同的电流流过每个共源共栅晶体管。因此，共源共栅电路的运行与单个晶体管非常相似，但共源共栅电路的最顶端的漏极端子能够承受更大的电压振荡。
作为共源共栅电路70的特征，无源偏置单元76在端子78处接收偏置信号VBIAS1。电阻器80耦合在端子78和节点82之间。电容器84耦合在节点82和供电导体86之间。晶体管90的栅极耦合到节点82。电阻器92耦合在晶体管90的漏极和节点82之间，电阻器94耦合在晶体管90的源极和节点82之间。如下所述，无源偏置单元76允许共源共栅的MOSFET承受比传统共源共栅的晶体管结构更大的瞬态电压振荡。
图4示出了光发射机10中的激光二极管驱动电路110。驱动电路110适用于其它类型的负载。驱动电路110分别在端子112和114处接收差分信号数据及其补码数据，以将差分信号数据及其补码数据调制成光信号进行发射。晶体管122的栅极耦合到端子114，晶体管124的栅极耦合到端子112。晶体管122和124的源极通常耦合到与在接地电位下工作的供电导体148连接的电流源126。电流源126传导调制电流IMOD。当数据大于其补码数据时，晶体管124传导调制电流IMOD。当数据小于其补码数据时，晶体管122传导调制电流IMOD。电阻器128耦合在晶体管122的漏极和供电导体148之间，电阻器130耦合在晶体管124的漏极和电源导体148之间。电阻器128和130传导静态电流，该静态电流在晶体管122或124中的任何一个不导通时保持共源共栅晶体管的偏置。
晶体管132与晶体管122共源共栅，即晶体管132的源极耦合到晶体管122的漏极。晶体管134与晶体管124共源共栅，即晶体管134的源极耦合到晶体管124的漏极。晶体管132和134的栅极在端子136处接收偏置信号VBIAS1。在共源共栅排列中，大致相同的电流流过每个共源共栅晶体管。
激光二极管驱动电路110包括多个相似的无源动态偏置单元或电路。例如，偏置单元140在端子141处接收偏置信号VBIAS2。电阻器142耦合在端子141和节点144之间。电容器146耦合在节点144和供电导体148之间。晶体管150与晶体管132共源共栅，即晶体管150的源极耦合到晶体管132的漏极，使得每个晶体管传导大致相同的电流。晶体管150的栅极耦合到节点144。电阻器152耦合在晶体管150的漏极和节点144之间，电阻器154耦合在晶体管150的源极和节点144之间。偏置单元160在端子161处接收偏置信号VBIAS2。电阻器162耦合在端子161和节点164之间。电容器166耦合在节点164和供电导体148之间。晶体管170与晶体管134共源共栅，即晶体管170的源极耦合到晶体管134的漏极，使得每个晶体管传导大致相同的电流。晶体管170的栅极耦合到节点164。电阻器172耦合在晶体管170的漏极和节点164之间，电阻器174耦合在晶体管170的源极和节点164之间。
偏置单元180在端子181处接收偏置信号VBIAS3。电阻器182耦合在端子181和节点184之间。电容器186耦合在节点184和供电导体148之间。晶体管190与晶体管150共源共栅，即晶体管190的源极耦合到晶体管150的漏极，使得每个晶体管传导大致相同的电流。晶体管190的栅极耦合到节点184。电阻器192耦合在晶体管190的漏极和节点184之间，电阻器194耦合在晶体管190的源极和节点184之间。偏置单元200在端子201处接收偏置信号VBIAS3。电阻器202耦合在端子201和节点204之间。电容器206耦合在节点204和供电导体148之间。晶体管210与晶体管170共源共栅，即晶体管210的源极耦合到晶体管170的漏极，使得每个晶体管传导大致相同的电流。晶体管210的栅极耦合到节点204。电阻器212耦合在晶体管210的漏极和节点204之间，电阻器214耦合在晶体管210的源极和节点204之间。
偏置单元220在端子221处接收偏置信号VBIAS4。电阻器222耦合在端子221和节点224之间。电容器226耦合在节点224和供电导体148之间。晶体管230与晶体管190共源共栅，即晶体管230的源极耦合到晶体管190的漏极，使得每个晶体管传导大致相同的电流。晶体管230的栅极耦合到节点224。电阻器232耦合在晶体管230的漏极和节点224之间，电阻器234耦合在晶体管230的源极和节点224之间。偏置单元240在端子241处接收偏置信号VBIAS4。电阻器242耦合在端子241和节点244之间。电容器246耦合在节点244和供电导体148之间。晶体管250与晶体管210共源共栅，即晶体管250的源极耦合到晶体管210的漏极，使得每个晶体管传导大致相同的电流。晶体管250的栅极耦合到节点244。电阻器252耦合在晶体管250的漏极和节点244之间，电阻器254耦合在晶体管250的源极和节点244之间。
晶体管122、132、150、190和230在一个差分路径中共源共栅并传导第一共源共栅电流，晶体管124、134、170、210和250在另一个差分路径中共源共栅并响应于数据及其补码数据而传导第二共源共栅电流。晶体管122、124、132、134、150、170、190、210、230和250(122-250)均是小几何形状、薄栅极氧化的、低电压的MOSFET或CMOS器件。晶体管122-250可以实现为n信道或p信道类型的器件。晶体管122-250具有低电容和快速开关时间。额外的偏置单元和共源共栅MOSFET可以适应更大的电压振荡。
图5示出了一个无源动态偏置单元140的进一步细节。偏置单元160、180、200、220和240遵循类似的结构和分析。MOSFET 150还包括固有栅漏电容器156和栅源电容器158。偏置电路143向节点144提供直流(DC)偏置信号。电容器146(C146)、本征电容器156(C156)和本征电容器158(C158)形成用于共源共栅栅极信号的交流(AC)分量的电容分压器。同样，电阻器152(R152)和电阻器154(R154)与偏置电路143的输出电阻一起，形成用于共源共栅栅极信号的直流(DC)分量的电阻分压器。值得注意的是，电阻器152与电容器156并联，电阻器154与电容器158并联，偏置电路143的输出电阻有效地与电容器146并联。
偏置电路143可以包括电压源290和电阻器142(如图6a所示)，或者电流源292与电阻器294并联耦合(如图6b所示)。偏置电路143也可以使用电压源、电流源和电阻器的任意组合来实现，其提供相当于具有串联电阻的戴维南电压源的输出。将与图5相同的参考编号分配给提供类似功能的组件。偏置单元160、180、200、220和240可以使用图5的实施例。
无源偏置单元140向晶体管140的栅极提供动态偏置电压。虚拟信道VC表示用于晶体管150的信道的净有效电压，即，VC是与C156与C158的比率成比例的漏极电压VD和源极电压VS的加权平均值。与保持栅极电压恒定的传统共源共栅设计相比，节点144处的共源共栅栅极电压VG响应于器件电流、漏极和源极电压的变化条件而变化。偏置单元140的组件与C156和C158共同形成分压器，其将共源共栅电压VG确定为漏极电压VD和源极电压VS的函数。由于VG部分跟踪VD和VS上的电压变化，共源共栅栅极电压的动态变化能使晶体管150在超过L漏源电压VDS、栅源电压VGS和栅漏电压VGD的容差之前，承受其漏极电压的比传统共源共栅晶体管漏极电压更宽的振荡。
考虑到晶体管150的虚拟信道电压VC，则C156和C158可以组合成单个有效栅极电容CG＝C156+C158。晶体管150的主体端子可以连接到其源极(必要时使用深N阱)，以允许在C158中考虑栅极主体电容器。或者，晶体管150的主体端子接地，并且栅极主体电容将影响C146。然后，通过分压比dVG/dVC≈CG/(CG+C146)来确定高频下栅极电压随信道电压dVG/dVC的变化。如果R154和R152的所占比率与C156和C158的所占比值相同，则VC近似适用于小信号，其中dVG/dVC≈R142/(R142+(R152//R154))且“R152//R154”是R152和R154的并联组合。如果R142*C146＝(R152//R154)*CG，则整个分压比dVG/dVC独立于频率。值得注意的是，C156与C158的比率随晶体管150的工作条件而变化，特别是当器件进入三极管区域时。VC近似变得更依赖于频率，但对整个电路的工作影响不大。选择R154与R152的比值作为晶体管150饱和区域中C156与C158之比的平均值。
在选择无源动态偏置单元140的组件的值时，可以选择标称分压比CG/(CG+C146)来确定晶体管150的节点144处的电压振荡量，由于晶体管表现为源极跟随器，因此也可以确定其源极的电压振荡量。分压比越大，对漏极电压振荡的容限越大，而且也有越多的电压振荡被传递到其源极。如果驱动器输出上的总电压振荡较大，则可以堆叠多个类似150的晶体管(“共源共栅”)，通过逐步降低每个连续共源共栅的分压比，来逐步减小沿着链路的每个中间节点处的电压振荡。
在一个实施例中，C146＝C166＝CG*3、C186＝C206＝CG、并且C226＝C246＝CG/3。偏置单元220和240的电容分压比为0.75，偏置单元180和200的电容分压比为0.50，偏置单元140和160的电容分压比为0.25。每个偏置单元的漏极电阻和源极电阻相同，即R152＝R172＝R192＝R212＝R232＝R252和R154＝R174＝R194＝R214＝R234＝R254。电阻分压比与电容分压比相同。
考虑到MOSFET是非线性器件，则节点144处的栅极电压VG随VD和VS而递增地变化。电压源VBIASn确定MOS端子的绝对直流(DC)电压，并被选择以确保每个共源共栅的VDS、VGS和VGD在电路的整个工作范围上保持在安全范围内。考虑到每个MOSFET耐受1.0V，VBIAS1＝1.0+VTH，并且选择VBIAS1-VBIAS3使得当最顶层共源共栅漏极电压为5.0V时，节点144＝2.0+VTH、节点184＝3.0+VTH和节点224＝4.0+VTH，其中VTH是共源共栅晶体管的阈值电压。在122或124可以完全关闭的情况下，小的静态电流应该流过电阻器128和130进入共源共栅堆，以防止电流降为零，这减少了共源共栅在“开”和“关”状态之间的Vg变化，并在驱动电路中提供额外的余量。
在驱动电路110中，多个共源共栅晶体管132、150、190、230和134、170、210、250(132-250)串联堆叠以承受高峰值电压。无源偏置单元140、160、180、200、220和240(140-240)，每个单元具有逐渐增大的栅极偏置和分压比，使得高速、耐高压驱动电路110具有最小的有效输出电容。
图7示出了图4中节点300处的波形310。峰值312和314与寄生电感一起出现在波形310的跃迁处。节点302处的波形图将与节点300处的波形图的形状相同且振幅更小，例如，在晶体管230上提供在其容差范围内的1.0伏电压。节点304处的波形图将与节点302处的波形图的形状相同且振幅更小，例如，在晶体管190上提供在其容差范围内的1.0伏电压。节点306处的波形图将与节点304处的波形图的形状相同且振幅更小，例如，在晶体管150上提供在其容差范围内的1.0伏电压。节点308处的波形图将与节点306处的波形图的形状相同且振幅更小，例如，在晶体管132上提供在其容差范围内的1.0伏电压。驱动器输出上的大的高速电压瞬变沿共源共栅MOSFET堆132-250和140-240均匀分布，每个单独的FET的端子之间的电压保持在安全范围内。
总之，无源偏置单元使得共源共栅MOSFET比传统共源共栅晶体管结构承受更大的瞬态电压振荡。MOSFET可以是快速、小几何尺寸的低压晶体管，同时通过共享高电压降、高带宽和开关速度的堆叠布置在驱动电路的输出处集体提供高电压容限。无源偏置单元需要最小的额外功耗，可应用于高速CMOS驱动芯片，包括用于光发射器的激光驱动。具有无源偏置单元和共源共栅MOSFET的驱动电路适用于其它类型的负载。
虽然已经详细说明了本发明的一个或多个实施例，但本领域技术人员将理解，可以在不脱离以下权利要求中所述的本发明的范围的情况下对这些实施例进行修改和适用。

Claims (13)

1.驱动电路，包括：
以共源共栅排列耦合的相同导电类型的多个晶体管，其中相同的电流流过多个晶体管中的每一个；以及
第一无源偏置电路，所述第一无源偏置电路耦合到多个晶体管中的第一晶体管的栅极端子，所述第一无源偏置电路包括，
（a）偏置电路，所述偏置电路耦合到电路节点以向第一晶体管的栅极端子提供第一偏置信号，
（b）第一电容器，所述第一电容器耦合在电路节点和供电导体之间，
（c）第一电阻器，所述第一电阻器耦合在电路节点和第一晶体管的漏极端子之间，以及
（d）第二电阻器，所述第二电阻器耦合在电路节点和第一晶体管的源极端子之间。
2.根据权利要求1所述的驱动电路，还包括：
第二无源偏置单元，所述第二无源偏置单元提供第二偏置信号；以及
多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收第二偏置信号的栅极端子。
3.根据权利要求1所述的驱动电路，还包括多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收数据信号的栅极端子。
4.根据权利要求1所述的驱动电路，还包括多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收第二偏置信号的栅极端子。
5.驱动电路，包括：
第一金属氧化物半导体（MOS）晶体管；
第一无源偏置电路，所述第一无源偏置电路耦合到第一MOS晶体管的栅极端子，所述第一无源偏置电路包括，
（a）偏置电路，所述偏置电路耦合到电路节点以向第一MOS晶体管的栅极端子提供第一偏置信号，其中所述偏置电路包括耦合到所述电路节点的电流源以及与电流源并联耦合的第三电阻器，
（b）第一电容器，所述第一电容器耦合在电路节点和供电导体之间，
（c）第一电阻器，所述第一电阻器耦合在电路节点和第一MOS晶体管的漏极端子之间，以及
（d）第二电阻器，所述第二电阻器耦合在电路节点和第一MOS晶体管的源极端子之间；
第二MOS晶体管，所述第二MOS晶体管与第一MOS晶体管具有相同导电类型，并与第一MOS晶体管以共源共栅排列耦合，其中相同的电流流过第一MOS晶体管和第二MOS晶体管；以及
第二无源偏置电路，所述第二无源偏置电路向第二MOS晶体管的栅极端子提供第二偏置信号。
6.根据权利要求5所述的驱动电路，其中所述偏置电路还包括：
电压源；以及
第三电阻器，所述第三电阻器耦合在电压源和电路节点之间。
7.根据权利要求5所述的驱动电路，还包括与所述第一MOS晶体管共源共栅排列的第二MOS晶体管，以及包括耦合用于接收数据信号的栅极端子。
8.制作驱动电路的方法，包括：
提供以共源共栅排列耦合的相同导电类型的多个晶体管，其中相同的电流流过多个晶体管中的每一个；以及
提供耦合到多个晶体管的第一晶体管的栅极端子的第一无源偏置电路，所述第一无源偏置电路包括，
（a）偏置电路，所述偏置电路耦合到电路节点以向第一晶体管的栅极端子提供第一偏置信号，
（b）第一电容器，所述第一电容器耦合在电路节点和供电导体之间，
（c）第一电阻器，所述第一电阻器耦合在电路节点和第一晶体管的漏极端子之间，以及
（d）第二电阻器，所述第二电阻器耦合在电路节点和第一晶体管的源极端子之间。
9.根据权利要求8所述的方法，还包括：
提供用于产生第二偏置信号的第二无源偏置单元；以及
提供多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收第二偏置信号的栅极端子。
10.根据权利要求8所述的方法，其中所述偏置电路包括：
电压源；以及
第三电阻器，所述第三电阻器耦合在电压源和电路节点之间。
11.根据权利要求8所述的方法，其中所述偏置电路包括：
电流源，所述电流源耦合到电路节点；以及
第三电阻器，所述第三电阻器与电流源并联。
12.根据权利要求8所述的方法，还包括多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收数据信号的栅极端子。
13.根据权利要求8所述的方法，还包括多个晶体管中的第二晶体管，所述第二晶体管包括耦合用于接收第二偏置信号的栅极端子。
CN202010317093.6A 2019-05-02 2020-04-21 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置 Active CN111884042B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/401,812 US10778207B1 (en) 2019-05-02 2019-05-02 Passive dynamic biasing for MOSFET cascode
US16/401,812 2019-05-02

Publications (2)

Publication Number Publication Date
CN111884042A CN111884042A (zh) 2020-11-03
CN111884042B true CN111884042B (zh) 2022-03-18

Family

ID=69784141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010317093.6A Active CN111884042B (zh) 2019-05-02 2020-04-21 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置

Country Status (3)

Country Link
US (1) US10778207B1 (zh)
EP (1) EP3734840B1 (zh)
CN (1) CN111884042B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114117A (zh) * 2021-04-08 2021-07-13 唐太平 一种用于共源共栅射频低噪声放大器共栅管的偏置电路
US20230048659A1 (en) * 2021-08-13 2023-02-16 Macom Technology Solutions Holdings, Inc. Configurable optical driver
CN113890491B (zh) * 2021-12-03 2022-03-25 南京燧锐科技有限公司 一种低漏电放大器偏置电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071312A (zh) * 2006-05-12 2007-11-14 苏州中科集成电路设计中心有限公司 共源共栅电流镜偏置方法及其偏置电路
CN103684279A (zh) * 2012-09-26 2014-03-26 德克萨斯仪器股份有限公司 用于改进mos晶体管线性度的电路
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路
WO2018074410A1 (ja) * 2016-10-20 2018-04-26 日本電信電話株式会社 直接変調レーザ駆動回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032799A (en) * 1989-10-04 1991-07-16 Westinghouse Electric Corp. Multistage cascode radio frequency amplifier
TWI230915B (en) 2003-10-16 2005-04-11 Ind Tech Res Inst Driving circuit of optical modulator
DE102004056435A1 (de) * 2004-11-23 2006-06-01 Universität Stuttgart Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen
US8330504B2 (en) * 2011-02-04 2012-12-11 Peregrine Semiconductor Corporation Dynamic biasing systems and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071312A (zh) * 2006-05-12 2007-11-14 苏州中科集成电路设计中心有限公司 共源共栅电流镜偏置方法及其偏置电路
CN103684279A (zh) * 2012-09-26 2014-03-26 德克萨斯仪器股份有限公司 用于改进mos晶体管线性度的电路
CN107168433A (zh) * 2016-03-07 2017-09-15 精工半导体有限公司 输出电路
WO2018074410A1 (ja) * 2016-10-20 2018-04-26 日本電信電話株式会社 直接変調レーザ駆動回路

Also Published As

Publication number Publication date
CN111884042A (zh) 2020-11-03
US10778207B1 (en) 2020-09-15
EP3734840B1 (en) 2023-11-29
EP3734840A1 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
CN111884042B (zh) 金属氧化物半导体场效应晶体管共源共栅的无源动态偏置
EP2112727B1 (en) DC coupled driver with active termination
US5559448A (en) CMOS terminating resistor circuit
US8604862B2 (en) Four-quadrant bootstrapped switch circuit
EP0621694A2 (en) Low power interface circuit
US6753699B2 (en) Integrated circuit and method of controlling output impedance
US9966908B1 (en) Circuit for and method of implementing a differential input receiver
JPS61501671A (ja) Ｌｅｄドライバ回路
US9461643B2 (en) High freuency semiconductor switch and wireless device
US10038441B2 (en) Power switching cell with normally conducting field-effect transistors
KR20230043983A (ko) 스위치 fet 바디 전류 관리 장치 및 방법
US6492686B1 (en) Integrated circuit having buffering circuitry with slew rate control
JP2012070181A (ja) 半導体スイッチ
US10530122B2 (en) Circuit arrangement and method for controlling and measuring a current in a charge element
US7071739B1 (en) Termination sense-and-match differential driver
KR20180128600A (ko) 출력 구동 회로
JP2014096405A (ja) 光送信回路
KR102359320B1 (ko) 선형 또는 클래스 d 토폴로지를 이용한 고속, 고전압, 증폭기 출력 스테이지
US6429685B1 (en) Integrated circuit and method of controlling output impedance
US6784720B2 (en) Current switching circuit
CN111656302B (zh) 用于开关电容调节器的转换速率控制的电路和方法
US20180341125A1 (en) Driver for optical modulator
US20070001735A1 (en) Power output stage
KR20070026612A (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
JP4641660B2 (ja) レベルシフト回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant